CN106711206A - 一种igbt及其制作方法 - Google Patents

一种igbt及其制作方法 Download PDF

Info

Publication number
CN106711206A
CN106711206A CN201510786081.7A CN201510786081A CN106711206A CN 106711206 A CN106711206 A CN 106711206A CN 201510786081 A CN201510786081 A CN 201510786081A CN 106711206 A CN106711206 A CN 106711206A
Authority
CN
China
Prior art keywords
semiconductor substrate
colelctor electrode
igbt
insulation system
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510786081.7A
Other languages
English (en)
Inventor
滕渊
朱阳军
卢烁今
田晓丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI LIANXING ELECTRONIC CO Ltd
Jiangsu CAS IGBT Technology Co Ltd
Original Assignee
SHANGHAI LIANXING ELECTRONIC CO Ltd
Jiangsu CAS IGBT Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI LIANXING ELECTRONIC CO Ltd, Jiangsu CAS IGBT Technology Co Ltd filed Critical SHANGHAI LIANXING ELECTRONIC CO Ltd
Priority to CN201510786081.7A priority Critical patent/CN106711206A/zh
Publication of CN106711206A publication Critical patent/CN106711206A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明实施例公开了一种IGBT及其制作方法，该IGBT包括：半导体衬底；位于所述半导体衬底第一表面的集电极；位于所述半导体第一表面，且环设于所述集电极四周的绝缘结构；位于所述集电极背离所述半导体衬底一侧的金属电极层，所述金属电极层覆盖所述集电极和绝缘结构。由此可见，本发明实施例所提供的IGBT中，所述集电极距离所述IGBT侧面之间具有绝缘结构，从而在所述IGBT的PN结反偏时，其耗尽区不会扩散到所述IGBT的侧面，避免了所述IGBT的PN结反偏时，其载流子从侧面流出而导致的漏电现象。

Description

一种IGBT及其制作方法
技术领域
本发明涉及IGBT技术领域，尤其涉及一种IGBT及其制作方法。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称IGBT)是一种压控型功率器件，兼有MOSFET器件的高输入阻抗和电力晶体管(即巨型晶体管，简称GTR)的低导通压降两方面的优点，由于IGBT具有驱动功率小而饱和压降低的优点，目前IGBT作为一种高压开关被广泛应用到各个领域。
如图1和图2所示，IGBT包括有源区01和环绕在所述有源区01四周的终端区02，其中，所述终端区02的作用是提高所述IGBT的耐压能力，在所述IGBT关断时能够承受要求的电压。由于在实际制作中，通常是先制作包括多个周期性的IGBT结构的芯片，然后，再对包括多个周期性的IGBT结构的芯片进行划片，划分成多个包括单个IGBT结构的IGBT。而目前的IGBT只有正面具有终端结构，背面只有一个平面PN结，这个PN结的耗尽区03直接出现在划片时形成的断面04上，而断面04本身容易受到外界沾污，并具有比较严重的晶格缺陷，从而导致所述IGBT在其背面的PN结反偏时，其载流子容易从PN结边缘流出，产生漏电。
发明内容
为解决上述技术问题，本发明实施例提供了一种IGBT及其制作方法，以避免所述IGBT的PN结反偏时，其载流子从其PN结边缘漏出而导致的漏电现象。
为解决上述问题，本发明实施例提供了如下技术方案：
一种IGBT，包括：半导体衬底；位于所述半导体衬底第一表面的集电极；
位于所述半导体第一表面，且环设于所述集电极四周的绝缘结构；位于所述集电极背离所述半导体衬底一侧的金属电极层，所述金属电极层覆盖所述集电极和绝缘结构。
优选的，所述半导体衬底与所述集电极的掺杂类型不同。
优选的，所述半导体衬底为轻掺杂N型半导体层，所述集电极为重掺杂P型半导体层。
优选的，所述绝缘结构的材料为二氧化硅。
优选的，所述半导体衬底包括有源区和终端区，其中，所述半导体衬底第二表面的有源区设有正面结构，终端区设有终端结构，且所述第二表面与所述第一表面为所述半导体衬底相对的两个表面。
优选的，所述终端结构包括：位于所述半导体衬底终端区内，且靠近所述有源区一侧的主结；位于所述半导体衬底终端区内，且位于所述主结背离所述有源区一侧的场限环；位于所述半导体衬底终端区内，且位于所述场限环背离所述有源区一侧的截止环。
优选的，在所述第一表面至第二表面方向上，所述集电极至少覆盖所述有源区、主结、场限环和截止环。
一种IGBT的制作方法，包括：提供半导体衬底；在所述半导体衬底的第一表面形成集电极；在所述半导体衬底的第一表面形成绝缘结构，所述绝缘结构环设于所述集电极的四周；在所述集电极背离所述半导体衬底一侧形成金属电极层，所述金属电极层覆盖所述集电极和绝缘结构。
优选的，在所述半导体衬底的第一表面形成集电极包括：在所述半导体衬底第一表面形成掩膜层，所述掩膜层上具有预设窗口，所述预设窗口与所述半导体衬底内待形成集电极的区域相对应；以所述掩膜层为掩膜，对所述半导体衬底第一表面进行离子注入，在所述半导体衬底内待形成集电极的区域形成集电极；去除所述掩膜层。
优选的，在所述半导体衬底的第一表面形成绝缘结构，所述绝缘结构环设于所述集电极的四周包括：在所述集电极背离所述半导体衬底一侧形成绝缘层，所述绝缘层覆盖所述集电极和所述半导体衬底；刻蚀所述集电极表面的绝缘层，保留所述半导体衬底表面的绝缘层，形成绝缘结构，所述绝缘结构环设于所述集电极四周。
与现有技术相比，上述技术方案具有以下优点：
本发明实施例所提供的IGBT，包括：半导体衬底；位于所述半导体衬底第一表面的集电极；位于所述半导体第一表面，且环设于所述集电极四周的绝缘结构；位于所述集电极背离所述半导体衬底一侧的金属电极层，所述金属电极层覆盖所述集电极和绝缘结构。由此可见，本发明实施例所提供的IGBT中，所述集电极距离所述IGBT侧面之间具有绝缘结构，从而在所述IGBT的PN结反偏时，其耗尽区不会扩散到所述IGBT的侧面，避免了所述IGBT的PN结反偏时，其载流子从侧面流出而导致的漏电现象。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1现有技术中IGBT的俯视图；
图2为现有技术中IGBT的局部结构剖视图；
图3为另一种IGBT的局部结构剖视图；
图4为本发明一个实施例中所提供的IGBT的局部结构剖视图；
图5-图10为本发明一个实施例中所提供的IGBT的制作方法的流程图。
具体实施方式
正如背景技术部分所述，现有技术中的IGBT在其背面的PN结反偏时，其载流子容易从PN结边缘(即侧面)流出，产生漏电。
发明人研究发现，可以通过在所述IGBT的边缘采取刻蚀的方法，在所述IGBT的边缘形成比较平滑的表面(如图3所示)，从而减小所述IGBT断面的面积，减缓所述IGBT反偏时断面的漏电现象。而且，由于平滑表面不易沾染外界导电离子，且具有较少的表面态，从而可以进一步减缓所述IGBT反偏时断面的漏电现象。
但是，这种方法需要在所述IGBT中刻蚀非常深的台面05，难度较大，而且，刻蚀非常深的台面05，会浪费大量的硅片面积。
有鉴于此，本发明实施例提供了一种IGBT，包括：
半导体衬底；
位于所述半导体衬底第一表面的集电极；
位于所述半导体第一表面，且环设于所述集电极四周的绝缘结构；
位于所述集电极背离所述半导体衬底一侧的金属电极层，所述金属电极层覆盖所述集电极和绝缘结构。
相应的，本发明实施例还提供了一种IGBT的制作方法，包括：
提供半导体衬底；
在所述半导体衬底的第一表面形成集电极；
在所述半导体衬底的第一表面形成绝缘结构，所述绝缘结构环设于所述集电极的四周；
在所述集电极背离所述半导体衬底一侧形成金属电极层，所述金属电极层覆盖所述集电极和绝缘结构。
本发明实施例所提供的IGBT及其制作方法中，所述集电极距离所述IGBT侧面之间形成有绝缘结构，从而在所述IGBT的PN结反偏时，其耗尽区不会扩散到所述IGBT的侧面，避免了所述IGBT的PN结反偏时，其载流子从侧面流出而导致的漏电现象。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
如图4所示，本发明实施例提供了一种IGBT，包括：半导体衬底1；位于所述半导体衬底1第一表面的集电极2；位于所述半导体第一表面，且环设于所述集电极2四周的绝缘结构3；位于所述集电极2背离所述半导体衬底1一侧的金属电极层4，所述金属电极层4覆盖所述集电极2和绝缘结构3。
在上述实施例的基础上，在本发明的一个实施例中，所述半导体衬底1与所述集电极2的掺杂类型不同，优选的，所述半导体衬底1为N型半导体层，所述集电极2为P型半导体层，更优选的，在本发明的一个具体实施例中，所述半导体衬底1为轻掺杂N型半导体层，所述集电极2为重掺杂P型半导体层。
在上述任一实施例中的基础上，在本发明的一个优选实施例中，所述绝缘结构3的材料为二氧化硅，但本发明对此并不做限定，只要其为绝缘结构即可。
在上述任一实施例的基础上，在本发明的一个实施例中，所述半导体衬底1包括有源区10和终端区20，其中，所述半导体衬底1第二表面的有源区10设有正面结构(图中未示出)，终端区02设有终端结构，且所述第二表面与所述第一表面为所述半导体衬底1相对的两个表面。
具体的，在本发明的一个实施例中，所述终端结构包括：位于所述半导体衬底1终端区20内，且靠近所述有源区10一侧的主结5；位于所述半导体衬底1终端区20内，且位于所述主结5背离所述有源区10一侧的场限环6；位于所述半导体衬底1终端区20内，且位于所述场限环6背离所述有源区10一侧的截止环7。所述正面结构包括：位于所述半导体衬底1有源区内的栅极结构(图中未示出)，以及位于所述半导体衬底1内，且位于所述栅极结构两侧的发射极结构(图中未示出)。由于所述栅极结构和所述发射极结构已为本领域人员所熟知，本发明对此不再详细赘述。
在上述实施例的基础上，在本发明的一个优选实施例中，所述主结5为重掺杂P型掺杂层，所述场限环6为P型掺杂层，所述截止环7为重掺杂N型掺杂层，其中，所述主结5的掺杂浓度大于所述场限环6的掺杂浓度。优选的，所述场限环6的数量为三个，但本发明对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本发明的一个实施例中，在所述第一表面至第二表面方向上，所述集电极2至少覆盖所述有源区10、主结5、场限环6和截止环7。但本发明对此并不做限定，只要保证所述集电极2与所述IGBT的侧面之间具有绝缘结构3，以保证所述IGBT的PN结反偏时，其耗尽区30不会扩展到所述IGBT的侧面，导致其载流子从其侧面流出即可。
由上所述可知，本发明实施例所提供的IGBT，包括：半导体衬底1；位于所述半导体衬底1第一表面的集电极2；位于所述半导体第一表面，且环设于所述集电极2四周的绝缘结构3；位于所述集电极2背离所述半导体衬底1一侧的金属电极层4，所述金属电极层4覆盖所述集电极2和绝缘结构3。由此可见，本发明实施例所提供的IGBT中，所述集电极2距离所述IGBT侧面之间具有绝缘结构3，从而在所述IGBT的PN结反偏时，其耗尽区30不会扩散到所述IGBT的侧面，避免了所述IGBT的PN结反偏时，其载流子从侧面流出而导致的漏电现象。而且，本发明实施例所提供的IGBT不需要占用额外的硅片面积，从而不会浪费过多的硅片面积。
本发明实施例还提供了一种IGBT的制作方法，包括：提供半导体衬底1；在所述半导体衬底1的第一表面形成集电极2；在所述半导体衬底1的第一表面形成绝缘结构3，所述绝缘结构3环设于所述集电极2的四周；在所述集电极2背离所述半导体衬底1一侧形成金属电极层4，所述金属电极层4覆盖所述集电极2和绝缘结构3。优选的，所述半导体衬底1为轻掺杂N型半导体衬底1。
在上述实施例的基础上，在本发明的一个实施例中，在所述半导体衬底1的第一表面形成集电极2包括：
如图5所示，在所述半导体衬底1第一表面形成掩膜层8，所述掩膜层8上具有预设窗口，所述预设窗口与所述半导体衬底1内待形成集电极的区域相对应；
如图6和图7所示，以所述掩膜层8为掩膜，对所述半导体衬底1第一表面进行离子注入，在所述半导体衬底1内待形成集电极的区域形成集电极2；
如图8所示，去除所述掩膜层8。
优选的，所述集电极2为重掺杂P型半导体层，所述集电极2的形成工艺为离子注入，但本发明对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本发明的另一个实施例中，在所述半导体衬底1的第一表面形成绝缘结构3，所述绝缘结构3环设于所述集电极2的四周包括：
如图9所示，在所述集电极2背离所述半导体衬底1一侧形成绝缘层9，所述绝缘层9覆盖所述集电极2和所述半导体衬底1；
如图10所示，刻蚀所述集电极2表面的绝缘层，保留所述半导体衬底1表面的绝缘层，形成绝缘结构3，所述绝缘结构3环设于所述集电极2四周。
优选的，所述绝缘结构3的材料为二氧化硅，更优选的，所述绝缘结构3的形成工艺为淀积工艺，但本发明对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本发明的一个优选实施例中，所述金属电极层4的形成工艺为淀积工艺，但本发明对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本发明的一个优选实施例中，所述制作方法还包括：在所述半导体衬底1的第二表面形成正面结构和终端结构，其中，所述终端结构环设于所述正面结构四周，所述第二表面与所述第一表面为所述半导体衬底1相对的两面。由于在所述半导体衬底1的第二表面形成正面结构和终端结构已为本领域人员所熟知，本发明对此不再详细赘述。
综上所述，本发明实施例所提供的IGBT及其制作方法中，所述集电极2距离所述IGBT侧面之间形成有绝缘结构3，从而在所述IGBT的PN结反偏时，其耗尽区不会扩散到所述IGBT的侧面，避免了所述IGBT的PN结反偏时，其载流子从侧面流出而导致的漏电现象，且不会浪费大量的硅片面积。
本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种IGBT，其特征在于，包括：
半导体衬底；
位于所述半导体衬底第一表面的集电极；
位于所述半导体第一表面，且环设于所述集电极四周的绝缘结构；
位于所述集电极背离所述半导体衬底一侧的金属电极层，所述金属电极层覆盖所述集电极和绝缘结构。
2.根据权利要求1所述的IGBT，其特征在于，所述半导体衬底与所述集电极的掺杂类型不同。
3.根据权利要求2所述的IGBT，其特征在于，所述半导体衬底为轻掺杂N型半导体层，所述集电极为重掺杂P型半导体层。
4.根据权利要求1所述的IGBT，其特征在于，所述绝缘结构的材料为二氧化硅。
5.根据权利要求1-4任一项所述的IGBT，其特征在于，所述半导体衬底包括有源区和终端区，其中，所述半导体衬底第二表面的有源区设有正面结构，终端区设有终端结构，且所述第二表面与所述第一表面为所述半导体衬底相对的两个表面。
6.根据权利要求5所述的IGBT，其特征在于，所述终端结构包括：
位于所述半导体衬底终端区内，且靠近所述有源区一侧的主结；
位于所述半导体衬底终端区内，且位于所述主结背离所述有源区一侧的场限环；
位于所述半导体衬底终端区内，且位于所述场限环背离所述有源区一侧的截止环。
7.根据权利要求6所述的IGBT，其特征在于，在所述第一表面至第二表面方向上，所述集电极至少覆盖所述有源区、主结、场限环和截止环。
8.一种IGBT的制作方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底的第一表面形成集电极；
在所述半导体衬底的第一表面形成绝缘结构，所述绝缘结构环设于所述集电极的四周；
在所述集电极背离所述半导体衬底一侧形成金属电极层，所述金属电极层覆盖所述集电极和绝缘结构。
9.根据权利要求8所述的制作方法，其特征在于，在所述半导体衬底的第一表面形成集电极包括：
在所述半导体衬底第一表面形成掩膜层，所述掩膜层上具有预设窗口，所述预设窗口与所述半导体衬底内待形成集电极的区域相对应；
以所述掩膜层为掩膜，对所述半导体衬底第一表面进行离子注入，在所述半导体衬底内待形成集电极的区域形成集电极；
去除所述掩膜层。
10.根据权利要求9所述的制作方法，其特征在于，在所述半导体衬底的第一表面形成绝缘结构，所述绝缘结构环设于所述集电极的四周包括：
在所述集电极背离所述半导体衬底一侧形成绝缘层，所述绝缘层覆盖所述集电极和所述半导体衬底；
刻蚀所述集电极表面的绝缘层，保留所述半导体衬底表面的绝缘层，形成绝缘结构，所述绝缘结构环设于所述集电极四周。
CN201510786081.7A 2015-11-16 2015-11-16 一种igbt及其制作方法 Pending CN106711206A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510786081.7A CN106711206A (zh) 2015-11-16 2015-11-16 一种igbt及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510786081.7A CN106711206A (zh) 2015-11-16 2015-11-16 一种igbt及其制作方法

Publications (1)

Publication Number Publication Date
CN106711206A true CN106711206A (zh) 2017-05-24

Family

ID=58930559

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510786081.7A Pending CN106711206A (zh) 2015-11-16 2015-11-16 一种igbt及其制作方法

Country Status (1)

Country Link
CN (1) CN106711206A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142288A (ja) * 2003-11-05 2005-06-02 Honda Motor Co Ltd 半導体装置とその製造方法
CN102005473A (zh) * 2009-08-28 2011-04-06 比亚迪股份有限公司 具有改进终端的igbt
CN102832240A (zh) * 2012-09-11 2012-12-19 电子科技大学 一种集电极终端具有介质层的绝缘栅双极型晶体管
CN103839993A (zh) * 2012-11-23 2014-06-04 中国科学院微电子研究所 用于绝缘栅双极晶体管的防闩锁终端区
CN103839805A (zh) * 2012-11-23 2014-06-04 中国科学院微电子研究所 一种功率器件的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142288A (ja) * 2003-11-05 2005-06-02 Honda Motor Co Ltd 半導体装置とその製造方法
CN102005473A (zh) * 2009-08-28 2011-04-06 比亚迪股份有限公司 具有改进终端的igbt
CN102832240A (zh) * 2012-09-11 2012-12-19 电子科技大学 一种集电极终端具有介质层的绝缘栅双极型晶体管
CN103839993A (zh) * 2012-11-23 2014-06-04 中国科学院微电子研究所 用于绝缘栅双极晶体管的防闩锁终端区
CN103839805A (zh) * 2012-11-23 2014-06-04 中国科学院微电子研究所 一种功率器件的制备方法

Similar Documents

Publication Publication Date Title
US9087893B2 (en) Superjunction semiconductor device with reduced switching loss
KR101388706B1 (ko) 전력 반도체 소자 및 그 제조방법
CN105932042A (zh) 一种双***沟槽栅电荷存储型igbt及其制造方法
CN108321196A (zh) 一种沟槽栅电荷存储型igbt及其制作方法
CN105932055B (zh) 一种平面栅igbt及其制作方法
CN108461537B (zh) 一种沟槽栅电荷存储型igbt及其制作方法
CN105047700B (zh) 一种轻穿通igbt器件的制备方法
CN105742346A (zh) 双***沟槽栅电荷存储型rc-igbt及其制造方法
CN107768428A (zh) 一种横向双扩散金属氧化物半导体(ldmos)器件及其制造方法
CN105870178A (zh) 一种双向igbt器件及其制造方法
CN104319287A (zh) 一种沟槽栅型半导体器件结构及其制作方法
CN110504310A (zh) 一种具有自偏置pmos的ret igbt及其制作方法
JP2010225833A (ja) 半導体装置
CN105789291A (zh) 一种双***沟槽栅电荷存储型igbt及其制造方法
TWI470701B (zh) 用於半導體元件之超接面結構及其製程
CN103872097A (zh) 功率半导体设备及其制造方法
CN106057876B (zh) 具有反向续流能力的igbt及其制造方法
KR20150061201A (ko) 전력 반도체 소자 및 그 제조 방법
CN107785427A (zh) 垂直双扩散金属氧化物半导体器件及其制备方法
CN106409887B (zh) 一种绝缘栅双极晶体管
CN206116403U (zh) 一种优化开关特性的超结半导体器件
CN106711206A (zh) 一种igbt及其制作方法
CN108063159A (zh) 半导体功率器件的终端结构、半导体功率器件及其制作方法
CN206194743U (zh) 具有低导通压降的绝缘栅双极型晶体管器件
CN106711205A (zh) 一种igbt及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170524

RJ01 Rejection of invention patent application after publication