CN106384710A - 防止衬底杂质外扩散的方法 - Google Patents

防止衬底杂质外扩散的方法 Download PDF

Info

Publication number
CN106384710A
CN106384710A CN201610874748.3A CN201610874748A CN106384710A CN 106384710 A CN106384710 A CN 106384710A CN 201610874748 A CN201610874748 A CN 201610874748A CN 106384710 A CN106384710 A CN 106384710A
Authority
CN
China
Prior art keywords
substrate
film
oxide
external diffusion
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610874748.3A
Other languages
English (en)
Inventor
丛茂杰
康志潇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610874748.3A priority Critical patent/CN106384710A/zh
Publication of CN106384710A publication Critical patent/CN106384710A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

本发明公开了一种防止衬底杂质外扩散的方法，是在外延生长之前，先在衬底侧面形成氧化膜及氮化膜，然后再进行外延生长。具体包含：第1步，将背面具有背封氧化层的衬底进行氧化膜生长；第2步，继续进行一层氮化膜生长；第3步，对衬底表面氮化膜进行刻蚀，第4步，对衬底表面氧化膜进行刻蚀。本发明通过在衬底侧面形成氧化膜加氮化膜的包裹，在外延生长时能避免衬底中的杂质从侧壁向外扩散而导致硅片边缘管芯电特性不稳定的问题。

Description

防止衬底杂质外扩散的方法
技术领域
本发明涉及半导体器件制造领域，特别是指一种TVS器件制造工艺中的防止衬底杂质外扩散的方法。
背景技术
电压及电流的瞬态干扰是造成电子电路及设备损坏的主要原因，常给人们带来无法估量的损失。这些干扰通常来自于电力设备的起停操作、交流电网的不稳定、雷击干扰及静电放电等。一种高效能的电路保护器件TVS的出现使瞬态干扰得到了有效抑制。TVS(Transient Voltage Suppressor)或称瞬变电压抑制二极管是在稳压管工艺基础上发展起来的一种新产品，TVS和齐纳稳压管都能用作稳压，但是齐纳击穿电流更小，大于10V的稳压只有1mA，相对来说TVS要比齐纳二极管击穿电流要大不少。其电路符号和普通稳压二极管相同,外形也与普通二极管无异,当TVS管两端经受瞬间的高能量冲击时，它能以极高的速度(最高达1x10-12秒)使其阻抗骤然降低，同时吸收一个大电流，将其两端间的电压箝位在一个预定的数值上，从而确保后面的电路元件免受瞬态高能量的冲击而损坏。目前广泛用于手机，LCD模组，及一些比较精密的手持设备。特别是出口欧洲的产品一般都要加，作为静电防护的主要手段之一。
在半导体制造领域，TVS的制造工艺中，通常会在重掺杂的衬底上生长一层浓度很淡的外延层。外延层生长过程中，硅片边缘会有衬底杂质向外扩散，影响外延层的浓度分布，如图1所示，最终导致在硅片上形成的TVS器件，位于晶圆边缘的管芯电特性不稳定。
发明内容
本发明所要解决的技术问题是提供一种防止衬底杂质外扩散的方法。
为解决上述问题，本发明所述的防止衬底杂质外扩散的方法，是在外延生长之前，先在衬底侧面形成氧化膜和氮化膜，然后再进行外延生长。
进一步地，所述衬底侧面氧化膜和氮化膜，在外延生长时能避免衬底中的杂质从侧壁向外扩散。
本发明所述的防止衬底杂质外扩散的方法，包含如下步骤：
第1步，将背面具有背封氧化层的衬底进行氧化膜生长；
第2步，继续对衬底表面再进行氮化膜生长；
第3步，对衬底表面氮化膜进行刻蚀；
第4步，对衬底表面氧化膜进行刻蚀。
进一步地，所述第1步的衬底为重掺杂的衬底，氧化膜在衬底的正面及侧面生长，和背面的背封氧化层一起将衬底包裹。
进一步地，所述第2步，生长的氮化膜在***将衬底及衬底表面的氧化膜包裹。
进一步地，所述第3步，将衬底正面的氮化膜刻蚀掉，侧面氮化膜保留。
进一步地，所述第3步，氮化膜刻蚀采用干法刻蚀。
进一步地，所述第4步，将衬底正面的氧化膜刻蚀掉，侧面氧化膜保留。
进一步地，所述第4步，氧化膜刻蚀采用湿法刻蚀。
本发明所述的防止衬底杂质外扩散的方法，在外延生长之前先生成氧化膜加氮化膜对衬底侧面进行保护，在外延生长时侧面氧化膜加氮化膜能防止衬底中的杂质向外扩散，从而导致硅片边缘管芯电特性不稳定的问题。
附图说明
图1是外压生长时衬底杂质向外扩散的示意图。
图2是背面带背封氧化层的衬底示意图。
图3是衬底表面形成氧化膜将硅片包裹的示意图。
图4是衬底表面形成氮化膜将硅片包裹的示意图。
图5是衬底正面氮化膜刻蚀之后的示意图。
图6是衬底正面氧化膜刻蚀之后的示意图。
图7是本发明方法流程图。
附图标记说明
1是衬底，2是氧化膜，3是氮化膜。
具体实施方式
本发明所述的防止衬底杂质外扩散的方法，是在外延生长之前，先在衬底侧面形成氧化膜加氮化膜，然后再进行外延生长。所述衬底侧面氧化膜和氮化膜，在外延生长时能避免衬底中的杂质从侧壁向外扩散。
具体包含如下的步骤：
第1步，将背面具有背封氧化层的重掺杂的衬底进行氧化膜生长；氧化膜在衬底的正面及侧面生长，和背面的背封氧化层一起将衬底包裹。如图2及图3所示。
第2步，继续对衬底表面再进行氮化膜生长；生长的氮化膜在***将衬底及衬底表面的氧化膜包裹。如图4所示。
第3步，对衬底表面氮化膜进行刻蚀；采用干法刻蚀将衬底正面的氮化膜刻蚀掉，侧面氮化膜保留。如图5所示。
第4步，对衬底表面氧化膜进行刻蚀，采用湿法刻蚀将衬底正面的氧化膜刻蚀掉，侧面氧化膜保留。如图6所示。
本发明所述的防止衬底杂质外扩散的方法，在外延生长之前先生成氧化膜和氮化膜对衬底侧面进行保护，在外延生长时侧面氧化膜和氮化膜能防止衬底中的杂质向外扩散，从而导致硅片边缘管芯电特性不稳定的问题。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种防止衬底杂质外扩散的方法，其特征在于，在外延生长之前，先在衬底侧面形成氧化膜和氮化膜，然后再进行外延生长。
2.如权利要求1所述的防止衬底杂质外扩散的方法，其特征在于：所述衬底侧面氧化膜和氮化膜，在外延生长时能避免衬底中的杂质从侧壁向外扩散。
3.如权利要求1所述的防止衬底杂质外扩散的方法，其特征在于：包含如下步骤：
第1步，将背面具有背封氧化层的衬底进行氧化膜生长；
第2步，继续对衬底表面再进行氮化膜生长；
第3步，对衬底表面氮化膜进行刻蚀；
第4步，对衬底表面氧化膜进行刻蚀。
4.如权利要求3所述的防止衬底杂质外扩散的方法，其特征在于：所述第1步的衬底为重掺杂的衬底，氧化膜在衬底的正面及侧面生长，和背面的背封氧化层一起将衬底包裹。
5.如权利要求3所述的防止衬底杂质外扩散的方法，其特征在于：所述第2步，生长的氮化膜在***将衬底及衬底表面的氧化膜包裹。
6.如权利要求3所述的防止衬底杂质外扩散的方法，其特征在于：所述第3步，将衬底正面的氮化膜刻蚀掉，侧面氮化膜保留。
7.如权利要求3所述的防止衬底杂质外扩散的方法，其特征在于：所述第3步，氮化膜刻蚀采用干法刻蚀。
8.如权利要求3所述的防止衬底杂质外扩散的方法，其特征在于：所述第4步，将衬底正面的氧化膜刻蚀掉，侧面氧化膜保留。
9.如权利要求3所述的防止衬底杂质外扩散的方法，其特征在于：所述第4步，氧化膜刻蚀采用湿法刻蚀。
CN201610874748.3A 2016-09-30 2016-09-30 防止衬底杂质外扩散的方法 Pending CN106384710A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610874748.3A CN106384710A (zh) 2016-09-30 2016-09-30 防止衬底杂质外扩散的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610874748.3A CN106384710A (zh) 2016-09-30 2016-09-30 防止衬底杂质外扩散的方法

Publications (1)

Publication Number Publication Date
CN106384710A true CN106384710A (zh) 2017-02-08

Family

ID=57936135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610874748.3A Pending CN106384710A (zh) 2016-09-30 2016-09-30 防止衬底杂质外扩散的方法

Country Status (1)

Country Link
CN (1) CN106384710A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107256883A (zh) * 2017-05-08 2017-10-17 苏州矽航半导体有限公司 一种两路双向tvs二极管及其制作方法
CN107622938A (zh) * 2017-10-09 2018-01-23 上海先进半导体制造股份有限公司 衬底的背封方法及结构
CN108550529A (zh) * 2018-04-28 2018-09-18 江阴新顺微电子有限公司 一种高压vdmos器件的制造方法
CN111834200A (zh) * 2020-09-16 2020-10-27 南京晶驱集成电路有限公司 一种半导体结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4662956A (en) * 1985-04-01 1987-05-05 Motorola, Inc. Method for prevention of autodoping of epitaxial layers
US5834363A (en) * 1996-03-28 1998-11-10 Shin-Etsu Handotai Co., Ltd. Method of manufacturing semiconductor wafer, semiconductor wafer manufactured by the same, semiconductor epitaxial wafer, and method of manufacturing the semiconductor epitaxial wafer
US6315826B1 (en) * 1997-02-12 2001-11-13 Nec Corporation Semiconductor substrate and method of manufacturing the same
CN104112653A (zh) * 2014-07-15 2014-10-22 北京燕东微电子有限公司 一种自补偿背封半导体衬底的制备方法
CN104465723A (zh) * 2014-12-30 2015-03-25 北京燕东微电子有限公司 一种低电容瞬态电压抑制器件及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4662956A (en) * 1985-04-01 1987-05-05 Motorola, Inc. Method for prevention of autodoping of epitaxial layers
US5834363A (en) * 1996-03-28 1998-11-10 Shin-Etsu Handotai Co., Ltd. Method of manufacturing semiconductor wafer, semiconductor wafer manufactured by the same, semiconductor epitaxial wafer, and method of manufacturing the semiconductor epitaxial wafer
US6315826B1 (en) * 1997-02-12 2001-11-13 Nec Corporation Semiconductor substrate and method of manufacturing the same
CN104112653A (zh) * 2014-07-15 2014-10-22 北京燕东微电子有限公司 一种自补偿背封半导体衬底的制备方法
CN104465723A (zh) * 2014-12-30 2015-03-25 北京燕东微电子有限公司 一种低电容瞬态电压抑制器件及其制作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107256883A (zh) * 2017-05-08 2017-10-17 苏州矽航半导体有限公司 一种两路双向tvs二极管及其制作方法
CN107256883B (zh) * 2017-05-08 2019-12-03 苏州矽航半导体有限公司 一种两路双向tvs二极管及其制作方法
CN107622938A (zh) * 2017-10-09 2018-01-23 上海先进半导体制造股份有限公司 衬底的背封方法及结构
CN107622938B (zh) * 2017-10-09 2019-11-05 上海先进半导体制造股份有限公司 衬底的背封方法及结构
CN108550529A (zh) * 2018-04-28 2018-09-18 江阴新顺微电子有限公司 一种高压vdmos器件的制造方法
CN108550529B (zh) * 2018-04-28 2021-10-15 江苏新顺微电子股份有限公司 一种高压vdmos器件的制造方法
CN111834200A (zh) * 2020-09-16 2020-10-27 南京晶驱集成电路有限公司 一种半导体结构及其制造方法

Similar Documents

Publication Publication Date Title
CN106384710A (zh) 防止衬底杂质外扩散的方法
CN102592995B (zh) 齐纳二极管的制造方法
US10381341B2 (en) Transient-voltage-suppression (TVS) diode device and method of fabricating the same
CN108054164B (zh) 瞬态电压抑制器及其制作方法
CN106449634A (zh) 瞬态电压抑制器及其制造方法
CN108063137A (zh) 瞬态电压抑制器及其制作方法
TW200416789A (en) Transient voltage suppressor having an epitaxial layer for higher avalanche voltage operation
CN108063138B (zh) 瞬态电压抑制器及其制作方法
CN108063135A (zh) 瞬态电压抑制器及其制作方法
CN103474346B (zh) 瞬变电压抑制二极管pn结的实现方法
CN104617157A (zh) 一种具有超深沟槽的瞬态电压抑制器结构
CN206022373U (zh) 双向电压完全对称带有超深沟槽超低漏电的tvs器件
CN106298653B (zh) 双向瞬态电压抑制器件及其制造方法
CN103972305B (zh) 用于低压瞬态电压抑制二极管芯片的制造方法
CN107301995B (zh) 瞬态电压抑制器及其制作方法
CN106298773A (zh) 集成型沟槽瞬态电压抑制器件及其制造方法
CN106298509B (zh) 瞬态抑制二极管的制造方法和瞬态抑制二极管
CN106298510A (zh) 沟槽型瞬态电压抑制器件及其制造方法
CN104617158B (zh) 一种具有超深沟槽的瞬态电压抑制器结构
CN106252225A (zh) 防止衬底杂质外扩散的方法
CN104616988B (zh) 一种具有超深沟槽的瞬态电压抑制器结构的制造方法
CN109860309A (zh) 一种tvs的结构设计和制作方法
CN208722877U (zh) 一种大功率单向tvs器件
CN210443555U (zh) 一种集成高密度静电防护芯片
CN108417534A (zh) 一种功率元件的保护器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170208