CN108063137A - 瞬态电压抑制器及其制作方法 - Google Patents
瞬态电压抑制器及其制作方法 Download PDFInfo
- Publication number
- CN108063137A CN108063137A CN201711305304.9A CN201711305304A CN108063137A CN 108063137 A CN108063137 A CN 108063137A CN 201711305304 A CN201711305304 A CN 201711305304A CN 108063137 A CN108063137 A CN 108063137A
- Authority
- CN
- China
- Prior art keywords
- type
- groove
- type substrate
- oxide layer
- transient voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001052 transient effect Effects 0.000 title claims abstract description 49
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 82
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 67
- 238000009792 diffusion process Methods 0.000 claims abstract description 46
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 37
- 238000002347 injection Methods 0.000 claims abstract description 31
- 239000007924 injection Substances 0.000 claims abstract description 31
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 15
- 238000000407 epitaxy Methods 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims description 27
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种瞬态电压抑制器及其制作方法。所述瞬态电压抑制器包括N型衬底、形成于N型衬底表面的第一沟槽与第二沟槽、形成于第一、第二沟槽表面的第一、第二P型扩散区、形成于N型衬底及所述第一、第二P型扩散区表面的N型外延、形成于N型外延上的氧化硅层、贯穿N型外延并延伸至N型衬底中与第一P型扩散区两侧的两个第三沟槽、贯穿N型外延并延伸至N型衬底与第二P型扩散区两侧的两个第四沟槽、位于第三、第四沟槽中的氧化硅、对应第一沟槽的第一通孔、对应第二沟槽的第二通孔、形成于N型外延层表面并延伸至N型衬底中的P型注入区、形成于P型注入区表面的N型注入区、对应N型注入区的开口、及形成于N型衬底另一侧的P型注入层。
Description
【技术领域】
本发明涉及半导体器件制造技术领域，特别地，涉及一种瞬态电压抑制器及其制作方法。
【背景技术】
瞬态电压抑制器(TVS)是一种用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应用。低电容的瞬态电压抑制器适用于高频电路的保护器件，因为它可以减少寄生电容对电路的干扰，降低高频电路信号的衰减。
静电放电(ESD)以及其他一些电压浪涌形式随机出现的瞬态电压，通常存在于各种电子器件中。随着半导体器件日益趋向小型化、高密度和多功能，电子器件越来越容易受到电压浪涌的影响，甚至导致致命的伤害。从静电放电到闪电等各种电压浪涌都能诱导瞬态电流尖峰，瞬态电压抑制器通常用来保护敏感电路受到浪涌的冲击。基于不同的应用，瞬态电压抑制器可以通过改变浪涌放电通路和自身的箝位电压来起到电路保护作用。为了节省芯片面积，并且获得更高的抗浪涌能力，沟槽瞬态电压抑制器的概念已经被提出和研究。沟槽TVS的结面形成于纵向的沟槽的侧壁，这样，在相同的芯片面积下，它有更多的有效结面积,即更强的放电能力。沟槽瞬态电压抑制器的小封装尺寸对于保护高端芯片非常关键。
目前常用的瞬态电压抑制器(如沟槽瞬态电压抑制器)一般只能实现单向保护，如果需要进行双向保护需要将多个瞬态电压抑制器串联或并联在一起，但是这样会增大了器件面积和制造成本。
【发明内容】
针对现有方法的不足，本发明提出了一种瞬态电压抑制器及其制作方法。
一种瞬态电压抑制器，其包括N型衬底、形成于所述N型衬底表面的第一沟槽与第二沟槽、形成于所述第一沟槽表面的第一P型扩散区形成于所述第二沟槽表面的第二P型扩散区、形成于所述N型衬底及所述第一、第二P型扩散区表面的N型外延、形成于所述N型外延上的氧化硅层、贯穿所述N型外延并延伸至所述N型衬底中与所述第一P型扩散区两侧的两个第三沟槽、贯穿所述N型外延并延伸至所述N型衬底与所述第二P型扩散区两侧的两个第四沟槽、位于所述第三沟槽中的氧化硅、位于所述第四沟槽中的氧化硅、对应所述第一沟槽且贯穿所述氧化硅层的第一通孔、对应所述第二沟槽且贯穿所述氧化硅层的第二通孔、形成于所述N型外延层表面并延伸至所述N型衬底中的P型注入区、形成于所述P型注入区表面的N型注入区、贯穿所述氧化硅层且对应所述N型注入区的开口、及形成于所述N型衬底远离所述N型外延一侧的P型注入层。
在一种实施方式中，所述瞬态电压抑制器还包括第一金属层，所述第一金属层形成于所述氧化硅层及所述氧化硅上且通过所述第一通孔及所述第二通孔与所述第一沟槽及第二沟槽上的N型外延连接，所述第一金属层还通过所述开口与所述N型注入区相连。
在一种实施方式中，所述瞬态电压抑制器还包括第二金属层，所述第二金属层形成于所述P型注入层远离所述N型衬底的表面与所述N型衬底相连接。
在一种实施方式中，所述P型注入区位于所述两个第三沟槽与所述两个第四沟槽之间。
在一种实施方式中，所述第三沟槽在所述N型衬底中的深度小于所述第一沟槽的深度，所述第四沟槽在所述N型衬底中的深度小于所述第二沟槽的深度。
一种瞬态电压抑制器的制作方法，其包括以下步骤：
提供N型衬底，在所述N型衬底上形成氧化层，使用第一光刻胶作为掩膜刻蚀氧化层及所述N型衬底形成贯穿所述氧化层且延伸至所述N型衬底中的第一沟槽及第二沟槽；
进行P型扩散从而在所述第一沟槽表面形成第一P型扩散区及在所述第二沟槽表面形成第二P型扩散区；
去除所述氧化层，在所述N型衬底、所述第一、第二P型扩散区的所述第一沟槽与第二沟槽中形成N型外延；
在所述N型外延远离所述N型衬底的表面形成氧化硅层，对应所述第一P型扩散区的两侧形成贯穿所述氧化硅层、所述N型外延并延伸至所述n型衬底及所述第一P型扩散区两侧的两个第三沟槽，对应所述第二P型扩散区的两侧形成贯穿所述氧化硅层、所述N型外延并延伸至所述n型衬底及所述第二P型扩散区两侧的两个第四沟槽；
使用氧化硅填满所述两个第三沟槽及两个第四沟槽；
使用第二光刻胶刻蚀所述氧化硅层，从而形成贯穿所述氧化硅层的开口，利用所述开口对所述N型外延进行P型离子注入；
进行热退火从而在对应所述开口且从所述N型外延延伸至所述N型衬底中的P型注入区；及
形成贯穿所述氧化硅层且对应所述第一沟槽的第一通孔及贯穿所述氧化硅层且对应所述第二沟槽的第二通孔；
在所述N型衬底远离所述N型外延表面形成P型注入层。
在一种实施方式中，所述方法还包括以下步骤：
在所述氧化硅层上形成第一金属层，所述第一金属层通过所述第一通孔及所述第二通孔连接所述N型外延，所述第一金属层还通过所述开口与所述N型注入区相连。
在一种实施方式中，对所述N型衬底远离所述N型外延表面进行研磨减薄在形成所述P型注入层，在所述P型注入层远离所述N型衬底的表面形成第二金属层。
在一种实施方式中，所述P型注入区位于所述两个第三沟槽与所述两个第四沟槽之间。
在一种实施方式中，所述第三沟槽在所述N型衬底中的深度小于所述第一沟槽的深度，所述第四沟槽在所述N型衬底中的深度小于所述第二沟槽的深度。
本发明的瞬态电压抑制器及所述制作方法获得的瞬态电压抑制器，其在传统结构的基础上，通过改进使多支二极管集成到一起，两组反向串联的二极管降低了器件电容，1只单向二极管的引入降低了使用过程中大电流带来的可靠性问题。改进后的瞬态电压抑制器能实现双路双向保护功能，器件的保护特性和可靠性都得到了提升。
进一步地，所述P型注入区可以经过多次热过程，结深深，P型浓度低，PN结击穿电压很高，因此在器件的工作范围内实际上是不会起作用的，所以等效电路没有画出，但是设置该结构的目的是在某些极端情况下(器件温度非常高，导致PN结热击穿)，能够快速泄流不至于烧毁***，同时也能改善器件正常工作时的热阻系数。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1是本发明瞬态电影抑制器的结构示意图。
图2是图1所示瞬态电压抑制器的等效电路示意图。
图3是图1所示瞬态电压抑制器的制作方法的流程图。
图4-图12是图3所示制作方法的各步骤的结构示意图。
【主要元件符号说明】
瞬态电压抑制器100；二极管101、102、103、104、105；步骤S1-S10
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1，图1是本发明瞬态电压抑制器100的结构示意图。所述瞬态电压抑制器100包括N型衬底、形成于所述N型衬底表面的第一沟槽与第二沟槽、形成于所述第一沟槽表面的第一P型扩散区形成于所述第二沟槽表面的第二P型扩散区、形成于所述N型衬底及所述第一、第二P型扩散区表面的N型外延、形成于所述N型外延上的氧化硅层、贯穿所述N型外延并延伸至所述N型衬底中与所述第一P型扩散区两侧的两个第三沟槽、贯穿所述N型外延并延伸至所述N型衬底与所述第二P型扩散区两侧的两个第四沟槽、位于所述第三沟槽中的氧化硅、位于所述第四沟槽中的氧化硅、对应所述第一沟槽且贯穿所述氧化硅层的第一通孔、对应所述第二沟槽且贯穿所述氧化硅层的第二通孔、形成于所述N型外延层表面并延伸至所述N型衬底中的P型注入区、形成于所述P型注入区表面的N型注入区、贯穿所述氧化硅层且对应所述N型注入区的开口、形成于所述N型衬底远离所述N型外延一侧的P型注入层、第一金属层及第二金属层。
其中，所述第一金属层形成于所述氧化硅层及所述氧化硅上且通过所述第一通孔及所述第二通孔与所述第一沟槽及第二沟槽上的N型外延连接，所述第一金属层还通过所述开口与所述N型注入区相连。所述第二金属层形成于所述P型注入层远离所述N型衬底的表面与所述N型衬底相连接。
进一步地，本实施方式中，所述P型注入区位于所述两个第三沟槽与所述两个第四沟槽之间。所述第三沟槽在所述N型衬底中的深度小于所述第一沟槽的深度，所述第四沟槽在所述N型衬底中的深度小于所述第二沟槽的深度。
请参阅图2，图2是图1所述瞬态电压抑制器100的等效电路示意图。所述P型注入区与所述N型衬底构成第一二极管101，所述N型衬底还与所述第一沟槽中的P型扩散区构成第二极管102，所述第一沟槽中的P型扩散区与所述第一沟槽中的N型外延构成第三二极管103；所述N型衬底还与所述第二沟槽中的P型扩散区构成第四极管104，所述第二沟槽中的P型扩散区与所述第二沟槽中的N型外延构成第五二极管105。
请参阅图3-图10，图3是图1所示瞬态电压抑制器100的制作方法的流程图，图4-图10是图3所示制作方法的各步骤的结构示意图。
所述瞬态电压抑制器100的制作方法包括如下步骤S1-S10。
步骤S1，请参阅图4，提供N型衬底，在所述N型衬底上形成氧化层，使用第一光刻胶作为掩膜刻蚀氧化层及所述N型衬底形成贯穿所述氧化层且延伸至所述N型衬底中的第一沟槽及第二沟槽。所述刻蚀可以为干法刻蚀。所述氧化层的材料可以为氧化硅。
步骤S2，请参阅图5，进行P型扩散从而在所述第一沟槽表面形成第一P型扩散区及在所述第二沟槽表面形成第二P型扩散区。
步骤S3，请参阅图6，去除所述氧化层，在所述N型衬底、所述第一、第二P型扩散区的所述第一沟槽与第二沟槽中形成N型外延。
步骤S4，请参阅图7，在所述N型外延远离所述N型衬底的表面形成氧化硅层，对应所述第一P型扩散区的两侧形成贯穿所述氧化硅层、所述N型外延并延伸至所述n型衬底及所述第一P型扩散区两侧的两个第三沟槽，对应所述第二P型扩散区的两侧形成贯穿所述氧化硅层、所述N型外延并延伸至所述n型衬底及所述第二P型扩散区两侧的两个第四沟槽。所述第三、第四沟槽可以采用光刻胶作为掩膜进行干法刻蚀形成。
步骤S5，请参阅图8，使用氧化硅填满所述两个第三沟槽及两个第四沟槽。
步骤S6，请参阅图9，使用第二光刻胶刻蚀所述氧化硅层，从而形成贯穿所述氧化硅层的开口，利用所述开口对所述N型外延进行P型离子注入。所述刻蚀也可以为干法刻蚀。
步骤S7，请参阅图10，进行热退火从而在对应所述开口且从所述N型外延延伸至所述N型衬底中的P型注入区。
步骤S8，请参阅图11，形成贯穿所述氧化硅层且对应所述第一沟槽的第一通孔及贯穿所述氧化硅层且对应所述第二沟槽的第二通孔。
步骤S9，请参阅图12，在所述氧化硅层上形成第一金属层，所述第一金属层通过所述第一通孔及所述第二通孔连接所述N型外延，所述第一金属层还通过所述开口与所述N型注入区相连。
步骤S10，请参阅图1，对所述N型衬底远离所述N型外延表面进行研磨减薄在形成P型注入层，在所述P型注入层远离所述N型衬底的表面形成第二金属层。
本发明的瞬态电压抑制器100及所述制作方法获得的瞬态电压抑制器100，其在传统结构的基础上，通过改进使多支二极管集成到一起，两组反向串联的二极管降低了器件电容，1只单向二极管的引入降低了使用过程中大电流带来的可靠性问题。改进后的瞬态电压抑制,100能实现双路双向保护功能，器件的保护特性和可靠性都得到了提升。
进一步地，所述P型注入区可以经过多次热过程，结深深，P型浓度低，PN结击穿电压很高，因此在器件的工作范围内实际上是不会起作用的，所以等效电路没有画出，但是设置该结构的目的是在某些极端情况下(器件温度非常高，导致PN结热击穿)，能够快速泄流不至于烧毁***，同时也能改善器件正常工作时的热阻系数。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (10)
1.一种瞬态电压抑制器，其特征在于：所述瞬态电压抑制器包括N型衬底、形成于所述N型衬底表面的第一沟槽与第二沟槽、形成于所述第一沟槽表面的第一P型扩散区形成于所述第二沟槽表面的第二P型扩散区、形成于所述N型衬底及所述第一、第二P型扩散区表面的N型外延、形成于所述N型外延上的氧化硅层、贯穿所述N型外延并延伸至所述N型衬底中与所述第一P型扩散区两侧的两个第三沟槽、贯穿所述N型外延并延伸至所述N型衬底与所述第二P型扩散区两侧的两个第四沟槽、位于所述第三沟槽中的氧化硅、位于所述第四沟槽中的氧化硅、对应所述第一沟槽且贯穿所述氧化硅层的第一通孔、对应所述第二沟槽且贯穿所述氧化硅层的第二通孔、形成于所述N型外延层表面并延伸至所述N型衬底中的P型注入区、形成于所述P型注入区表面的N型注入区、贯穿所述氧化硅层且对应所述N型注入区的开口、及形成于所述N型衬底远离所述N型外延一侧的P型注入层。
2.如权利要求1所述的瞬态电压抑制器，其特征在于：所述瞬态电压抑制器还包括第一金属层，所述第一金属层形成于所述氧化硅层及所述氧化硅上且通过所述第一通孔及所述第二通孔与所述第一沟槽及第二沟槽上的N型外延连接，所述第一金属层还通过所述开口与所述N型注入区相连。
3.如权利要求2所述的瞬态电压抑制器，其特征在于：所述瞬态电压抑制器还包括第二金属层，所述第二金属层形成于所述P型注入层远离所述N型衬底的表面与所述N型衬底相连接。
4.如权利要求1所述的瞬态电压抑制器，其特征在于：所述P型注入区位于所述两个第三沟槽与所述两个第四沟槽之间。
5.如权利要求1所述的瞬态电压抑制器，其特征在于：所述第三沟槽在所述N型衬底中的深度小于所述第一沟槽的深度，所述第四沟槽在所述N型衬底中的深度小于所述第二沟槽的深度。
6.一种瞬态电压抑制器的制作方法，其特征在于：所述方法包括以下步骤：
提供N型衬底，在所述N型衬底上形成氧化层，使用第一光刻胶作为掩膜刻蚀氧化层及所述N型衬底形成贯穿所述氧化层且延伸至所述N型衬底中的第一沟槽及第二沟槽；
进行P型扩散从而在所述第一沟槽表面形成第一P型扩散区及在所述第二沟槽表面形成第二P型扩散区；
去除所述氧化层，在所述N型衬底、所述第一、第二P型扩散区的所述第一沟槽与第二沟槽中形成N型外延；
在所述N型外延远离所述N型衬底的表面形成氧化硅层，对应所述第一P型扩散区的两侧形成贯穿所述氧化硅层、所述N型外延并延伸至所述N型衬底及所述第一P型扩散区两侧的两个第三沟槽，对应所述第二P型扩散区的两侧形成贯穿所述氧化硅层、所述N型外延并延伸至所述N型衬底及所述第二P型扩散区两侧的两个第四沟槽；
使用氧化硅填满所述两个第三沟槽及两个第四沟槽；
使用第二光刻胶刻蚀所述氧化硅层，从而形成贯穿所述氧化硅层的开口，利用所述开口对所述N型外延进行P型离子注入；
进行热退火从而在对应所述开口且从所述N型外延延伸至所述N型衬底中的P型注入区；
形成贯穿所述氧化硅层且对应所述第一沟槽的第一通孔及贯穿所述氧化硅层且对应所述第二沟槽的第二通孔；及
在所述N型衬底远离所述N型外延表面形成P型注入层。
7.如权利要求6所述的瞬态电压抑制器的制作方法，其特征在于：所述方法还包括以下步骤：
在所述氧化硅层上形成第一金属层，所述第一金属层通过所述第一通孔及所述第二通孔连接所述N型外延，所述第一金属层还通过所述开口与所述N型注入区相连。
8.如权利要求7所述的瞬态电压抑制器的制作方法，其特征在于：所述方法还包括以下步骤:对所述N型衬底远离所述N型外延表面进行研磨减薄在形成所述P型注入层，在所述P型注入层远离所述N型衬底的表面形成第二金属层。
9.如权利要求6所述的瞬态电压抑制器的制作方法，其特征在于：所述P型注入区位于所述两个第三沟槽与所述两个第四沟槽之间。
10.如权利要求6所述的瞬态电压抑制器的制作方法，其特征在于：所述第三沟槽在所述N型衬底中的深度小于所述第一沟槽的深度，所述第四沟槽在所述N型衬底中的深度小于所述第二沟槽的深度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711305304.9A CN108063137B (zh) | 2017-12-11 | 2017-12-11 | 瞬态电压抑制器及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711305304.9A CN108063137B (zh) | 2017-12-11 | 2017-12-11 | 瞬态电压抑制器及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108063137A true CN108063137A (zh) | 2018-05-22 |
| CN108063137B CN108063137B (zh) | 2020-09-01 |
Family
ID=62136372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711305304.9A Expired - Fee Related CN108063137B (zh) | 2017-12-11 | 2017-12-11 | 瞬态电压抑制器及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108063137B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108598078A (zh) * | 2018-07-11 | 2018-09-28 | 上海艾为电子技术股份有限公司 | 一种esd保护电路及电子装置 |
| CN108987389A (zh) * | 2018-07-24 | 2018-12-11 | 深圳市诚朗科技有限公司 | 一种电流保护芯片及其制作方法 |
| CN109244069A (zh) * | 2018-09-19 | 2019-01-18 | 深圳市心版图科技有限公司 | 瞬态电压抑制器及其制备方法 |
| CN109326591A (zh) * | 2018-10-08 | 2019-02-12 | 深圳市南硕明泰科技有限公司 | 一种功率器件防护芯片及其制造方法 |
| CN113690232A (zh) * | 2021-08-24 | 2021-11-23 | 安芯半导体技术(深圳)有限公司 | 一种双向静电防护芯片及其制备方法 |
| CN113690231A (zh) * | 2021-08-20 | 2021-11-23 | 安芯半导体技术(深圳)有限公司 | 一种浪涌防护芯片及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105702677A (zh) * | 2014-12-09 | 2016-06-22 | 万国半导体股份有限公司 | 用于高浪涌和低电容的tvs结构 |
| CN107017247A (zh) * | 2015-12-22 | 2017-08-04 | 万国半导体股份有限公司 | 具有低击穿电压的瞬态电压抑制器 |
| CN107301995A (zh) * | 2017-07-12 | 2017-10-27 | 何春晖 | 瞬态电压抑制器及其制作方法 |
| CN107301994A (zh) * | 2017-07-12 | 2017-10-27 | 邓鹏飞 | 瞬态电压抑制器及其制作方法 |
| CN107316864A (zh) * | 2017-07-12 | 2017-11-03 | 孙丽芳 | 瞬态电压抑制器及其制作方法 |
-
2017
- 2017-12-11 CN CN201711305304.9A patent/CN108063137B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105702677A (zh) * | 2014-12-09 | 2016-06-22 | 万国半导体股份有限公司 | 用于高浪涌和低电容的tvs结构 |
| CN107017247A (zh) * | 2015-12-22 | 2017-08-04 | 万国半导体股份有限公司 | 具有低击穿电压的瞬态电压抑制器 |
| CN107301995A (zh) * | 2017-07-12 | 2017-10-27 | 何春晖 | 瞬态电压抑制器及其制作方法 |
| CN107301994A (zh) * | 2017-07-12 | 2017-10-27 | 邓鹏飞 | 瞬态电压抑制器及其制作方法 |
| CN107316864A (zh) * | 2017-07-12 | 2017-11-03 | 孙丽芳 | 瞬态电压抑制器及其制作方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108598078A (zh) * | 2018-07-11 | 2018-09-28 | 上海艾为电子技术股份有限公司 | 一种esd保护电路及电子装置 |
| CN108598078B (zh) * | 2018-07-11 | 2024-06-04 | 上海艾为电子技术股份有限公司 | 一种esd保护电路及电子装置 |
| CN108987389A (zh) * | 2018-07-24 | 2018-12-11 | 深圳市诚朗科技有限公司 | 一种电流保护芯片及其制作方法 |
| CN108987389B (zh) * | 2018-07-24 | 2020-10-16 | 佛山市劲电科技有限公司 | 一种电流保护芯片及其制作方法 |
| CN109244069A (zh) * | 2018-09-19 | 2019-01-18 | 深圳市心版图科技有限公司 | 瞬态电压抑制器及其制备方法 |
| CN109326591A (zh) * | 2018-10-08 | 2019-02-12 | 深圳市南硕明泰科技有限公司 | 一种功率器件防护芯片及其制造方法 |
| CN109326591B (zh) * | 2018-10-08 | 2020-09-22 | 上海芯龙半导体技术股份有限公司 | 一种功率器件防护芯片及其制造方法 |
| CN113690231A (zh) * | 2021-08-20 | 2021-11-23 | 安芯半导体技术(深圳)有限公司 | 一种浪涌防护芯片及其制备方法 |
| CN113690232A (zh) * | 2021-08-24 | 2021-11-23 | 安芯半导体技术(深圳)有限公司 | 一种双向静电防护芯片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108063137B (zh) | 2020-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108063137A (zh) | 瞬态电压抑制器及其制作方法 | |
| CN108054164A (zh) | 瞬态电压抑制器及其制作方法 | |
| CN107301994B (zh) | 瞬态电压抑制器及其制作方法 | |
| CN106057781B (zh) | 静电放电保护器件的制造方法 | |
| CN107359159B (zh) | 瞬态电压抑制器及其制作方法 | |
| CN106449634A (zh) | 瞬态电压抑制器及其制造方法 | |
| CN101847663A (zh) | 一种瞬间电压抑制器及形成瞬间电压抑制器的方法 | |
| CN108063138B (zh) | 瞬态电压抑制器及其制作方法 | |
| CN108063135A (zh) | 瞬态电压抑制器及其制作方法 | |
| KR101592232B1 (ko) | 저정전용량 tvs 제조방법 및 그 방법으로 제조된 tvs 소자 | |
| CN107316863B (zh) | 瞬态电压抑制器及其制作方法 | |
| CN107301995A (zh) | 瞬态电压抑制器及其制作方法 | |
| US20140302647A1 (en) | Symmetric blocking transient voltage suppressor (tvs) using bipolar npn and pnp transistor base snatch | |
| TWI477018B (zh) | 暫態電壓抑制器電路與用於其中之二極體元件及其製造方法 | |
| CN107316864B (zh) | 瞬态电压抑制器及其制作方法 | |
| CN106298509B (zh) | 瞬态抑制二极管的制造方法和瞬态抑制二极管 | |
| KR100928653B1 (ko) | 반도체 소자 및 그 제조방법 | |
| CN106298653B (zh) | 双向瞬态电压抑制器件及其制造方法 | |
| CN106298773B (zh) | 集成型沟槽瞬态电压抑制器件及其制造方法 | |
| TWI640079B (zh) | 靜電放電保護元件及其製造方法 | |
| CN108091649A (zh) | 瞬态电压抑制器及其制作方法 | |
| CN108109995A (zh) | 瞬态电压抑制器及其制作方法 | |
| CN106898656A (zh) | 低电容tvs二极管及其制造方法 | |
| CN108063136A (zh) | 瞬态电压抑制器及其制作方法 | |
| CN108109964A (zh) | 瞬态电压抑制器及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information |
Inventor after: Feng Lin Inventor after: Zhu Min Inventor before: Request for anonymity |
|
| CB03 | Change of inventor or designer information | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200811 Address after: 210000 Kechuang building, Futian Road, Zhetang street, Lishui Economic Development Zone, Nanjing City, Jiangsu Province Applicant after: Nanjing Lishui hi tech Venture Capital Management Co.,Ltd. Address before: 518000 Electronic Commerce Incubation Base of Tenglong Road Gold Rush, Longhua Street, Longhua New District, Shenzhen City, Guangdong Province Applicant before: Shenzhen Meliao Technology Transfer Center Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200901 Termination date: 20201211 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |