CN109860309A - 一种tvs的结构设计和制作方法 - Google Patents

Abstract

本发明公开了一种TVS的结构设计和制作方法，该结构包含：衬底P0,芯片正反两面的掺杂区N1，芯片正反两面的掺杂区N2，芯片正反面的沟槽，沟槽里面的玻璃钝化层，正反面的金属层,利用特定条件下双向TVS的负阻特性，解决传统TVS由于正阻特性而导致的VC远远高于VRWM的问题，在保证器件功率的前提下，拥有更低的VC，更大的IPP能力，为被保护电路提供更精准，更及时的保护。

Description

一种TVS的结构设计和制作方法

技术领域

本发明属于电路保护器件技术领域，具体是涉及一种TVS的结构设计和制作方法。

背景技术

TVS二极管，又称为瞬态抑制二极管，是普遍使用的一种新型高效电路保护器件，它具有极快的响应时间(亚纳秒级)和相当高的浪涌吸收能力。当它的两端经受瞬间的高能量冲击时，TVS能以极高的速度把两端间的阻抗值由高阻抗变为低阻抗，以吸收一个瞬间大电流，把它的两端电压箝制在一个预定的数值上，从而保护后面的电路元件不受瞬态高压尖峰脉冲的冲击。

在瞬态高压尖峰脉冲的冲击下，TVS两端间的电压由额定反向关断电压VRWM上升到击穿电压VBR，而被击穿，随着击穿电流的出现，流过TVS的电流将达到峰值脉冲电流IPP，同时在其两端的电压被钳位到预定的最大钳位电压VC以下，其后，随着脉冲电流按指数衰减，TVS两极间的电压也不断下降，最后恢复到初态。

根据应用需求，TVS有单向和双向之分，通常情况下，单向TVS只有一个PN结，双向TVS有两个被靠背的PN结，正常情况下，双向TVS正反向的特性对称。

TVS的最主要参数有以下几个：

1)反向关断电压VRWM Reverse Standoff Voltage

它定义了TVS在阻断工作状态下，针对保护电路***，无影响漏电的最高电压。VRWM 应该大于等于被保护电路的正常工作电压，但不能大得太多，否则当电路输入电压大于被保护电路的极限损坏电压时，TVS仍不动作，起不到保护作用。

2)击穿电压VBR

器件在发生击穿的区域内，在规定的试验电流IT下，测得器件两端的电压称为击穿电压，在此区域内，二极管成为低阻抗的通路，这是表示TVS管导通的标志电压。此参数有最小值和最大值，代表TVS动作电压区间。

3)峰值脉冲电流IPP

在反向工作时，在规定的脉冲条件下，器件允许通过的最大脉冲峰值电流，常规脉冲是10/1000μs指数波，超过这个电流值就可能造成永久性损坏。

4)最大钳位电压VC

VC指的是额定的IPP时管子两端的瞬态电压最大值。VC不能大于后级被保护电路的瞬态极限损坏电压。当瞬时脉冲结束以后，TVS二极管自动回到高阻状态，整个回路进入正常电压。

5)峰值脉冲功率PPP

IPP与最大钳位电压VC的乘积，就是瞬态脉冲功率的最大值。额定峰值脉冲功率PPP 应大于被保护器件或线路可能出现的最大瞬态浪涌功率。

按TVS的VBR与标准值的离散程度，可把VBR分为5％和10％两种。对于5％的 VBR来说，VRWM＝0.85VBR；对于10％的VBR来说，VRWM＝0.81VBR。现在流行的标法是VBR的最小值一般比VRWM大10％左右，是为了应对可能电路中实际工作电压存在一定的浮动，留出余量，便于VRWM对应正常工作电压的选型。

最大钳位电压VC一般比VRWM大60％左右，TVS的电压越高，VRWM和VC差值的绝对值越大。如标称100V的TVS,VRWM是100V，最大钳位电压VC是160V。

在特定的最大钳位电压下，功耗越大，其瞬态浪涌电流的承受能力越大；在特定的功耗下，钳位电压VC越低，其瞬态浪涌电流的承受能力越大。

传统的制作方法一：台面结构(附图1)

结构特点：芯片的终端是沟槽，通常沟槽内覆盖钝化玻璃粉，台面上做淀积金属电极。

主流的制作方法之一，工艺成熟，产品功率和产品电压覆盖范围广，单项TVS和双向 TVS都适用。附图是单项TVS的结构。

传统的制作方法二：平面结构(附图2)

结构特点：芯片的终端在表面，终端用氧化层或其他的钝化薄膜，如SIPOS或者PSG等。主流的制作方法之一，但是少见于高压或大功率的产品。如果终端表面的钝化效果良好，漏电比台面结构小。衬底材料有外延片个非外延片，如果使用外延片，可以增加产品的浪涌能力，但也会大大的增加成本。附图是单项TVS的结构。

传统的制作方法三：负阻结构(附图3)

结构特点：双向TVS，硅片厚度薄。器件在工作的时候，会出现负阻特性。

由于负阻特性会的干扰被保护电路的正常工作，在实际保护中很少应用。

对于通常的TVS，不管是台面结构的TVS还是平面结构的TVS，都存在最大VC远高于VRWM的情况，这需要被保护电路的正常工作电压和它能承受极限电压之间有很大的容宽。

对于负阻特性的TVS，它在结构上是由两个背靠背的PN结组成的，属于双向TVS，当浪涌脉冲发生时，有负阻特性的TVS虽然有很低的钳位电压VC，但是这个VC有可能低于被保护电路的正常工作电压，使得被保护电路无法正常工作。

根据衬底材料的不同，TVS还有P型和N型之分，由于电子和空穴迁移率的差异，导致P型的材料比N型的材料更容易出现负阻特性的曲线。防止负阻出现的方法之一是增加衬底片的厚度，这会牺牲TVS的浪涌处理能力；防止负阻的另外一个方法是增加衬底的掺杂浓度，这会严重限制TVS的额定电压。

发明内容

本发明提供一种TVS的结构设计和制作方法，利用特定条件下双向TVS的负阻特性，解决传统TVS由于正阻特性而导致的VC远远高于VRWM的问题，在保证器件功率的前提下，拥有更低的VC，更大的IPP能力，为被保护电路提供更精准，更及时的保护。

本发明提供一种TVS器件的结构设计和制作方法，在同一个器件内结合了传统TVS器件击穿过程中的正阻特性和双向TVS器件的负阻特性，使器件的击穿曲线最终呈现微正阻或微负阻特性。相关电流电压曲线对比如附图7：A是正阻特性的TVS，B是负阻特性的TVS，C是本发明所提供的TVS。

发明的技术方案：

本发明提供一种TVS器件的结构设计和制作方法，该结构包含：衬底P0,芯片正反两面的掺杂区N1，芯片正反两面的掺杂区N2，芯片正反面的沟槽，沟槽里面的玻璃钝化层，正反面的金属层。

一种半导体TVS的结构设计和制作方法，特征在于：

在衬底P0的正反两面有扩散掺杂区N1和N2；N1总掺杂浓度比N2高，N1的结深比 N2深。

扩散掺杂区N1和N2通过杂质扩散，相互连在一起的，N1和N2是同种类型的杂质。

扩散掺杂区N1和N2与衬底P0形成了一个大的PN结，这个大PN结的结面沿掺杂区N1和N2周期性的凹凸变化。

PN结反向偏置时，扩散掺杂区N2和衬底P0的PN结结面处首先发生击穿，击穿曲线具有正阻特性；扩散掺杂区N1和衬底P0的PN结结面处次后发生击穿，PN结内开始产生电导调制效应。

TVS的终端被钝化层保护。

一种TVS的结构设计和制作方法，特征在于：衬底P0的浓度1e13～1e19atom/cm3，衬底P0的厚度在100um～500um；正面掺杂区N1的峰值浓度1e15～1e21atom/cm3,正面掺杂区N1的结深10-200um；正面掺杂区N2的峰值浓度1e15～1e21atom/cm3,正面掺杂区N2的结深10-200um；

一种TVS的结构设计和制作方法，特征在于包含以下加工步骤：

在衬底P0做N1掺杂，然后推进；

在衬底P0做N2掺杂，然后推进；

在芯片表面开出需要保住的PN结终端区；

PN结终区端钝化；

在芯片正反面做金属化。

一种TVS的结构设计和制作方法，特征在于，将以上掺杂区的掺杂剂变换成导电类型相反的掺杂剂，器件依然是本发明。

与现有技术相比，本发明利用特定条件下双向TVS的负阻特性，解决传统TVS由于正阻特性而导致的VC远远高于VRWM的问题，在保证器件功率的前提下，拥有更低的 VC，更大的IPP能力，为被保护电路提供更精准，更及时的保护。

附图说明

图1是本发明台面TVS结构；

图2是本发明平面TVS结构；

图3是本发明负阻TVS结构；

图4是本发明实施方法一；

图5是本发明实施方法二；

图6是本发明其他实施方法；

图7是本发明TVS器件电流电压曲线图。

具体实施方式

实施例1

实施方法一(附图4)

选择掺硼的硅衬底片，双面抛光，厚度255um，电阻率0.5ohm.cm。

化学清洗后，将硅片送入氧化炉做氧化，主工艺温度1100℃，主工艺时间130min，氧化层厚度

使用光刻工艺和腐蚀工艺，在硅片的正反两面开出所需要掺杂的氧化层窗口，即N1 区的掺杂窗口；

1)化学清洗后，将硅片送入预扩散炉管中做杂质预扩散，掺杂源POLC3，主工艺温度1185℃，主工艺时间50min；

2)化学清洗后，将硅片送入扩散炉管中做扩散，主工艺温度1250℃，主工艺时间700min；

3)使用含有氢氟酸的化学腐蚀液，全剥硅片表面的氧化层；

4)化学清洗后，将硅片送入预扩散炉管中做杂质预扩散，掺杂源POLC3，主工艺温度900℃，主工艺时间50min；

5)化学清洗后，将硅片送入扩散炉管中做扩散，第一段主工艺温度1250℃，主工艺时间200min，第二段主工艺温度950度，主工艺时间90min；氧化层厚度最终N1区的扩散结深35-40um，N2区的扩散结深5-15um；

6)通过光刻工艺和腐蚀工艺，在硅片的正反面开出PN结终端沟槽；

7)在硅片正反面做玻璃刮涂和玻璃烧结；

8)通过光刻工艺和腐蚀工艺，在硅片的正反面开出金属引线孔窗口；

9)在芯片正面和背面做金属蒸发并做金属光刻；

10)将硅片送合金炉合金。

实施方法二(附图5)

1)选择掺硼的硅衬底片，双面抛光，厚度300um，电阻率0.5ohm.cm。

2)化学清洗后，将硅片送入氧化炉做氧化，主工艺温度1100℃，主工艺时间130min，氧化层厚度

3)使用光刻工艺和腐蚀工艺，在硅片的正反两面开出所需要掺杂的氧化层窗口，即 N1区的掺杂窗口；开出掺杂窗口后保留光刻胶；

4)使用硅腐蚀工艺，将正反面的N1掺杂区腐蚀区各腐蚀掉25um；

5)化学清洗后，将硅片送入预扩散炉管中做杂质预扩散，掺杂源POLC3，主工艺温度1185℃，主工艺时间50min；

6)化学清洗后，将硅片送入扩散炉管中做扩散，主工艺温度1250℃，主工艺时间700min；

7)使用含有氢氟酸的化学腐蚀液，全剥硅片表面的氧化层；

8)化学清洗后，将硅片送入预扩散炉管中做杂质预扩散，掺杂源POLC3，主工艺温度900℃，主工艺时间50min；

9)化学清洗后，将硅片送入扩散炉管中做扩散，第一段主工艺温度1250℃，主工艺时间200min，第二段主工艺温度950度，主工艺时间90min；氧化层厚度最终N1区的扩散结深35-40um，N2区的扩散结深5-15um；

10)通过光刻工艺和腐蚀工艺，在硅片的正反面开出PN结终端沟槽；

11)在硅片正反面做玻璃刮涂和玻璃烧结；

12)通过光刻工艺和腐蚀工艺，在硅片的正反面开出金属引线孔窗口；

13)在芯片正面和背面做金属蒸发并做金属光刻；

14)将硅片送合金炉合金。

本发明已经就典型的实施方法举例如上，然而并非限定本发明。

比如，如附图6，在做N2掺杂区之前，先做P1掺杂区。

比如，将以上掺杂区的掺杂剂变换成导电类型相反的掺杂剂，器件依然是本发明。

以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是本发明的原理，在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明的范围内。本发明要求的保护范围由所附的权利要求书及其等同物界定。

Claims (4)

1.一种TVS的结构设计，特征在于：

(1)将石在衬底P0的正反两面有扩散掺杂区N1和N2；N1总掺杂浓度比N2高，N1的结深比N2深；

(2)扩散掺杂区N1和N2通过杂质扩散，相互连在一起的，N1和N2是同种类型的杂质；

(3)扩散掺杂区N1和N2与衬底P0形成了一个大的PN结，这个大PN结的结面沿掺杂区N1和N2周期性的凹凸变化；

(4)PN结反向偏置时，扩散掺杂区N2和衬底P0的PN结结面处首先发生击穿，击穿曲线具有正阻特性；扩散掺杂区N1和衬底P0的PN结结面处次后发生击穿，PN结内开始产生电导调制效应；

(5)TVS的终端被钝化层保护。

2.如权利要求1所述的一种TVS的结构设计，特征在于：衬底P0的浓度1e13～1e19atom/cm3，衬底P0的厚度在100um～500um；正面掺杂区N1的峰值浓度1e15～1e21atom/cm3,正面掺杂区N1的结深10-200um；正面掺杂区N2的峰值浓度1e15～1e21atom/cm3,正面掺杂区N2的结深10-200um。

3.如权利要求2所述的一种TVS结构设计的制作方法，其特征在于：特征在于包含以下加工步骤：

在衬底P0做N1掺杂，然后推进；

在衬底P0做N2掺杂，然后推进；

在芯片表面开出需要保住的PN结终端区；

PN结终区端钝化；

在芯片正反面做金属化。

4.如权利要求3所述的一种TVS结构设计的制作方法，特征在于，将以上掺杂区的掺杂剂变换成导电类型相反的掺杂剂。