CN105353370A - 用于近海流探测的全数字超高频雷达***及其数据处理方法 - Google Patents

Abstract

本发明公开了一种用于近海流探测的全数字超高频雷达***及其数据处理方法，其中雷达***硬件包含发射电路、接收电路，发射电路包括依次连接的发射天线、发射机、数字信号源、时钟源；接收电路包括依次连接的接收天线阵列、模拟前端、模数转换器、FPGA、USB模块和上位机。本发明的数据处理方法分为FPGA部分和上位机部分。本发明***具有结构清晰，硬件电路简单，安装方便，节省人力，配置灵活，操作简单等优点，且本***的测量精度高，距离分辨达到了10m，流速分辨率达到了0.1cm/s，具有现有近海流速测量仪器无法达到的超高精度，除此之外，本***最远探测距离可以达到5公里，这是现有X波段雷达很难达到的探测距离。

Description

用于近海流探测的全数字超高频雷达***及其数据处理方法

技术领域

本发明属于雷达技术领域，涉及超高频雷达***，尤其涉及一种用于近海流探测的全数字超高频雷达***及其数据处理方法。

背景技术

雷达可以获得的精度最终取决于信号干扰比（SIR）或信号噪声比（SNR），雷达信号处理的目的就是为了提高这些指标。传统的接收机采用超外差式结构使用了模拟乘法器对回波进行解调，由于半导体器件的非线性使得信号产生交调失真，最明显的是三阶交调，虽然通过脉冲压缩技术可以明显提高回波信噪比，然而却无法消除交调失真，因为模拟乘法器产生的失真并非白噪声成分，脉冲压缩会误认为其是回波信号本身的一部分。为了消除模拟混频器引入的交调失真，最好的解决方法就是在数字域混频，利用理想的数字乘法器代替具有非线性特性的模拟乘法器。这也是本发明所使用的方法，利用高速AD对回波信号直接射频采样，然后在数字域实现混频得到低频信号，再降采样后进行进一步分析。此方法有效避免了模拟乘法器引入的失真，使得回波信号携带信息得到有效利用。

近年美国劳雷工业公司在其海洋探测雷达***SeaSonde的基础上推出了超高频河流非接触探测***RiverSonde，RiverSonde工作频率在420至450MHz，发射机发射功率在1W，最大探测距离300m，最高可测流速4m/s，其接收机便采用了全数字结构。在武汉大学申请的名为：一种全数字高频雷达装置、专利号为：201220632452.8的专利中，该装置工作在高频频段，对天线接受来的信号直接奈奎斯特采样，在数字信号处理器中实现下变频；由于模数转换器的采样率存在上限，因此该方案不适合用于超高频***中。

目前对于近海流的检测技术有了长足的发展，产生了许多新的自动化检测技术。除了常规的浮标法水面流速测试外，图像法、光电传感法、声学多普勒流速测试均已成为新的测试手段。但是以上几种测试方法都或多或少存在固有的缺陷，如常规的浮标测量法，测量仪器需要与海水直接接触，这对仪器设备的维护成本大大地提升，且其只能测得某一点的流速；而普通的光电传感测试方法在流场情况复杂、需要测试多点流速时，需要大量的硬件设施，测量结果的可靠性下降，成本也提高了。

武汉大学于2005年发明了“用雷达电波探测江河湖泊表面流速的方法及其雷达***”（专利号：201220632452.8），该发明采用传统的超外差式接收机雷达用来测量河流流速，由于使用了模拟混频器，其硬件结构复杂，可靠性相对于全数字接收机较差，且其仅用于河流流速的测量，相对于近海流，河流模型较简单，数据处理相对容易。

发明内容

针对背景技术存在的问题，本发明提供一种用于近海流探测的全数字超高频雷达***及其数据处理方法。

本发明的技术方案如下：

一种用于近海流探测的全数字超高频雷达***，

包括发射电路、接收电路；发射电路包括依次连接的发射天线、发射机、数字信号源、时钟源；接收电路包括依次连接的接收天线阵列、模拟前端、模数转换模块、FPGA、USB模块和上位机；时钟源为模数转换模块、FPGA、数字信号源提供相干时钟信号，电源模块为整个***提供稳定的供电。

所述FPGA包括控制器、帧同步控制器、本振信号发生器、带通采样模块、数字混频器、CIC滤波器、FIFO缓冲器；控制器分别与帧同步控制器、数字信号源连接，帧同步控制器分别与本振信号发生器、数字混频器、数字信号源连接，本振信号发生器与数字混频器连接，模数转换模块、带通采样模块、数字混频器、CIC滤波器、FIFO缓冲器、USB模块依次连接。

所述FPGA选用ALTERA公司的CYCLONEV系列，并在其内部生成了NIOSII控制器作为***控制中心，用于初始化数字信号源和帧同步控制器。

所述发射天线和接收天线阵列均由八木天线组成，其中接收天线阵列由8个天线组成，8个天线呈直线等间距排列，间距为发射信号半波长；发射天线位于接收天线阵列左前端，相距超过10米。

所述数字信号源用来产生雷达发射信号，数字信号源采用直接信号合成DDS技术，选用集成DDS芯片AD9910；本***采用线性扫频中断连续波FMICW作为雷达的发射信号，其中FMICW的中心频率为340Mhz，带宽为15Mhz，扫频周期设置为0.04s。

所述模数转换模块的模拟信号输入通道带宽大于雷达工作频段；采用的是带通等效采样完成对天线回波的射频采样。

所述模拟前端包括接收开关、射频放大器和射频带通滤波器，接收开关用于保护接收机，防止直达波过强阻塞接收机，射频放大器采用两级放大，总增益为45dB，带通滤波器中心频率340Mhz，带宽15MHz用于抗混叠滤波。

所述时钟源包括温补晶振、数字锁相环芯片和时钟缓冲芯片；温补晶振提供高稳定的时钟源，经过数字锁相环芯片产生两路时钟，一路用于数字信号源，一路作为时钟缓冲芯片的输入，时钟缓冲芯片输出9路时钟，其中8路用于8通道模数转换模块，1路用于FPGA。

一种基于上述***的数据处理方法，包括FPGA部分和上位机部分；其中FPGA部分的处理方法为对信号进行直接射频带通采样，与本振信号数字混频再经过CIC滤波器后得到低频数字解调信号，将此信号通过USB模块传输到上位机，为了保证传输的稳定性，在CIC滤波器和USB模块之间加入了一个FIFO缓冲器，此外在FPGA中实现了帧同步控制器用于***同步操作；上位机部分的处理方法为对USB模块上传来的信号做两次DFT变换得到距离多普勒谱，并且对各个通道数据通道校准，再使用MUSIC算法进行DOA估计，最后计算出各个方位的径向流。

所述径向流的计算采用的原理是利用海流对雷达电磁波的布拉格散射产生的多普勒频移进行测速。

与现有技术相比，本发明具有以下优点和积极效果：

1、本发明所述全数字超高频雷达***结构简单、体积小、成本低；由于在数字域中实现下变频，在模拟前端中去除了模拟混频器部分，从而得以大大简化，且信号质量得到很大的提升，不需要考虑三阶交调等干扰问题；整个接收机电路调试难度大大简化，结构紧凑，可实现便携式雷达装置。由于本***中所有模块的时钟全部来源于同一个高质量时钟源，因此模块之间的相位极其同步，***的相位稳定度大大提升。

2、相对于传统的超外差式超高频雷达***，本全数字超高频雷达***具有明显的优点和经济价值。对于本发明所述的数据处理方法条理清晰，易于实现，其中很大一部分处理方法都在一块FPGA中实现，大大简化了***的复杂度，同时也降低了成本。

附图说明

图1为本发明实施例的***框图。

图2为本发明实施例的本振信号数字斜坡发生器原理图。

图3为本发明实施例的时钟源和数字信号源结构框图。

图4为本发明实施例的模拟前端结构框图。

图5为本发明实施例的帧同步控制器时序图。

图6为本发明实施例的实验结果（距离谱图）。

图7为本发明实施例的实验结果（多普勒谱图）。

图8为本发明实施例的实验结果（距离多普勒图）。

具体实施方式

下面结合附图和实施例详细说明：

图1是本发明的***框图，本发明的雷达***硬件由发射电路和接收电路组成，发射电路包括依次连接的发射天线、发射机、数字信号源、时钟源；接收电路包括依次连接的接收天线阵列、模拟前端、模数转换器、FPGA、USB模块和上位机；时钟源为模数转换器、FPGA、数字信号源提供相干时钟信号，电源模块为整个***提供稳定的供电。

本发明的数据处理方法分为FPGA部分和上位机部分，其中FPGA部分的处理方法为对信号进行直接射频带通采样，与本振信号数字混频再经过CIC滤波器后得到低频数字解调信号，将此信号通过USB模块传输到上位机，为了保证传输的稳定性，在CIC滤波器和USB模块之间加入了一个FIFO缓冲器，此外在FPGA中实现了帧同步控制器用于***同步操作；上位机部分的处理方法为对USB模块上传来的信号做两次DFT变换得到距离多普勒谱，并且对各个通道数据通道校准，再使用MUSIC算法进行DOA估计，最后计算出各个方位的径向流。

FPGA选用ALTERA公司的CYCLONEV系列，并在其内部生成了NIOSII控制器作为接收电路控制核心，其用于初始化时钟源和数字信号源。本振信号是由FPGA内部的本振信号发生器产生，本振信号发生器利用ALTERA公司提供的数字控制振荡器（NCO）IP核和数字斜坡发生器（DRG）共同产生数字线性扫频中断连续波（FMICW），其中DRG的原理图如图2所示，DRG由频率步进寄存器、累加器、频率限制器组成，通过改变频率步进控制器的大小可以改变线性扫频的扫频斜率，从而灵活的配置雷达波形参数。CIC滤波器的参数设计为积分阶数为2，抽取系数为3200，这样经过CIC滤波器后得数据传输率为25.6Khz。

图3是时钟源和数字信号源的结构框图。时钟源由温补晶振（10Mhz）、数字锁相环（SI5324）和时钟缓冲芯片（CDCLVP1216）组成，数字信号源由DDS芯片（AD9910）、射频放大器（GALI-52）和带通滤波器（中心频率340Mhz，带宽15Mhz）组成。***上电时，未经初始化的数字锁相环芯片和DDS芯片是不工作的，这时***使用普通的50Mhz晶振直接驱动NIOSII来配置数字锁相环和DDS，使数字锁相环输出两路时钟，其中一路的频率为982.04MHz直接作为DDS的参考时钟，另外一路81.92MHz的时钟信号作为时钟缓冲芯片的输入，时钟缓冲芯片输出9路时钟，其中8路作为模数转换的参考时钟，1路作为FPGA内部同步时钟。另外，NIOSII配置DDS芯片输出中心频率340MHz，带宽15MHz的线性扫频中断连续波（FMICW）作为雷达的发射信号。

发射天线为八木天线；接收天线为八木天线阵列，阵列有8个天线，8个天线呈直线等间距排列，间距为发射信号半波长；发射天线位于接收天线阵列左前端，相距超过10米；模数转换器模拟信号输入通道带宽必须大于雷达工作频段，但是对于采样速率只需满足带通采样定理即可；这里采用的是带通等效采样完成对天线回波的射频采样，本实施例采用的模数转换器型号为AD9265，其模拟信号输入通道带宽可以达到600MHz，采样速率最高可达105Mhz，满足设计的要求。

图4是模拟前端的结构框图，模拟前端包括接收开关、射频放大器和射频带通滤波器，接受开关用于保护接收机，防止直达波过强阻塞接收机，射频放大器采用两级放大，总增益在45dB左右，带通滤波器中心频率340Mhz，带宽15MHz用于抗混叠滤波。由于采用带通采样和数字混频技术，模拟前端中不含有混频器，这大大简化了模拟前端的结构，降低了设计难度。

图5是本发明的帧同步控制器时序图。雷达数据是以场为单位的，本实施例中一场数据包含256帧，每一帧中的帧同步信号用于FPGA中各模块的同步；IO_UPDATE信号用于数字本振源中的DDS芯片的状态复位；DRCTL信号用于启动数字本振源产生扫频信号，扫频周期信号用于标志采样周期的有效，当其为高电平时，带通采样及数据处理开始工作；TP和TR信号用于阻断直达波对***的影响，当TP信号为高电平时，发射机正常工作，模拟前端的接收开关关断用于隔离直达波，当TR信号为高电平时，模拟前端接收开关打开，发射机关闭，由于接收开关在打开和关断时会有延时，因此需要在TP和TR信号之间添加一定的死区时间。这些信号都由帧同步控制器产生的。

图6、图7和图8是本实施例的实验结果图，他们分别为距离谱图、多普勒谱图和距离多普勒谱图。由实验结果可以看出，由于近海流的存在，且各个方位的径向流速不同，多普勒谱被展宽了很多；如果流速为0的话，那么理想的多普勒谱一阶峰会集中在布拉格散射频率附近，我们正是利用实际多普勒峰与布拉格频率的差值来计算流速大小。

Claims (10)

1.一种用于近海流探测的全数字超高频雷达***，其特征在于：

包括发射电路、接收电路；发射电路包括依次连接的发射天线、发射机、数字信号源、时钟源；接收电路包括依次连接的接收天线阵列、模拟前端、模数转换模块、FPGA、USB模块和上位机；时钟源为模数转换模块、FPGA、数字信号源提供相干时钟信号，电源模块为整个***提供稳定的供电。

2.根据权利要求1所述的用于近海流探测的全数字超高频雷达***，其特征在于：所述FPGA包括控制器、帧同步控制器、本振信号发生器、带通采样模块、数字混频器、CIC滤波器、FIFO缓冲器；控制器分别与帧同步控制器、数字信号源连接，帧同步控制器分别与本振信号发生器、数字混频器、数字信号源连接，本振信号发生器与数字混频器连接，模数转换模块、带通采样模块、数字混频器、CIC滤波器、FIFO缓冲器、USB模块依次连接。

3.根据权利要求2所述的用于近海流探测的全数字超高频雷达***，其特征在于：所述FPGA选用ALTERA公司的CYCLONEV系列，并在其内部生成了NIOSII控制器作为***控制中心，用于初始化数字信号源和帧同步控制器。

4.根据权利要求3所述的用于近海流探测的全数字超高频雷达***，其特征在于：所述发射天线和接收天线阵列均由八木天线组成，其中接收天线阵列由8个天线组成，8个天线呈直线等间距排列，间距为发射信号半波长；发射天线位于接收天线阵列左前端，相距超过10米。

5.根据权利要求4所述的用于近海流探测的全数字超高频雷达***，其特征在于：所述数字信号源用来产生雷达发射信号，数字信号源采用直接信号合成DDS技术，选用集成DDS芯片AD9910；本***采用线性扫频中断连续波FMICW作为雷达的发射信号，其中FMICW的中心频率为340Mhz，带宽为15Mhz，扫频周期设置为0.04s。

6.根据权利要求5所述的用于近海流探测的全数字超高频雷达***，其特征在于：所述模数转换模块的模拟信号输入通道带宽大于雷达工作频段；采用的是带通等效采样完成对天线回波的射频采样。

7.根据权利要求6所述的用于近海流探测的全数字超高频雷达***，其特征在于：所述模拟前端包括接收开关、射频放大器和射频带通滤波器，接收开关用于保护接收机，防止直达波过强阻塞接收机，射频放大器采用两级放大，总增益为45dB，带通滤波器中心频率340Mhz，带宽15MHz用于抗混叠滤波。

8.根据权利要求7所述的用于近海流探测的全数字超高频雷达***，其特征在于：所述时钟源包括温补晶振、数字锁相环芯片和时钟缓冲芯片；温补晶振提供高稳定的时钟源，经过数字锁相环芯片产生两路时钟，一路用于数字信号源，一路作为时钟缓冲芯片的输入，时钟缓冲芯片输出9路时钟，其中8路用于8通道模数转换模块，1路用于FPGA。

9.一种基于权利要求1-8所述***的数据处理方法，其特征在于：包括FPGA部分和上位机部分；其中FPGA部分的处理方法为对信号进行直接射频带通采样，与本振信号数字混频再经过CIC滤波器后得到低频数字解调信号，将此信号通过USB模块传输到上位机，为了保证传输的稳定性，在CIC滤波器和USB模块之间加入了一个FIFO缓冲器，此外在FPGA中实现了帧同步控制器用于***同步操作；上位机部分的处理方法为对USB模块上传来的信号做两次DFT变换得到距离多普勒谱，并且对各个通道数据通道校准，再使用MUSIC算法进行DOA估计，最后计算出各个方位的径向流。

10.根据权利要求9所述的数据处理方法，其特征在于：所述径向流的计算采用的原理是利用海流对雷达电磁波的布拉格散射产生的多普勒频移进行测速。