CN106251899B - 非易失性存储器装置 - Google Patents

Abstract

提供一种非易失性存储器装置，其包括：基底；多个存储器单元，在垂直于基于的方向上堆叠；字线，连接到存储器单元；地选择晶体管，在存储器单元与基底之间；地选择线，连接到地选择晶体管；位线，在存储器单元上；以及串选择晶体管，在存储器单元与位线之间。在擦除操作中，在擦除电压提供到基底之后经过特定时间的时刻使地选择线浮置，地选择线根据温度在不同时刻浮置。

Description

非易失性存储器装置

本专利申请要求于2015年6月10日提交的第10-2015-0081808号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。

技术领域

本公开涉及半导体存储器，更具体地，涉及一种非易失性存储器装置和一种擦除该非易失性存储器装置的方法。

背景技术

半导体存储器装置可以被分为易失性半导体存储器装置和非易失性半导体存储器装置。易失性半导体存储器装置虽然具有高读取/写入速度但具有在它们的电源中断时丢失它们的存储的数据的缺点。非易失性半导体存储器装置即使在它们的电源中断时也保留它们的存储的数据。因此，非易失性存储器装置用来记忆无论电源供应与否必须保存的内容。具体地，因为与现有的EEPROM相比，闪存具有高集成度，所以它在大容量的辅助存储器装置的应用中具有优势。

最近为了提高半导体存储器装置的集成度，正在研究具有三维结构的半导体存储器装置。三维半导体存储器装置具有不同于现有的二维半导体存储器装置的结构特点。由于三维半导体存储器装置与二维半导体存储器装置之间的结构差异，造成正在研究用于驱动三维半导体存储器装置的各种方法。

发明内容

发明构思的示例实施例涉及一种非易失性存储器装置。该非易失性存储器装置可以包括存储器单元阵列、地址解码器、电压发生器和控制逻辑。存储器单元阵列可以包括在基底上的至少一条位线和多个单元串。每个单元串包括在垂直于基底的方向上彼此堆叠多个存储器单元，地选择晶体管在存储器单元与基底之间，存储器单元上的串选择晶体管在存储器单元与所述至少一条位线中的一条位线之间。地址解码器被构造为在擦除操作期间向基底提供擦除电压。地址解码器被构造为，在擦除操作期间，在地址解码器将擦除电压提供到基底后经过特定时间之后，使连接到单元串中的至少一个单元串的地选择晶体管的地选择线浮置。电压发生器被构造为产生擦除电压。电压发生器被构造为使用第一温度信息基于温度来改变擦除电压并且基于与擦除电压对应的反馈电压和第二温度信息来改变地选择线转变信息。控制逻辑被构造为基于地选择线转变信息产生接地控制信号。地址解码器被构造为根据地选择线控制信号使地选择线浮置。

在示例实施例中，电压发生器可以被构造为产生擦除电压，使得擦除电压根据第一温度信息以偏置电压增大或减小。

在示例实施例中，电压发生器可以被构造为在第一温度下产生擦除电压的第一电平以及在第二温度下产生擦除电压的第二电平。如果第一温度高于第二温度，那么擦除电压的第二电平可以高于擦除电压的第一电平。

在示例实施例中，控制逻辑可以被构造为产生地选择线控制信号使得地址解码器使地选择线在第二温度之后而不是在第一温度之后的时刻浮置。

在示例实施例中，电压发生器可以被构造为根据多个电阻器的分压产生对应于擦除电压的反馈电压。

在示例实施例中，电压发生器可以包括：电压发生电路，被构造为产生擦除电压和反馈电压；以及地选择线转变确定电路，被构造为产生地选择线转变信息。

在示例实施例中，电压发生电路可以包括被构造为接收擦除目标电压的调节器。电压发生电路可以被构造为根据第一温度信息来补偿所述擦除目标电压。调节器可以被构造为基于对补偿的擦除目标电压与反馈电压的比较而产生泵控制信号。

在示例实施例中，调节器可以被构造为如果反馈电压小于补偿的擦除目标电压，那么产生处于第一电平的泵控制信号。调节器可以被构造为如果反馈电压等于补偿的擦除目标电压，那么产生处于第二电平的泵控制信号。调节器可以被构造为如果反馈电压大于补偿的擦除目标电压，那么产生处于第三电平的泵控制信号。第一电平可以大于第二电平，第二电平可以大于第三电平。

在示例实施例中，电压发生电路可以包括被构造为根据泵控制信号产生擦除电压的电荷泵。

在示例实施例中，地选择线转变确定电路可以包括被构造为接收地选择线目标电压的调节器。调节器可以被构造为根据第二温度信息来补偿地选择线目标电压。调节器可以被构造为基于对补偿的地选择线目标电压与反馈电压的比较而产生地选择线转变信息。

在示例实施例中，调节器可以被构造为如果反馈电压小于补偿的地选择线目标电压，那么产生处于第一电平的地选择线转变信息。调节器可以被构造为如果反馈电压等于补偿的地选择线目标电压，那么产生处于第二电平的地选择线转变信息。调节器可以被构造为如果反馈电压大于补偿的地选择线目标电压，那么产生处于第三电平的地选择线转变信息。第一电平可以大于第二电平，第二电平可以大于第三电平。

发明构思的示例实施例涉及一种非易失性存储器装置。该非易失性存储器装置可以包括：基底；多个存储器单元，在垂直于基底的方向上堆叠；字线，连接到堆叠的存储器单元；地选择晶体管，在存储器单元与基底之间；地选择线，连接到地选择晶体管；位线，在存储器单元上；串选择晶体管，在存储器单元与位线之间；以及串选择线，连接到串选择晶体管。在擦除操作中，非易失性存储器装置被构造为将擦除电压提供到基底，非易失性存储器装置被构造为在擦除电压提供到基底之后经过特定时间的时刻使地选择线浮置。非易失性存储器装置被构造为根据温度在擦除操作期间的不同时刻使地选择线浮置。

在示例实施例中，非易失性存储器装置可以被构造为控制擦除电压使得擦除电压基于第一温度信息根据温度以偏置电压增大或减小。

在示例实施例中，非易失性存储器装置可以被构造为基于反馈电压和第二温度信息产生地选择线转变信息。反馈电压可以对应于被第一温度信息补偿的擦除电压。非易失性存储器装置可以被构造为使用地选择线转变信息根据温度在不同时刻使地选择线浮置。

在示例实施例中，非易失性存储器装置可以被构造为在第一温度下产生擦除电压的第一电平，非易失性存储器装置可以被构造为在第二温度下产生擦除电压的第二电平，第一温度可以高于第二温度。擦除电压的第二电平可以高于擦除电压的第一电平。非易失性存储器装置可以被构造为在第二温度之后而不是在第一温度之后的时刻使地选择线浮置。

发明构思的示例实施例也涉及一种擦除非易失性存储器装置的方法，该非易失性存储器装置包括：多个单元串，每个串包括在垂直于基底的方向上堆叠的多个存储器单元，地选择晶体管设置在存储器单元与基底之间，串选择晶体管设置在存储器单元与位线之间。所述方法可以包括：接收第一温度信息和擦除目标电压，基于第一温度信息补偿擦除目标电压，将补偿的擦除目标电压与对应于提供到基底的擦除电压的反馈电压进行比较以产生泵控制信号，通过电荷泵基于泵控制信号产生擦除电压，接收第二温度信息和地选择线目标电压，基于第二温度信息补偿地选择线目标电压，将补偿的地选择线目标电压与反馈电压进行比较以产生地选择线转变信息。根据地选择线转变信息确定连接到地选择晶体管的地选择线的浮置时刻。

根据发明构思的示例实施例，存储器单元阵列包括：在基底上的多个单元串，每个单元串包括多个存储器单元，所述多个存储器单元在地选择晶体管与串选择晶体管之间彼此串联地连接；读写电路，通过至少一条位线连接到存储器单元阵列；地址解码器，通过串选择线连接到存储器单元阵列，地址解码器通过串选择线、字线和地选择线连接到存储器单元阵列，地址解码器被构造为在擦除操作期间在第一时刻开始向基底提供擦除电压，地址解码器被构造为在擦除操作期间在第二时刻开始使地选择线浮置，第二时刻在第一时刻之后；以及电压发生器，连接到地址解码器。电压发生器被构造为基于温度信息在擦除操作期间调整第一时刻与第二时刻之间的时间间隔。

在示例实施例中，可以布置每个单元串使得串选择晶体管在地选择晶体管的顶部上，并且使得彼此串联地连接的存储器单元在地选择晶体管和串选择晶体管之间堆叠在彼此的顶部上。

在示例实施例中，电压发生器可以被构造为在第一温度下产生擦除电压的第一电平。电压发生器可以被构造为在第二温度下产生擦除电压的第二电平。如果第一温度高于第二温度，那么擦除电压的第二电平可以高于擦除电压的第一电平。

在示例实施例中，非易失性存储器装置还可以包括控制逻辑。电压发生器可以被构造为基于温度信息产生地选择线转变信息。控制逻辑可以被构造为基于地选择线转变信息产生地选择线控制信号。地址解码器可以被构造为根据地选择线控制信号使地选择线浮置。地址解码器可以被构造为根据地选择线控制信号在擦除操作期间增大或减小第一时刻与第二时刻之间的时间间隔。

在示例实施例中，非易失性存储器装置还可以包括：控制逻辑，连接到电压发生器。电压发生器可以包括连接到地选择线转变确定电路的电压发生电路。电压发生电路可以包括第一调节器、连接到第一调节器的电荷泵以及连接到电荷泵的两个电阻器。地选择线转变确定电路可以包括第二调节器。第一调节器可以被构造为接收擦除目标电压、反馈电压和第一温度信息。第一调节器可以被构造为通过根据第一温度信息使擦除目标电压增大或减小来将擦除目标电压调整为补偿的擦除目标电压。第一调节器可以被构造为基于对反馈电压与补偿的擦除目标电压的比较产生泵控制信号。电荷泵可以被构造为根据泵控制信号控制擦除电压。第二调节器可以被构造为接收地选择线目标电压、反馈电压和第二温度信息。第二调节器可以被构造为基于对反馈电压与地选择线目标电压的比较来补偿地选择线目标电压。第二调节器可以被构造为根据对反馈电压与补偿的地选择线电压的比较产生地选择线转变信息。控制逻辑可以被构造为基于地选择线转变信息产生地选择线控制信号。地址解码器可以被构造为根据地选择线控制信号使地选择线浮置。

附图说明

如在附图中示出的，通过对发明构思的非限制性实施例的更加具体的描述，发明构思的上述和其它特征将是明显的，在附图中，贯穿不同的视图同样的附图标记指示同样的部件。附图不一定是按比例的，而重在示出发明构思的原理上。在附图中：

图1是示出根据发明构思的示例实施例的非易失性存储器装置的框图。

图2是示出图1的存储器单元阵列的框图。

图3是示出图2的存储器块BLK1至BLKz之中的一个存储器块BLKi的框图。

图4是示出与根据示例实施例的图3的存储器块BLKi对应的结构的透视图。

图5是示出在擦除操作中图4的存储器块BLKi的电压改变的时序图。

图6是示出根据发明构思的示例实施例的在擦除操作中基底SUB和地选择线GSL的电压改变的时序图。

图7是示出根据发明构思的示例实施例的图1的电压发生电路和GSL转变确定电路的电路图。

图8是示出根据发明构思的示例实施例的在擦除操作中的GSL转变确定电路方法的流程图。

图9是示出根据本发明的示例实施例的图1的基底电压发生器电路和GSL转变确定电路的电路图。

图10是根据操作模式示出图9的开关SW1至SW3的状态的图。

图11是示出根据发明构思的示例实施例的SSD的框图。

图12是示出根据发明构思的示例实施例的eMMC的框图。

图13是示出根据发明构思的示例实施例的UFS***的框图。

图14是示出根据发明构思的示例实施例的移动装置的框图。

具体实施方式

将参照附图更充分地描述示例实施例，在附图中示出了一些示例实施例。然而，示例实施例可以以许多不同的形式实施并且不应该被解释为局限于这里阐述的实施例，相反，提供这些示例实施例使得本公开将是彻底的且完整的，而且将向本领域的普通技术人员充分地传达发明构思的示例实施例的范围。在附图中，为了清晰起见，夸大层和区域的厚度。同样的附图标记和/或附图标号在附图中指示同样的元件，因此可以省略对它们的描述。将理解的是，当元件被称作“连接”或“结合”到另一元件时，该元件可以直接连接或直接结合到所述另一元件，或者可以存在中间元件。相反，当元件被称作“直接连接”或“直接结合”到另一元件时，不存在中间元件。应当以类似的方式解释用于描述元件或层之间的关系的其它词语(例如，“在……之间”与“直接在……之间”、“相邻”与“直接相邻”、“在……上”与“直接在……上”等)。如在这里使用的，术语“和/或”包括一个或多个相关所列项目的任意组合和所有组合。

将理解的是，尽管在这里可以使用术语“第一”、“第二”等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应被这些术语所限制。这些术语仅用来将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区别开来。因此，在不脱离示例实施例的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可被称为第二元件、组件、区域、层或部分。

为了易于描述，在这里可使用诸如“在……之下”、“在……下方”、“下面的”、“在……上方”和“上面的”等空间相对术语，以描述如附图中示出的一个元件或特征与其它元件或特征的关系。将理解的是，除了附图中描绘的方位之外，空间相对术语还意在包含装置在使用或操作中的不同方位。例如，如果将附图中的装置翻转，则被描述为“在”其它元件或特征“下方”或“之下”的元件将随后会位于所述其它元件或特征“上方”。因此，示例性术语“在……下方”可包含“在……上方”和“在……下方”两种方位。该装置可被另外定位(旋转90度或在其它方位)并相应地解释这里使用的空间相对描述符。

这里所用的术语仅出于描述具体的实施例的目的，而不意图成为发明构思示例实施例的限制。如这里所使用的，除非上下文另外清楚地指明，否则单数形式的“一个(种/者)”和“该(所述)”也意图包括复数形式。还将理解的是，如果这里使用术语“包含”、“包括”和/或它们的变型，那么说明存在陈述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。当诸如“……中的至少一个/种”的表述位于一列元件之后时，该表述修饰的是整列元件，而不是修饰所述列中的单个元件。

这里参照作为理想化的示例实施例(和中间结构)的示意图的剖视图来描述示例实施例。这样，预计会出现例如由制造技术和/或公差引起的示出的形状的变化。因此，示例实施例不应该被理解为受限于在此示出的区域的具体形状，而是将包括例如由制造导致的形状上的偏差。例如，被示出为矩形的注入区域通常在其边缘处可以具有圆形或弯曲的特征和/或注入浓度的梯度，而不是从注入区域到非注入区域的二元变化。同样，通过注入形成的埋区可以造成在埋区和发生注入所经由的表面之间的区域中的一些注入。因此，附图中示出的区域本质上是示意性的，它们的形状不意图示出装置的区域的实际形状，而且它们的形状不意图限制示例实施例的范围。

除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与示例实施例所述领域的普通技术人员所通常理解的意思相同的意思。还将理解地是，除非这里明确这样定义，否则术语(例如，在通用的字典中定义的术语)应该被解释为具有与相关领域的环境中它们的意思一致的意思，而将不以理想的或过于形式化的含义来解释。

虽然可以不示出一些剖视图的对应的平面图和/或透视图，但是这里示出的装置结构的剖视图为像在平面图中示出的那样沿两个不同方向延伸和/或像在透视图中示出的那样沿三个不同方向延伸的多种装置结构提供支持。所述两个不同方向可以或者可以不彼此垂直。所述三个不同方向可以包括可与所述两个不同方向正交的第三方向。多种装置结构可以集成在同一电子装置中。例如，当装置结构(例如，存储器单元结构或晶体管结构)示出在剖视图中时，电子装置可以像通过电子装置的平面图示出的那样包括多种装置结构(例如，存储器单元结构或晶体管结构)。多种装置结构可以布置成阵列和/或布置成二维图案。

在示例实施例中，非易失性存储器可以实现为包括三维(3D)存储器阵列。3D存储器阵列可以单片地形成在基底(例如，诸如硅的半导体基底或绝缘体上半导体基底)上。3D存储器阵列可以包括具有设置在基底上的有源区的存储器单元的两个或更多个物理级以及与这些存储器单元的操作相关的电路，无论这样的相关电路在这样的基底上方或在这样的基底内。阵列的每一级的层可以直接沉积在阵列的每个下一级的层上。

在示例实施例中，3D存储器阵列可以包括垂直定向使得至少一个存储器单元位于另一个存储器单元之上的垂直NAND串。至少一个存储器单元可以包括电荷捕获层。每个垂直NAND串还可以包括位于存储器单元之上的至少一个选择晶体管。至少一个选择晶体管可以具有与存储器单元的结构相同的结构并且可以与存储器单元一起单片地形成。

下面的专利文件(通过引用包含于此)描述了可适合三维存储器阵列的构造，其中，三维存储器阵列被配置为多个级，并且字线和/或位线在各个级之间被共享：U.S.专利号7,679,133、8,553,466、8,654,587、8,559,235以及US专利公开号2011/0233648。

图1是示出根据发明构思的示例实施例的非易失性存储器装置的框图。参照图1，非易失性存储器装置100可以包括存储器单元阵列110、地址解码器120、电压发生器130、读&写电路140和控制逻辑150。非易失性存储器装置100的物理特性可以根据温度而不同。当非易失性存储器装置100的物理特性改变时，存储器单元在擦除操作之后的阈值电压分布也可以改变。因此，为了改善存储器单元在擦除操作中的阈值电压分布，可以根据温度来改变地选择线GSL的浮置时间。

存储器单元阵列110可以通过串选择线SSL、字线WL和地选择线GSL连接到地址解码器120，并且可以通过位线BL连接到读&写电路140。存储器单元阵列110可以包括多个存储器块。每个存储器块的存储器单元可以形成二维结构。每个存储器块的存储器单元也可以在垂直于基底的方向上堆叠以形成三维结构。每个存储器块可以包括多个存储器单元和多个选择晶体管。存储器单元可以连接到字线WL，选择晶体管可以连接到串选择线SSL或地选择线GSL。每个存储器块的存储器单元可以存储一位或更多位。

地址解码器120可以通过串选择线SSL、字线WL和地选择线GSL连接到存储器单元阵列110。地址解码器120可以被构造为响应于控制逻辑150的控制来操作。地址解码器120可以从控制器(未示出)接收地址ADDR。例如，控制器可以从主机接收指令和地址ADDR以控制非易失性存储器装置100的全部操作。

地址解码器120可以被构造为对接收到的地址ADDR之中的行地址进行解码。使用被解码的行地址，地址解码器120可以选择串选择线SSL、字线WL和地选择线GSL。地址解码器120可以从电压发生器130接收不同电压以将接收到的电压分别传递到选择的和未选择的串选择线SSL、字线WL和地选择线GSL。例如，地址解码器120可以将在擦除操作中由电压发生电路131产生的擦除电压Vers传递到存储器单元阵列110的基底。地址解码器120可以在控制逻辑150的控制下控制地选择线GSL的浮置时间。

地址解码器120可以被构造为对接收到的地址ADDR之中的列地址进行解码。被解码的列地址可以传输到读&写电路140。地址解码器120可以包括诸如行解码器、列解码器、地址缓冲器等的构成元件。

电压发生器130可以被构造为产生被非易失性存储器装置100使用的各种电压。例如，电压发生器130可以产生多个编程电压、多个通过电压、多个选择读取电压和多个未选择读取电压。编程电压施加到在编程操作中被选择的字线。通过电压施加到在编程操作中未被选择的字线。选择读取电压施加到在读取操作中被选择的字线。未选择的读取电压施加到在读取操作中未被选择的字线。

电压发生器130可以包括电压发生电路131和GSL转变确定电路132。电压发生电路131可以产生被非易失性存储器装置100使用的各种电压。例如，电压发生电路131可以产生将要在擦除操作中被提供到基底的擦除电压Vers。电压发生电路131可以根据温度(例如，存储器单元阵列110的一部分(诸如基底)的温度)产生具有不同电平的擦除电压Vers。电压发生电路131可以基于第一温度信息TMIF1产生具有不同电平的擦除电压Vers。

GSL转变确定电路132可以从电压发生电路131接收与擦除电压Vers对应的反馈电压。GSL转变确定电路132可以比较反馈电压与期望的(和/或可选择地预定的)参考电压，以输出表示擦除电压Vers与期望的(和/或可选择地预定的)参考电压之间的大小关系的GSL转变信息。GSL转变确定电路132可以基于第二温度信息TMIF2改变GSL转变信息。GSL转变信息可以提供到控制逻辑150以确定地选择线GSL的浮置时间。

读&写电路140可以通过位线BL连接到存储器单元阵列110并且可以与控制器交换(和/或互换)数据。读&写电路140可以响应于控制逻辑150的控制来操作。

读&写电路140可以从外部接收数据DATA，并且将接收的数据DATA写入存储器单元阵列110中。读&写电路140可以从存储器单元阵列110读取数据DATA，并将读取的数据DATA传输到外部。读&写电路140可以从存储器单元阵列110的第一存储区域读取数据，并且将读取的数据写入存储器单元阵列110的第二存储区域中。例如，读&写电路140可以被构造为执行回拷贝操作(copy-back operation)。

作为示例，读&写电路140可以包括诸如页缓冲器(或页寄存器)、列选择电路、数据缓冲器等的构成元件。作为另一个示例，读&写电路140可以包括诸如感测放大器、写入驱动器、列选择电路、数据缓冲器等的构成元件。

控制逻辑150可以连接到地址解码器120、电压发生器130和读&写电路140。控制逻辑150可以被构造为控制非易失性存储器装置100的全部操作。控制逻辑150可以响应于从控制器传输的控制信号CTRL来操作。

控制逻辑150可以从GSL转变确定电路132接收GSL转变信息。控制逻辑150可以响应于GSL转变信息而产生在擦除操作中控制地选择线GSL的浮置时间的GSL控制信号。在擦除操作中，地址解码器120可以根据GSL控制信号使地选择线GSL浮置。

在擦除操作中，非易失性存储器装置100可以基于第一温度信息TMIF1根据温度来控制施加到基底的擦除电压Vers。使用反映第一温度信息TMIF1的反馈电压，非易失性存储器装置100可以基于第二温度信息TMIF2根据温度来控制GSL转变信息。因此，非易失性存储器装置100可以在擦除操作中根据温度来控制地选择线GSL的浮置时间。可以通过两次施加关于温度的偏置来在擦除操作中改善地选择线GSL的浮置时间的范围和线性度。第一温度信息TMIF1和第二温度信息TMIF2可以对应于非易失性存储器装置100的一部分(诸如存储器单元阵列110的基底)在不同时刻的温度测量。

图2是示出图1的存储器单元阵列的框图。参照图2，存储器单元阵列110可以包括多个存储器块BLK1～BLKz。每个存储器块可以具有三维结构。例如，每个存储器块可以包括沿第一方向至第三方向延伸的结构。每个存储器块可以包括沿第二方向延伸的多个NAND串NS。多个NAND串NS可以沿第一方向和第三方向设置。

每个存储器块可以连接到多条位线BL、多条串选择线SSL、多条地选择线GSL、多条字线WL、共源极线CSL。每个NAND串NS可以连接到位线BL、地选择线GSL、字线WL和共源极线CSL。

存储器块BLK1～BLKz可以被图1中示出的地址解码器120所选择。例如，地址解码器120可以被构造为在存储器块BLK1～BLKz之中选择与解码的行地址对应的存储器块BLK。

图3是示出图2的存储器块BLK1～BLKz之中的一个存储器块BLKi的电路图。参照图3，NAND串NS11、NS21和NS31可以设置在第一位线BL1与共源极线CSL之间。NAND串NS12、NS22和NS32可以设置在第二位线BL2与共源极线CSL之间。NAND串NS13、NS23和NS33可以设置在第三位线BL3与共源极线CSL之间。

每个NAND串NS可以包括串选择晶体管SST、地选择晶体管GST以及连接在串选择晶体管SST与地选择晶体管GST之间的多个存储器单元MC。每个NAND串的串选择晶体管SST可以连接到对应的位线BL。每个NAND串的地选择晶体管GST可以连接到共源极线CSL。

由行单元和列单元来限定NAND串NS。共同连接到一条位线的NAND串NS形成列。例如，连接到第一位线BL1的NAND串NS11、NS21和NS31可以对应于第一列。连接到第二位线BL2的NAND串NS12、NS22和NS32可以对应于第二列。连接到第三位线BL3的NAND串NS13、NS23和NS33可以对应于第三列。

连接到串选择线SSL的NAND串NS形成行。例如，连接到第一串选择线SSL1的NAND串NS11、NS12和NS13形成第一行。连接到第二串选择线SSL2的NAND串NS21、NS22和NS23形成第二行。连接到第三串选择线SSL3的NAND串NS31、NS32和NS33形成第三行。

在每个NAND串NS中，对高度进行限定。在每个NAND串NS中，与地选择晶体管GST相邻的存储器单元MC1的高度是1。在每个NAND串NS中，随着存储器单元位于靠近串选择晶体管SST的位置，存储器单元的高度增大。在每个NAND串NS中，与串选择晶体管SST相邻的存储器单元MC7的高度是7。

同一行的NAND串NS共用串选择线SSL。不同行的NAND串NS连接到不同的串选择线SSL。NAND串NS11～NS13、NS21～NS23和NS31～NS33共用地选择线GSL。同一行的NAND串的同一高度的存储器单元共用字线。在同一高度中，不同行的NAND串NS的字线WL共同连接。共源极线CSL共同连接到NAND串NS。

如图3中示出的，同一高度的字线WL共同连接。因此，当选择了特定字线WL时，可以选择连接到该特定字线WL的所有NAND串NS。不同行的NAND串NS连接到不同的串选择线SSL。因此，通过选择串选择线SSL1、SSL2和SSL3，在连接到同一条字线WL的NAND串NS之中的未被选择的行的NAND串NS可以与位线BL1、BL2和BL3分开。即，通过选择串选择线SSL1、SSL2和SSL3，可以选择NAND串NS的行。通过选择位线BL1、BL2和BL3，可以按列单元来选择被选择的行的NAND串NS。

本领域的普通技术人员将理解的是，图3中的存储器块BLKi的电路图是非限制性示例。可以以各种方式来修改存储器块。例如，可选择地，每个NAND串可以包括大于七个或小于七个堆叠在彼此顶部上的存储器单元(例如，MC1至MC7)。同样地，字线(例如，WL1至WL7)的数目可以变化以对应于每个NAND串中的存储器单元的数目。最后，每个NAND串也可以包括在共源极线CSL与存储器单元(例如，MC1至MC7)之间堆叠在彼此顶部上的多个地选择晶体管GST和/或堆叠在彼此顶部上的多个串选择晶体管(例如，SST)。

图4是示出根据示例实施例的与图3的存储器块BLKi对应的结构的透视图。参照图4，存储器块BLKi可以形成在与基底SUB垂直的方向上。n+掺杂区域可以形成在基底SUB中。

多个栅电极层和多个绝缘层可以在基底SUB上交替地堆叠于彼此的顶部上。信息存储层可以被形成为经过交替地堆叠的栅电极层和绝缘层而垂直地延伸。栅电极层和绝缘层可以垂直地图案化以形成锥形形状(例如，V形)的柱。柱可以穿过栅电极层和绝缘层以连接到基底SUB。柱的内部可以包括填充介电图案并且可以由诸如氧化硅的绝缘材料构成。柱的外部可以是垂直有源图案并且可以包括沟道半导体。

存储器块BLKi的多个栅电极层可以连接到地选择线GSL、多条字线WL1～WL8以及串选择线SSL。存储器块BLKi的柱可以连接到多条位线BL1～BL3。在图4中，示出了一个存储器块BLKi连接到两条选择线SSL和GSL、七条字线WL1～WL7以及三条位线BL1～BL3的示例。然而，发明构思不限于此。

图5是示出图4的存储器块BLKi在擦除操作中的电压改变的时序图。参照图1至图5，可以从擦除电压Vers开始施加到基底SUB的第一时刻(t1)起经过期望的(和/或可选择地预定的)时间之后，使地选择线GSL浮置。这是为了在擦除操作中将擦除电压Vers顺利地供应到沟道。例如，当擦除电压Vers供应到基底SUB时，擦除电压Vers通过孔供应到沟道。如果地选择线GSL在第一时刻(t1)浮置并且它的电压由于与基底SUB耦合而增大，那么擦除电压Vers会不容易供应到沟道。因此，为了容易通过孔来供应擦除电压Vers，地选择线GSL可以在从第一时刻(t1)起经过期望的(和/或可选择地预定的)时间之后才浮置。

在第一时刻(t1)，擦除电压Vers开始施加到基底SUB。地址解码器120可以将擦除电压Vers传递到存储器单元阵列110的基底。

擦除电压Vers可以是高电压。在开始施加擦除电压Vers的第一时刻(t1)，将地选择线电压Vgs1施加到地选择线GSL。可以将地选择线电压Vgs1施加到地选择线GSL直到第二时刻(t2)为止。在开始施加擦除电压Vers的第一时刻(t1)，将字线擦除电压Vwe施加到字线WL。字线擦除电压Vwe可以使用电压发生器130产生并且使用地址解码器120施加到字线WL。地选择线电压Vgsl可以使用电压发生器130产生并且可以使用地址解码器120施加到地选择线GSL。

地选择线电压Vgsl和字线擦除电压Vwe可以是低电压。例如，地选择线电压Vgsl和字线擦除电压Vwe可以是地电压(0V)。地选择线电压Vgsl与擦除电压Vers之间以及字线擦除电压Vwe与擦除电压Vers之间的差可以在第一时刻(t1)与第二时刻(t2)之间保持。因此，可以向与存储器单元MC1～MC17对应的垂直有源图案稳定地供应增大的擦除电压Vers。

串选择线SSL从开始施加擦除电压Vers的第一时刻(t1)起浮置。串选择线SSL的电压可以由于耦合效应而增大。串选择晶体管SST可以是禁止擦除的。

在第二时刻(t2)，GSL控制信号的电平可以从低变为高。因此，在第二时刻(t2)，地选择线GSL可以根据GSL控制信号而浮置。地选择线GSL的电压可以由于耦合效应而增大。地选择晶体管GST中不会发生福勒-诺德海姆隧穿。地选择晶体管GST可以是禁止擦除的。

在第二时刻(t2)，擦除电压Vers与字线擦除电压Vwe之间的差可以在存储器单元MC中引起福勒-诺德海姆隧穿。因此，可以擦除存储器单元MC的数据。

图6是示出根据发明构思的示例实施例的在擦除操作中基底SUB和地选择线GSL的电压改变的时序图。参照图1和图6，可以根据基底SUB的温度施加不同的擦除电压Vers。假设第一温度TEMP1大于第二温度TEMP2。

在第一时刻(t1)，擦除电压Vers开始施加到基底SUB。例如，当温度是第一温度TEMP1时，第一擦除电压Vers_TEMP1可以施加到基底SUB。当温度是第二温度TEMP2时，第二擦除电压Vers_TEMP2可以施加到基底SUB。即，在低温下，可以施加较高的擦除电压Vers。电压发生电路131可以使用第一温度信息TMIF1根据温度来产生不同的擦除电压。

在第一时刻(t1)，地选择线电压Vgs1可以施加到地选择线GSL。地选择线电压Vgs1可以维持期望的(和/或可选择地预定的)时间。例如，当温度是第一温度TEMP1时，地选择线GSL可以保持在地选择线电压Vgsl直到第二_1时刻(t2_1)。当温度是第二温度TEMP2时，地选择线GSL可以保持在地选择线电压Vgsl直到第二_2时刻(t2_2)。地选择线电压Vgsl可以是地电压(0V)。第二_2时刻(t2_2)可以大于第二_1时刻(t2_1)。

GSL转变确定电路132可以使用第二温度信息TMIF2产生GSL转变信息。控制逻辑150可以根据GSL转变信息产生GSL控制信号。GSL控制信号可以根据温度在不同时刻转变。例如，当温度是第一温度TEMP1时，GSL控制信号可以在第二_1时刻(t2_1)转变到高电平。当温度是第二温度TEMP2时，GSL控制信号可以在第二_2时刻(t2_2)转变到高电平。

地址解码器120可以根据GSL控制信号使地选择线GSL浮置。例如，当温度是第一温度TEMP1时，地选择线GSL可以在第二_1时刻(t2_1)浮置。当温度是第二温度TEMP2时，地选择线GSL可以在第二_2时刻(t2_2)浮置。

在擦除操作中，可以根据温度不同地控制地选择线GSL的浮置时间。可以通过两次施加关于温度的偏置来在擦除操作中改善地选择线GSL的浮置时间的范围和线性度。

图7是示出根据发明构思的示例实施例的图1的电压发生电路和GSL转变确定电路的框图。参照图7，电压发生电路131可以包括第一调节器131-1和电荷泵131-2。例如，电压发生电路131可以在擦除操作中产生施加到基底的擦除电压Vers。电压发生电路131可以产生在执行其它操作(例如，编程或读取操作)时使用的电压。GSL转变确定电路132可以包括第二调节器132-1。电压发生电路131和GSL转变确定电路132可以通过第一开关SW1彼此连接。第一开关SW1可以在擦除操作中接通。第一开关SW1可以在编程或读取操作中断开。因此，GSL转变确定电路132仅在擦除操作中可以连接到电压发生电路131。

根据控制逻辑150在擦除操作中的控制，电压发生电路131可以产生擦除电压Vers。例如，第一调节器131-1可以接收擦除目标电压ERS_tg、反馈电压Vfb和第一温度信息TMIF1。第一调节器131-1可以基于第一温度信息TMIF1来补偿擦除目标电压ERS_tg。例如，第一调节器131-1可以根据第一温度信息TMIF1使擦除目标电压ERS_tg增大或减小。如果第二温度TEMP2小于第一温度TEMP1，那么第一调节器131-1可以补偿擦除目标电压ERS_tg使得擦除目标电压ERS_tg增大。第一调节器131-1可以比较反馈电压Vfb与补偿的擦除目标电压ERS_tg以产生泵控制信号PUMP_con。例如，反馈电压Vfb与通过由第一电阻器R1和第二电阻器R2分担擦除电压Vers而获得的电压对应。第一调节器131-1可以被构造为在反馈电压Vfg小于补偿的擦除目标电压ERS_tg的情况下产生处于第一电平的泵控制信号PUMP_con。第一调节器131-1可以被构造为在反馈电压Vfg等于补偿的擦除目标电压ERS_tg的情况下产生处于第二电平的泵控制信号PUMP_con。第一调节器131-1可以被构造为在反馈电压Vfg大于补偿的擦除目标电压ERS_tg的情况下产生处于第三电平的泵控制信号PUMP_con。第一电平大于第二电平，第二电平大于第三电平。

电荷泵131-2可以根据泵控制信号PUMP_con来控制擦除电压Vers。例如，在反馈电压Vfb小于补偿的擦除目标电压ERS_tg的情况下，擦除电压Vers可以增大。在反馈电压Vfb等于补偿的擦除目标电压ERS_tg的情况下，擦除电压Vers可以保持在恒定值。在反馈电压Vfb大于补偿的擦除目标电压ERS_tg的情况下，擦除电压Vers可以减小。

在擦除操作中，第二调节器132-1可以接收GSL目标电压GSL_tg、反馈电压Vfb和第二温度信息TMIF2。第二调节器132-1可以基于第二温度信息TMIF2来补偿GSL目标电压GSL_tg。例如，第二调节器132-1可以根据第二温度信息TMIF2使GSL目标电压GSL_tg增大或减小。在第二温度TEMP2小于第一温度TEMP1的情况下，第二调节器132-1可以补偿GSL目标电压GSL_tg使得GSL目标电压GSL_tg增大。第二调节器132-1可以比较反馈电压Vfb与补偿的GSL目标电压GSL_tg以产生GSL转变信息GSL_con。例如，在反馈电压Vfb小于补偿的GSL目标电压GSL_tg的情况下，GSL转变信息GSL_con可以具有第一电平。在反馈电压Vfb等于补偿的GSL目标电压GSL_tg的情况下，GSL转变信息GSL_con可以具有第二电平。在反馈电压Vfb大于补偿的GSL目标电压GSL_tg的情况下，GSL转变信息GSL_con可以具有第三电平。这里，第一电平可以大于第二电平，第二电平可以大于第三电平。

控制逻辑150可以基于GSL转变信息GSL_con产生GSL控制信号。例如，如果GSL转变信息GSL_con从低电平改变为高电平，那么GSL控制信号可以从低平改变为高电平。如果GSL转变信息GSL_con从高电平改变为低电平，那么GSL控制信号可以从高平改变为低电平。地址解码器120可以根据GSL控制信号使地选择线GSL浮置。

在擦除操作中，非易失性存储器装置100可以根据温度来控制地选择线GSL的浮置时间。可以通过两次施加关于温度的偏置而在擦除操作中改善地选择线GSL的浮置时间的范围和线性度。

图8是示出根据发明构思的示例实施例的擦除操作中的GSL转变方法的流程图。非易失性存储器装置100的物理特性可以根据温度而不同。因此，地选择线GSL的浮置时间可以根据温度而改变。参照图1、图7和图8，非易失性存储器装置100可以根据温度来改变地选择线GSL的浮置时间。

在步骤S110中，电压发生电路131可以接收第一温度信息TMIF1和擦除目标电压ERS_tg。例如，第一温度信息TMIF1可以是用于根据温度补偿擦除目标电压ERS_tg的偏置值(offset value)。

在步骤S120中，电压发生电路131可以基于第一温度信息TMIF1补偿擦除目标电压ERS_tg。例如，第一调节器131-1可以接收擦除目标电压ERS_tg、反馈电压Vfb和第一温度信息TMIF1。第一调节器131-1可以基于第一温度信息TMIF1补偿擦除目标电压ERS_tg。例如，第一调节器131-1可以根据第一温度信息TMIF1使擦除目标电压ERS_tg增大或减小。在第二温度TEMP2小于第一温度TEMP1的情况下，第一调节器131-1可以补偿擦除目标电压ERS_tg使得擦除目标电压ERS_tg增大。

在步骤S130中，电压发生电路131可以将对应于擦除电压Vers的反馈电压Vfb与补偿的擦除目标电压ERS_tg进行比较以产生泵控制信号PUMP_con。例如，第一调节器131-1可以比较反馈电压Vfb与补偿的擦除目标电压ERS_tg以产生泵控制信号PUMP_con。反馈电压Vfb与通过由第一电阻器R1和第二电阻器R2分担擦除电压Vers而获得的电压对应。

在步骤S140中，电压发生电路131可以基于泵控制信号PUMP_con产生擦除电压Vers。例如，电荷泵131-2可以根据泵控制信号PUMP_con控制擦除电压Vers。在反馈电压Vfb小于补偿的擦除目标电压ERS_tg的情况下，擦除电压Vers可以增大。在反馈电压Vfb等于补偿的擦除目标电压ERS_tg的情况下，擦除电压Vers可以保持恒定值。在反馈电压Vfb大于补偿的擦除目标电压ERS_tg的情况下，擦除电压Vers可以减小。

在步骤S150中，GSL转变确定电路132可以接收第二温度信息TMIF2和GSL目标电压GSL_tg。例如，第二温度信息TMIF2可以是用于根据温度补偿GSL目标电压GSL_tg的偏置值。

在步骤S160中，GSL转变确定电路132可以基于第二温度信息TMIF2补偿GSL目标电压GSL_tg。例如，第二调节器132-1可以基于第二温度信息TMIF2补偿GSL目标电压GSL_tg。第二调节器132-1可以根据第二温度信息TMIF2来使GSL目标电压GSL_tg增大或减小。在第二温度TEMP2小于第一温度TEMP1的情况下，第二调节器132-1可以补偿GSL目标电压GSL_tg使得GSL目标电压GSL_tg增大。

在步骤S170中，GSL转变确定电路132可以将对应于擦除电压Vers的反馈电压Vfb与补偿的GSL目标电压GSL_tg进行比较以产生GSL转变信息GSL_con。例如，第二调节器132-1可以比较反馈电压Vfb与补偿的GSL目标电压GSL_tg以产生GSL转变信息GSL_con。在反馈电压Vfb小于补偿的GSL目标电压GSL_tg的情况下，GSL转变信息GSL_con可以具有第一电平。在反馈电压Vfb等于补偿的GSL目标电压GSL_tg的情况下，GSL转变信息GSL_con可以具有第二电平。在反馈电压Vfb大于补偿的GSL目标电压GSL_tg的情况下，GSL转变信息GSL_con可以具有第三电平。第一电平可以大于第二电平，第二电平可以大于第三电平。

在步骤S180中，控制逻辑150可以基于GSL转变信息GSL_con产生GSL控制信号。GSL转变信息GSL_con可以通知使地选择线GSL浮置的时刻。例如，如果GSL转变信息GSL_con从低电平改变到高电平，那么GSL控制信号可以从低电平改变到高电平。如果GSL转变信息GSL_con从高电平改变到低电平，那么GSL控制信号可以从高电平改变到低电平。地址解码器120可以在GSL控制信号增大到高电平时的时刻使地选择线GSL浮置。

在擦除操作中，非易失性存储器装置100可以根据温度来控制地选择线GSL的浮置时间。可以通过两次施加关于温度的偏置来在擦除操作中改善地选择线GSL的浮置时间的范围和线性度。

图9是示出根据发明构思的示例实施例的图1的基底电压发生电路和GSL转变确定电路的框图。图10是根据操作模式示出图9的开关SW1至SW3的状态的图。参照图9和图10，电压发生电路131和GSL转变电路132可以在擦除模式下或在修剪(trim)模式下操作。

在擦除模式下，第一开关SW1和第二开关SW2可以接通而第三开关SW3可以断开。在此时，电压发生电路131和GSL转变电路132可以处于正常擦除操作。

在修剪模式下，第一开关SW1和第三开关SW3可以接通而第二开关SW2可以断开。在此时，电荷泵131-2可以接收GSL转变信息GSL_con而不是泵控制信号PUMP_con。因此，电荷泵131-2可以输出对应于GSL目标电压GSL_tg的擦除电压Vers。非易失性存储器装置100可以核对与GSL目标电压GSL_tg对应的擦除电压Vers的电平以判断GSL目标电压GSL_tg的合适性。

图11是示出根据发明构思的示例实施例的SSD的框图。参照图11，SSD1000可以包括多个非易失性存储器装置1100和SSD控制器1200。

非易失性存储器装置1100可以被构造为选择性地接收外部高电压VPPx。每个非易失性存储器装置1100可以如图1至图10中描述地根据温度来控制地选择线GSL的浮置时间。可以通过两次施加关于温度的偏置来在擦除操作中改善地选择线GSL的浮置时间的范围和线性度。

SSD控制器1200可以通过多条通道CH1～CHi连接到非易失性存储器装置1100。SSD控制器1200可以包括至少一个处理器1210、缓冲存储器1220、错误纠正电路(ECC)1230、主机接口1240和非易失性存储器(NVM)接口1250。

缓冲存储器1220可以临时存储用于驱动SSD控制器1200的数据。缓冲存储器1220可以包括存储数据或指令的多条存储器线。

错误纠正电路1230可以计算将要在写入操作中编程的数据的错误纠正代码值，基于错误纠正代码值纠正在读取操作中读取的数据以及纠正在数据恢复操作中从非易失性存储装置1100恢复的数据的错误。虽然未示出，还可以包括存储用于驱动SSD控制器1200的代码数据的代码存储器。代码存储器可以通过非易失性存储器装置来实现。

主机接口1240可以提供与外部装置的接口功能。主机接口1240可以是NAND接口。非易失性存储器接口1250可以提供与非易失性存储器装置1100的接口功能。

图12是示出根据发明构思的示例实施例的eMMC的框图。参照图12，eMMC 2000可以包括至少一个NAND闪存装置(NAND)2100和控制器2200。

NAND闪存装置2100可以是单数据速率(SDR)或双数据速率(DDR)。NAND闪存装置2100可以如图1至图10中描述地根据温度控制地选择线GSL的浮置时间。可以通过两次施加关于温度的偏置来在擦除操作中改善地选择线GSL的浮置时间的范围和线性度。

控制器2200可以通过多条通道连接到NAND闪存装置2100。控制器2200可以包括至少一个控制核(Core)2210、主机接口(Host I/F)2240和NAND接口(NAND I/F)2250。控制核2210可以控制eMMC 2000的全部操作。主机接口2240可以在控制器2200与主机之间执行接口。NAND接口2250可以在控制器2200与NAND闪存装置2100之间执行接口。主机接口2240可以是并行接口(例如，MMC接口)。在示例实施例中，主机接口2240可以是串行接口(例如，UHS-II接口、UFS接口)。

eMMC 2000可以从主机接收电源电压Vcc和Vccq。可以将第一电源电压Vcc(例如，3.3V)提供到NAND闪存装置2100和NAND接口2250，可以将第二电源电压Vccq(例如，1.8V/3.3V)提供到控制器2200。eMMC 2000可以选择性地接收外部高电压VPPx。

发明构思可以应用到UFS(通用闪存)***。图13是示出根据发明构思的示例实施例的UFS***的框图。参照图13，UFS***3000可以包括UFS主机3100和UFS装置3200。

UFS主机3100可以包括应用3110、装置驱动器3120、主机控制器3130和缓冲器RAM3140。主机控制器3130可以包括指令队列3131、主机DMA 3132和电源管理器3133。指令队列3131、主机DMA 3132和电源管理器3133可以在主机控制器3130中的算法、软件或固件中操作。

UFS主机3100的应用3110和装置驱动器3120中产生的指令(例如，写入指令)可以输入到主机控制器3130的指令队列3131中。指令队列3131可以顺序地存储将要提供到UFS装置3200的指令。存储在指令队列3131中的指令可以提供到主机DMA 3132。主机DMA 3132通过主机接口(Host I/F)3101将指令发送到UFS装置3200。

UFS装置3200可以包括至少一个闪存3210、装置控制器3230和缓冲器RAM 3240。装置控制器3230可以包括中央处理单元(CPU)3231、指令管理器3232、闪存DMA 3233、安全管理器3234、缓冲器管理器3235、闪存转换层(FTL)3236和闪存管理器3237。指令管理器3232、安全管理器3234、缓冲器管理器3235、闪存转换层(FTL)3236和闪存管理器3237可以在装置控制器3230中的算法、软件或固件中操作。

闪存3210可以如图1至图10中描述地根据温度来控制地选择线GSL的浮置时间。可以通过两次施加关于温度的偏置来在擦除操作中改善地选择线GSL的浮置时间的范围和线性度。

可以通过装置接口(Device I/F)3201将从UFS主机3100输入到UFS装置3200中的指令提供到指令管理器3232。指令管理器3232可以对从UFS主机3100提供的指令进行译码，并且可以使用安全管理器3134来验证输入的指令。指令管理器3232可以通过缓冲器管理器3235来指定缓冲器RAM 3240接收数据。如果完成了数据传输的准备，则指令管理器3232将RTT(READY_TO-TRANSFER)UPIU传输到UFS主机3100。

UFS主机3100可以响应于RTT(READY_TO-TRANSFER)UPIU将数据传输到UFS装置3200。数据可以通过主机DMA 3132和主机接口3101传输到UFS装置3200。UFS装置3200可以通过缓冲器管理器3235将提供的数据存储在缓冲器RAM 3240中。存储在缓冲器RAM 3240中的数据可以通过闪存DMA 3233提供到闪存管理器3237。闪存管理器3237可以参照闪存转换层3236的地址映射信息将数据存储在闪存存储器3210的选定地址中。

如果完成了指令所需要的数据传输和数据编程，UFS装置3200通过接口将响应信号传输到UFS主机3100并且通知指令完成。UFS主机3100可以通知装置驱动器3120和应用3110指令是否完成并且可以结束关于对应的指令的操作。

发明构思可以应用到移动装置。图14是示出根据发明构思的示例实施例的移动装置的框图。参照图14，移动装置4000可以包括应用处理器4100、通信模块4200、显示/触摸模块4300、存储装置4400和移动RAM 4500。

应用处理器4100可以控制移动装置4000的全部操作。通信模块4200可以实现为控制与外部的有线/无线通信。显示/触摸模块4300可以实现为显示由应用处理器4100处理的数据或从触摸面板接收数据。存储装置4400可以实现为存储用户的数据。存储装置4400可以是eMCC、SSD或UFS装置。移动RAM 4500可以实现为临时存储在移动装置4000的处理操作中使用的数据。

存储装置4400可以如图1至图10中描述地根据温度控制地选择线GSL的浮置时间。可以通过两次施加关于温度的偏置来在擦除操作中改善地选择线GSL的浮置时间的范围和线性度。

可以使用以下各种类型的封装件来安装根据本发明的示例实施例的存储***或存储装置，例如，层叠封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、窝伏尔组件中裸片(die in waffle pack)、晶片形式的裸片(die in wafer form)、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形IC(SOIC)、紧缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、***级封装(SIP)、多芯片封装(MCP)、晶圆级制造的封装(WFP)和晶圆级加工的堆叠封装(WSP)。

发明构思的示例实施例涉及用于在擦除操作中通过根据温度控制地选择线的浮置时间来改善擦除状态的阈值电压分布的非易失性存储器装置以及擦除非易失性存储器装置的方法。

应该理解的是，应该仅以描述性的意义而不是出于限制性的目的来考虑这里描述的示例实施例。根据示例实施例的每个装置或方法内的特征或方面的描述应该通常被认为可用于根据示例实施例的其它装置或方法中的相似的特征或方面。尽管已经具体地示出并描述了一些示例实施例，但是本领域的普通技术人员将理解的是，在不脱离权利要求的精神和范围的情况下，可以在示例实施例中做出形式和细节上的各种改变。

Claims (20)

1.一种非易失性存储器装置，所述非易失性存储器装置包括：

存储器单元阵列，包括在基底上的至少一条位线和多个单元串，每个单元串包括在垂直于基底的方向上彼此堆叠多个存储器单元、在存储器单元与基底之间的地选择晶体管以及在存储器单元上且在存储器单元与所述至少一条位线中的一条位线之间的串选择晶体管；

地址解码器，被构造为在擦除操作期间向基底施加擦除电压，地址解码器被构造为：在擦除操作期间，在地址解码器将擦除电压施加到基底后经过特定时间之后，使连接到所述多个单元串中的至少一个单元串中的地选择晶体管的地选择线浮置；

电压发生器，被构造为产生擦除电压，电压发生器被构造为：使用第一温度信息基于温度来改变施加到基底的擦除电压，并且基于与擦除电压对应的反馈电压和第二温度信息来改变地选择线转变信息；以及

控制逻辑，被构造为基于地选择线转变信息产生地选择线控制信号，

其中，地址解码器被构造为根据地选择线控制信号使地选择线浮置。

2.根据权利要求1所述的非易失性存储器装置，其中，电压发生器被构造为产生擦除电压使得擦除电压根据第一温度信息以偏置电压增大或减小。

3.根据权利要求1所述的非易失性存储器装置，其中，

电压发生器被构造为在第一温度下产生擦除电压的第一电平并且在第二温度下产生擦除电压的第二电平，

如果第一温度高于第二温度，那么擦除电压的第二电平高于擦除电压的第一电平。

4.根据权利要求3所述的非易失性存储器装置，其中，

控制逻辑被构造为产生地选择线控制信号，使得地址解码器使地选择线在第二温度之后而不是在第一温度之后的时刻浮置。

5.根据权利要求1所述的非易失性存储器装置，其中，电压发生器被构造为根据多个电阻器的分压产生对应于擦除电压的反馈电压。

6.根据权利要求1所述的非易失性存储器装置，其中，电压发生器包括：

电压发生电路，被构造为产生擦除电压和反馈电压；以及

地选择线转变确定电路，被构造为产生地选择线转变信息。

7.根据权利要求6所述的非易失性存储器装置，其中，

电压发生电路包括被构造为接收擦除目标电压的调节器，

电压发生电路被构造为根据第一温度信息补偿擦除目标电压，

调节器被构造为基于对补偿的擦除目标电压与反馈电压的比较而产生泵控制信号。

8.根据权利要求7所述的非易失性存储器装置，其中，

调节器被构造为如果反馈电压小于补偿的擦除目标电压，那么产生处于第一电平的泵控制信号，

调节器被构造为如果反馈电压等于补偿的擦除目标电压，那么产生处于第二电平的泵控制信号，

调节器被构造为如果反馈电压大于补偿的擦除目标电压，那么产生处于第三电平的泵控制信号，

其中，第一电平大于第二电平，第二电平大于第三电平。

9.根据权利要求7所述的非易失性存储器装置，其中，电压发生电路包括被构造为根据泵控制信号产生擦除电压的电荷泵。

10.根据权利要求6所述的非易失性存储器装置，其中，

地选择线转变确定电路包括被构造为接收地选择线目标电压的调节器，

调节器被构造为根据第二温度信息补偿地选择线目标电压，

调节器被构造为基于对补偿的地选择线目标电压与反馈电压的比较而产生地选择线转变信息。

11.根据权利要求10所述的非易失性存储器装置，其中

调节器被构造为如果反馈电压小于补偿的地选择线目标电压，那么产生处于第一电平的地选择线转变信息，

调节器被构造为如果反馈电压等于补偿的地选择线目标电压，那么产生处于第二电平的地选择线转变信息，

调节器被构造为如果反馈电压大于补偿的地选择线目标电压，那么产生处于第三电平的地选择线转变信息，

其中，第一电平大于第二电平，第二电平大于第三电平。

12.一种非易失性存储器装置，所述非易失性存储器装置包括：

字线，连接到在垂直于基底的方向上堆叠的多个存储器单元；

地选择线，连接到设置在存储器单元与基底之间的地选择晶体管；

串选择线，连接到设置在存储器单元与位线之间的串选择晶体管，

其中，在擦除操作中，地选择线在擦除电压提供到基底之后经过特定时间的时刻浮置，

其中，地选择线根据温度在不同时刻浮置。

13.根据权利要求12所述的非易失性存储器装置，其中，擦除电压被控制为基于第一温度信息根据温度以偏置电压增大或减小。

14.根据权利要求13所述的非易失性存储器装置，其中，地选择线转变信息基于与被第一温度信息所补偿的擦除电压对应的反馈电压和第二温度信息而产生，

其中，地选择线基于地选择线转变信息根据温度在不同时刻浮置。

15.根据权利要求12所述的非易失性存储器装置，其中，第一温度高于第二温度，并且擦除电压产生为在第二温度下而不是在第一温度下具有较高的电平，

其中，地选择线在第二温度之后而不是在第一温度之后的时刻浮置。

16.一种非易失性存储器装置，所述非易失性存储器装置包括：

存储器单元阵列，包括在基底上的多个单元串，每个单元串包括多个存储器单元，所述多个存储器单元在地选择晶体管与串选择晶体管之间彼此串联地连接；

读写电路，通过至少一条位线连接到存储器单元阵列；

地址解码器，通过串选择线、字线和地选择线连接到存储器单元阵列，

地址解码器被构造为在擦除操作期间在第一时刻开始向基底提供擦除电压，

地址解码器被构造为在擦除操作期间在第二时刻开始使地选择线浮置，第二时刻在第一时刻之后；以及

电压发生器，连接到地址解码器，

电压发生器被构造为产生擦除电压，

电压发生器被构造为基于温度信息在擦除操作期间调整在第一时刻与第二时刻之间的时间间隔。

17.根据权利要求16所述的非易失性存储器装置，其中，每个单元串被布置为使得串选择晶体管在地选择晶体管的顶部上，并使得彼此串联地连接的存储器单元在地选择晶体管和串选择晶体管之间堆叠在彼此的顶部上。

18.根据权利要求16所述的非易失性存储器装置，其中，

电压发生器被构造为在第一温度下产生擦除电压的第一电平，

电压发生器被构造为在第二温度下产生擦除电压的第二电平，

如果第一温度高于第二温度，那么擦除电压的第二电平高于擦除电压的第一电平。

19.根据权利要求16所述的非易失性存储器装置，所述非易失性存储器装置还包括控制逻辑，其中，

电压发生器被构造为基于温度信息产生地选择线转变信息，

控制逻辑被构造为基于地选择线转变信息产生地选择线控制信号，

地址解码器被构造为根据地选择线控制信号使地选择线浮置，

地址解码器被构造为根据地选择线控制信号在擦除操作期间增大或减小第一时刻与第二时刻之间的时间间隔。

20.根据权利要求16所述的非易失性存储器装置，所述非易失性存储器装置还包括：

控制逻辑，连接到电压发生器，其中，

电压发生器包括连接到地选择线转变确定电路的电压发生电路，

电压发生电路包括第一调节器、连接到第一调节器的电荷泵以及连接到电荷泵的两个电阻器，

地选择线转变确定电路包括第二调节器，

第一调节器被构造为接收擦除目标电压、反馈电压和第一温度信息，

第一调节器被构造为通过根据第一温度信息使擦除目标电压增大或减小来将擦除目标电压调整为补偿的擦除目标电压，

第一调节器被构造为基于对反馈电压与补偿的擦除目标电压的比较产生泵控制信号，

电荷泵被构造为根据泵控制信号控制擦除电压，

第二调节器被构造为接收地选择线目标电压、反馈电压和第二温度信息，

第二调节器被构造为基于对反馈电压与地选择线目标电压的比较来补偿地选择线目标电压，

第二调节器被构造为根据对反馈电压与补偿的地选择线电压的比较产生地选择线转变信息，

控制逻辑被构造为基于地选择线转变信息产生地选择线控制信号，

地址解码器被构造为根据地选择线控制信号使地选择线浮置。

Images