CN106158595B - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN106158595B
CN106158595B CN201510192196.3A CN201510192196A CN106158595B CN 106158595 B CN106158595 B CN 106158595B CN 201510192196 A CN201510192196 A CN 201510192196A CN 106158595 B CN106158595 B CN 106158595B
Authority
CN
China
Prior art keywords
layer
line width
semiconductor devices
width roughness
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510192196.3A
Other languages
English (en)
Other versions
CN106158595A (zh
Inventor
张海洋
张城龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510192196.3A priority Critical patent/CN106158595B/zh
Publication of CN106158595A publication Critical patent/CN106158595A/zh
Application granted granted Critical
Publication of CN106158595B publication Critical patent/CN106158595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体器件的形成方法，包括：提供待刻蚀层，所述待刻蚀层表面形成有初始光刻胶膜；对所述初始光刻胶膜进行光刻工艺，形成具有第一线宽粗糙度的光刻胶层；对所述光刻胶层进行侧壁回流修复处理，侧壁回流修复处理后的光刻胶层具有小于第一线宽粗糙度的第二线宽粗糙度；在所述侧壁回流修复处理之后，在所述光刻胶层顶部表面和侧壁表面形成固化层；在所述固化层上形成尺寸修复层。本发明减小刻蚀待刻蚀层的掩膜图形的线宽粗糙度，且使掩膜图形的尺寸与预设目标尺寸一致，提高了形成的半导体器件的性能和良率。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体器件的形成方法。
背景技术
在半导体制造技术的工艺流程中包括光刻和刻蚀两个重要的工艺步骤。在光刻过程中，首先将光阻旋转涂布在衬底上，然后对旋转涂布的光阻进行软烘干，使之成为固态薄膜；接着对光阻进行曝光处理和显影处理，在光阻中形成期望的光刻图案；然后以所述光刻图案为掩膜，对衬底进行刻蚀步骤，使得光刻图案转移至衬底中。在完成对衬底的刻蚀之后，已经不需要光阻作保护层，可以将其去除。
随着半导体制造技术的进步，半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展；而半导体芯片的集成度越高，半导体器件的特征尺寸(CD，Critical Dimension)越小，对CD控制起到重要作用的光刻工艺后受到了前所未有的挑战。光刻后形成的光刻图案的边缘之间的距离称为线宽(LineWidth)，线宽粗糙度(LWR，Line Width Roughness)和线条边缘粗糙度(LER，Line EdgeRoughness)为衡量线宽的重要指标之一。线宽粗糙度在一定程度上决定了CD的线宽，所以LWR控制的重要性日益显露。
在线宽逐渐缩小的过程中，LWR造成的问题将超过半导体制造中的CD具备的容许误差，从而影响半导体器件的性能，降低半导体器件的良率。
发明内容
本发明解决的问题是减小刻蚀待刻蚀层的掩膜图形的线宽粗糙度的同时，使得掩膜图形的尺寸与预设目标尺寸相符，从而提高形成的半导体器件的性能和良率。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供待刻蚀层，所述待刻蚀层表面形成有初始光刻胶膜；对所述初始光刻胶膜进行光刻工艺，形成具有第一线宽粗糙度的光刻胶层；对所述光刻胶层进行侧壁回流修复处理，侧壁回流修复处理后的光刻胶层具有小于第一线宽粗糙度的第二线宽粗糙度；在所述侧壁回流修复处理之后，在所述光刻胶层顶部表面和侧壁表面形成固化层；在所述固化层上形成尺寸修复层。
可选的，将所述光刻胶层置于第一等离子体环境中，采用第一等离子体处理工艺进行所述侧壁回流修复处理。
可选的，形成所述第一等离子体的气体包括H2。
可选的，形成所述第一等离子体的气体还包括N2、He、Ar、CH2F2或CH3F。
可选的，所述第一等离子体处理过程中，用于产生第一等离子体的第一射频功率源的模式为脉冲模式；在所述第一等离子体处理过程中，向所述第一等离子体施加第一偏置功率。
可选的，所述第一等离子体处理的工艺参数为：H2流量为10sccm至500sccm，N2流量为0sccm至500sccm，腔室压强为10毫托至200毫托，第一射频功率源的功率为200瓦至1000瓦，第一射频功率源的频率为0.1KHz至100KHz，第一偏置功率为0瓦至200瓦，第一射频功率源的占空比为10％至90％。
可选的，所述固化层为类石墨涂层。
可选的，将所述光刻胶层置于第二等离子体环境中，采用第二等离子体处理工艺形成所述固化层。
可选的，形成所述第二等离子体的气体包括HBr。
可选的，所述第二等离子体处理过程中，用于形成第二等离子体的第二射频功率源的模式为脉冲模式；在所述第二等离子体处理过程中，向所述第二等离子体施加第二偏置功率。
可选的，所述第二等离子体处理的工艺参数为：HBr的流量为50sccm至500sccm，O2流量为0sccm至100sccm，Ar流量为100sccm至500sccm，腔室压强为10毫托至200毫托，第二射频功率源的功率为200瓦至1000瓦，第二射频功率源的频率为0.1KHz至100KHz，第二偏置功率为0瓦至200瓦，所述第二射频功率源的占空比为10％至90％。
可选的，采用含有HBr的气体在所述固化层表面形成所述尺寸修复层。
可选的，形成所述尺寸修复层的工艺参数为：HBr流量为50sccm至500sccm，O2流量为0sccm至100sccm，CH2F2流量为0sccm至100sccm，Ar流量为100sccm至500sccm，腔室压强为10毫托至200毫托，提供射频源功率为200瓦至1000瓦，提供偏置功率为0瓦至200瓦。
可选的，所述第一线宽粗糙度包括第一低频线宽粗糙度；所述第二线宽粗糙度包括第二低频线宽粗糙度。
可选的，在形成固化层之后、形成尺寸修复层之前，还包括步骤：对所述固化层和光刻胶层进行直流修复处理，在所述固化层表面形成硅层，且所述硅层具有小于第二线宽粗糙度的第三线宽粗糙度。
可选的，所述硅层的低频线宽粗糙度小于固化层的低频线宽粗糙度。
可选的，所述直流修复处理的方法包括：将所述固化层和光刻胶层置于处理腔室内，且处理腔室内壁材料包括硅；提供等离子体，所述等离子体在直流偏置电压的作用下轰击处理腔室内壁，使处理腔室内壁的硅原子脱落，所述脱落的硅原子附着在固化层表面，形成所述硅层。
可选的，形成所述硅层的工艺参数为：N2流量为50sccm至500sccm，Ar流量为100sccm至500sccm，腔室压强为10毫托至200毫托，提供源功率为200瓦至1000瓦，提供偏置功率为0瓦至200瓦，提供的直流偏置电压为-50V至-500V。
可选的，所述光刻胶层具有预设目标尺寸；所述尺寸修复层的尺寸、硅层的尺寸、固化层的尺寸、以及侧壁回流处理后的光刻胶层的尺寸之和等于预设目标尺寸。
可选的，还包括步骤：在形成所述尺寸修复层之后，以所述光刻胶层、固化层以及尺寸修复层为掩膜，刻蚀所述待刻蚀层形成刻蚀层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的半导体器件的形成方法的技术方案中，在对初始光刻胶膜进行光刻工艺后，形成具有第一线宽粗糙度的光刻胶层；然后对光刻胶层进行侧壁回流修复处理，使得光刻胶层具有小于第一线宽粗糙度的第二线宽粗糙度；接着在光刻胶层顶部表面和侧壁表面形成固化层，防止光刻胶层发生过度回流导致变形；最后在固化层上形成尺寸修复层。尺寸修复层、固化层和光刻胶层的叠层结构的线宽粗糙度明显小于光刻工艺后形成的光刻胶层的线宽粗糙度，且尺寸修复层还可以弥补光刻胶层损失的尺寸，在以所述叠层结构为掩膜刻蚀待刻蚀层时，掩膜图形的形貌良好且尺寸与预设目标相符，从而改善半导体器件的电学性能，提高半导体器件的良率。
进一步，所述第一线宽粗糙度为第一低频线宽粗糙度；所述第二线宽粗糙度为第二低频线宽粗糙度，从而提高刻蚀待刻蚀层的掩膜的低频线宽粗糙度，有效的改善刻蚀待刻蚀层后形成的刻蚀层的形貌。
进一步，在形成所述固化层之后，形成尺寸修复层之前，在所述固化层表面形成硅层，所述硅层的低频线宽粗糙度小于固化层的低频线宽粗糙度，从而进一步减小刻蚀待刻蚀层的掩膜的低频线宽粗糙度。
附图说明
图1至图7为本发明实施例提供的半导体器件形成过程的剖面结构示意图。
具体实施方式
由背景技术可知，在形成半导体器件的工艺过程中，光刻胶层的线宽粗糙度是影响半导体器件性能和良率的重要因素之一。
经研究发现，光刻胶层除线宽粗糙度外，光刻胶层的“粗糙度轮廓”还可包括线边缘粗糙度，还有短、中、长距离线宽粗糙度变化，其参数对应于沿着线宽发生变化的方向而呈现不同的长度规模。除了线宽粗糙度或者线边缘粗糙度的绝对值外，发生这种变化的长度规模也是半导体器件制造的关键之一。
光刻胶层长距离线宽粗糙度变化对应于低频(Low Frequency)线宽粗糙度；光刻胶层中距离线宽粗糙度变化对应于中频(Middle Frequency)线宽粗糙度；光刻胶层短距离粗糙度变化对应于高频(High Frequency)线宽粗糙度。其中，光刻胶层的低频线宽粗糙度是导致半导体器件电学性能差良率低的主要原因之一。
为此，本发明提供一种半导体器件的形成方法，对初始光刻胶膜进行光刻工艺，形成具有第一线宽粗糙度的光刻胶层；对所述光刻胶层进行侧壁回流修复处理，侧壁回流修复处理后的光刻胶层具有小于第一线宽粗糙度的第二线宽粗糙度；在所述侧壁回流修复处理之后，在所述光刻胶层顶部表面和侧壁表面形成固化层；在所述固化层上形成尺寸修复层。本发明在减小掩膜图形的低频线宽粗糙度的同时，使得掩膜图形的尺寸与预设目标尺寸相符，从而提高形成的半导体器件的良率，改善半导体器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图7为本发明实施例提供的半导体器件形成过程的剖面结构示意图。
参考图1，提供基底100以及位于所述基底100表面的待刻蚀层101；在所述待刻蚀层101表面形成初始光刻胶膜102。
所述基底100的材料为硅、锗、锗化硅、碳化硅、砷化镓或者镓化铟；所述基底100还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。
所述待刻蚀层101的材料包括单晶硅、多晶硅、非晶硅、非晶碳、氧化硅、氮化硅、低k介质材料、高k介质材料、铜、铝或钨等。
本实施例中，所述基底100为硅衬底，所述待刻蚀层101的材料为多晶硅。
所述基底100与待刻蚀层101之间还可以形成若干功能层，所述功能层的材料可以为氧化硅、氮化硅、氮氧化硅、高k介质材料、低k介质材料或者超低k介质材料等绝缘材料，所述功能层的材料还可以为铜、铝、钨、氮化钛、氮化钽或者氮化铝等导电材料。
所述初始光刻胶膜102用于后续形成定义图形的光刻胶层。本实施例中，采用旋转涂覆工艺，形成所述初始光刻胶膜102。
为了提高图形传递精度，提高后续曝光处理过程中的曝光精确度，避免初始光刻胶膜102在曝光处理过程中受到不必要的曝光在待刻蚀层101与初始光刻胶膜102之间形成有机旋转涂覆层以及位于有机旋转涂覆层表面的抗反射涂层。
参考图2，对所述初始光刻胶膜102(参考图1)进行光刻处理，形成具有第一线宽粗糙度的光刻胶层103。
具体的，对所述初始光刻胶膜102进行曝光处理以及显影处理，形成所述光刻胶层103。所述光刻胶层103定义出后续刻蚀待刻蚀层102的形貌和尺寸；后续以所述光刻胶层103为掩膜，刻蚀待刻蚀层101，将光刻胶层103的图形形貌和尺寸传递至待刻蚀层101。
所述第一线宽粗糙度包括第一低频线宽粗糙度。受到光刻工艺的限制，所述光刻胶层103的线宽粗糙度较大，此时光刻胶层103具有第一低频线宽粗糙度；若后续直接以所述光刻胶层103为掩膜对待刻蚀层101进行刻蚀，则待刻蚀层101刻蚀后形成的图形形貌将与预期目标偏差较大，为此，本实施例后续会对光刻胶层103进行修整，以减小光刻胶层103的低频线宽粗糙度，同时保证后续刻蚀待刻蚀层101形成的图形尺寸与预期目标相符。
参考图3，对所述光刻胶层102进行侧壁回流修复处理，侧壁回流修复处理后的光刻胶层103具有小于第一线宽粗糙度的第二线宽粗糙度。
所述第二线宽粗糙度包括第二低频线宽粗糙度；在侧壁回流修复处理后，所述第二低频线宽粗糙度小于第一低频线宽粗糙度。
将所述光刻胶层103置于第一等离子体环境中，采用第一等离子体处理工艺进行所述侧壁回流修复处理。形成所述第一等离子体的气体包括H2；形成所述第一等离子体的气体还包括N2、He、Ar、CH2F2或CH3F。
将H2等离子体化之后，会产生H基团、离子和VUV(Vacuum Ultra Violet，真空紫外线)光子，光刻胶层103表面一定厚度的光刻胶会与离子以及VUV光子发生反应，因而在离子和VUV光子的协同作用下，使得光刻胶层103的玻璃转化温度(glass transitiontemperature)减小，或者，光刻胶层103表面一定厚度的光刻胶会与H基团以及VUV光子发生反应，因而在H基团和VUV光子的协同作用下，使得光刻胶层103的玻璃转化温度减小，或者，光刻胶层表面一定厚度的光刻胶会与H基团、离子以及VUV光子发生反应，使得光刻胶的剥离转化温度减小，光刻胶层103的玻璃转化温度减小会使得光刻胶层的聚合物链发生重组，而聚合物链重组能够驱使光刻胶层103发生回流(reflow)，使得光刻胶层103的侧壁更为平滑，进而减小光刻胶层的低频线宽粗糙度。
所述第一等离子体处理过程中，用于产生第一等离子体的第一射频功率源的模式为脉冲模式，使得用于产生第一等离子体的第一射频功率源周期性的打开和关闭，以减少VUV光子的含量，防止光刻胶层103的回流程度过大而导致光刻胶层103图形坍塌。
在一个具体实施例中，所述第一射频功率源的占空比为10％至90％，即第一射频功率源打开的时间与第一射频功率源打开和关闭的时间之和为10％至90％。
在所述第一等离子体处理过程中，向所述第一等离子体施加第一偏置功率，使得第一等离子体能够沿着垂直于待刻蚀层101表面的方向运动，使得第一等离子体能够垂直于待刻蚀层101表面的方向对光刻胶层103进行轰击，在第一等离子体的轰击作用下，能够对光刻胶层103进行修正，使得光刻胶层103的低频线宽粗糙度进一步减小。
所述第一偏置功率不宜过大，否则会导致光刻胶层103的尺寸严重减小。在一个具体实施例中，所述第一偏置功率为0瓦至200瓦。
本实施例中，所述侧壁回流修复处理的工艺参数为：H2流量为10sccm至500sccm，N2流量为0sccm至500sccm，腔室压强为10毫托至200毫托，第一射频功率源的功率为200瓦至1000瓦，第一射频功率源的频率为0.1KHz至100KHz，第一偏置功率为0瓦至200瓦，第一射频功率源的占空比为10％至90％。
侧壁回流修复处理后，光刻胶层103具有第二线宽粗糙度，所述第二线宽粗糙度小于第一线宽粗糙度；光刻胶层103具有第二低频线宽粗糙度，且所述第二低频线宽粗糙度小于第一低频线宽粗糙度。
参考图4，在所述侧壁回流修复处理之后，在所述光刻胶层103顶部表面和侧壁表面形成固化层104。
具体的，将所述光刻胶层103置于第二等离子体环境中，采用第二等离子体处理工艺形成所述固化层104。形成所述第二等离子体的气体包括HBr，在由HBr产生的第二等离子体作用下，光刻胶层103表面会形成类石墨涂层(graphite-like layer)，随着第二等离子体处理的进行，所述类石墨涂层越来越厚，从而阻止光刻胶层103进一步回流，使得光刻胶层103固化，从而防止光刻胶层103发生图形坍塌。
因此，所述固化层104为类石墨涂层。
所述第二等离子体处理过程中，用于形成第二等离子体的第二射频功率源的模式为脉冲模式，即第二射频功率源为周期性的打开和关闭。若固化层104的厚度过厚，会增加光刻胶层103的低频线宽粗糙度；当用于形成所述第二等离子体的第二射频功率源为脉冲模式时，即所述第二射频功率源周期性的打开和关闭时，能够减小形成的固化层104的厚度，使得光刻胶层103的线宽粗糙度能够得到更大程度的减小，特别是光刻胶层103的低频线宽粗糙度得到更大程度的减小。
本实施例中，所述第二射频功率源的占空比为10％至90％，即第二射频功率源打开的时间与第二射频功率源打开和关闭的时间之和的比为10％至90％。
在第二等离子体处理过程中，向所述第二等离子体施加第二偏置功率。使得第二等离子体能够沿着垂直于待刻蚀层101表面的方向运动，使得第二等离子体沿着垂直于待刻蚀层101表面的方向对光刻胶层103进行轰击，在第二等离子体的轰击作用下，能够对光刻胶层103进行进一步修整，使得光刻胶层103的线宽粗糙度进一步减小，特别是有助于进一步减小光刻胶层103的低频线宽粗糙度。
所述第二偏置功率不宜过大，否则第二等离子体对光刻胶层103的轰击作用过强，容易导致光刻胶层103被大量的刻蚀去除。本实施例中，所述第二偏置功率为0瓦至200瓦；所述第二偏置功率的模式可以为持续打开，所述第二偏置功率的模式也可以为脉冲模式，即第二偏置功率周期性的打开和关闭。
本实施例中，所述第二等离子体处理的工艺参数为：HBr的流量为50sccm至500sccm，O2流量为0sccm至100sccm，Ar流量为100sccm至500sccm，腔室压强为10毫托至200毫托，第二射频功率源的功率为200瓦至1000瓦，第二射频功率源的频率为0.1KHz至100KHz，第二偏置功率为0瓦至200瓦，所述第二射频功率源的占空比为10％至90％。
采用上述工艺参数进行第二等离子体处理，能够使形成的固化层104既起到使光刻胶层103固化的作用，还能够使光刻胶层103的低频线宽粗糙度进一步减小，需要说明的是，此处光刻胶层103的低频线宽粗糙度实际上指的是：光刻胶层103以及位于光刻胶层103表面的固化层104组成的叠层结构的低频线宽粗糙度。
参考图5，对所述固化层104和光刻胶层103进行直流修复处理，在所述固化层104表面形成硅层105，且所述硅层105具有小于第二线宽粗糙度的第三线宽粗糙度。
所述第三线宽粗糙度包括第三低频线宽粗糙度，所述第三低频线宽粗糙度小于第二低频线宽粗糙度。
所述直流修复的方法包括：将所述固化层104和光刻胶层103置于处理腔室内，且处理腔室内壁材料包括硅原子；在所述处理腔室内通入等离子体，对所述处理腔室施加直流偏置电压，所述等离子体在直流偏置电压的作用下轰击处理腔室内壁，使处理腔室内壁的硅原子脱落，所述脱落的硅原子附着在固化层104表面，从而形成所述硅层105。
具体的，可以将Ar等离子体化形成Ar等离子体，在直流偏置电压的作用下，Ar等离子体轰击处理腔室内壁；或者，可以将N2等离子体化形成N等离子体，在直流偏置电压的作用下，N等离子体轰击处理腔室内壁。
需要说明的是，本实施例中，等离子体在直流偏置电压作用下轰击的目标为处理腔室内壁，因此需要根据等离子体带电的正负性，确定直流偏置电压的正负性，从而使等离子体对处理腔室内壁进行轰击，而不会对固化层104进行轰击。
本实施例中，采用上述直流修复的方法，形成的硅层105的低频线宽粗糙度小于固化层104的低频线宽粗糙度，从而进一步减小光刻胶层103的低频线宽粗糙度；并且由于所述直流修复处理与前述的第一等离子体处理、第二等离子体处理在同一处理腔室内进行，从而使得半导体器件的生产周期缩短。需要说明的是，此处光刻胶层103的低频线宽粗糙度指的是，光刻胶层103、固化层104以及硅层105的叠层结构的低频线宽粗糙度。
本实施例中，形成所述硅层105的工艺参数为：N2流量为50sccm至500sccm，Ar流量为100sccm至500sccm，腔室压强为10毫托至200毫托，提供源功率为200瓦至1000瓦，提供偏置功率为0瓦至200瓦，提供的直流偏置电压为-50V至-500V。
其中，直流偏置电压为-50V至-500V的意义在于，在所述直流偏置电压作用下，N等离子体、Ar等离子体轰击位于固化层104正上方的处理腔室内壁，在直流偏置电压的作用下等离子体获得能够轰击位于固化层104正上方处理腔室内壁的动能。
在其他实施例中，若处理腔室内壁的材料不包括硅原子，则形成硅层的方法包括：提供硅靶材，采用等离子体在直流偏置功率的作用下轰击硅靶材，使硅原子从硅靶材上脱落附着在固化层表面，形成所述硅层。
参考图6，在所述固化层104上形成尺寸修复层106。
本实施例中，由于在固化层104表面形成有硅层105，因此所述尺寸修复层106位于硅层105表面。
所述光刻胶层103具有预设目标尺寸，所述预设目标尺寸即为理想情况下对初始光刻胶膜102(参考图1)进行光刻工艺后形成的光刻胶层的尺寸；由于光刻胶层103经历了前述第一等离子体处理工艺以及第二等离子体处理工艺，所述光刻胶层103的尺寸变小，即使在光刻胶层103上形成有固化层104以及硅层105，光刻胶层103、固化层104以及硅层105的叠层结构的尺寸仍与预设目标尺寸之间有偏差。
为此，本实施例形成所述尺寸修复层106，使得尺寸修复层106、硅层105、固化层104以及光刻胶层103构成的叠层结构的尺寸与预设目标尺寸一致，从而防止后续刻蚀待刻蚀层101形成的刻蚀层的形貌与预期目标形貌之间出现偏差。
并且，在固化层104上形成尺寸修复层106后，所述尺寸修复层106的低频线宽粗糙度小于硅层105的低频线宽粗糙度，从而有利于进一步提高形成的刻蚀待刻蚀层101的掩膜图形形貌。
参考图7，以所述具有尺寸修复层106的光刻胶层103为掩膜，刻蚀所述待刻蚀层101(参考图6)，形成刻蚀层110。
本实施例中，采用干法刻蚀工艺，刻蚀所述待刻蚀层101。所述刻蚀待刻蚀层101的掩膜为：光刻胶层103、固化层104、硅层105以及尺寸修复层106构成的叠层结构。所述叠层结构的低频线宽粗糙度明显限于光刻工艺后的光刻胶层103的低频线宽粗糙度，因此刻蚀后形成的刻蚀层110的低频线宽粗糙度低；并且，由于所述叠层结构的尺寸与预设目标尺寸一致，因此刻蚀后形成的刻蚀层110的尺寸也与预设目标尺寸相符。
本实施例在提高形成的刻蚀层110的低频线宽粗糙度，改善刻蚀层110的形貌的同时，避免形成的刻蚀层110的尺寸与预设目标尺寸之间出现偏差，从而提供形成的半导体器件的良率，改善半导体器件的电学性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体器件的形成方法，其特征在于，包括：
提供待刻蚀层，所述待刻蚀层表面形成有初始光刻胶膜；
对所述初始光刻胶膜进行光刻工艺，形成具有第一线宽粗糙度的光刻胶层；
对所述光刻胶层进行侧壁回流修复处理，侧壁回流修复处理后的光刻胶层具有小于第一线宽粗糙度的第二线宽粗糙度；
在所述侧壁回流修复处理之后，在所述光刻胶层顶部表面和侧壁表面形成固化层；
在所述固化层表面形成硅层，所述硅层的低频线宽粗糙度小于固化层的低频线宽粗糙度；
在所述硅层上形成尺寸修复层，所述尺寸修复层的低频线宽粗糙度小于所述硅层的低频线宽粗糙度。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，将所述光刻胶层置于第一等离子体环境中，采用第一等离子体处理工艺进行所述侧壁回流修复处理。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，形成所述第一等离子体的气体包括H2。
4.如权利要求3所述的半导体器件的形成方法，其特征在于，形成所述第一等离子体的气体还包括N2、He、Ar、CH2F2或CH3F。
5.如权利要求3所述的半导体器件的形成方法，其特征在于，所述第一等离子体处理过程中，用于产生第一等离子体的第一射频功率源的模式为脉冲模式；在所述第一等离子体处理过程中，向所述第一等离子体施加第一偏置功率。
6.如权利要求5所述的半导体器件的形成方法，其特征在于，所述第一等离子体处理的工艺参数为：H2流量为10sccm至500sccm，N2流量为0sccm至500sccm，腔室压强为10毫托至200毫托，第一射频功率源的功率为200瓦至1000瓦，第一射频功率源的频率为0.1KHz至100KHz，第一偏置功率为0瓦至200瓦，第一射频功率源的占空比为10％至90％。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，所述固化层为类石墨涂层。
8.如权利要求7所述的半导体器件的形成方法，其特征在于，将所述光刻胶层置于第二等离子体环境中，采用第二等离子体处理工艺形成所述固化层。
9.如权利要求8所述的半导体器件的形成方法，其特征在于，形成所述第二等离子体的气体包括HBr。
10.如权利要求9所述的半导体器件的形成方法，其特征在于，所述第二等离子体处理过程中，用于形成第二等离子体的第二射频功率源的模式为脉冲模式；在所述第二等离子体处理过程中，向所述第二等离子体施加第二偏置功率。
11.如权利要求10所述的半导体器件的形成方法，其特征在于，所述第二等离子体处理的工艺参数为：HBr的流量为50sccm至500sccm，O2流量为0sccm至100sccm，Ar流量为100sccm至500sccm，腔室压强为10毫托至200毫托，第二射频功率源的功率为200瓦至1000瓦，第二射频功率源的频率为0.1KHz至100KHz，第二偏置功率为0瓦至200瓦，所述第二射频功率源的占空比为10％至90％。
12.如权利要求1所述的半导体器件的形成方法，其特征在于，采用含有HBr的气体在所述固化层表面形成所述尺寸修复层。
13.如权利要求12所述的半导体器件的形成方法，其特征在于，形成所述尺寸修复层的工艺参数为：HBr流量为50sccm至500sccm，O2流量为0sccm至100sccm，CH2F2流量为0sccm至100sccm，Ar流量为100sccm至500sccm，腔室压强为10毫托至200毫托，提供射频源功率为200瓦至1000瓦，提供偏置功率为0瓦至200瓦。
14.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一线宽粗糙度包括第一低频线宽粗糙度；所述第二线宽粗糙度包括第二低频线宽粗糙度。
15.如权利要求1所述的半导体器件的形成方法，其特征在于，对所述固化层和光刻胶层进行直流修复处理，在所述固化层表面形成硅层，且所述硅层具有小于第二线宽粗糙度的第三线宽粗糙度。
16.如权利要求15所述的半导体器件的形成方法，其特征在于，所述直流修复处理的方法包括：将所述固化层和光刻胶层置于处理腔室内，且处理腔室内壁材料包括硅；提供等离子体，所述等离子体在直流偏置电压的作用下轰击处理腔室内壁，使处理腔室内壁的硅原子脱落，所述脱落的硅原子附着在固化层表面，形成所述硅层。
17.如权利要求16所述的半导体器件的形成方法，其特征在于，形成所述硅层的工艺参数为：N2流量为50sccm至500sccm，Ar流量为100sccm至500sccm，腔室压强为10毫托至200毫托，提供源功率为200瓦至1000瓦，提供偏置功率为0瓦至200瓦，提供的直流偏置电压为-50V至-500V。
18.如权利要求1所述的半导体器件的形成方法，其特征在于，所述光刻胶层具有预设目标尺寸；所述尺寸修复层的尺寸、硅层的尺寸、固化层的尺寸、以及侧壁回流处理后的光刻胶层的尺寸之和等于预设目标尺寸。
19.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括步骤：在形成所述尺寸修复层之后，以所述光刻胶层、固化层以及尺寸修复层为掩膜，刻蚀所述待刻蚀层形成刻蚀层。
CN201510192196.3A 2015-04-20 2015-04-20 半导体器件的形成方法 Active CN106158595B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510192196.3A CN106158595B (zh) 2015-04-20 2015-04-20 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510192196.3A CN106158595B (zh) 2015-04-20 2015-04-20 半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN106158595A CN106158595A (zh) 2016-11-23
CN106158595B true CN106158595B (zh) 2019-03-12

Family

ID=58058836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510192196.3A Active CN106158595B (zh) 2015-04-20 2015-04-20 半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN106158595B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962726B (zh) * 2017-05-17 2022-01-25 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN107527797B (zh) * 2017-08-16 2022-04-05 江苏鲁汶仪器有限公司 一种改善光刻胶线条边缘粗糙度的方法
CN110571138A (zh) * 2018-06-05 2019-12-13 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN111627798B (zh) * 2019-02-28 2024-02-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111769037B (zh) * 2020-05-29 2021-10-29 长江存储科技有限责任公司 用于半导体结构的刻蚀方法及3d存储器件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270573A (zh) * 2010-06-04 2011-12-07 中芯国际集成电路制造(上海)有限公司 栅极制造方法
CN103105744A (zh) * 2005-08-18 2013-05-15 朗姆研究公司 具有减小的线条边缘粗糙度的蚀刻特征
CN104345568A (zh) * 2013-08-07 2015-02-11 中芯国际集成电路制造(上海)有限公司 减小光刻胶图形线宽粗糙度的方法
CN104465333A (zh) * 2013-09-17 2015-03-25 中芯国际集成电路制造(上海)有限公司 光刻胶图形的形成方法、晶体管栅极的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103105744A (zh) * 2005-08-18 2013-05-15 朗姆研究公司 具有减小的线条边缘粗糙度的蚀刻特征
CN102270573A (zh) * 2010-06-04 2011-12-07 中芯国际集成电路制造(上海)有限公司 栅极制造方法
CN104345568A (zh) * 2013-08-07 2015-02-11 中芯国际集成电路制造(上海)有限公司 减小光刻胶图形线宽粗糙度的方法
CN104465333A (zh) * 2013-09-17 2015-03-25 中芯国际集成电路制造(上海)有限公司 光刻胶图形的形成方法、晶体管栅极的形成方法

Also Published As

Publication number Publication date
CN106158595A (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
CN106158595B (zh) 半导体器件的形成方法
US10438797B2 (en) Method of quasi atomic layer etching
JP5108489B2 (ja) プラズマ処理方法
KR101427505B1 (ko) 마스크 패턴의 형성 방법 및 반도체 장치의 제조 방법
KR102436638B1 (ko) Arc 층 에칭 동안의 거칠기 개선 및 선택비 향상을 위한 방법
TWI618145B (zh) 電漿蝕刻方法及電漿蝕刻裝置
KR20160044545A (ko) 하드마스크를 측면으로 트리밍하기 위한 방법
TW201705269A (zh) 藉由雙頻率電容耦合式電漿利用極紫外線光阻劑之溝槽與孔的圖案化
KR102386268B1 (ko) 원하는 치수들로 재료 층을 패터닝하기 위한 방법
TW201403752A (zh) 半導體結構的形成方法
TW201635371A (zh) 蝕刻方法（三）
CN109216164A (zh) 图形化的掩膜层及其形成方法
TW201705265A (zh) 蝕刻方法
JP2014107520A (ja) プラズマエッチング方法
JP2024026599A (ja) プラズマ処理装置
TWI713486B (zh) 蝕刻方法（二）
CN111627808B (zh) 半导体结构及其形成方法
CN107579001A (zh) 半导体器件的形成方法
TW201403753A (zh) 半導體結構的形成方法
CN109326519A (zh) 一种倾角硅槽刻蚀工艺
CN106960816B (zh) 双重图形化的方法
CN104681416B (zh) 半导体器件和栅极的形成方法
US20130078815A1 (en) Method for forming semiconductor structure with reduced line edge roughness
US20100055888A1 (en) Semiconductor device fabrication method
JP5063535B2 (ja) プラズマ処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant