TWI618145B - 電漿蝕刻方法及電漿蝕刻裝置 - Google Patents

電漿蝕刻方法及電漿蝕刻裝置 Download PDF

Info

Publication number
TWI618145B
TWI618145B TW103122141A TW103122141A TWI618145B TW I618145 B TWI618145 B TW I618145B TW 103122141 A TW103122141 A TW 103122141A TW 103122141 A TW103122141 A TW 103122141A TW I618145 B TWI618145 B TW I618145B
Authority
TW
Taiwan
Prior art keywords
flow rate
gas
film
cos
plasma
Prior art date
Application number
TW103122141A
Other languages
English (en)
Other versions
TW201515102A (zh
Inventor
石井孝幸
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201515102A publication Critical patent/TW201515102A/zh
Application granted granted Critical
Publication of TWI618145B publication Critical patent/TWI618145B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本發明旨在提供一種電漿蝕刻方法及電漿蝕刻裝置，可改善溝槽之形狀。 其中，電漿蝕刻方法，包含第1程序、第2程序、與第3程序。第1程序，對形成在遮罩膜上，具有既定之圖案之光阻膜，進行電漿處理。第2程序，沿經電漿處理之光阻膜之圖案，以電漿蝕刻遮罩膜，使形成於遮罩膜之下層之有機膜露出。第3程序，藉由含有O2、COS、及Cl2之混合氣體之電漿，蝕刻有機膜。

Description

電漿蝕刻方法及電漿蝕刻裝置
本發明，係關於電漿蝕刻方法及電漿蝕刻裝置。
已知以電漿進行蝕刻程序時，於被處理膜形成溝槽之際，會因過度切削溝槽之側壁，發生溝槽之中間之空間膨脹之弓形現象。因細微化之進展，此弓形現象之問題明顯化，難以依設計控制溝槽之寬。作為其對策，下述之專利文獻1中，揭示於蝕刻氣體添加COS（硫酸羰基）之技術。 【先前技術文獻】 【專利文獻】
【專利文獻1】日本特開2012－204668號公報
【發明所欲解決之課題】
又，蝕刻程序中於被處理膜形成溝槽時，溝槽之側壁若垂直，反應產物（沉積物）即會沉積於溝槽之底（直角部），對其後形成之元件之性能造成影響。藉由於溝槽之側壁形成呈既定之角度之傾斜（推拔形），易於去除反應產物（沉積物）。且有其後於溝槽之側壁沉積膜之程序中，易於形成膜等優點。然而，以往，難以抑制弓形現象之發生，同時形成既定之推拔形。
且上述專利文獻1之技術中，雖可抑制弓形現象之發生至某程度，但不到可於溝槽之側壁形成既定之推拔形之程度。 【解決課題之手段】
依本發明之一面向之電漿蝕刻方法，在基板上，依序形成不含Si（矽）之有機膜、遮罩膜、光阻膜，該光阻膜，具有既定之圖案，以該光阻膜為遮罩，蝕刻該遮罩膜，形成遮罩，以該光阻膜及遮罩膜為遮罩，藉由含有O2 （氧）、COS（硫化羰）、及Cl2 （氯）之混合氣體之電漿，蝕刻該不含Si之有機膜。 【發明之效果】
依本發明之各種面向及實施形態，可實現一種電漿蝕刻方法及電漿蝕刻裝置，可改善溝槽之形狀。
首先，參照圖式，同時說明關於本發明之實施形態。
圖1，係顯示依實施形態之蝕刻裝置之一例之縱剖面圖。依本實施形態之電漿蝕刻裝置，係電容耦合型平行平板電漿蝕刻裝置，包含例如表面經陽極氧化處理之鋁所構成之略圓筒狀之腔室（處理容器）10。此腔室10保安接地。
於腔室10之底部，隔著陶瓷等所構成之絕緣板12配置圓柱狀之基座支持台14，於此基座支持台14上設置例如鋁所構成之基座16。基座16構成下部電極，於其上載置作為被處理基板之半導體晶圓W。於此半導體晶圓W形成作為本發明之蝕刻對象之有機膜。
於基座16之上表面，設置以靜電力吸附固持半導體晶圓W之靜電吸盤18。此靜電吸盤18，呈以Al2O3等介電質之絕緣層包夾導電膜所構成之電極20之構造。電極20電性連接直流電源22。又，藉由因來自直流電源22之直流電壓產生之庫倫力等靜電力，靜電吸盤18吸附固持半導體晶圓W。
於靜電吸盤18（半導體晶圓W）之周圍，基座16之上表面，配置用來提升蝕刻之均一性，例如矽所構成之導電性之聚焦環（修正環）24。於基座16及基座支持台14之側面，設置例如石英所構成之圓筒狀之內壁構件26。
於基座支持台14之內部，例如在圓周上設置冷媒室28。自設於外部之未圖示之急冷器單元，經由配管30a、30b，對此冷媒室28循環供給既定溫度之冷媒，例如冷卻水，可以冷媒之溫度控制基座16上之半導體晶圓W之處理溫度。
且經由氣體供給線32，對靜電吸盤18之上表面與半導體晶圓W之背面之間供給來自未圖示之傳熱氣體供給機構之冷熱傳遞用氣體（冷卻氣體），例如氦氣。藉由此等構成，可控制半導體晶圓W為既定之溫度。
於作為下部電極之基座16之上方，與基座16對向而平行地設置上部電極34。又，於上部電極34及下部電極16間之空間產生電漿。
此上部電極34，隔著絕緣性遮蔽構件42，由腔室10之上部支持，包含構成與基座16之對向面且多數之氣體噴吐孔37。且上部電極34，包含導電性材料，例如鋁所構成之水冷構造之電極支持體38。於電極支持體38之內部，設置氣體擴散室40，自此氣體擴散室40起，連通氣體噴吐孔37之多數之氣體通流孔41朝下方延伸。
於電極支持體38形成將處理氣體導往氣體擴散室40之氣體導入口62，此氣體導入口62連接氣體供給管64，氣體供給管64連接供給處理所需之氣體之氣體供給源66。氣體供給管64，連接複數之氣體配管，於此等氣體配管設置流量控制器及開合閥（皆未經圖示）。又，處理所需之氣體，自氣體供給源66經由氣體供給管64抵達氣體擴散室40，經由氣體通流孔41及氣體噴吐孔37，呈噴淋狀對電漿產生空間噴吐。亦即，上部電極34用作為用來供給處理氣體之噴淋頭。
上部電極34，經由低通濾波器（LPF）51電性連接可變直流電源50。可變直流電源50中，其負極為上部電極34側而連接，對上部電極34施加負之電壓。來自可變直流電源50之供電，可由導通斷開開關52導通、斷開。低通濾波器（LPF）51補集來自後述之第1及第2高頻電源之高頻波，適當以LR濾波器或LC濾波器構成。
設置圓筒狀之接地導體10a，俾自腔室10之側壁朝較上部電極34之高度位置更上方延伸。
作為下部電極之基座16，隔著第1匹配器46，電性連接第1高頻電源48。第1高頻電源48，輸出27～100MHz之頻率，例如60MHz之高頻電力。第1匹配器46，使第1高頻電源48之內部（或輸出）阻抗匹配負載阻抗，於腔室10內產生電漿時使第1高頻電源48之輸出阻抗與負載阻抗表面上一致而作用。
且作為下部電極之基座16，亦隔著第2匹配器88電性連接第2高頻電源90。自此第2高頻電源90對作為下部電極之基座16供給高頻電力，藉此，對半導體晶圓W施加高頻偏壓，將離子導入半導體晶圓W。第2高頻電源90，輸出400kHz～20MHz之範圍內之頻率，例如13.56MHz之高頻電力。第2匹配器88用來使第2高頻電源90之內部（或輸出）阻抗匹配負載阻抗，於腔室10內產生電漿時使第2高頻電源90之內部阻抗與包含腔室10內之電漿之負載阻抗表面上一致而作用。
於腔室10之底部設置排氣口80，此排氣口80經由排氣管82連接排氣裝置84。排氣裝置84，具有渦輪分子泵等真空泵，可將腔室10內減壓至所希望之真空度。且於腔室10之側壁設置半導體晶圓W之送入送出口85，此送入送出口85可以閘閥86開合。且沿腔室10之內壁，以可任意裝卸之方式設置用來防止蝕刻副產物（沉積物）附著腔室10之沉積物屏蔽11。亦即，沉積物屏蔽11構成腔室壁。且沉積物屏蔽11，亦設於內壁構件26之外周。於腔室10之底部之腔室壁側之沉積物屏蔽11與內壁構件26側之沉積物屏蔽11之間，設置排氣板83。作為沉積物屏蔽11及排氣板83，可適當使用於鋁材被覆Y2O3等陶瓷者。
於沉積物屏蔽11之構成腔室內壁之部分之與半導體晶圓W高度大致相同之部分，設置以DC方式接地連接之導電性構件（GND方塊）91，藉此發揮異常放電防止效果。又，此導電性構件91，只要設於電漿產生區域，其位置不由圖1之位置限定，例如亦可設於基座16之周圍等，設於基座16側，且亦可呈環狀設於上部電極34之外側等，設於上部電極34附近。
電漿蝕刻裝置之各構成部，例如電源系或氣體供給系、驅動系，甚至第1高頻電源48、第2高頻電源90、匹配器46、88等，皆連接包含微處理器（電腦）之控制部（整體控制裝置）100而受到控制。且控制部100，連接操作員為管理電漿蝕刻裝置而進行指令之輸入操作等之鍵盤，或使電漿蝕刻裝置之運轉狀況可視化而顯示之顯示器等所構成之使用者介面101。
且控制部100，連接儲存有用來以控制部100實現於電漿蝕刻裝置實行之各種處理之控制程式，或用來對應處理條件於電漿蝕刻裝置之各構成部實行處理之程式，亦即處理配方之記憶部102。處理配方由記憶部102中之記憶媒體記憶。記憶媒體，可係硬碟或半導體記憶體，亦可係CDROM、DVD、快閃記憶體等可移動式者。且亦可自其他裝置，經由例如專用線路適當傳送配方。
又，因應所需，依來自使用者介面101之指示等自記憶部102叫出任意之處理配方，令控制部100實行，藉此，於電漿蝕刻裝置進行所希望之處理。
例如，控制部100控制電漿蝕刻裝置各部，俾實行後述之電漿蝕刻方法。舉其一例詳細說明。控制部100控制電漿蝕刻裝置各部，俾對形成在遮罩膜203上，具有既定之圖案之光阻膜204進行電漿處理。又，控制部100控制電漿蝕刻裝置各部，俾沿經電漿處理之光阻膜204之圖案以電漿蝕刻遮罩膜203，使形成於遮罩膜203之下層之有機膜202露出。又，控制部100控制電漿蝕刻裝置各部，俾以含有O2 、COS、及Cl2 之混合氣體構成之電漿蝕刻有機膜202。
圖2，係用來說明以依實施形態之蝕刻裝置蝕刻之半導體晶圓之構造之一例之示意圖。本實施形態中，作為一例使用如圖2所示之構造之半導體晶圓W。
在此使用之半導體晶圓，如圖2所示，呈在基板上依序形成下層膜201、有機膜202、遮罩膜（無機膜）203、BARC（有機膜）及光阻（PR）膜204後，於光阻膜204以光微影形成既定圖案之構造。
作為係依本實施形態之蝕刻對象膜之有機膜202，只要係通常用於此領域之有機膜，未含有矽者即無限制，可適當使用非晶碳（a－C）或SOC（旋轉塗布碳）、SOH（旋轉塗布硬質遮罩）等。有機膜202之厚度約為100～1000nm，例如為200nm。
作為遮罩膜203，例如可適當使用SiON膜（矽氧氮化膜），其厚度約為10～100nm，例如分別為12nm及20nm。光阻膜204，一般而言係ArF（氟化氬）光阻，其厚度約為20～200nm。
其次，使用圖3說明關於依本實施形態之電漿蝕刻之原理。圖3，係顯示處理氣體與溝槽之形狀之關係之一例之示意圖。圖3（a），係顯示藉由於處理氣體未含有COS亦未含有Cl2 之CF類處理氣體之電漿，以遮罩膜203為遮罩，蝕刻有機膜202時溝槽之形狀之一例之示意圖。如圖3（a）所示，形成於有機膜202之溝槽之形狀，發生呈相較於溝槽之開口或底之寬，溝槽之中央膨脹之形狀之弓形現象。因此，為使溝槽呈依設計值之寬，需考慮弓形現象造成之中央部分之膨脹，於蝕刻遮罩膜之BT程序，使於遮罩膜203開口之溝槽之寬狹窄，藉此，使有機膜202之溝槽之開口狹窄。
然而，為使遮罩膜203之溝槽之寬，保持高精度同時變得狹窄，需高度之細微化之技術。且即使可藉由使開口狹窄之溝槽以蝕刻形成於有機膜202，因相較於溝槽之內部開口狹窄，故有時於其後之程序，亦難以去除滯留於內部之沉積物，或在形成於有機膜202之溝槽之內壁形成均一之膜等。
在此，若可於溝槽之內壁形成傾斜（推拔形），俾溝槽之開口之寬較溝槽之底之寬寬廣，即易於在半導體之製造程序去除滯留於內部之沉積物，或於溝槽之內壁形成均一的膜等。惟為達成高密度化，溝槽之內壁之傾斜亦不可過度和緩。考慮此等者即知，推拔形之角度，宜為84°～89°。推拔形之角度，為84°～86°更佳。
且作為抑制弓形現象之發生之添加氣體，已知COS氣體。圖3（b），係顯示藉由於處理氣體添加COS氣體，或COS單一氣體之處理氣體之電漿，以遮罩膜203為遮罩，蝕刻有機膜202時溝槽之形狀之一例之示意圖。如圖3（b）所示，若於處理氣體添加COS氣體，即會因於電漿中產生之S（硫）成分之離子，S之沉積物附著於溝槽之內壁，同時進行蝕刻，故可抑制弓形現象之發生至某程度。然而，即使藉由使用COS氣體抑制弓形現象，亦不充分，且無法形成推拔形形狀。因此，依然需考慮弓形現象之抑制及推拔形形狀之設計。
圖3（c），係顯示藉由於處理氣體添加氯氣，或Cl2 單一氣體之處理氣體之電漿，以遮罩膜203為遮罩，蝕刻有機膜202時溝槽之形狀之一例之示意圖。如圖3（c）所示，與使用COS氣體時相同，若於處理氣體添加氯氣，即會因於電漿中產生之SiClx（氯化矽）成分之離子，SiClx之沉積物附著於溝槽之內壁，同時進行蝕刻，故可抑制弓形現象之發生至某程度。然而，即使藉由使用氯氣抑制弓形現象，亦不充分，且無法形成推拔形形狀。因此，依然需考慮弓形現象之抑制及推拔形形狀之設計。
在此，本實施形態之有機膜蝕刻程序中，藉由含有氧氣／氯氣／COS氣體之處理氣體之電漿，蝕刻有機膜202。圖3（d），係顯示藉由含有氧氣／氯氣／COS氣體之處理氣體之電漿，以遮罩膜203為遮罩，蝕刻有機膜202時溝槽之形狀之一例之示意圖。
發明人戮力研究，結果得知，若於處理氣體添加COS氣體及氯氣，如圖3（d）所示，即會因於電漿中產生之S成分之離子及SiClx成分之離子，S與SiClx之混合沉積物附著於溝槽之內壁，同時進行蝕刻，故可大幅抑制弓形現象之發生。藉此，可易於使溝槽之內壁為推拔形形狀，於其後之程序去除滯留於溝槽之內部之沉積物，或於溝槽之內壁形成均一的膜等。如此，依本發明申請案之蝕刻方法蝕刻有機膜，形成所希望之CD或推拔形形狀之溝槽後，以該有機膜202為遮罩，例如以電漿蝕刻SiON膜、TiN（金屬硬質遮罩）等下層膜201，藉此，可以高精度形成於下層膜201形成之溝槽之CD及形狀。且以下層膜為遮罩蝕刻形成於該下層膜之下層之膜，藉此，可形成良好之形狀之溝槽。且藉此，可提升半導體裝置之性能及良率。
＜電漿蝕刻方法之實施形態＞ 其次，說明關於依本實施形態之電漿蝕刻方法之各程序。圖4，係顯示依本實施形態之電漿蝕刻方法之順序之一例之流程圖。
依本實施形態之電漿蝕刻方法中，如圖4所示，首先，將作為被處理體之晶圓W送入腔室10內，載置在基座16上。又，控制部100，藉由排氣裝置84之真空泵，經由排氣口80使腔室10內排氣至既定之壓力，對腔室10內供給處理氣體，實行電漿處理（步驟S100）。
例如，控制部100，將含氫處理氣體自氣體供給源66對腔室10內供給，藉由氫含有氣體之電漿，對光阻膜之表面進行電漿處理，使光阻膜固化。電漿處理程序，亦稱為硬化程序，改善作為遮罩使用之光阻膜之SWR（Side Wall Roughness）或LER（Line Edge Roughness）等。
更詳細而言，控制部100，例如以以下之條件對光阻膜204實行電漿處理。 腔室10內之壓力：10mT 對上部電極34供給之高頻電力：200W 對上部電極34供給之電力之頻率：60MHz 對下部電極（基座16）供給之高頻電力：0W 供給氣體及流量比：H2 （氫）／N2 （氮）／CH4 （甲烷）＝180／60／10sccm 冷卻氣體之壓力：20／20Torr 上部電極34之溫度：90℃ 腔室10之內壁之溫度：60℃ 基座16之中央之溫度：15℃ 基座16之邊緣之溫度：5℃
其次，控制部100，使腔室10內排氣，對腔室10內供給處理氣體，實行遮罩膜203之蝕刻程序（步驟S101）。例如，控制部100，自氣體供給源66對腔室10內供給含有CF類氣體及CH類氣體之處理氣體，以經電漿處理之光阻膜204為遮罩，藉由CF類氣體及CH類含有氣體構成之電漿，蝕刻BARC（有機膜）及作為矽含有膜之遮罩膜203，使形成於遮罩膜203之下層，不含Si之有機膜202露出。遮罩膜203之蝕刻程序，亦稱為BT（Break Through）程序。此時，在遮罩膜203上，以既定之厚度殘留ArF等光阻膜204。
更詳細而言，控制部100，例如以以下之條件蝕刻遮罩膜203。 腔室10內之壓力：15mT 對上部電極34供給之高頻電力：500W 對上部電極34供給之電力之頻率：60MHz 對下部電極（基座16）供給之高頻電力：100W 對下部電極（基座16）供給之電力之頻率：13MHz 供給氣體及流量比：CF4 （四氟化碳）／CH4 ／O2 ＝250／20／8sccm 冷卻氣體之壓力：20／20Torr 上部電極34之溫度：90℃ 腔室10之內壁之溫度：60℃ 基座16之中央之溫度：15℃ 基座16之邊緣之溫度：5℃
其次，控制部100，使腔室10內排氣，對腔室10內供給處理氣體，實行不含Si之有機膜202之蝕刻程序（步驟S102）。例如，控制部100，自氣體供給源66對腔室10內供給含有COS及Cl2 之處理氣體，以殘膜之光阻膜204及遮罩膜203為遮罩，藉由COS氣體及氯氣含有氣體之電漿，蝕刻不含Si之有機膜202。
更詳細而言，控制部100，例如，以以下之條件，蝕刻不含Si之有機膜202。 腔室10內之壓力：10mT 對上部電極34供給之高頻電力：500W 對上部電極34供給之電力之頻率：60MHz 對下部電極（基座16）供給之高頻電力：200W 對下部電極（基座16）供給之電力之頻率：13.56MHz 供給氣體：O2 ／He（氦）／Cl2 ／COS 冷卻氣體之壓力：20／20Torr 上部電極34之溫度：90℃ 腔室10之內壁之溫度：60℃ 基座16之中央之溫度：15℃ 基座16之邊緣之溫度：5℃
又，不含Si之有機膜202之蝕刻程序中對腔室10內供給之處理氣體內，含有大量O2 及He，故難以產生電漿。因此，控制部100宜進行控制，俾將腔室10內之壓力暫時提高至20mT，再產生電漿，穩定產生電漿後，將腔室10內之壓力降低至作為處理壓力之10mT。
＜實施例1＞ 其次，進行使用圖2所示之膜構成之晶圓，變更COS氣體及氯氣之流量而進行蝕刻，調查流量比，與CD及推拔角度之關係之實驗。以下之實驗結果中，使用遮罩膜203／有機膜202／下層膜201＝28／170／40nm之晶圓。且製程條件，有以下之3種。 供給氣體：O2 ／He／Cl2 ／COS＝50／160／20／8sccm　・・・（1） 　　　　　　　　　　　　　 ＝50／160／13／6sccm　・・・（2） 　　　　　　　　　　　　　 ＝50／160／16／8sccm　・・・（3） 各氣體之較佳流量中，COS氣體為3～10sccm，氯氣為10～25sccm，氦氣為100～200sccm，氧氣為45～100sccm。其他步驟及條件，與前述之有機膜蝕刻之條件相同。
圖5（a）～（c），顯示藉由含有COS氣體及氯氣之處理氣體之電漿蝕刻時溝槽之剖面之實驗結果之一例。圖5（a），顯示使用上述（1）所示之流量比之處理氣體蝕刻時溝槽之剖面，圖5（b），顯示使用上述（2）所示之流量比之處理氣體蝕刻時溝槽之剖面，圖5（c），顯示使用上述（3）所示之流量比之處理氣體蝕刻時溝槽之剖面。
使用上述（1）所示之流量比之處理氣體蝕刻時，如圖5（a）所示，溝槽之開口之寬，較溝槽之底之寬寬廣，溝槽之側壁之傾斜亦包含於妥當之範圍內。圖5（a）之情形下，溝槽之開口之寬為271nm，溝槽之底之寬為239nm。又，上述（1）所示之流量比之處理氣體中，COS氣體之流量相對於氯氣之流量的比為0.4。
且使用上述（2）所示之流量比之處理氣體蝕刻時，亦如圖5（b）所示，溝槽之開口之寬，較溝槽之底之寬寬廣，於溝槽之側壁形成推拔形。圖5（b）之情形下，溝槽之開口之寬為264nm，溝槽之底之寬為257nm。又，上述（2）所示之流量比之處理氣體中，COS之流量相對於Cl2 之流量於的比為0.46。
且使用上述（3）所示之流量比之處理氣體蝕刻時，亦如圖5（c）所示，溝槽之開口之寬，較溝槽之底之寬寬廣，於溝槽之側壁形成推拔形。圖5（c）之情形下，溝槽之開口之寬為270nm，溝槽之底之寬為255nm。又，上述（3）所示之流量比之處理氣體中，COS之流量相對於Cl2 之流量的比為0.5。
在此，本說明書中，將例如圖6所示之角度θ定義為推拔角度。推拔角度θ，若溝槽之開口之寬為TopCD，溝槽之底之寬為BottomCD，溝槽之深度（有機膜202之厚度）為L，則可例如使用下述之計算式（4）計算。 θ＝tan-1 ｛L／（（TopCD－BottomCD）／2）｝　　・・・（4）
使用上述（1）～（3）所示之流量比之處理氣體蝕刻時各溝槽之形狀中，若自TopCD與BottomCD計算推拔角度，即為例如圖7所示。且若以推拔角度之計算結果製圖，即為例如圖8所示之曲線圖。圖7，顯示相對於COS氣體與氯氣之流量之比，推拔角度之計算結果之一例。圖8，係顯示相對於COS氣體與氯氣之流量之比，推拔角度之變化之一例之曲線圖。
如由圖7及圖8所得知，可觀察到隨著COS氣體之流量相對於氯氣之流量的比增大，推拔角度傾向增加。推拔角度，宜在84°～89°之範圍內。參照圖7及圖8之結果即知，COS氣體之流量相對於氯氣之流量的比若在0.4～0.5之範圍內，推拔角度，即會在抑制弓形現象，同時係所希望之推拔角度之84°～89°之範圍內。
且發明人，更不斷戮力研究，結果得知，COS氣體之流量相對於氯氣之流量的比若在0.35～0.5之範圍內，推拔角度，即會在抑制弓形現象，同時係所希望之推拔角度之84°～89°之範圍內。因此，處理氣體所含之COS氣體與氯氣之流量比中，COS氣體之流量相對於氯氣之流量的比，宜在0.35～0.5之範圍內。
且推拔角度之範圍，更宜在84°～86°之範圍內。在此，參照圖7及圖8之結果即知，COS氣體之流量相對於氯氣之流量的比若為0.4，推拔角度即會抑制弓形現象，同時係在所希望之推拔角度之84°～86°之範圍內。且發明人，更不斷戮力研究，結果得知，COS氣體之流量相對於氯氣之流量的比若在0.35～0.45之範圍內，推拔角度即會抑制弓形現象，同時包含於所希望之推拔角度之84°～86°之範圍。因此，處理氣體所含之COS氣體與氯氣之流量比中，COS氣體之流量相對於氯氣之流量的比在0.35～0.45之範圍內更佳。
＜實施例2＞ 其次，進行使用圖2所示之膜構成之晶圓，相對於COS氣體及氯氣，變更氧氣之流量而進行蝕刻，調查流量比，與CD及推拔角度之關係之實驗。以下之實驗中之製程條件，有以下之3種。 供給氣體：O2 ／He／Cl2 ／COS＝40／160／20／8sccm　・・・（5）　　　　　　　　　　　　　　　　　　　 　　　　　　　　　　　　　 ＝50／160／20／8sccm　・・・（6） 　　　　　　　　　　　　　 ＝70／160／20／8sccm　・・・（7） 各氣體之較佳流量中，COS氣體為3～10sccm，氯氣為10～25sccm，氦氣為100～200sccm，氧氣為45～100sccm。其他之步驟及條件，與實施例1中之有機膜蝕刻之條件相同。
圖9（a）～（c），顯示使用含有COS氣體、氯氣、及氧氣之處理氣體蝕刻時溝槽之剖面之實驗結果之一例。圖9（a），顯示使用上述（5）所示之流量比之處理氣體蝕刻時溝槽之剖面，圖9（b），顯示使用上述（6）所示之流量比之處理氣體蝕刻時溝槽之剖面，圖9（c），顯示使用上述（7）所示之流量比之處理氣體蝕刻時溝槽之剖面。
使用上述（5）所示之流量比之處理氣體蝕刻時，如圖9（a）所示，溝槽之開口之寬，較溝槽之底之寬過於寬廣，溝槽之側壁之傾斜亦過小。圖9（a）之情形下，溝槽之開口之寬為381nm，溝槽之底之寬為250nm。此時，溝槽之開口之寬（TopCD）相對於溝槽之底之寬（BottomCD）的比亦即CD比，為1.52。且上述（5）所示之流量比之處理氣體中，氧氣之流量相對於COS氣體之流量與氯氣之流量之合計的比，為1.43。
且使用上述（6）所示之流量比之處理氣體蝕刻時，如圖9（b）所示，溝槽之開口之寬，雖較溝槽之底之寬寬廣，但溝槽之側壁之傾斜包含於妥當之範圍內。圖9（b）之情形下，溝槽之開口之寬為271nm，溝槽之底之寬為239nm。此時，CD比，為1.13。且上述（6）所示之流量比之處理氣體中，氧氣之流量相對於COS氣體之流量與氯氣之流量之合計的比，為1.78。
且使用上述（7）所示之流量比之處理氣體蝕刻時，如圖9（c）所示，溝槽之開口之寬，雖較溝槽之底之寬寬廣，但溝槽之側壁之推拔形之角度陡峭。圖9（c）之情形下，溝槽之開口之寬為279nm，溝槽之底之寬為265nm。此時，CD比，為1.05。且上述（7）所示之流量比之處理氣體中，氧氣之流量相對於COS氣體之流量與氯氣之流量之合計的比，為2.5。
使用上述（5）～（7）所示之流量比之處理氣體蝕刻時各溝槽之形狀中，若自TopCD與BottomCD計算CD比及推拔角度，即例如圖10所示。且若以CD比及推拔角度之計算結果製圖，即例如圖11所示之曲線圖。圖10，顯示氧氣之流量相對於COS氣體之流量與氯氣之流量之合計的比，和CD比及推拔角度之計算結果之一例。圖11，係顯示氧氣之流量相對於COS氣體之流量與氯氣之流量之合計的比，和CD比及推拔角度之變化之一例之曲線圖。
參照圖10及圖11之實驗結果即知，若增加相對於COS氣體之流量與氯氣之流量之合計，氧氣之流量之比，CD比即傾向減少，另一方面，推拔角度傾向增加。
且參照圖10及圖11之實驗結果即知，氧氣之流量相對於COS氣體之流量與氯氣之流量之合計的比，宜在1.78～2.63之範圍內。此時可知，推拔角度係為所希望之推拔角度之範圍即84°～89°之範圍內之角度。
且發明人，更不斷戮力研究，結果得知，O2 之流量相對於Cl2 之流量與COS之流量之合計的比若在1.5～2.7之範圍內，推拔角度即會包含於所希望之推拔角度之84°～89°之範圍內。因此，處理氣體中，氧氣之流量相對於COS氣體之流量與氯氣之流量之合計的比，宜在1.5～2.7之範圍內。
且參照圖10及圖11之實驗結果即知，相對於COS氣體之流量與氯氣之流量之合計，氧氣之流量之比為1.78時，推拔角度，即會為作為更希望之推拔角度之範圍之84°～86°之範圍內之角度。
且發明人，更不斷戮力研究，結果得知，氧氣之流量相對於COS氣體之流量與氯氣之流量之合計的比若在1.7～1.9之範圍內，推拔角度，即會包含於更希望之推拔角度即84°～86°之範圍內。因此，處理氣體中，氧氣之流量相對於COS氣體之流量與氯氣之流量之合計的比，在1.7～1.9之範圍內更佳。因此，作為形成能抑制弓形現象且在所希望之推拔角度之範圍內的溝槽之氣體條件，氧氣之流量相對於COS氣體之流量與氯氣之流量之合計的比宜在1.5～2.7之範圍內，且COS氣體之流量相對於氯氣之流量的比宜在0.35～0.5之範圍內。
以上，雖已使用實施形態說明本發明，但本發明之技術範圍不由上述實施形態所記載之範圍限定。孰悉該技藝者當然可對上述實施形態施加各種變更或改良。且由專利申請範圍之記載可知，經施加如此之變更或改良之形態亦可包含於本發明之技術範圍。
10‧‧‧腔室
16‧‧‧基座
34‧‧‧上部電極
48‧‧‧第1高頻電源
50‧‧‧可變直流電源
66‧‧‧氣體供給源
90‧‧‧第2高頻電源
100‧‧‧控制部
102‧‧‧記憶部
201‧‧‧下層膜
202‧‧‧有機膜
203‧‧‧遮罩膜（無機膜）
W‧‧‧半導體晶圓
【圖1】係顯示依實施形態之蝕刻裝置之一例之縱剖面圖。 【圖2】係用來說明由依實施形態之蝕刻裝置蝕刻之半導體晶圓之構造之一例之示意圖。 【圖3】(a)~(d)係顯示處理氣體與溝槽之形狀之關係之一例之示意圖。 【圖4】係顯示依實施形態之蝕刻方法之順序之一例之流程圖。 【圖5】(a)~(c)係顯示使用含有COS氣體及氯氣之處理氣體蝕刻時之溝槽之剖面之實驗結果之一例圖。 【圖6】係用來說明推拔角度之定義之示意圖。 【圖7】係顯示相對於COS氣體與氯氣之流量之比，推拔角度之計算結果之一例圖。 【圖8】係顯示相對於COS氣體與氯氣之流量之比，推拔角度之變化之一例之曲線圖。 【圖9】(a)~(c)係顯示使用含有COS氣體、氯氣、及氧氣之處理氣體蝕刻時之溝槽之剖面之實驗結果之一例圖。 【圖10】係顯示氧氣之流量相對於COS氣體之流量與氯氣之流量之合計的比， 和CD比及推拔角度之計算結果之一例圖。 【圖11】係顯示氧氣之流量相對於COS氣體之流量與氯氣之流量之合計的比，和 CD比及推拔角度之變化之一例之曲線圖。
201‧‧‧下層膜
202‧‧‧有機膜
203‧‧‧遮罩膜(無機膜)

Claims (9)

  1. 一種電漿蝕刻方法，在基板上，依序形成不含Si(矽)之有機膜、遮罩膜、光阻膜，該光阻膜具有既定之圖案，以該光阻膜為遮罩蝕刻該遮罩膜而形成遮罩，以該光阻膜及遮罩膜為遮罩，藉由含有O2(氧)、COS(硫化羰)、及Cl2(氯)之混合氣體的電漿，蝕刻該不含Si之有機膜，該COS之流量相對於該Cl2之流量的比，在0.35~0.5之範圍內。
  2. 如申請專利範圍第1項之電漿蝕刻方法，其中COS之流量相對於該Cl2之流量的比，在0.35~0.45之範圍內。
  3. 如申請專利範圍第1或2項之電漿蝕刻方法，其中O2之流量相對於該COS之流量與Cl2之流量的合計之比，在1.5~2.7之範圍內。
  4. 如申請專利範圍第3項之電漿蝕刻方法，其中O2之流量相對於該COS之流量與Cl2之流量的合計之比，在1.7~1.9之範圍內。
  5. 一種電漿蝕刻方法，包含：第1程序，對形成在遮罩膜上且具有既定之圖案的光阻膜，進行電漿處理； 第2程序，沿著經電漿處理之該光阻膜之圖案，以電漿蝕刻該遮罩膜，使形成於該遮罩膜之下層之有機膜露出；及第3程序，藉由含有O2(氧)、COS(硫化羰)、及Cl2(氯)之混合氣體之電漿，蝕刻該有機膜；該COS之流量相對於該Cl2之流量的比，在0.35~0.5之範圍內。
  6. 如申請專利範圍第5項之電漿蝕刻方法，其中該第3程序中的COS之流量相對於Cl2之流量的比，在0.35~0.45之範圍內。
  7. 如申請專利範圍第5或6項之電漿蝕刻方法，其中該第3程序中的O2之流量相對於COS之流量與Cl2之流量之合計的比，在1.5~2.7之範圍內。
  8. 如申請專利範圍第7項之電漿蝕刻方法，其中該第3程序中的O2之流量相對於COS之流量與Cl2之流量的合計之比，在1.7~1.9之範圍內。
  9. 一種電漿蝕刻裝置，包含：處理腔室，用來對被處理體進行電漿蝕刻處理；減壓部，使該處理腔室內減壓；氣體供給部，對該處理腔室內供給處理氣體；及控制部，實行如申請專利範圍第1至8項中任一項之電漿蝕刻方法。
TW103122141A 2013-06-28 2014-06-26 電漿蝕刻方法及電漿蝕刻裝置 TWI618145B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013137118A JP6185305B2 (ja) 2013-06-28 2013-06-28 プラズマエッチング方法およびプラズマエッチング装置
JP2013-137118 2013-06-28

Publications (2)

Publication Number Publication Date
TW201515102A TW201515102A (zh) 2015-04-16
TWI618145B true TWI618145B (zh) 2018-03-11

Family

ID=50981431

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103122141A TWI618145B (zh) 2013-06-28 2014-06-26 電漿蝕刻方法及電漿蝕刻裝置

Country Status (6)

Country Link
US (1) US9324569B2 (zh)
EP (1) EP2819151B1 (zh)
JP (1) JP6185305B2 (zh)
KR (1) KR102245901B1 (zh)
CN (1) CN104253036B (zh)
TW (1) TWI618145B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6817692B2 (ja) * 2015-08-27 2021-01-20 東京エレクトロン株式会社 プラズマ処理方法
JP6748354B2 (ja) 2015-09-18 2020-09-02 セントラル硝子株式会社 ドライエッチング方法及びドライエッチング剤
KR102535484B1 (ko) * 2016-11-29 2023-05-22 램 리써치 코포레이션 유기 층 에칭시 수직 프로파일들을 생성하기 위한 방법
JP6833657B2 (ja) * 2017-11-07 2021-02-24 東京エレクトロン株式会社 基板をプラズマエッチングする方法
CN108550578B (zh) * 2018-03-26 2020-10-02 长江存储科技有限责任公司 三维存储器制造方法
JP7022651B2 (ja) 2018-05-28 2022-02-18 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
WO2019138654A1 (ja) * 2018-10-26 2019-07-18 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法
JP7195113B2 (ja) * 2018-11-07 2022-12-23 東京エレクトロン株式会社 処理方法及び基板処理装置
US11264249B2 (en) 2018-12-18 2022-03-01 Mattson Technology, Inc. Carbon containing hardmask removal process using sulfur containing process gas
US11476123B2 (en) 2019-09-13 2022-10-18 Tokyo Electron Limited Etching method, plasma processing apparatus, and substrate processing system
JP7493400B2 (ja) 2019-09-13 2024-05-31 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び基板処理システム
JP7336365B2 (ja) 2019-11-19 2023-08-31 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
US11443954B2 (en) 2019-12-10 2022-09-13 Tokyo Electron Limited Method and apparatus for controlling a shape of a pattern over a substrate
KR20220146239A (ko) 2021-04-23 2022-11-01 삼성전자주식회사 하드 마스크 구조체를 포함하는 반도체 소자
JP2023082809A (ja) * 2021-12-03 2023-06-15 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291208A (ja) * 1992-04-08 1993-11-05 Sony Corp ドライエッチング方法
JP2008198988A (ja) * 2007-01-16 2008-08-28 Hitachi High-Technologies Corp プラズマ処理方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0903777A4 (en) * 1997-01-21 2005-09-14 Matsushita Electric Ind Co Ltd CONFIGURATION FORMATION METHOD
JP2000077386A (ja) * 1998-08-27 2000-03-14 Seiko Epson Corp パターン形成方法
JP2001168084A (ja) * 1999-12-07 2001-06-22 Nec Corp 半導体装置の製造方法
KR20090069122A (ko) * 2007-12-24 2009-06-29 주식회사 하이닉스반도체 반도체 장치의 제조방법
US8133819B2 (en) * 2008-02-21 2012-03-13 Applied Materials, Inc. Plasma etching carbonaceous layers with sulfur-based etchants
JP2010041028A (ja) 2008-07-11 2010-02-18 Tokyo Electron Ltd 基板処理方法
KR20100031962A (ko) * 2008-09-17 2010-03-25 삼성전자주식회사 카본계막 식각 방법 및 이를 이용한 콘택홀 형성방법
JP5528244B2 (ja) * 2010-07-26 2014-06-25 東京エレクトロン株式会社 プラズマ処理方法および記憶媒体
JP5642001B2 (ja) * 2011-03-25 2014-12-17 東京エレクトロン株式会社 プラズマエッチング方法
FR3000603B1 (fr) * 2012-12-28 2016-11-25 Commissariat Energie Atomique Procede de gravure anisotrope

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291208A (ja) * 1992-04-08 1993-11-05 Sony Corp ドライエッチング方法
JP2008198988A (ja) * 2007-01-16 2008-08-28 Hitachi High-Technologies Corp プラズマ処理方法

Also Published As

Publication number Publication date
CN104253036A (zh) 2014-12-31
US9324569B2 (en) 2016-04-26
KR20150002525A (ko) 2015-01-07
EP2819151A1 (en) 2014-12-31
JP6185305B2 (ja) 2017-08-23
EP2819151B1 (en) 2020-08-05
US20150004795A1 (en) 2015-01-01
KR102245901B1 (ko) 2021-04-29
CN104253036B (zh) 2017-11-28
TW201515102A (zh) 2015-04-16
JP2015012178A (ja) 2015-01-19

Similar Documents

Publication Publication Date Title
TWI618145B (zh) 電漿蝕刻方法及電漿蝕刻裝置
US9177823B2 (en) Plasma etching method and plasma etching apparatus
US7977390B2 (en) Method for plasma etching performance enhancement
JP5102653B2 (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
TWI401741B (zh) Plasma etching method
US10290476B2 (en) Plasma processing method and plasma processing apparatus
TW201810429A (zh) 蝕刻處理方法
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US20220051904A1 (en) Etching method
KR101858324B1 (ko) 플라즈마 에칭 방법
TWI789449B (zh) 基板之電漿蝕刻方法
US11289339B2 (en) Plasma processing method and plasma processing apparatus
TWI722187B (zh) 蝕刻方法
TWI713486B (zh) 蝕刻方法（二）
TW202004902A (zh) 基板處理方法及基板處理裝置
KR20100004891A (ko) 플라즈마 에칭 방법, 제어 프로그램 및 컴퓨터 기억 매체
TW201707041A (zh) 蝕刻方法及蝕刻裝置
JP2020088174A (ja) エッチング方法及び基板処理装置
JP7195113B2 (ja) 処理方法及び基板処理装置
US20230343598A1 (en) Method For Improving Etch Rate And Critical Dimension Uniformity When Etching High Aspect Ratio Features Within A Hard Mask Layer
TWI822918B (zh) 電漿處理方法及電漿處理裝置