CN106098614A - 在多层绝缘薄膜上开接触孔的制作方法 - Google Patents
在多层绝缘薄膜上开接触孔的制作方法 Download PDFInfo
- Publication number
- CN106098614A CN106098614A CN201610670104.2A CN201610670104A CN106098614A CN 106098614 A CN106098614 A CN 106098614A CN 201610670104 A CN201610670104 A CN 201610670104A CN 106098614 A CN106098614 A CN 106098614A
- Authority
- CN
- China
- Prior art keywords
- insulation film
- contact hole
- film
- manufacture method
- photoresistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009413 insulation Methods 0.000 title claims abstract description 215
- 238000000034 method Methods 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 230000008569 process Effects 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 238000002161 passivation Methods 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 10
- 230000009471 action Effects 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 8
- 238000012545 processing Methods 0.000 abstract description 8
- 239000010408 film Substances 0.000 description 183
- 239000010409 thin film Substances 0.000 description 10
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000002207 thermal evaporation Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- -1 wire 10) Connect Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种在多层绝缘膜上开接触孔的制作方法，包括如下步骤：在导线上形成第一绝缘薄膜；通过蚀刻工艺在第一绝缘薄膜中形成第一接触孔，第一接触孔贯穿第一绝缘薄膜；在第一绝缘薄膜上形成第二绝缘薄膜，第二绝缘薄膜填入第一接触孔中；通过蚀刻工艺在第二绝缘薄膜中形成第二接触孔，第二接触孔贯穿第二绝缘薄膜；以及在第二绝缘薄膜上形成导电连接层，导电连接层填入第二接触孔中并与导线接触导通。该制作方法，可以有效地避免底切(undercut)问题，且制作工艺简单，易于实现。
Description
技术领域
本发明涉及显示技术领域，具体地涉及一种在多层绝缘薄膜上开接触孔的制作方法。
背景技术
随着显示技术的发展，液晶显示面板(Liquid Crystal Display，LCD)因其轻便、低辐射等优点使用越来越普遍。液晶显示面板包括对置的彩色滤光片基板(CF基板)和薄膜晶体管阵列基板(TFT阵列基板)以及夹置在两者之间的液晶层。
如图1所示，在TFT制造工艺中，往往要求蚀刻过后的图形或过孔断面有一定的坡度角，这样有利于下一层薄膜沉积时能够很好的覆盖。而目前TFT制造工艺中，在两层或多层非金属膜中制作接触孔时，通常采取一次蚀刻同时蚀刻两层或多层非金属膜层的制程。在图1中，在两层绝缘膜11、12中，通过一次干蚀刻工艺制作形成有接触孔(图未标)，该接触孔具有一定的坡度角，这样下一层薄膜13在沉积时能够很好的覆盖该接触孔。
如图2所示，当叠加在一起的不同非金属层蚀刻速率相差过大，典型的如下层绝缘膜11比上层绝缘膜12蚀刻速率快较多时，蚀刻过后会出现底切(undercut)现象，下一层薄膜13在沉积时无法很好的覆盖接触孔，严重的导致下一层薄膜13在爬坡位置断裂(如图中所示)。
现有解决底切(undercut)现象的方式为调整蚀刻制程参数，调整诸如气体配比、制程功率、环境压力等等，使对不同绝缘膜层的蚀刻速率尽量接近。但该方法需设计大量实验，费时费力，而且在薄膜间蚀刻率差异过于巨大的情况下，依靠调整蚀刻制程参数的方法无法很好的解决底切(undercut)现象。
发明内容
本发明的目的是提供一种在多层绝缘薄膜上开接触孔的制作方法，可以有效地避免底切(undercut)问题，且制作工艺简单，易于实现。
本发明第一实施例提供的解决其技术问题的技术方案如下：
一种在多层绝缘膜上开接触孔的制作方法，包括如下步骤：
在导线上形成第一绝缘薄膜，导线由导电材料制成；
通过蚀刻工艺在第一绝缘薄膜中形成第一接触孔，第一接触孔贯穿第一绝缘薄膜，以露出导线；
在第一绝缘薄膜上形成第二绝缘薄膜，第二绝缘薄膜填入第一接触孔中；
通过蚀刻工艺在第二绝缘薄膜中形成第二接触孔，第二接触孔贯穿第二绝缘薄膜，以露出导线，其中第二接触孔的尺寸小于第一接触孔，使得在对第二绝缘薄膜进行蚀刻形成第二接触孔的过程中不会蚀刻到第一绝缘薄膜；以及
在第二绝缘薄膜上形成导电连接层，导电连接层填入第二接触孔中并与导线接触导通。
本发明第二实施例提供的解决其技术问题的技术方案如下：
一种在多层绝缘膜上开接触孔的制作方法，包括如下步骤：
在导线上形成第一绝缘薄膜，导线由导电材料制成；
通过蚀刻工艺在第一绝缘薄膜上形成第一接触孔，第一接触孔贯穿第一绝缘薄膜，以露出导线；
在第一绝缘薄膜上形成由导电材料制成的蚀刻阻挡层，蚀刻阻挡层填入第一接触孔中并与导线接触导通；
在第一绝缘薄膜上形成第二绝缘薄膜，第二绝缘薄膜覆盖蚀刻阻挡层；
通过蚀刻工艺在第二绝缘薄膜中形成第二接触孔，第二接触孔贯穿第二绝缘薄膜，以露出蚀刻阻挡层，其中蚀刻阻挡层具有阻隔作用，使得在对第二绝缘薄膜进行蚀刻形成第二接触孔的过程中不会蚀刻到第一绝缘薄膜；以及
在第二绝缘薄膜上形成导电连接层，导电连接层填入第二接触孔中并与蚀刻阻挡层接触导通。
本发明较佳实施例中，导线为TFT阵列基板上的栅源漏极金属层中的栅极或源极或漏极。
本发明较佳实施例中，第一绝缘薄膜为TFT阵列基板上的栅极绝缘层，第二绝缘薄膜为TFT阵列基板上的钝化绝缘层。
本发明较佳实施例中，第一绝缘薄膜为TFT阵列基板上的第一钝化绝缘层，第二绝缘薄膜为TFT阵列基板上的第二钝化绝缘层。
本发明较佳实施例中，导电连接层为TFT阵列基板上的像素电极层。
本发明较佳实施例中，蚀刻阻挡层由金属或透明导电金属氧化物制成。
本发明较佳实施例中，第一接触孔的尺寸小于导线的宽度。
本发明较佳实施例中，在第一绝缘薄膜中形成第一接触孔的蚀刻工艺具体包括：在第一绝缘薄膜上涂覆光阻；对光阻进行曝光和显影，在将要制作第一接触孔的位置去除光阻，而其他位置保留光阻；在光阻的遮罩下对第一绝缘薄膜进行蚀刻以形成第一接触孔；去除第一绝缘薄膜上的光阻。
本发明较佳实施例中，在第二绝缘薄膜中形成第二接触孔的蚀刻工艺具体包括：在第二绝缘薄膜上涂覆光阻；对光阻进行曝光和显影，在将要制作第二接触孔的位置去除光阻，而其他位置保留光阻；在光阻的遮罩下对第二绝缘薄膜进行蚀刻以形成第二接触孔；去除第二绝缘薄膜上的光阻。
在本发明第一实施例中，通过蚀刻工艺先在第一绝缘薄膜中形成第一接触孔，然后在蚀刻第二绝缘薄膜形成第二接触孔的过程中，第二接触孔的尺寸小于第一接触孔，因此不会蚀刻到第一绝缘薄膜，避免了多层绝缘薄膜因蚀刻速率的不同而导致的底切(undercut)问题，提高产品品质及良率；同时不需要调整蚀刻制程参数，可以节省时间、人力、成本，制作工艺简单，易于实现。
在本发明第二实施例中，通过蚀刻工艺先在第一绝缘薄膜中形成第一接触孔，然后在第一绝缘薄膜上形成由导电材料制成的蚀刻阻挡层，蚀刻阻挡层填入第一接触孔中并与导线接触导通，再在第二绝缘薄膜中形成第二接触孔。由于蚀刻阻挡层的阻隔作用，在对第二绝缘薄膜进行蚀刻形成第二接触孔的过程中不会蚀刻到第一绝缘薄膜，避免了多层绝缘薄膜因蚀刻速率的不同而导致的底切(undercut)问题，提高产品品质及良率；同时不需要调整蚀刻制程参数，可以节省时间、人力、成本，制作工艺简单，易于实现。
附图说明
图1为在多层绝缘薄膜上开接触孔达到预定效果的示意图。
图2为在多层绝缘薄膜上开接触孔出现底切现象的示意图。
图3为本发明第一实施例中在多层绝缘薄膜上开接触孔的制作方法的制作步骤流程图。
图4A至图4E为图3中在多层绝缘薄膜上开接触孔的制作方法的制作步骤示意图。
图5为本发明第二实施例中在多层绝缘薄膜上开接触孔的制作方法的制作步骤流程图。
图6A至图6F为图5中在多层绝缘薄膜上开接触孔的制作方法的制作步骤示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术方式及功效，以下结合附图及较佳实施例，对本发明的具体实施方式、结构、特征及其功效，详细说明如后。
【第一实施例】
本实施例提出一种在多层绝缘薄膜上开接触孔的制作方法。
图3为本发明第一实施例中在多层绝缘薄膜上开接触孔的制作方法的制作步骤流程图，该制作方法包括如下步骤：
S11：在导线10上形成第一绝缘薄膜21，导线10由导电材料制成；
S12：通过蚀刻工艺在第一绝缘薄膜21中形成第一接触孔TH11，第一接触孔TH11贯穿第一绝缘薄膜21，以露出导线10；
S13：在第一绝缘薄膜21上形成第二绝缘薄膜22，第二绝缘薄膜22填入第一接触孔TH11中；
S14：通过蚀刻工艺在第二绝缘薄膜22中形成第二接触孔TH12，第二接触孔TH12贯穿第二绝缘薄膜22，以露出导线10，其中第二接触孔TH12的尺寸小于第一接触孔TH11，使得在对第二绝缘薄膜22进行蚀刻形成第二接触孔TH12的过程中不会蚀刻到第一绝缘薄膜21；
S15：在第二绝缘薄膜22上形成导电连接层23，导电连接层23填入第二接触孔TH12中并与导线10接触导通。
图4A至图4E为本实施例中在多层绝缘薄膜上开接触孔的制作方法的制作步骤示意图，以下结合图4A至图4E，对本实施例中在多层绝缘薄膜上开接触孔的制作方法进行详细说明如下。
如图4A所示，在导线10上形成第一绝缘薄膜21，导线10由导电材料制成。针对液晶面板而言，TFT阵列基板通常包括衬底基板和制作形成在该衬底基板上的各膜层结构如栅极金属层、栅极绝缘层、半导体层、源漏极金属层、第一钝化绝缘层、第二钝化绝缘层、公共电极、像素电极层等。本实施例中，导线10具体可以是金属导线如TFT阵列基板上的栅源漏极金属层中的栅极或源极或漏极；第一绝缘薄膜21具体可以是TFT阵列基板上的一个绝缘层如第一钝化绝缘层，第一绝缘薄膜21例如为由氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy)等绝缘材料制作形成。
如图4B所示，通过蚀刻工艺在第一绝缘薄膜21中形成第一接触孔TH11，第一接触孔TH11贯穿第一绝缘薄膜21，以露出导线10。在蚀刻第一绝缘薄膜21形成第一接触孔TH11的过程中，由于只蚀刻第一绝缘薄膜21这单一膜层，蚀刻速率均匀，因此可在第一绝缘薄膜21中形成具有正向锥面角的第一接触孔TH11，在第一次开接触孔后，膜层剖面具有如图4B的结构。优选地，第一接触孔TH11的尺寸小于导线10的宽度，保证第一接触孔TH11全部位于导线10上方。
具体地，在第一绝缘薄膜21中形成第一接触孔TH11的蚀刻工艺具体包括：
在第一绝缘薄膜21上涂覆光阻(图未示)；
对该光阻进行曝光和显影，在将要制作第一接触孔TH11的位置去除该光阻，而其他位置保留该光阻；
在该光阻的遮罩下对第一绝缘薄膜21进行蚀刻以形成第一接触孔TH11；
去除第一绝缘薄膜21上的该光阻。
如图4C所示，在第一绝缘薄膜21上形成第二绝缘薄膜22，第二绝缘薄膜22填入第一接触孔TH11中。第二绝缘薄膜22具体可以是TFT阵列基板上的一个绝缘层如第二钝化绝缘层，第二绝缘薄膜22例如为由氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy)等绝缘材料制作形成。
如图4D所示，通过蚀刻工艺在第二绝缘薄膜22中形成第二接触孔TH12，第二接触孔TH12贯穿第二绝缘薄膜22，以露出导线10，其中第二接触孔TH12的尺寸小于第一接触孔TH11，使得在对第二绝缘薄膜22进行蚀刻形成第二接触孔TH12的过程中不会蚀刻到第一绝缘薄膜21。在蚀刻第二绝缘薄膜22形成第二接触孔TH12的过程中，第二接触孔TH12的尺寸小于第一接触孔TH11，因此不会蚀刻到第一绝缘薄膜21，由于只蚀刻第二绝缘薄膜22这单一膜层，蚀刻速率均匀，因此可在第二绝缘薄膜22中形成具有正向锥面角的第二接触孔TH12，在第二次开接触孔后，膜层剖面具有如图4D的结构。在第二绝缘薄膜22中形成第二接触孔TH12的蚀刻工艺与在第一绝缘薄膜21中形成第一接触孔TH11的蚀刻工艺相同。
如图4E所示，在第二绝缘薄膜22上形成导电连接层23，导电连接层23填入第二接触孔TH12中并与导线10接触导通。本实施例中，导电连接层23为由导电材料制成的导电膜层，导电连接层23可以是金属或透明导电金属氧化物如ITO(氧化铟锡)。导电连接层23具体可以是TFT阵列基板上的像素电极层。通过将导电连接层23填入第二接触孔TH12中，实现上方的导电膜层(即导电连接层23)与下方的金属或透明导电金属氧化物(即导线10)的导电连接，如图4E。导电连接层23的制作可以是通过磁控溅射(sputter)或热蒸发等方法在第二绝缘薄膜22上沉积形成一层导电膜层，然后再对该导电膜层进行蚀刻图案化以在第二绝缘薄膜22上形成导电连接层23，同时导电连接层23填入第二接触孔TH12中与第一绝缘薄膜21下方的导线10接触，以实现导电连接层23与导线10的导电连接。
本实施例提供的在多层绝缘薄膜上开接触孔的制作方法，通过蚀刻工艺先在第一绝缘薄膜21中形成第一接触孔TH11，然后在蚀刻第二绝缘薄膜22形成第二接触孔TH12的过程中，第二接触孔TH12的尺寸小于第一接触孔TH11，因此不会蚀刻到第一绝缘薄膜21，避免了多层绝缘薄膜因蚀刻速率的不同而导致的底切(undercut)问题，提高产品品质及良率；同时不需要调整蚀刻制程参数，可以节省时间、人力、成本，制作工艺简单，易于实现。
【第二实施例】
本实施例提出一种在多层绝缘薄膜上开接触孔的制作方法。
图5为本实施例中在多层绝缘薄膜上开接触孔的制作方法的制作步骤流程图，该制作方法包括如下步骤：
S21：在导线10上形成第一绝缘薄膜21，导线10由导电材料制成；
S22：通过蚀刻工艺在第一绝缘薄膜21中形成第一接触孔TH21，第一接触孔TH21贯穿第一绝缘薄膜21，以露出导线10；
S23：在第一绝缘薄膜21上形成由导电材料制成的蚀刻阻挡层30，蚀刻阻挡层30填入第一接触孔TH21中并与导线10接触导通；
S24：在第一绝缘薄膜21上形成第二绝缘薄膜22，第二绝缘薄膜22覆盖蚀刻阻挡层30；
S25：通过蚀刻工艺在第二绝缘薄膜22中形成第二接触孔TH22，第二接触孔TH22贯穿第二绝缘薄膜22，以露出蚀刻阻挡层30，其中由于蚀刻阻挡层30的阻隔作用，使得在对第二绝缘薄膜22进行蚀刻形成第二接触孔TH22的过程中不会蚀刻到第一绝缘薄膜21；
S26：在第二绝缘薄膜22上形成导电连接层23，导电连接层23填入第二接触孔TH22中并与蚀刻阻挡层30接触导通。
图6A至图6F为本实施例中在多层绝缘薄膜上开接触孔的制作方法的制作步骤示意图，以下结合图6A至图6F，对本实施例中在多层绝缘薄膜上开接触孔的制作方法进行详细说明如下。
如图6A所示，在导线10上形成第一绝缘薄膜21，导线10由导电材料制成。本实施例中，导线10由金属或者透明导电金属氧化物如ITO(氧化铟锡)制成。以液晶面板为例，导线10具体可以是金属导线如TFT阵列基板上的栅源漏极金属层中的栅极或源极或漏极，第一绝缘薄膜21具体可以是TFT阵列基板上的一个绝缘层如第一钝化绝缘层，第一绝缘薄膜21例如为由氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy)等绝缘材料制作形成。
如图6B所示，通过蚀刻工艺在第一绝缘薄膜21中形成第一接触孔TH21，第一接触孔TH21贯穿第一绝缘薄膜21，以露出导线10。在蚀刻第一绝缘薄膜21形成第一接触孔TH11的过程中，由于只蚀刻第一绝缘薄膜21这单一膜层，蚀刻速率均匀，因此可在第一绝缘薄膜21中形成具有正向锥面角的第一接触孔TH21，在第一次开接触孔后，膜层剖面具有如图6B的结构。优选地，第一接触孔TH21的尺寸小于导线10的宽度，保证第一接触孔TH21全部位于导线10上方。
如图6C所示，在第一绝缘薄膜21上形成由导电材料制成的蚀刻阻挡层30，蚀刻阻挡层30填入第一接触孔TH21中并与导线10接触导通。蚀刻阻挡层30由金属或透明导电金属氧化物如ITO(氧化铟锡)制成；例如，蚀刻阻挡层30可以是铝，厚度为蚀刻阻挡层30也可以是ITO，厚度为蚀刻阻挡层30的制作可以是通过磁控溅射(sputter)或热蒸发等方法在第一绝缘薄膜21上沉积形成一层导电膜层，然后再对该导电膜层进行蚀刻图案化以在第一绝缘薄膜21上形成蚀刻阻挡层30，同时蚀刻阻挡层30填入第一接触孔TH21中与第一绝缘薄膜21下方的导线10接触导通。
如图6D所示，在第一绝缘薄膜21上形成第二绝缘薄膜22，第二绝缘薄膜22覆盖蚀刻阻挡层30。第二绝缘薄膜22具体可以是TFT阵列基板上的一个绝缘层如第二钝化绝缘层。第二绝缘薄膜22例如为由氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy)等绝缘材料制作成的绝缘层。
如图6E所示，通过蚀刻工艺在第二绝缘薄膜22中形成第二接触孔TH22，第二接触孔TH22贯穿第二绝缘薄膜22，以露出蚀刻阻挡层30，其中由于蚀刻阻挡层30的阻隔作用，使得在对第二绝缘薄膜22进行蚀刻形成第二接触孔TH22的过程中不会蚀刻到第一绝缘薄膜21。在蚀刻第二绝缘薄膜22形成第二接触孔TH22的过程中，蚀刻阻挡层30在第一绝缘薄膜21与第二绝缘薄膜22之间起到阻隔作用，因此不会蚀刻到第一绝缘薄膜21，由于只蚀刻第二绝缘薄膜22这单一膜层，蚀刻速率均匀，因此可在第二绝缘薄膜22中形成具有正向锥面角的第二接触孔TH22，在第二次开接触孔后，膜层剖面具有如图6E的结构。
本实施例中，在蚀刻第二绝缘薄膜22形成第二接触孔TH22的过程中，蚀刻阻挡层30起到保护第一绝缘薄膜21的作用，由于不用担心会蚀刻到第一绝缘薄膜21，本实施例相较于第一实施例，第二接触孔TH22的孔径可以更大，蚀刻工艺也更为简单。
如图6F所示，在第二绝缘薄膜22上形成导电连接层23，导电连接层23填入第二接触孔TH22中并与蚀刻阻挡层30接触导通。本实施例中，导电连接层23为由导电材料制成的导电膜层，导电连接层23可以是金属或透明导电金属氧化物如ITO(氧化铟锡)。导电连接层23具体可以是TFT阵列基板上的像素电极层。通过将导电连接层23填入第二接触孔TH22中，使上方的导电膜层(即导电连接层23)与下方的金属或透明导电氧化物(即导线10)通过蚀刻阻挡层30实现导电连接，如图6F。导电连接层23的制作可以是通过磁控溅射(sputter)或热蒸发等方法在第二绝缘薄膜22上沉积形成一层导电膜层，然后再对该导电膜层进行蚀刻图案化以在第二绝缘薄膜22上形成导电连接层23，同时导电连接层23填入第二接触孔TH22中与蚀刻阻挡层30接触导通。
本实施例提供的在多层绝缘薄膜上开接触孔的制作方法，通过蚀刻工艺先在第一绝缘薄膜21中形成第一接触孔TH21，然后在第一绝缘薄膜21上形成由导电材料制成的蚀刻阻挡层30，蚀刻阻挡层30填入第一接触孔TH21中并与导线10接触导通，再在第二绝缘薄膜22中形成第二接触孔TH22，以及形成导电连接层23，导电连接层23填入第二接触孔TH22中并与蚀刻阻挡层30接触导通。由于蚀刻阻挡层30的阻隔作用，使得在对第二绝缘薄膜22进行蚀刻形成第二接触孔TH22的过程中不会蚀刻到第一绝缘薄膜21，避免了多层绝缘薄膜因蚀刻速率的不同而导致的底切(undercut)问题，提高产品品质及良率；同时不需要调整蚀刻制程参数，可以节省时间、人力、成本，制作工艺简单，易于实现。
在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，除了包含所列的那些要素，而且还可包含没有明确列出的其他要素。
在本文中，所涉及的前、后、上、下等方位词是以附图中零部件位于图中以及零部件相互之间的位置来定义的，只是为了表达技术方案的清楚及方便。应当理解，所述方位词的使用不应限制本申请请求保护的范围。
在不冲突的情况下，本文中上述实施例及实施例中的特征可以相互结合。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种在多层绝缘膜上开接触孔的制作方法，其特征在于，包括如下步骤：
在导线(10)上形成第一绝缘薄膜(21)，所述导线(10)由导电材料制成；
通过蚀刻工艺在所述第一绝缘薄膜(21)中形成第一接触孔(TH11)，所述第一接触孔(TH11)贯穿所述第一绝缘薄膜(21)，以露出所述导线(10)；
在所述第一绝缘薄膜(21)上形成第二绝缘薄膜(22)，所述第二绝缘薄膜(22)填入所述第一接触孔(TH11)中；
通过蚀刻工艺在所述第二绝缘薄膜(22)中形成第二接触孔(TH12)，所述第二接触孔(TH12)贯穿所述第二绝缘薄膜(22)，以露出所述导线(10)，其中所述第二接触孔(TH12)的尺寸小于所述第一接触孔(TH11)，使得在对所述第二绝缘薄膜(22)进行蚀刻形成所述第二接触孔(TH12)的过程中不会蚀刻到所述第一绝缘薄膜(21)；以及
在所述第二绝缘薄膜(22)上形成导电连接层(23)，所述导电连接层(23)填入所述第二接触孔(TH12)中并与所述导线(10)接触导通。
2.一种在多层绝缘膜上开接触孔的制作方法，其特征在于，包括如下步骤：
在导线(10)上形成第一绝缘薄膜(21)，所述导线(10)由导电材料制成；
通过蚀刻工艺在所述第一绝缘薄膜(21)上形成第一接触孔(TH21)，所述第一接触孔(TH21)贯穿所述第一绝缘薄膜(21)，以露出所述导线(10)；
在所述第一绝缘薄膜(21)上形成由导电材料制成的蚀刻阻挡层(30)，所述蚀刻阻挡层(30)填入所述第一接触孔(TH21)中并与所述导线(10)接触导通；
在所述第一绝缘薄膜(21)上形成第二绝缘薄膜(22)，所述第二绝缘薄膜(22)覆盖所述蚀刻阻挡层(30)；
通过蚀刻工艺在所述第二绝缘薄膜(22)中形成第二接触孔(TH22)，所述第二接触孔(TH22)贯穿所述第二绝缘薄膜(22)，以露出所述蚀刻阻挡层(30)，其中所述蚀刻阻挡层(30)具有阻隔作用，使得在对所述第二绝缘薄膜(22)进行蚀刻形成所述第二接触孔(TH22)的过程中不会蚀刻到所述第一绝缘薄膜(21)；以及
在所述第二绝缘薄膜(22)上形成导电连接层(23)，所述导电连接层(23)填入所述第二接触孔(TH22)中并与所述蚀刻阻挡层(30)接触导通。
3.如权利要求1或2所述的在多层绝缘膜上开接触孔的制作方法，其特征在于，所述导线(10)为TFT阵列基板上的栅源漏极金属层中的栅极或源极或漏极。
4.如权利要求1或2所述的在多层绝缘膜上开接触孔的制作方法，其特征在于，所述第一绝缘薄膜(21)为TFT阵列基板上的栅极绝缘层，所述第二绝缘薄膜(22)为TFT阵列基板上的钝化绝缘层。
5.如权利要求1或2所述的在多层绝缘膜上开接触孔的制作方法，其特征在于，所述第一绝缘薄膜(21)为TFT阵列基板上的第一钝化绝缘层，所述第二绝缘薄膜(22)为TFT阵列基板上的第二钝化绝缘层。
6.如权利要求1或2所述的在多层绝缘膜上开接触孔的制作方法，其特征在于，所述导电连接层(23)为TFT阵列基板上的像素电极层。
7.如权利要求2所述的在多层绝缘膜上开接触孔的制作方法，其特征在于，所述蚀刻阻挡层(30)由金属或透明导电金属氧化物制成。
8.如权利要求1或2所述的在多层绝缘膜上开接触孔的制作方法，其特征在于，所述第一接触孔(TH11/TH21)的尺寸小于所述导线(10)的宽度。
9.如权利要求1或2所述的在多层绝缘膜上开接触孔的制作方法，其特征在于，在所述第一绝缘薄膜(21)中形成所述第一接触孔(TH11/TH21)的蚀刻工艺具体包括：
在所述第一绝缘薄膜(21)上涂覆光阻；
对所述光阻进行曝光和显影，在将要制作所述第一接触孔(TH11/TH21)的位置去除所述光阻，而其他位置保留所述光阻；
在所述光阻的遮罩下对所述第一绝缘薄膜(21)进行蚀刻以形成所述第一接触孔(TH11/TH21)；
去除所述第一绝缘薄膜(21)上的所述光阻。
10.如权利要求1或2所述的在多层绝缘膜上开接触孔的制作方法，其特征在于，在所述第二绝缘薄膜(22)中形成所述第二接触孔(TH12/TH22)的蚀刻工艺具体包括：
在所述第二绝缘薄膜(22)上涂覆光阻；
对所述光阻进行曝光和显影，在将要制作所述第二接触孔(TH12/TH22)的位置去除所述光阻，而其他位置保留所述光阻；
在所述光阻的遮罩下对所述第二绝缘薄膜(22)进行蚀刻以形成所述第二接触孔(TH12/TH22)；
去除所述第二绝缘薄膜(22)上的所述光阻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610670104.2A CN106098614A (zh) | 2016-08-16 | 2016-08-16 | 在多层绝缘薄膜上开接触孔的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610670104.2A CN106098614A (zh) | 2016-08-16 | 2016-08-16 | 在多层绝缘薄膜上开接触孔的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106098614A true CN106098614A (zh) | 2016-11-09 |
Family
ID=58069237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610670104.2A Pending CN106098614A (zh) | 2016-08-16 | 2016-08-16 | 在多层绝缘薄膜上开接触孔的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106098614A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107068612A (zh) * | 2017-05-12 | 2017-08-18 | 京东方科技集团股份有限公司 | 一种过孔的制作方法及显示基板的制作方法、显示基板 |
| CN108305879A (zh) * | 2018-01-31 | 2018-07-20 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板及制作方法和显示装置 |
| CN109119762A (zh) * | 2017-06-22 | 2019-01-01 | 群创光电股份有限公司 | 可调制微波装置 |
| CN112259554A (zh) * | 2020-10-12 | 2021-01-22 | 昆山龙腾光电股份有限公司 | 薄膜晶体管阵列基板及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102222644A (zh) * | 2011-06-01 | 2011-10-19 | 友达光电股份有限公司 | 一种有源矩阵有机发光二极管器件的制造方法 |
| CN105590896A (zh) * | 2016-03-01 | 2016-05-18 | 深圳市华星光电技术有限公司 | 阵列基板的制作方法及制得的阵列基板 |
| CN105742292A (zh) * | 2016-03-01 | 2016-07-06 | 深圳市华星光电技术有限公司 | 阵列基板的制作方法及制得的阵列基板 |
-
2016
- 2016-08-16 CN CN201610670104.2A patent/CN106098614A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102222644A (zh) * | 2011-06-01 | 2011-10-19 | 友达光电股份有限公司 | 一种有源矩阵有机发光二极管器件的制造方法 |
| CN105590896A (zh) * | 2016-03-01 | 2016-05-18 | 深圳市华星光电技术有限公司 | 阵列基板的制作方法及制得的阵列基板 |
| CN105742292A (zh) * | 2016-03-01 | 2016-07-06 | 深圳市华星光电技术有限公司 | 阵列基板的制作方法及制得的阵列基板 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107068612A (zh) * | 2017-05-12 | 2017-08-18 | 京东方科技集团股份有限公司 | 一种过孔的制作方法及显示基板的制作方法、显示基板 |
| WO2018205753A1 (zh) * | 2017-05-12 | 2018-11-15 | 京东方科技集团股份有限公司 | 过孔的制作方法、显示基板及其制作方法 |
| US10872807B2 (en) | 2017-05-12 | 2020-12-22 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Manufacturing method of via hole, display substrate, and manufacturing method thereof |
| CN109119762A (zh) * | 2017-06-22 | 2019-01-01 | 群创光电股份有限公司 | 可调制微波装置 |
| CN109119762B (zh) * | 2017-06-22 | 2021-10-22 | 群创光电股份有限公司 | 可调制微波装置 |
| CN108305879A (zh) * | 2018-01-31 | 2018-07-20 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板及制作方法和显示装置 |
| CN112259554A (zh) * | 2020-10-12 | 2021-01-22 | 昆山龙腾光电股份有限公司 | 薄膜晶体管阵列基板及其制作方法 |
| CN112259554B (zh) * | 2020-10-12 | 2024-04-30 | 昆山龙腾光电股份有限公司 | 薄膜晶体管阵列基板及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11923382B2 (en) | Method of fabricating array substrate, array substrate and display device | |
| CN106098614A (zh) | 在多层绝缘薄膜上开接触孔的制作方法 | |
| CN103477441B (zh) | 薄膜晶体管、显示面板和薄膜晶体管的制造方法 | |
| CN103943628B (zh) | Tft阵列基板、制造方法及其显示面板 | |
| CN102315165B (zh) | 边缘电场型液晶显示器阵列基板及其制造方法 | |
| US6159779A (en) | Multi-layer gate for TFT and method of fabrication | |
| CN103296033A (zh) | 一种阵列基板及其制作方法 | |
| CN104218094B (zh) | 一种薄膜晶体管、显示基板及显示装置 | |
| CN105070727B (zh) | 一种薄膜晶体管阵列基板、其制作方法及显示装置 | |
| US10971392B2 (en) | Amorphous metal thin film nonlinear resistor | |
| CN107132710A (zh) | 一种阵列基板及其制备方法、显示面板 | |
| CN102842601B (zh) | 一种阵列基板及其制作方法 | |
| WO2015027588A1 (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| CN106129066A (zh) | 一种阵列基板、显示面板及阵列基板制备方法 | |
| CN102593182A (zh) | 薄膜晶体管结构及其制造方法 | |
| CN109346482A (zh) | 薄膜晶体管阵列基板及其制造方法、显示面板 | |
| US20210367052A1 (en) | Array substrate, manufacturing method thereof, and display panel | |
| KR102232258B1 (ko) | 표시 기판 및 그의 제조방법 | |
| CN109979882A (zh) | 一种内嵌式触控面板阵列基板及其制造方法 | |
| CN103941448B (zh) | 一种薄膜晶体管阵列基板及其制备方法、液晶显示器 | |
| CN105845623A (zh) | Tft阵列基板上多次开接触孔的制作方法 | |
| CN103901691B (zh) | 液晶显示面板及制造方法 | |
| CN108039352A (zh) | 阵列基板及其制造方法 | |
| CN104298020A (zh) | 应用于ads显示装置中的阵列基板 | |
| CN105390509B (zh) | 一种阵列基板的制作方法、阵列基板及液晶面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou Applicant after: InfoVision Optoelectronics(Kunshan)Co.,Ltd. Address before: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou Applicant before: INFOVISION OPTOELECTRONICS (KUNSHAN) Co.,Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161109 |