CN106057666B - 蚀刻方法 - Google Patents

蚀刻方法 Download PDF

Info

Publication number
CN106057666B
CN106057666B CN201610208193.9A CN201610208193A CN106057666B CN 106057666 B CN106057666 B CN 106057666B CN 201610208193 A CN201610208193 A CN 201610208193A CN 106057666 B CN106057666 B CN 106057666B
Authority
CN
China
Prior art keywords
gas
region
plasma
processing gas
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610208193.9A
Other languages
English (en)
Other versions
CN106057666A (zh
Inventor
长友优
石田竜宇
田村大辅
小岩幸介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN106057666A publication Critical patent/CN106057666A/zh
Application granted granted Critical
Publication of CN106057666B publication Critical patent/CN106057666B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种蚀刻方法，其是对第1区域及第2区域同时进行蚀刻的方法，第1区域具有通过交替层叠氧化硅膜及氮化硅膜而构成的多层膜，第2区域包括膜厚比第1区域的氧化硅膜的膜厚厚的氧化硅膜。在一实施方式的方法中，在等离子体处理装置的处理容器内生成包括氟碳气体、氢氟烃气体及氧气的第1处理气体的等离子体。接着，在处理容器内生成包括氟碳气体、氢氟烃气体、氧气及含卤素气体的第2处理气体的等离子体。接着，在处理容器内生成包括氧气的第3处理气体的等离子体。

Description

蚀刻方法
技术领域
本发明涉及蚀刻方法，尤其涉及对具有通过交替层叠氧化硅膜及氮化硅膜而构成的多层膜的第1区域和包括膜厚比该第1区域的氧化硅膜的膜厚厚的氧化硅膜的第2区域同时进行蚀刻的方法。
背景技术
作为半导体装置的一种，公知有具有三维构造的NAND型闪存器件。在具有三维构造的NAND型闪存器件的制造中进行这样的工序：对通过交替设置氧化硅膜和氮化硅膜而构成的多层膜进行蚀刻，在该多层膜上形成深孔。这样的蚀刻记载在下述专利文献1中。
具体而言，在专利文献1中记载有这样的方法：将多层膜上具有掩模的被处理体暴露于处理气体的等离子体，从而进行该多层膜的蚀刻。
然而，作为被蚀刻对象的被处理体中有时具有第1区域和第2区域，其中，该第1区域具有通过交替设置氧化硅膜和氮化硅膜而构成的多层膜，该第2区域包括膜厚比第1区域的氧化硅膜的膜厚厚的氧化硅膜。对这样的被处理体进行蚀刻，要求在第1区域和第2区域这两者上同时形成孔这样的空间。在这样的蚀刻中，在第1区域及第2区域上设置掩模，在从该掩模的开口暴露的部分，对第1区域及第2区域进行蚀刻。
专利文献1：美国发明专利申请公开第2013/0059450号说明书。
发明内容
发明要解决的问题
在所述第1区域及第2区域的蚀刻中，想到使用包括氟碳气体及氢氟烃气体的处理气体。但是，在使用这样的处理气体的蚀刻中，有时所形成的空间的宽度在该空间的深度方向上的一部分变宽。即，有时对由蚀刻形成的空间进行划分的侧壁面的垂直性变低。此外，掩模的开口被氟碳这样的物质缩小，在有的情况下会将孔的开口堵塞。
因而，关于对具有通过交替层叠氧化硅膜及氮化硅膜而构成的多层膜的第1区域和包括膜厚比该第1区域的氧化硅膜的膜厚厚的氧化硅膜的第2区域同时进行蚀刻的技术，要求：提高通过蚀刻形成的侧壁面的垂直性，并且，抑制掩模的开口的缩小。
用于解决问题的方案
在一技术方案中，提供一种对被处理体的第1区域及第2区域同时进行蚀刻的方法。第1区域具有通过交替层叠氧化硅膜及氮化硅膜而构成的多层膜。第2区域包括膜厚比第1区域的氧化硅膜的膜厚厚的氧化硅膜。被处理体具有在第1区域及第2区域上提供开口的掩模。该方法包括下述工序：(a)在准备了被处理体的等离子体处理装置的处理容器内生成第1处理气体的等离子体，第1处理气体包括氟碳气体、氢氟烃气体及氧气(以下，称作“第1工序”)；(b)在等离子体处理装置的处理容器内生成第2处理气体的等离子体，第2处理气体包括氟碳气体、氢氟烃气体、氧气及含卤素气体，该含卤素气体是用于形成卤元素和硅的反应生成物而在被处理体的表面形成堆积物的气体(以下，称作“第2工序”)；(c)在等离子体处理装置的处理容器内生成包括氧气的第3处理气体的等离子体(以下，称作“第3工序”)。在该方法中执行多次序列，该多次序列的各序列包括第1工序、第2工序及第3工序。
所述一技术方案的方法中，在第1工序，对第1区域及第2区域同时进行蚀刻。并且，在第2工序，形成被处理体中的硅和卤元素的反应生成物，并使该反应生成物在因蚀刻而形成的侧壁面上形成堆积物。利用该堆积物抑制在第1区域及第2区域形成的侧壁面在横向上被蚀刻。因而，采用该方法，能够提高因蚀刻而形成的侧壁面的垂直性。另外，在第1工序及第2工序中，氟碳这样的物质附着于掩模的表面。附着于掩模的表面的物质的量因由在第1工序及第2工序中使用的处理气体所包含的氧气生成的活性种而减少。另外，附着于掩模的表面的物质的量还因在第3工序中生成的氧气的等离子体而减少。因而，能够抑制掩模的开口的缩小。
在一技术方案中，也可以是，随着序列的执行次数的增加，第1处理气体中的氧气的流量及第2处理气体中的氧气的流量阶梯性地增加。随着序列的执行次数的增加，在第1区域及第2区域形成的空间的深度变深。当空间的深度变深时，与有助于蚀刻的氟碳进入空间的深部相比，有助于蚀刻的氟碳更容易附着于掩模的开口附近的壁面。采用该技术方案，随着序列的执行次数的增加，第1处理气体中的氧气的流量及第2处理气体中的氧气的流量增加，因此，能够有效地将空间变深时堆积在掩模的开口附近的壁面上的物质去除。另外，第1处理气体中的氧气的流量及第2处理气体中的氧气的流量在执行多次序列的整个期间内可以阶梯性地上升2次以上。
在一技术方案中，也可以是，随着序列的执行次数的增加，被处理体的温度阶梯性地上升。在被处理体的温度较低时，附着于掩模的开口附近的壁面的氟碳的量多于进入空间内的氟碳的量。而在被处理体的温度较高时，附着于掩模的开口附近的壁面的氟碳的量变少，进入空间内的氟碳的量变多。在该技术方案中，随着序列的执行次数的增加、即随着空间的深度变深，被处理体的温度上升，因此，能够抑制氟碳附着于掩模的开口附近的壁面，能够将氟碳供给到较深的空间的深部。由此，能够更高效地进行较深的空间的蚀刻。另外，被处理体的温度在执行多次序列的整个期间内可以阶梯性地上升2次以上。
在一技术方案中，也可以是，第2处理气体包括第1处理气体和含卤素气体。即，也可以是，在第1工序及第2工序的整个期间向处理容器内供给第1处理气体，在第2工序时，向第1处理气体中添加含卤素气体。
在一技术方案中，在多次序列的各序列中，处理容器内的压力及用于生成等离子体的电力可以是恒定的。采用该技术方案，各序列的第1工序～第3工序中的处理容器内的压力及用于生成等离子体的电力均是恒定的，因此能够缩短等离子体的稳定所需时间。
在一技术方案中，第1工序的时间的长度可以比第2工序的时间的长度长。采用该技术方案，在各序列中，主要进行蚀刻的第1工序的时间的长度相对于进行堆积物的形成的第2工序的时间的长度而言较长，因此各序列的蚀刻速度变快。
发明的效果
如上所述，关于对具有通过交替层叠氧化硅膜及氮化硅膜而构成的多层膜的第1区域和包括膜厚比该第1区域的氧化硅膜的膜厚厚的氧化硅膜的第2区域同时进行蚀刻的技术，能够提高通过蚀刻形成的壁面的垂直性，并且，抑制掩模的开口的缩小。
附图说明
图1是表示一实施方式的蚀刻方法的流程图。
图2是应用图1所示的蚀刻方法的被处理体的示例的剖视图。
图3是概略地表示能够用于实施图1所示方法的等离子体处理装置的一例的图。
图4是表示一实施方式的顶板的放大剖视图。
图5是表示图1所示的方法的执行过程中的中途阶段的被处理体的状态的一例的剖视图。
图6是表示执行图1所示的方法后的被处理体的状态的一例的剖视图。
图7是表示第1处理气体中的氧气的流量、第2处理气体中的氧气的流量、以及被处理体(晶圆)的温度与序列的执行次数之间的关系的图。
具体实施方式
以下，参照附图详细说明各种实施方式。在各附图中对同一部分或相当的部分标注同一附图标记。
图1是表示一实施方式的蚀刻方法的流程图。图1所示的方法MT是对第1区域及第2区域这两者进行蚀刻、形成孔这样的空间的方法。该方法MT例如能够用于具有三维构造的NAND闪存的制造。
图2是应用图1所示的蚀刻方法的被处理体的示例的剖视图。图2所示的被处理体(以下，记作“晶圆W”)具有基底层UL、第1区域R1、第2区域R2及掩模MSK。基底层UL可以是例如设于基板上的多晶硅制的层。第1区域R1及第2区域R2设于基底层UL上。
第1区域R1由多层膜构成。多层膜通过交替设置氧化硅膜IL1及氮化硅膜IL2而构成。氧化硅膜IL1的厚度例如为5nm～50nm，氮化硅膜IL2的厚度例如为10nm～75nm。在一实施方式中，氧化硅膜IL1及氮化硅膜IL2可以合计层叠24层以上。
第2区域R2是包括膜厚比第1区域R1的氧化硅膜IL1的膜厚厚的氧化硅膜的区域。在一实施方式中，第2区域包括部分区域R21及部分区域R22。第1区域R1的多个氮化硅膜IL2中的几个氮化硅膜IL2在与多层膜的层叠方向正交的方向上延伸至部分区域R21内。如图2所示，从第1区域R1延伸至部分区域R21内的多个氮化硅膜IL2以呈台阶状的方式终止在部分区域R21内。该部分区域R21中的氮化硅膜IL2以外的部分由氧化硅膜IL1构成。另外，部分区域R22由单层的氧化硅膜IL1构成。这样构成的第2区域R2的厚度与第1区域R1的厚度大致相同。
在第1区域R1及第2区域R2上设有掩模MSK。掩模MSK上形成有用于在第1区域R1及第2区域R2上形成孔这样的空间的开口。掩模MSK例如可以是无定形碳制。或者，掩模MSK也可以由有机聚合物构成。
再次参照图1。在方法MT中，首先，在等离子体处理装置的处理容器内准备图2所示那样的晶圆W。图3是概略地表示能够用于实施图1所示方法的等离子体处理装置的一例的图。
图3所示的等离子体处理装置10是电容耦合型等离子体蚀刻装置，具有大致圆筒状的处理容器12。通过在经阳极氧化处理后的铝上设有氧化钇这样的陶瓷的覆层而构成处理容器12的内壁面。该处理容器12被接地。在处理容器12的侧壁设有用于晶圆W的输入及输出的通路12g。该通路12g能够利用闸阀54进行开闭。
处理容器12内设有载置台PD。支承部14从处理容器12的底部延伸。支承部14具有大致圆筒形状，由绝缘材料构成。该支承部14对载置台PD进行支承。
载置台PD具有下部电极16及静电吸盘18。下部电极16在一实施方式中包括第1构件16a及第2构件16b。第1构件16a及第2构件16b均具有大致圆盘形状，由铝这样的导体构成。第2构件16b设于第1构件16a上，与第1构件16a电连接。
第1构件16a经由匹配器66与第1高频电源62连接。第1高频电源62是用于产生等离子体生成用的高频(High Frequency Wave)的电源，产生27MHz～100MHz的频率，作为一例产生40MHz的高频。匹配器66是用于使第1高频电源62的输出阻抗和负载侧(下部电极16侧)的输入阻抗匹配的电路。另外，也可以是，第1高频电源62经由匹配器66与上部电极30连接。
第1构件16a经由匹配器68与第2高频电源64连接。第2高频电源64是用于产生将离子引向晶圆W的高频、即高频偏压的电源，产生400kHz～13.56MHz的范围内的频率，作为一例产生3MHz的高频偏压。匹配器68是用于使第2高频电源64的输出阻抗与负载侧(下部电极16侧)的输入阻抗匹配的电路。
第2构件16b的内部形成有制冷剂流路24。从设于处理容器12的外部的冷却单元经由配管26a向制冷剂流路24供给制冷剂，供给到制冷剂流路24的制冷剂经由配管26b返回到冷却单元。控制像这样循环的制冷剂的温度，从而对载置于静电吸盘18上的晶圆W的温度进行控制。
静电吸盘18设于第2构件16b上。静电吸盘18具有将膜状的电极配置于一对绝缘层或绝缘片材之间而成的结构。静电吸盘18的电极经由开关与直流电源22电连接。该静电吸盘18利用来自直流电源22的直流电压产生的库仑力等静电力来吸附晶圆W，对该晶圆W进行保持。在静电吸盘18内也可以设有加热器这样的加热元件。
在静电吸盘18的周围且是在第2构件16b上设有聚焦环FR。聚焦环FR是为了提高蚀刻的均匀性而配置的，例如可以由石英构成。
另外，在下部电极16及静电吸盘18设有气体供给管线28。气体供给管线28构成为将来自传热气体供给机构的传热气体、例如He气体供给到静电吸盘18的上表面和晶圆W的背面之间。
此外，等离子体处理装置10还具有上部电极30。上部电极30在载置台PD的上方与该载置台PD相对配置。下部电极16与上部电极30彼此大致平行地设置。在该上部电极30和下部电极16之间划分出用于对晶圆W进行等离子体处理的处理空间S。
上部电极30以封闭处理容器12的上端开口的方式配置于处理容器12上。该上部电极30可以包括顶板34及支承体36。顶板34面对处理空间S，提供有多个气体喷出孔34a。后面详细叙述该顶板34。
支承体36以顶板34能够装卸自如的方式支承该顶板34，例如能够由铝这样的导体构成。该支承体36可以具有水冷构造。支承体36的内部设有气体扩散室36a。与气体喷出孔34a连通的多个气体流通孔36b从该气体扩散室36a向下方延伸。并且，支承体36上形成有用于向气体扩散室36a导入处理气体的气体导入口36c，该气体导入口36c与气体供给管38连接。
气体供给管38经由阀组42及流量控制器组44与气体供给源组40连接。气体供给源组40包括多个气体供给源。多个气体供给源包括一种以上的氟碳气体的供给源、氢氟烃气体的供给源、含卤素气体的供给源、氧(O2)气的供给源、以及稀有气体的供给源。一种以上的氟碳气体能够使用例如C4F6气体、C4F8气体、CF4气体这样的一种以上的氟碳气体。氢氟烃气体能够使用例如CH2F2气体。另外，含卤素气体能够使用HBr气体、BCl3气体、SiCl4气体、HI气体这样的气体。此外，稀有气体能够使用He气体、Ne气体、Ar气体、Kr气体这样的任意稀有气体。
阀组42具有多个阀。另外，流量控制器组44具有质量流量控制器(MFC)这样的多个流量控制器。气体供给源组40的多个气体供给源分别经由流量控制器组44中的对应的流量控制器及阀组42中的对应的阀而与气体供给管38连接。在等离子体处理装置10中，来自多个气体供给源中的被选择的气体供给源的气体从气体供给管38到达气体扩散室36a，经由气体流通孔36b及气体喷出孔34a向处理空间S喷出。
如图3所示，载置台PD的周围设有沿铅垂方向延伸的筒状构件70。筒状构件70由石英这样的绝缘体构成，沿载置台PD的外周面设置。并且，在筒状构件70及支承部14的周围设有筒状构件72及筒状构件74。筒状构件72设于筒状构件74的上方。这些筒状构件72及筒状构件74均由铝这样的导体构成。另外，在筒状构件72及筒状构件74的表面设有氧化钇这样的陶瓷的覆层。
此外，支承构件76的上端被处理容器12的侧壁支承。支承构件76由铝这样的导体构成，该支承构件76的表面设有氧化钇这样的陶瓷的覆层。该支承构件76沿处理容器12的侧壁内表面向下方延伸。支承构件76在其下端对分割构件78的外侧端部进行支承。另外，分割构件78的内侧端部被夹持在筒状构件72和筒状构件74之间。
分割构件78位于排气路径的处理容器12的侧壁与载置台PD之间的部分上。该分割构件78上形成有多个贯通孔。分割构件78由铝这样的导体构成。另外，分割构件78的表面上设有氧化钇这样的陶瓷的覆层。在一实施方式中，分割构件78随着从其内侧端部向外侧端部去而向上方倾斜。采用该分割构件78，将处理空间S的生成等离子体的部分的体积缩小。
在分割构件78的下方且是在处理容器12的底部设有排气口12e。排气口12经由排气管52与排气装置50连接。排气装置50具有压力调整阀及涡轮分子泵这样的减压泵。
另外，等离子体处理装置10可以还具有控制部Cnt。该控制部Cnt可以是具有处理器、存储部、输入装置、显示装置等的计算机装置，能够对等离子体处理装置10的各部进行控制。在该控制部Cnt中，为了操作员管理等离子体处理装置10，能够使用输入装置进行命令的输入操作等，并且，能够通过显示装置将等离子体处理装置10的运转状况可视化地显示。此外，在控制部Cnt的存储部存储有用于通过处理器对利用等离子体处理装置10执行的各种处理进行控制的控制程序、用于根据处理条件使等离子体处理装置10的各部执行处理的程序、即处理制程。在一实施方式中，控制部Cnt按照为了实施方法MT而作成的处理制程对等离子体处理装置10的各部进行控制。
在该等离子体处理装置10中，将来自气体供给源组40的多个气体供给源中的被选择的气体供给源的处理气体向处理空间S供给，并且，利用排气装置50将处理空间S的压力设定为规定的压力。并且，来自第1高频电源62的高频向下部电极16供给，来自第2高频电源64的高频偏压向下部电极16供给。由此，在处理空间S激励处理气体。于是，利用离子等活性种进行对晶圆W的蚀刻。
以下，详细说明顶板34。图4是一实施方式的顶板的放大剖视图。如图4所示，顶板34具有基部34b。基部34b由导体构成。作为一例，基部34b由铝构成。并且，基部34b具有第1覆层部34d。第1覆层部34d设于基部34b的至少处理空间S侧的表面。该第1覆层部34d例如通过基部34b的阳极氧化处理而形成。另外，顶板34还具有第2覆层部34c。第2覆层部34c由氧化钇(Y2O3)、SiC、YF这样的陶瓷构成，例如，通过陶瓷的喷镀而形成。该第2覆层部34c的厚度例如为200nm以下。
在等离子体处理装置10中，包括顶板34的上部电极30、支承构件76、分割构件78及筒状构件72与处理容器12电连接。即，上部电极30、支承构件76、分割构件78及筒状构件72的电位成为与处理容器12的电位相同的电位，并被接地。因而，与在具有由石英这样的绝缘体构成的板状的顶板的等离子体处理装置内的离子的举动不同，在处理空间S内产生的离子不仅被晶圆W吸引，还被顶板34吸引。由此，在等离子体处理装置10中，在进行蚀刻时，能够去除附着于顶板34的物质。
以下，再次参照图1，继续说明方法MT。在以下的说明中，参照图1的同时还参照图5及图6。图5是表示图1所示的方法的执行过程中的中途阶段的被处理体的状态的一例的剖视图。另外，图6是表示执行图1所示的方法后的被处理体的状态的一例的剖视图。此外，在以下的说明中，以使用等离子体处理装置10的情况为例，说明方法MT。
在方法MT中，如上所述，首先，向等离子体处理装置10的处理容器12内输入晶圆W。将晶圆W载置于载置台PD上，并利用静电吸盘18进行保持。然后，在方法MT中，执行多次序列SQ。多次序列SQ包括工序ST1、工序ST2及工序ST3。
在工序ST1中，在处理容器12内生成第1处理气体的等离子体。第1处理气体包括氟碳气体、氢氟烃气体及氧气。在一例中，第1处理气体可以包括C4F6气体、C4F8气体、CF4气体、CH2F2气体及O2气体。另外，第1处理气体也可以包括其他氟碳气体及其他氢氟烃气体。此外，在工序ST1中，将来自第1高频电源62的高频及来自第2高频电源64的高频偏压向下部电极16供给。由此，激励第1处理气体，利用生成的离子等活性种在从掩模MSK暴露的部分对第1区域R1及第2区域R2进行蚀刻。
在接下来的工序ST2中，在处理容器12内生成第2处理气体的等离子体。第2处理气体包括氟碳气体、氢氟烃气体、氧气及含卤素气体。在一例中，第2处理气体可以包括C4F6气体、C4F8气体、CF4气体、CH2F2气体、O2气体及HBr气体。另外，第2处理气体也可以包括其他氟碳气体及其他氢氟烃气体。并且，第2处理气体也可以包括BCl3气体、SiCl4气体、HI气体这样的其他含卤素气体。另外，在工序ST2中，将来自第1高频电源62的高频及来自第2高频电源64的高频偏压向下部电极16供给。由此，激励第2处理气体，利用生成的离子等活性种在从掩模MSK暴露的部分对第1区域R1及第2区域R2进行蚀刻。
在接下来的工序ST3中，在处理容器12内生成第3处理气体的等离子体。第3处理气体包括氧气。另外，第3处理气体也可以还包括稀有气体。在一例中，第3处理气体可以包括O2气体及Ar气体。并且，在工序ST3中，将来自第1高频电源62的高频及来自第2高频电源64的高频偏压向下部电极16供给。由此，激励第3处理气体，生成氧的活性种。在所述工序ST1及工序ST2中，氟碳这样的物质附着于掩模MSK的表面，但利用通过工序ST3生成的氧的活性种去除多余的氟碳。
在方法MT的所述工序ST1及工序ST2中，氟碳这样的物质附着于尤其是掩模MSK的表面，但是由于工序ST1及工序ST2中所使用的处理气体包含氧气，因此附着于掩模MSK的表面的物质的量因氧的活性种而减少。此外，附着于掩模MSK的表面的物质的量还因工序ST3中生成的氧气的等离子体而减少。
另外，工序ST2中使用的第2处理气体包括含卤素气体。因而，在工序ST2中，第1区域R1及第2区域R2所含有的硅和卤元素反应，由此生成的反应生成物附着于因蚀刻而形成的壁面。
在执行包括这样的工序ST1、工序ST2及工序ST3的序列SQ时，如图5所示，在从掩模MSK的开口暴露的部分，对第1区域R1及第2区域R2进行蚀刻。另外，在晶圆W的表面形成有堆积物DP。堆积物DP在掩模MSK的表面MS上主要由氟碳这样的物质构成，在因蚀刻而形成在第1区域R1及第2区域R2的侧壁面SW上主要由在工序ST2中生成的反应生成物构成。在因蚀刻而形成在第1区域R1及第2区域R2的侧壁面SW上附着的堆积物抑制了该侧壁面SW在横向(与膜厚方向垂直的方向)上被蚀刻。因而，侧壁面SW的垂直性得到提高。另外，附着于掩模MSK的表面的堆积物、即由氟碳这样的物质构成的堆积物减少了掩模MSK的损耗。这样，附着于掩模MSK的表面MS的堆积物DP对掩模MSK进行保护，但是，若该堆积物的量过多，则掩模MSK的开口会缩小，阻碍蚀刻。但是，在方法MT中，利用在工序ST1及工序ST2生成的氧的活性种适当减少该堆积物的量。并且，还利用在工序ST3生成的氧的活性种将附着于掩模MSK的表面的多余的堆积物去除。因而，采用方法MT，能够抑制掩模MSK的开口的缩小。
在方法MT中，在执行序列SQ后，在工序STJ判断是否满足停止条件。在序列SQ的执行次数达到规定次数时，判断为满足停止条件。在工序STJ判断为不满足停止条件的情况下，从工序ST1开始再次执行序列SQ。而在工序STJ判断为满足停止条件的情况下，方法MT结束。这样，在方法MT中，通过执行多次序列SQ，从而，如图6所示，第1区域R1及第2区域R2被蚀刻，直到空间到达基底层UL的表面。
下面，参照图7。图7是表示第1处理气体中的氧气的流量、第2处理气体中的氧气的流量、以及被处理体(晶圆)的温度与序列的执行次数之间的关系的图。如图7所示，在方法MT的一实施方式中，随着序列SQ的执行次数的增加，工序ST1中使用的第1处理气体中的氧气的流量及工序ST2中使用的第2处理气体中的氧气的流量也可以阶梯性地增加。在图7中，第1处理气体中的氧气的流量及第2处理气体中的氧气的流量在实施方法MT的整个期间随着序列SQ的执行次数的增加而呈三级阶梯增加。但是，第1处理气体中的氧气的流量及第2处理气体中的氧气的流量也可以是在实施方法MT的整个期间随着序列SQ的执行次数的增加而呈两级阶梯以上的任意阶梯增加。
在方法MT中，随着序列SQ的执行次数的增加，在第1区域R1及第2区域R2形成的空间的深度变深。当空间的深度变深时，与有助于蚀刻的氟碳进入空间的深部相比，有助于蚀刻的氟碳更容易附着于掩模MSK的开口附近的壁面。采用该实施方式，随着序列SQ的执行次数的增加，第1处理气体中的氧气的流量及第2处理气体中的氧气的流量增加，因此，能够有效地将在空间变深时堆积在掩模MSK的开口附近的壁面上的物质去除。
另外，在方法MT的一实施方式中，如图7所示，也可以随着序列SQ的执行次数的增加而使晶圆W的温度上升。在图7中，晶圆W的温度在实施方法MT的整个期间随着序列SQ的执行次数的增加而呈三级阶梯增加。但是，晶圆W的温度也可以是在实施方法MT的整个期间随着序列SQ的执行次数的增加而呈两级阶梯以上的任意阶梯增加。
在晶圆W的温度较低时，附着于掩模MSK的开口附近的壁面的氟碳的量多于进入到在第1区域R1及第2区域R2形成的空间内的氟碳的量。而在晶圆W的温度较高时，附着于掩模MSK的开口附近的壁面的氟碳的量变少，进入到在第1区域R1及第2区域R2形成的空间内的氟碳的量变多。在该实施方式中，随着序列SQ的执行次数的增加、即随着在第1区域R1及第2区域R2形成的空间的深度变深，晶圆W的温度上升，因此，能够抑制氟碳附着于掩模MSK的开口附近的壁面，能够将氟碳供给到较深的空间的深部。由此，能够更高效地进行较深的空间的蚀刻。
另外，在方法MT的一实施方式中，在工序ST2中使用的第2处理气体可以是向在工序ST1中使用的第1处理气体中添加所述含卤素气体后而成的气体。即，在多次序列的各序列中，在工序ST1和工序ST2的整个期间，也可以是，不使第1处理气体所包括的多种气体的流量发生变化，而将该第1处理气体向处理容器12内供给，在工序ST2中向该第1处理气体中添加微量的含卤素气体。采用该实施方式，在工序ST1及工序ST2的整个期间，供给的气体的种类不发生较大的变化，因此能够实现稳定的等离子体的生成。
此外，在方法MT的一实施方式中，也可以是，在多次序列SQ的各序列中，处理容器12内的压力被保持为恒定，从第1高频电源62向下部电极16供给的高频的电力及从第2高频电源64向下部电极16供给的高频偏压的电力也被保持为恒定。即，也可以是，在序列SQ的各序列中，在工序ST1、工序ST2及工序ST3的整个期间，处理容器12内的压力被保持为恒定，从第1高频电源62向下部电极16供给的高频的电力及从第2高频电源64向下部电极16供给的高频偏压的电力也被保持为恒定。采用该实施方式，序列SQ的各序列的执行期间中，压力、高频的电力及高频偏压的电力被保持为恒定，因此，能够缩短在工序ST1～工序ST3的各工序之间的转换时等离子体的稳定所需的时间。进而，能够缩短方法MT的整个期间的时间。
另外，在方法MT的一实施方式中，也可以是，工序ST1的执行时间长度比工序ST2的时间长度长。采用该实施方式，在各序列SQ的执行期间中主要进行蚀刻的工序ST1的时间长度相对于进行堆积物DP的形成的工序ST2的时间长度而言较长，因此各序列SQ的蚀刻速度变高。结果，能够缩短方法MT的整个期间的时间长度。
此外，在方法MT中，如上所述，能够使用等离子体处理装置10。在方法MT的执行过程中，氟碳等堆积在与处理空间S接触的面、例如顶板34的表面。在等离子体处理装置10中，顶板34与接地电位连接，因此在处理空间S产生的离子不仅被晶圆W吸引，还被顶板34吸引。因而，在方法MT中通过使用等离子体处理装置10，能够将附着于顶板34的物质去除。另外，顶板34的表面利用陶瓷制的第2覆层部34c保护起来，避免受到等离子体的影响。因而，能够抑制顶板34的经时劣化。
以上，对各种实施方式进行了说明，但是不限于所述实施方式，能够构成各种变形方案。例如，方法MT也可以不使用等离子体处理装置10来实施，而是使用电感耦合型的等离子体处理装置或者使用采用微波这样的表面波的等离子体处理装置这样的任意的等离子体处理装置来实施。
附图标记说明
10、等离子体处理装置；12、处理容器；PD、载置台；16、下部电极；18、静电吸盘；30、上部电极；34、顶板；34b、基部；34c、第2覆层部；34d、第1覆层部；40、气体供给源组；50、排气装置；62、第1高频电源；64、第2高频电源；78、分割构件；Cnt、控制部；W、晶圆；R1、第1区域；R2、第2区域；IL1、氧化硅膜；IL2、氮化硅膜；MSK、掩模；DP、堆积物。

Claims (6)

1.一种蚀刻方法，其是对被处理体的第1区域及第2区域同时进行蚀刻的方法，其中，
该第1区域具有通过交替层叠氧化硅膜及氮化硅膜而构成的多层膜，该第2区域包括膜厚比第1区域的氧化硅膜的膜厚厚的氧化硅膜，该被处理体具有在该第1区域及该第2区域上提供开口的掩模，
该蚀刻方法包括以下工序：
在准备了所述被处理体的等离子体处理装置的处理容器内生成第1处理气体的等离子体的工序，所述第1处理气体包括氟碳气体、氢氟烃气体及氧气；
在所述等离子体处理装置的处理容器内生成第2处理气体的等离子体的工序，所述第2处理气体包括氟碳气体、氢氟烃气体、氧气及含卤素气体，所述含卤素气体是用于形成卤元素和硅的反应生成物而在被处理体的表面形成堆积物的气体；
在所述等离子体处理装置的处理容器内生成第3处理气体的等离子体的工序，所述第3处理气体包括氧气，
在该蚀刻方法中执行多次序列，该序列包括所述生成第1处理气体的等离子体的工序、所述生成第2处理气体的等离子体的工序及所述生成第3处理气体的等离子体的工序。
2.根据权利要求1所述的蚀刻方法，其中，
随着所述序列的执行次数的增加，所述第1处理气体中的所述氧气的流量及所述第2处理气体中的所述氧气的流量阶梯性地增加。
3.根据权利要求1或2所述的蚀刻方法，其中，
随着所述序列的执行次数的增加，所述被处理体的温度阶梯性地上升。
4.根据权利要求1或2所述的蚀刻方法，其中，
所述第2处理气体包括所述第1处理气体和所述含卤素气体。
5.根据权利要求1或2所述的蚀刻方法，其中，
所述生成第1处理气体的等离子体的工序的执行时间的长度比所述生成第2处理气体的等离子体的工序的执行时间的长度长。
6.根据权利要求1或2所述的蚀刻方法，其中，
在所述多次序列的各序列中，所述处理容器内的压力及用于生成等离子体的电力均是恒定的。
CN201610208193.9A 2015-04-06 2016-04-06 蚀刻方法 Active CN106057666B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-077586 2015-04-06
JP2015077586A JP6339963B2 (ja) 2015-04-06 2015-04-06 エッチング方法

Publications (2)

Publication Number Publication Date
CN106057666A CN106057666A (zh) 2016-10-26
CN106057666B true CN106057666B (zh) 2019-04-09

Family

ID=57016239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610208193.9A Active CN106057666B (zh) 2015-04-06 2016-04-06 蚀刻方法

Country Status (4)

Country Link
US (1) US9786512B2 (zh)
JP (1) JP6339963B2 (zh)
KR (1) KR101903845B1 (zh)
CN (1) CN106057666B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6498022B2 (ja) * 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
JP6763750B2 (ja) * 2016-11-07 2020-09-30 東京エレクトロン株式会社 被処理体を処理する方法
CN111201588A (zh) * 2017-10-27 2020-05-26 东京毅力科创株式会社 蚀刻方法
KR102420817B1 (ko) * 2017-11-20 2022-07-13 엘지디스플레이 주식회사 디스플레이 장치
JP6928548B2 (ja) * 2017-12-27 2021-09-01 東京エレクトロン株式会社 エッチング方法
JP7325224B2 (ja) 2018-06-04 2023-08-14 東京エレクトロン株式会社 エッチング処理方法およびエッチング処理装置
CN111066129B (zh) 2018-06-04 2024-04-05 东京毅力科创株式会社 蚀刻处理方法和蚀刻处理装置
JP2020141033A (ja) * 2019-02-27 2020-09-03 東京エレクトロン株式会社 堆積処理方法及びプラズマ処理装置
JP7277225B2 (ja) * 2019-04-08 2023-05-18 東京エレクトロン株式会社 エッチング方法、及び、プラズマ処理装置
JP7193428B2 (ja) * 2019-08-09 2022-12-20 東京エレクトロン株式会社 エッチング方法及び基板処理装置
JP7336365B2 (ja) * 2019-11-19 2023-08-31 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
WO2022259399A1 (ja) * 2021-06-09 2022-12-15 株式会社日立ハイテク 半導体製造方法及び半導体製造装置
TW202335032A (zh) * 2021-11-03 2023-09-01 美商蘭姆研究公司 高深寬比電漿蝕刻中的含金屬表面之改質

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180724A (zh) * 2005-04-25 2008-05-14 斯班逊有限公司 自对准的sti sonos
CN104425242A (zh) * 2013-08-26 2015-03-18 东京毅力科创株式会社 半导体器件的制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2758754B2 (ja) * 1991-12-05 1998-05-28 シャープ株式会社 プラズマエッチング方法
US6440870B1 (en) 2000-07-12 2002-08-27 Applied Materials, Inc. Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
JP4891018B2 (ja) 2001-08-07 2012-03-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US8937292B2 (en) * 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
JP4919871B2 (ja) * 2007-02-09 2012-04-18 東京エレクトロン株式会社 エッチング方法、半導体装置の製造方法および記憶媒体
JP2010272758A (ja) * 2009-05-22 2010-12-02 Hitachi High-Technologies Corp 被エッチング材のプラズマエッチング方法
JP2011003722A (ja) 2009-06-18 2011-01-06 Toshiba Corp 半導体装置の製造方法
JP5264834B2 (ja) * 2010-06-29 2013-08-14 東京エレクトロン株式会社 エッチング方法及び装置、半導体装置の製造方法
JP2012077983A (ja) 2010-09-30 2012-04-19 Daikin Industries Ltd 冷凍回路
JP2012151187A (ja) * 2011-01-17 2012-08-09 Toshiba Corp 半導体記憶装置の製造方法
US8598040B2 (en) 2011-09-06 2013-12-03 Lam Research Corporation ETCH process for 3D flash structures
KR102149718B1 (ko) * 2012-11-01 2020-08-31 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 장치
JP6211947B2 (ja) * 2013-07-31 2017-10-11 東京エレクトロン株式会社 半導体装置の製造方法
JP2015046425A (ja) * 2013-08-27 2015-03-12 株式会社東芝 パターン形成方法、および、それを用いた不揮発性記憶装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180724A (zh) * 2005-04-25 2008-05-14 斯班逊有限公司 自对准的sti sonos
CN104425242A (zh) * 2013-08-26 2015-03-18 东京毅力科创株式会社 半导体器件的制造方法

Also Published As

Publication number Publication date
US20160293440A1 (en) 2016-10-06
KR101903845B1 (ko) 2018-10-02
KR20160119709A (ko) 2016-10-14
JP2016197680A (ja) 2016-11-24
CN106057666A (zh) 2016-10-26
US9786512B2 (en) 2017-10-10
JP6339963B2 (ja) 2018-06-06

Similar Documents

Publication Publication Date Title
CN106057666B (zh) 蚀刻方法
TWI760555B (zh) 蝕刻方法
KR102426264B1 (ko) 에칭 방법
KR101937727B1 (ko) 에칭 방법
JP2016225437A (ja) エッチング方法
KR102460168B1 (ko) 플라즈마 처리 장치
KR102496968B1 (ko) 에칭 방법
US20160042918A1 (en) Etching method of multilayered film
KR102348077B1 (ko) 플라즈마 처리 방법
JP2016219771A (ja) エッチング方法
TW202133261A (zh) 基板處理方法及電漿處理裝置
US9613824B2 (en) Etching method
US7488689B2 (en) Plasma etching method
JP2019117876A (ja) エッチング方法
US20210159085A1 (en) Substrate processing method and plasma processing apparatus
CN111066121B (zh) 使用反应性气体前驱物从处理腔室选择性原位清洁高介电常数膜
CN112838002A (zh) 基板处理方法及等离子体处理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant