KR101937727B1 - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR101937727B1
KR101937727B1 KR1020160035300A KR20160035300A KR101937727B1 KR 101937727 B1 KR101937727 B1 KR 101937727B1 KR 1020160035300 A KR1020160035300 A KR 1020160035300A KR 20160035300 A KR20160035300 A KR 20160035300A KR 101937727 B1 KR101937727 B1 KR 101937727B1
Authority
KR
South Korea
Prior art keywords
gas
region
plasma
process gas
generating
Prior art date
Application number
KR1020160035300A
Other languages
English (en)
Other versions
KR20160117220A (ko
Inventor
유스케 사이토
히로노부 이치카와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160117220A publication Critical patent/KR20160117220A/ko
Application granted granted Critical
Publication of KR101937727B1 publication Critical patent/KR101937727B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

실리콘 산화막 및 실리콘 질화막이 교호로 적층된 제 1 영역, 및 제 1 영역의 실리콘 산화막의 막 두께보다 큰 막 두께를 가지는 실리콘 산화막을 가지는 제 2 영역을 동시에 에칭하는 방법을 제공한다. 일실시 형태의 방법은, 피처리체가 준비된 플라즈마 처리 장치의 처리 용기 내에서, 플루오르카본 가스 및 하이드로 플루오르카본 가스를 포함하는 제 1 처리 가스의 플라즈마를 생성하는 공정과, 플라즈마 처리 장치의 처리 용기 내에서, 수소 가스, 하이드로 플루오르카본 가스 및 질소 가스를 포함하는 제 2 처리 가스의 플라즈마를 생성하는 공정을 포함한다. 이 방법에서는, 제 1 처리 가스의 플라즈마를 생성하는 공정 및 제 2 처리 가스의 플라즈마를 생성하는 공정이 교호로 반복된다.

Description

에칭 방법{ETCHING METHOD}
본 발명의 실시 형태는 에칭 방법에 관한 것으로, 특히, 실리콘 산화막 및 실리콘 질화막이 교호로 적층됨으로써 구성된 다층막을 가지는 제 1 영역과, 당해 제 1 영역의 실리콘 산화막의 막 두께보다 큰 막 두께를 가지는 실리콘 산화막을 포함하는 제 2 영역을 동시에 에칭하는 방법에 관한 것이다.
반도체 장치의 일종으로서, 3 차원 구조를 가지는 NAND형 플래시 메모리 디바이스가 알려져 있다. 3 차원 구조를 가지는 NAND형 플래시 메모리 디바이스의 제조에 있어서는, 실리콘 산화막과 실리콘 질화막이 교호로 마련됨으로써 구성되는 다층막의 에칭을 행하여, 당해 다층막에 깊은 홀을 형성하는 공정이 행해진다. 이러한 에칭에 대해서는, 하기의 특허 문헌 1에 기재되어 있다.
구체적으로, 특허 문헌 1에는, 다층막 상에 마스크를 가지는 피처리체를 처리 가스의 플라즈마에 노출시킴으로써, 당해 다층막의 에칭을 행하는 방법이 기재되어 있다.
미국특허출원 공개명세서 제2013/0059450호
에칭의 대상인 피처리체에는, 실리콘 산화막과 실리콘 질화막이 교호로 마련됨으로써 구성되는 다층막을 가지는 제 1 영역과, 제 1 영역의 실리콘 산화막의 막 두께보다 큰 막 두께를 가지는 실리콘 산화막을 포함하는 제 2 영역을 가지는 것이 있다. 이러한 피처리체에 에칭을 행하여, 홀 및 트렌치 중 적어도 하나와 같은 스페이스를 제 1 영역과 제 2 영역의 쌍방에 동시에 형성하는 것이 요구되고 있다.
제 1 영역과 제 2 영역을 동시에 에칭하기 위해서는, 마스크가 제 1 영역 및 제 2 영역 상에 마련되고, 당해 마스크의 개구로부터 노출되어 있는 부분에 있어서, 제 1 영역 및 제 2 영역이 에칭된다. 이 에칭에서는, 플라즈마 처리 장치의 처리 용기 내에서 플루오르카본 가스 및 하이드로 플루오르카본 가스를 포함하는 처리 가스의 플라즈마를 생성하는 것이 상정된다.
그러나, 이러한 처리 가스의 플라즈마를 이용한 에칭에서는, 제 2 영역에서 형성되는 스페이스의 폭이, 당해 스페이스의 깊이 방향의 일부분에서 넓어지는 경우가 있다. 즉, 제 2 영역의 에칭에 의해 형성되는 스페이스를 구획 형성하는 측벽면의 수직성이 낮아지는 경우가 있다.
따라서, 실리콘 산화막 및 실리콘 질화막이 교호로 적층됨으로써 구성된 다층막을 가지는 제 1 영역과, 당해 제 1 영역의 실리콘 산화막의 막 두께보다 큰 막 두께를 가지는 실리콘 산화막을 포함하는 제 2 영역을 동시에 에칭하는 기술에 있어서, 에칭에 의해 형성되는 측벽면의 수직성을 향상시키는 것이 필요해지고 있다.
일태양에 있어서는, 피처리체의 제 1 영역 및 제 2 영역을 동시에 에칭하는 방법이 제공된다. 제 1 영역은, 실리콘 산화막 및 실리콘 질화막이 교호로 적층됨으로써 구성된 다층막을 가지고, 제 2 영역은, 제 1 영역의 실리콘 산화막의 막 두께보다 큰 막 두께를 가지는 실리콘 산화막을 포함한다. 피처리체는, 제 1 영역 및 제 2 영역 상에 개구를 제공하는 마스크를 가진다. 이 방법은, (a) 피처리체가 준비된 플라즈마 처리 장치의 처리 용기 내에서, 플루오르카본 가스 및 하이드로 플루오르카본 가스를 포함하는 제 1 처리 가스의 플라즈마를 생성하는 공정과, (b) 플라즈마 처리 장치의 처리 용기 내에서, 수소 가스, 하이드로 플루오르카본 가스 및 질소 가스를 포함하는 제 2 처리 가스의 플라즈마를 생성하는 공정을 포함한다. 이 방법에서는, 제 1 처리 가스의 플라즈마를 생성하는 공정 및 제 2 처리 가스의 플라즈마를 생성하는 공정이 교호로 반복된다.
일태양에 따른 방법에서는, 제 1 처리 가스의 플라즈마를 생성하는 공정의 실행에 의해, 제 1 영역 및 제 2 영역의 쌍방이 에칭된다. 제 2 처리 가스의 플라즈마를 생성하는 공정에서는, 하이드로 플루오르카본 가스의 해리에 의해 생성되는 불소가 수소와 결합하여, 불소의 양이 감소된다. 또한, 하이드로 플루오르카본 가스의 해리에 의해 생성되는 탄소 및 탄화수소 중 적어도 하나가, 에칭에 의해 형성된 스페이스를 구획 형성하는 측벽면에 부착한다. 이에 의해, 에칭에 의해 형성된 측벽면이 보호된다. 또한, 마스크 상에 부착한 탄소 및 탄화수소 중 적어도 하나의 양은, 질소의 활성종에 의해 감소된다. 따라서, 이 방법에 의하면, 마스크의 개구의 폐색을 억제하고, 또한, 에칭에 의해 형성된 측벽면, 특히 제 2 영역의 에칭에 의해 형성된 측벽면의 수직성이 향상된다.
일실시 형태에서는, 제 1 처리 가스의 플라즈마를 생성하는 공정의 실행 시간 길이가, 제 2 처리 가스의 플라즈마를 생성하는 공정의 실행 시간 길이보다 긴 시간 길이로 설정된다. 제 2 처리 가스의 플라즈마를 생성하는 공정은 주로 측벽면의 보호를 위하여 이용되어, 상기 공정의 에칭에 대한 기여는 비교적 적다. 이 실시 형태에 따르면, 에칭에 기여하는 공정의 실행 시간 길이에 대하여 측벽면의 보호에 기여하는 공정의 실행 시간 길이가 짧게 설정되므로, 제 1 영역 및 제 2 영역의 에칭의 스루풋이 높아진다.
일실시 형태에서는, 제 2 처리 가스는 삼불화 질소 가스를 더 포함하고 있어도 된다. 삼불화 질소 가스는, 마스크의 에칭량 및 탄화수소의 양의 조정에 기여할 수 있다. 일실시 형태에서는, 제 2 처리 가스는 황화 카르보닐 가스를 더 포함하고 있어도 된다. 황화 카르보닐 가스의 해리에 의해 생성되는 유황(S)을 함유하는 생성물은, 마스크의 보호에 기여하고, 마스크의 개구 폭의 조정에 기여할 수 있다. 일실시 형태에서는, 제 2 처리 가스는 삼염화 붕소 가스를 더 포함하고 있어도 된다. 삼염화 붕소 가스는, 에칭에 의해 형성되는 측벽면의 보호를 위한 반응 생성물의 형성에 기여할 수 있다. 또한 일실시 형태에서는, 제 2 처리 가스는 탄화수소 가스를 더 포함하고 있어도 된다. 탄화수소 가스는, 측벽면의 보호를 위한 탄화수소원으로서 기여할 수 있다. 또한 일실시 형태에서는, 마스크는, 카본으로 구성된 마스크, 예를 들면 아몰퍼스 카본제의 마스크여도 된다.
이상 설명한 바와 같이, 실리콘 산화막 및 실리콘 질화막이 교호로 적층됨으로써 구성된 다층막을 가지는 제 1 영역과, 당해 제 1 영역의 실리콘 산화막의 막 두께보다 큰 막 두께를 가지는 실리콘 산화막을 포함하는 제 2 영역을 동시에 에칭하는 기술에 있어서, 에칭에 의해 형성되는 측벽면의 수직성을 향상시키는 것이 가능해진다.
도 1은 일실시 형태에 따른 에칭 방법을 나타내는 순서도이다.
도 2는 도 1에 나타내는 에칭 방법이 적용되는 피처리체를 예시하는 단면도이다.
도 3은 도 1에 나타내는 방법의 실시에 이용하는 것이 가능한 플라즈마 처리 장치의 일례를 개략적으로 나타내는 도이다.
도 4는 도 1에 나타내는 방법의 실행 중의 중간 단계의 피처리체의 상태의 일례를 나타내는 단면도이다.
도 5는 도 1에 나타내는 방법의 실행 중의 중간 단계의 피처리체의 상태의 일례를 나타내는 단면도이다.
도 6은 도 1에 나타내는 방법의 실행 후의 피처리체의 상태의 일례를 나타내는 단면도이다.
이하, 도면을 참조하여 각종 실시 형태에 대하여 상세하게 설명한다. 또한, 각 도면에서 동일 또는 상당한 부분에 대해서는 동일한 부호를 부여하는 것으로 한다.
도 1은 일실시 형태에 따른 에칭 방법을 나타내는 순서도이다. 도 1에 나타내는 방법(MT)은, 제 1 영역 및 제 2 영역의 쌍방에 에칭을 행하여 홀 또는 트렌치와 같은 스페이스를 형성하는 방법이다. 이 방법(MT)은, 예를 들면 3 차원 구조를 가지는 NAND 플래시 메모리의 제조에 이용할 수 있는 것이다.
도 2는 도 1에 나타내는 에칭 방법이 적용되는 피처리체를 예시하는 단면도이다. 도 2에 나타내는 피처리체(이하, '웨이퍼(W)'라고 함)는, 하지층(UL), 제 1 영역(R1), 제 2 영역(R2) 및 마스크(MSK)를 가지고 있다. 하지층(UL)은, 예를 들면 기판 상에 마련된 다결정 실리콘제의 층일 수 있다. 제 1 영역(R1) 및 제 2 영역(R2)은 하지층(UL) 상에 마련되어 있다.
제 1 영역(R1)은 다층막으로 구성되어 있다. 다층막은 실리콘 산화막(IL1) 및 실리콘 질화막(IL2)이 교호로 마련됨으로써 구성되어 있다. 제 1 영역(R1)에 있어서, 실리콘 산화막(IL1)의 두께는, 예를 들면 5 nm ~ 50 nm이며, 실리콘 질화막(IL2)의 두께는 예를 들면 10 nm ~ 75 nm이다. 일실시 형태에서는, 제 1 영역(R1)에 있어서, 실리콘 산화막(IL1) 및 실리콘 질화막(IL2)은 합계 24 층 이상 적층되어 있어도 된다.
제 2 영역(R2)은, 제 1 영역(R1)의 실리콘 산화막(IL1)의 막 두께보다 큰 막 두께를 가지는 실리콘 산화막을 포함하는 영역이다. 일실시 형태에서는, 제 2 영역은 부분 영역(R21) 및 부분 영역(R22)을 포함하고 있다. 제 1 영역(R1)의 복수의 실리콘 질화막(IL2) 중 몇 개는, 다층막의 적층 방향에 직교하는 방향에 있어서, 부분 영역(R21) 내까지 연장되어 있다. 도 2에 나타내는 바와 같이, 제 1 영역(R1)으로부터 부분 영역(R21) 내까지 연장된 복수의 실리콘 질화막(IL2)은, 계단 형상을 나타내도록 부분 영역(R21) 내에서 종단되어 있다. 이 부분 영역(R21)의 실리콘 질화막(IL2) 이외의 부분은, 실리콘 산화막(IL1)으로 구성되어 있다. 또한, 부분 영역(R22)은 단층의 실리콘 산화막(IL1)으로 구성되어 있다. 이와 같이 구성되는 제 2 영역(R2)의 두께는 제 1 영역(R1)의 두께와 대략 동일하다.
제 1 영역(R1) 및 제 2 영역(R2) 상에는 마스크(MSK)가 마련되어 있다. 마스크(MSK)에는, 제 1 영역(R1) 및 제 2 영역(R2)에 홀 또는 트렌치와 같은 스페이스를 형성하기 위한 개구가 형성되어 있다. 마스크(MSK)는 예를 들면 아몰퍼스 카본제일 수 있다. 혹은, 마스크(MSK)는 유기 폴리머로 구성되어 있어도 된다.
방법(MT)에서는, 먼저, 도 2에 나타낸 바와 같은 웨이퍼(W)가 플라즈마 처리 장치의 처리 용기 내에 준비된다. 도 3은, 도 1에 나타내는 방법의 실시에 이용하는 것이 가능한 플라즈마 처리 장치의 일례를 개략적으로 나타내는 도이다.
도 3에 나타내는 플라즈마 처리 장치(10)는 용량 결합형 플라즈마 에칭 장치이며, 대략 원통 형상의 처리 용기(12)를 구비하고 있다. 처리 용기(12)의 내벽면은 양극 산화 처리된 알루미늄으로 구성되어 있다. 이 처리 용기(12)는 보안 접지되어 있다. 처리 용기(12)의 측벽에는, 웨이퍼(W)의 반입 및 반출을 위한 통로(12g)가 마련되어 있다. 이 통로(12g)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다.
처리 용기(12)의 저부 상에는, 절연 재료로 구성된 대략 원통 형상의 지지부(14)가 마련되어 있다. 지지부(14)는 처리 용기(12) 내에서, 처리 용기(12)의 저부로부터 연직 방향으로 연장되어 있다. 지지부(14)는 처리 용기(12) 내에서 배치대(PD)를 지지하고 있다.
배치대(PD)는 하부 전극(16) 및 정전 척(18)을 가지고 있다. 하부 전극(16)은 일실시 형태에서는 제 1 부재(16a) 및 제 2 부재(16b)를 포함하고 있다. 제 1 부재(16a) 및 제 2 부재(16b)는 모두 대략 원반 형상을 가지고 있고, 알루미늄과 같은 도체로 구성되어 있다. 제 2 부재(16b)는 제 1 부재(16a) 상에 마련되어 있고, 제 1 부재(16a)에 전기적으로 접속되어 있다.
제 1 부재(16a)에는 제 1 고주파 전원(62)이 정합기(66)를 개재하여 접속되어 있다. 제 1 고주파 전원(62)은, 플라즈마 생성용의 고주파(High Frequency Wave)를 발생하는 전원이며, 27 ~ 100 MHz의 주파수, 일례에서는 40 MHz의 고주파를 발생한다. 정합기(66)는 제 1 고주파 전원(62)의 출력 임피던스와 부하측(하부 전극(16)측)의 입력 임피던스를 정합시키기 위한 회로를 가지고 있다. 또한, 제 1 고주파 전원(62)은 정합기(66)를 개재하여 상부 전극(30)에 접속되어 있어도 된다.
또한, 제 1 부재(16a)에는 제 2 고주파 전원(64)이 정합기(68)를 개재하여 접속되어 있다. 제 2 고주파 전원(64)은, 웨이퍼(W)에 이온을 인입하기 위한 고주파, 즉 고주파 바이어스를 발생하는 전원이며, 400 kHz ~ 13.56 MHz의 범위 내의 주파수, 일례에서는 3 MHz의 고주파 바이어스를 발생한다. 정합기(68)는 제 2 고주파 전원(64)의 출력 임피던스와 부하측(하부 전극(16)측)의 입력 임피던스를 정합시키기 위한 회로를 가지고 있다.
제 2 부재(16b)의 내부에는 냉매 유로(24)가 형성되어 있다. 냉매 유로(24)에는, 처리 용기(12)의 외부에 마련된 칠러 유닛으로부터 배관(26a)을 거쳐 냉매가 공급되고, 냉매 유로(24)에 공급된 냉매는 배관(26b)을 거쳐 칠러 유닛으로 되돌려진다. 이와 같이 순환되는 냉매의 온도를 제어함으로써, 정전 척(18) 상에 배치된 웨이퍼(W)의 온도가 제어된다.
정전 척(18)은 제 2 부재(16b) 상에 마련되어 있다. 정전 척(18)은 막 형상의 전극을 한 쌍의 절연층 또는 절연 시트 간에 배치한 구조를 가지고 있다. 정전 척(18)의 전극에는 직류 전원(22)이 스위치를 개재하여 전기적으로 접속되어 있다. 이 정전 척(18)은, 직류 전원(22)으로부터의 직류 전압에 의해 발생한 쿨롱력 등의 정전력에 의해 웨이퍼(W)를 흡착하고, 당해 웨이퍼(W)를 유지한다. 이 정전 척(18) 내에는 히터와 같은 가열 소자가 마련되어 있어도 된다.
정전 척(18)의 주위, 또한 제 2 부재(16b) 상에는 포커스 링(FR)이 마련되어 있다. 포커스 링(FR)은 에칭의 균일성을 향상시키기 위하여 배치되는 것이며, 예를 들면 석영으로 구성될 수 있다.
또한, 하부 전극(16) 및 정전 척(18)에는 가스 공급 라인(28)이 마련되어 있다. 가스 공급 라인(28)은 전열 가스 공급 기구로부터의 전열 가스, 예를 들면 He 가스를, 정전 척(18)의 상면과 웨이퍼(W)의 이면과의 사이로 공급하도록 구성되어 있다.
또한, 플라즈마 처리 장치(10)는 상부 전극(30)을 구비하고 있다. 상부 전극(30)은 배치대(PD)의 상방에 있어서, 당해 배치대(PD)와 대향 배치되어 있다. 하부 전극(16)과 상부 전극(30)은 서로 대략 평행하게 마련되어 있고, 배치대(PD)와 상부 전극(30)의 사이에는, 웨이퍼(W)에 플라즈마 처리를 행하기 위한 처리 공간(S)이 구획 형성되어 있다.
상부 전극(30)은 절연성 차폐 부재(32)를 개재하여 처리 용기(12)의 상부에 지지되어 있다. 이 상부 전극(30)은 전극판(34) 및 전극 지지체(36)를 포함할 수 있다. 전극판(34)은 처리 공간(S)에 면하고 있고, 복수의 가스 토출홀(34a)을 제공하고 있다. 이 전극판(34)은 줄열이 적은 저저항의 도전체 또는 반도체로 구성될 수 있다.
전극 지지체(36)는 전극판(34)을 착탈 가능하게 지지하는 것이며, 예를 들면 알루미늄과 같은 도전성 재료로 구성된다. 이 전극 지지체(36)는 수냉 구조를 가질 수 있다. 전극 지지체(36)의 내부에는 가스 확산실(36a)이 마련되어 있다. 이 가스 확산실(36a)로부터는, 가스 토출홀(34a)에 연통하는 복수의 가스 통류홀(36b)이 하방으로 연장되어 있다. 또한 전극 지지체(36)에는, 가스 확산실(36a)로 처리 가스를 유도하는 가스 도입구(36c)가 형성되어 있고, 이 가스 도입구(36c)에는 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는 밸브군(42) 및 유량 제어기군(44)을 개재하여 가스 소스군(40)이 접속되어 있다. 가스 소스군(40)은 복수의 가스 소스를 포함하고 있다. 복수의 가스 소스는 플루오르카본 가스의 소스, 하이드로 플루오르카본 가스의 소스, 수소 가스(H2 가스)의 소스, 및, 질소 가스(N2 가스)의 소스를 포함하고 있다. 또한 일실시 형태에서는, 복수의 가스 소스는, 산소 가스(O2 가스)의 소스, 삼불화 질소 가스(NF3 가스)의 소스, 황화 카르보닐 가스(COS 가스)의 소스, 삼염화 붕소 가스(BCl3 가스)의 소스, 및, 탄화수소 가스의 소스를 더 포함할 수 있다. 플루오르카본 가스로서는, 예를 들면 C4F6 가스, C4F8 가스, CF4 가스와 같은 하나 이상의 플루오르카본 가스가 이용될 수 있다. 하이드로 플루오르카본 가스로서는 예를 들면 CH2F2 가스가 이용될 수 있다. 또한, 탄화수소 가스로서는 예를 들면 CH4 가스가 이용된다. 또한, 복수의 가스 소스는 He 가스, Ne 가스, Ar 가스, Kr 가스와 같은 임의의 희가스의 소스를 더 포함하고 있어도 된다.
밸브군(42)은 복수의 밸브를 가지고 있다. 또한, 유량 제어기군(44)은 매스 플로우 컨트롤러(MFC)와 같은 복수의 유량 제어기를 가지고 있다. 가스 소스군(40)의 복수의 가스 소스는 각각, 유량 제어기군(44)에 포함되는 대응의 유량 제어기 및 밸브군(42)에 포함되는 대응의 밸브를 개재하여, 가스 공급관(38)에 접속되어 있다. 플라즈마 처리 장치(10)에서는, 복수의 가스 소스 중 선택된 가스 소스로부터의 가스가, 가스 공급관(38)으로부터 가스 확산실(36a)에 이르러, 가스 통류홀(36b) 및 가스 토출홀(34a)을 거쳐 처리 공간(S)에 토출된다.
또한, 플라즈마 처리 장치(10)는 직류 전원부(70)를 더 구비하고 있다. 직류 전원부(70)는 상부 전극(30)에 접속되어 있다. 직류 전원부(70)는 음의 직류 전압을 발생하고, 당해 직류 전압을 상부 전극(30)에 부여하는 것이 가능하다.
또한, 플라즈마 처리 장치(10)는 접지 도체(12a)를 더 구비할 수 있다. 접지 도체(12a)는 대략 원통 형상을 이루고 있고, 처리 용기(12)의 측벽으로부터 상부 전극(30)의 높이 위치보다 상방으로 연장되도록 마련되어 있다.
또한, 플라즈마 처리 장치(10)에서는 처리 용기(12)의 내벽을 따라 퇴적물 실드(46)가 착탈 가능하게 마련되어 있다. 퇴적물 실드(46)는 지지부(14)의 외주에도 마련되어 있다. 퇴적물 실드(46)는 처리 용기(12)에 에칭 부산물(퇴적물)이 부착하는 것을 방지하는 것이며, 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다.
처리 용기(12)의 저부측에 있어서는, 지지부(14)와 처리 용기(12)의 내벽과의 사이에 배기 플레이트(48)가 마련되어 있다. 배기 플레이트(48)는, 예를 들면 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다. 이 배기 플레이트(48)에는 다수의 관통홀이 형성되어 있다. 배기 플레이트(48)의 하방에 있어서 처리 용기(12)에는, 배기구(12e)가 마련되어 있다. 배기구(12e)에는 배기관(52)을 개재하여 배기 장치(50)가 접속되어 있다. 배기 장치(50)는 압력 조정 밸브 및 터보 분자 펌프 등의 진공 펌프를 가지고 있어, 처리 용기(12) 내를 원하는 압력으로 감압할 수 있다.
처리 용기(12)의 내벽에는 도전성 부재(GND 블록)(56)가 마련되어 있다. 도전성 부재(56)는, 높이 방향에 있어서 웨이퍼(W)와 대략 동일한 높이에 위치하도록, 처리 용기(12)의 내벽에 장착되어 있다. 이 도전성 부재(56)는 그라운드에 직류적으로 접속되어 있고, 이상 방전 방지 효과를 발휘한다. 또한, 도전성 부재(56)는 플라즈마 생성 영역에 마련되고 있으면 되고, 그 설치 위치는 도 3에 나타내는 위치에 한정되는 것은 아니다.
또한, 플라즈마 처리 장치(10)는 제어부(Cnt)를 더 구비할 수 있다. 이 제어부(Cnt)는 프로세서, 기억부, 입력 장치, 표시 장치 등을 구비하는 컴퓨터 장치일 수 있고, 플라즈마 처리 장치(10)의 각 부를 제어할 수 있다. 이 제어부(Cnt)에서는, 입력 장치를 이용하여, 오퍼레이터가 플라즈마 처리 장치(10)를 관리하기 위하여 커멘드의 입력 조작 등을 행할 수 있고, 또한 표시 장치에 의해, 플라즈마 처리 장치(10)의 가동 상황을 가시화하여 표시할 수 있다. 또한 제어부(Cnt)의 기억부에는, 플라즈마 처리 장치(10)에서 실행되는 각종 처리를 프로세서에 의해 제어하기 위한 제어 프로그램, 또는 처리 조건에 따라 플라즈마 처리 장치(10)의 각 부에 처리를 실행시키기 위한 프로그램, 즉 처리 레시피가 저장된다. 일실시 형태에서는, 제어부(Cnt)는 방법(MT)의 실시를 위하여 작성된 처리 레시피에 따라, 플라즈마 처리 장치(10)의 각 부를 제어한다.
이 플라즈마 처리 장치(10)에서는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터의 처리 가스가 처리 공간(S)으로 공급되고, 또한, 배기 장치(50)에 의해 처리 공간(S)의 압력이 정해진 압력으로 설정된다. 또한, 제 1 고주파 전원(62)으로부터의 고주파가 하부 전극(16)에 공급되고, 제 2 고주파 전원(64)으로부터의 고주파 바이어스가 하부 전극(16)에 공급된다. 이에 의해, 처리 공간(S)에 있어서 처리 가스가 여기된다. 그리고, 이온 등의 활성종에 의해 웨이퍼(W)에 대한 에칭과 같은 플라즈마 처리가 행해진다.
다시 도 1을 참조하여, 방법(MT)의 설명을 계속한다. 이하, 도 1과 함께, 도 4 ~ 도 6도 참조한다. 도 4 및 도 5는, 도 1에 나타내는 방법의 실행 중의 중간 단계의 피처리체의 상태의 일례를 나타내는 단면도이다. 또한, 도 6은 도 1에 나타내는 방법의 실행 후의 피처리체의 상태의 일례를 나타내는 단면도이다. 이하의 설명에서는, 플라즈마 처리 장치(10)를 이용하는 경우를 예로 들어, 방법(MT)을 설명한다.
방법(MT)에서는, 상술한 바와 같이, 먼저, 플라즈마 처리 장치(10)의 처리 용기(12) 내에 웨이퍼(W)가 반입된다. 웨이퍼(W)는 배치대(PD) 상에 배치되어, 정전 척(18)에 의해 유지된다. 그리고, 방법(MT)에서는 공정(ST1) 및 공정(ST2)이 교호로 반복된다.
공정(ST1)에서는, 처리 용기(12) 내에서 제 1 처리 가스의 플라즈마가 생성된다. 제 1 처리 가스는 플루오르카본 가스 및 하이드로 플루오르카본 가스를 포함한다. 일례에서는, 제 1 처리 가스는 플루오르카본 가스로서 C4F6 가스, C4F8 가스, CF4 가스와 같은 하나 이상의 플루오르카본 가스를 포함할 수 있다. 또한, 제 1 처리 가스는 하이드로 플루오르카본 가스로서 CH2F2 가스를 포함할 수 있다. 또한, 제 1 처리 가스는 플루오르카본 가스 및 하이드로 플루오르카본 가스와 더불어, 산소 가스(O2 가스)를 더 포함할 수 있다.
공정(ST1)에서는, 제 1 처리 가스가 처리 용기(12) 내에 공급되고, 배기 장치(50)에 의해 처리 공간(S)의 압력이 정해진 압력으로 설정된다. 또한 공정(ST1)에서는, 제 1 고주파 전원(62)으로부터의 고주파 및 제 2 고주파 전원(64)으로부터의 고주파 바이어스가 하부 전극(16)에 공급된다.
이 공정(ST1)에서는, 제 1 처리 가스가 여기되고, 생성된 이온 및 라디칼 등 중 적어도 하나의 활성종에 의해, 도 4에 나타내는 바와 같이, 마스크(MSK)로부터 노출되어 있는 부분에 있어서 제 1 영역(R1) 및 제 2 영역(R2)이 에칭된다. 또한 공정(ST1)에서는, 제 1 처리 가스로부터, 탄소를 함유하는 퇴적물, 예를 들면 플루오르카본 및 탄화수소 중 적어도 하나와 같은 퇴적물이 웨이퍼(W) 상에 형성되는데, 당해 퇴적물은, 산소의 활성종에 의해 적절히 제거된다. 따라서, 이러한 퇴적물에 의한 마스크(MSK)의 개구의 폐색이 억제된다.
이어지는 공정(ST2)에서는, 처리 용기(12) 내에서 제 2 처리 가스의 플라즈마가 생성된다. 제 2 처리 가스는 수소 가스(H2 가스), 하이드로 플루오르카본 가스 및 질소 가스(N2 가스)를 포함한다. 제 2 처리 가스의 하이드로 플루오르카본 가스로서는 예를 들면 CH2F2 가스가 이용된다. 또한 일실시 형태에서는, 제 2 처리 가스는, 삼불화 질소 가스(NF3 가스), 황화 카르보닐 가스(COS 가스), 삼염화 붕소 가스(BCl3 가스) 및 탄화수소 가스 중 적어도 하나를 포함할 수 있다.
공정(ST2)에서는, 제 2 처리 가스가 처리 용기(12) 내에 공급되고, 배기 장치(50)에 의해 처리 공간(S)의 압력이 정해진 압력으로 설정된다. 또한 공정(ST2)에서는, 제 1 고주파 전원(62)으로부터의 고주파 및 제 2 고주파 전원(64)으로부터의 고주파 바이어스가 하부 전극(16)에 공급된다.
이 공정(ST2)에서는 제 2 처리 가스가 여기된다. 제 2 처리 가스 중의 하이드로 플루오르카본은 불소, 수소, 탄소 및 탄화수소 등으로 해리된다. 하이드로 플루오르카본의 해리에 의해 생성되는 불소는, 수소 가스의 해리에 의해 생성되는 수소와 결합한다. 따라서, 공정(ST2)에서는 에칭에 기여하는 불소의 양이 저감된다. 또한, 하이드로 플루오르카본의 해리에 의해 생성되는 탄소 및 탄화수소 중 적어도 하나는, 에칭에 의해 형성된 스페이스를 구획 형성하는 측벽면(SW) 및 마스크(MSK)의 표면(MS)에 부착되어, 도 5에 나타내는 바와 같이, 퇴적물(DP)을 형성한다. 이에 의해, 측벽면(SW)이 보호된다. 또한, 마스크(MSK)에 의해 제공되는 개구의 폭이 조정된다. 또한, 마스크(MSK)의 표면(MS)에는, 측벽면(SW)보다 많은 탄소 및 탄화수소 중 적어도 하나가 부착하는데, 마스크(MSK)의 표면(MS)에 부착한 탄소 및 탄화수소 중 적어도 하나는, 질소의 활성종에 의해 감소된다. 따라서, 마스크(MSK)의 개구의 폐색이 억제된다.
또한, 제 2 처리 가스가 삼불화 질소 가스를 포함하고 있는 경우에는, 당해 삼불화 질소의 해리에 의해 생성되는 불소는, 제 1 영역(R1) 및 제 2 영역(R2)을 에칭하는데, 당해 불소의 양은 수소와의 결합에 의해 감소하므로, 공정(ST2)에 있어서 제 1 영역(R1) 및 제 2 영역(R2)이 에칭되는 양은, 공정(ST1)에 있어서 제 1 영역(R1) 및 제 2 영역(R2)이 에칭되는 양보다 적다. 또한, 삼불화 질소의 해리에 의해 생성되는 질소는, 마스크(MSK)의 에칭량, 및 당해 마스크(MSK) 상에 퇴적되는 탄화수소의 조정에 기여한다.
또한, 제 2 처리 가스가 황화 카르보닐 가스를 포함하고 있는 경우에는, 황화 카르보닐의 해리에 의해 생성되는 유황(S)을 함유하는 생성물은, 마스크(MSK) 상에 퇴적되어, 당해 마스크(MSK)를 보호하고, 마스크(MSK)의 개구 폭의 조정에 기여한다.
또한, 제 2 처리 가스가 삼염화 붕소 가스를 포함하고 있는 경우에는, 삼염화 붕소의 해리에 의해 생성되는 염소 등과 실리콘과의 반응 생성물이, 측벽면(SW)에 퇴적되어 당해 측벽면(SW)을 보호한다. 또한, 제 2 처리 가스가 탄화수소 가스를 포함하고 있는 경우에는, 당해 탄화수소 가스는, 측벽면(SW)의 보호를 위한 탄화수소원으로서 기여한다.
방법(MT)에서는, 이러한 공정(ST1) 및 공정(ST2)을 포함하는 시퀀스(SQ)의 실행 후, 공정(STJ)에서 정지 조건이 충족되는지 여부가 판정된다. 정지 조건은 시퀀스(SQ)의 실행 횟수가 정해진 횟수에 달하고 있을 때 충족되는 것으로 판정된다. 공정(STJ)에 있어서 정지 조건이 충족되지 않는다고 판정되는 경우에는, 시퀀스(SQ)가 공정(ST1)부터 다시 실행된다. 한편, 공정(STJ)에 있어서 정지 조건이 충족된다고 판정되는 경우에는 방법(MT)은 종료된다. 이와 같이, 방법(MT)에서는, 복수 회의 시퀀스(SQ)가 실행됨으로써, 도 6에 나타내는 바와 같이, 스페이스가 하지층(UL)의 표면에 달할 때까지 제 1 영역(R1) 및 제 2 영역(R2)이 에칭된다.
상술한 바와 같이, 방법(MT)에서는, 공정(ST1)에서 제 1 영역(R1) 및 제 2 영역(R2)이 에칭된다. 그리고, 에칭에 의해 형성된 측벽면(SW)에, 공정(ST2)에서 퇴적물(DP)이 형성된다. 이와 같이, 방법(MT)에서는, 제 1 영역(R1) 및 제 2 영역(R2)의 에칭과 측벽면(SW)의 보호를 위한 퇴적물(DP)의 형성이 교호로 행해지므로, 측벽면(SW)의 횡 방향(막 두께 방향에 직교하는 방향)의 깎임이 억제된다. 특히, 퇴적물(DP)에 의한 측벽면(SW)의 보호는, 공정(ST1)의 에칭에 있어서 횡 방향으로 깎이기 쉬운 제 2 영역(R2)에서 효과를 발휘한다. 따라서, 방법(MT)에 의하면, 에칭에 의해 형성되는 측벽면(SW)의 수직성을 향상시키는 것이 가능해진다.
또한 일실시 형태의 방법(MT)에서는, 시퀀스(SQ)에 있어서의 공정(ST1)의 실행 시간 길이가, 시퀀스(SQ)에 있어서의 공정(ST2)의 실행 시간 길이보다 긴 시간 길이로 설정되어 있어도 된다. 공정(ST1)은 상술한 바와 같이 제 1 영역(R1) 및 제 2 영역(R2)을 에칭하기 위하여 이용된다. 한편, 공정(ST2)은, 상술한 바와 같이, 주로 측벽면(SW)의 보호를 위하여 이용되고, 공정(ST2)의 에칭에 대한 기여는 비교적 적다. 따라서, 공정(ST1)의 실행 시간 길이를 공정(ST2)의 실행 시간 길이보다 긴 시간 길이로 설정함으로써, 제 1 영역(R1) 및 제 2 영역(R2)의 에칭의 스루풋이 높아진다.
이상, 각종 실시 형태에 대하여 설명했지만, 상술한 실시 형태에 한정되지 않고 각종 변형 태양을 구성 가능하다. 예를 들면, 방법(MT)은, 유도 결합형의 플라즈마 처리 장치, 또는 마이크로파와 같은 표면파를 이용하는 플라즈마 처리 장치와 같은 임의의 플라즈마 처리 장치를 이용하여 실시되어도 된다.
10 : 플라즈마 처리 장치
12 : 처리 용기
PD : 배치대
16 : 하부 전극
18 : 정전 척
30 : 상부 전극
40 : 가스 소스군
50 : 배기 장치
62 : 제 1 고주파 전원
64 : 제 2 고주파 전원
Cnt : 제어부
W : 웨이퍼
MSK : 마스크
R1 : 제 1 영역
R2 : 제 2 영역
IL1 : 실리콘 산화막
IL2 : 실리콘 질화막
DP : 퇴적물

Claims (8)

  1. 피처리체의 제 1 영역 및 제 2 영역을 동시에 에칭하는 방법으로서, 상기 제 1 영역은, 실리콘 산화막 및 실리콘 질화막이 교호로 적층됨으로써 구성된 다층막을 가지고, 상기 제 2 영역은, 제 1 영역의 실리콘 산화막의 막 두께보다 큰 막 두께를 가지는 실리콘 산화막을 포함하고, 상기 피처리체는, 상기 제 1 영역 및 상기 제 2 영역 상에 개구를 제공하는 마스크를 가지고, 상기 방법은,
    상기 제 1 영역 및 상기 제 2 영역을 동시에 에칭하기 위하여 상기 피처리체가 준비된 플라즈마 처리 장치의 처리 용기 내에서, 플루오르카본 가스 및 하이드로 플루오르카본 가스를 포함하는 제 1 처리 가스의 플라즈마를 생성하는 공정과,
    상기 플라즈마 처리 장치의 처리 용기 내에서, 수소 가스, 하이드로 플루오르카본 가스 및 질소 가스를 포함하는 제 2 처리 가스의 플라즈마를 생성하는 공정
    을 포함하고,
    제 1 처리 가스의 플라즈마를 생성하는 상기 공정 및 제 2 처리 가스의 플라즈마를 생성하는 상기 공정이 교호로 반복되는 방법.
  2. 제 1 항에 있어서,
    제 1 처리 가스의 플라즈마를 생성하는 상기 공정의 실행 시간 길이가, 제 2 처리 가스의 플라즈마를 생성하는 상기 공정의 실행 시간 길이보다 긴 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 처리 가스는 삼불화 질소 가스를 더 포함하는 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 처리 가스는 황화 카르보닐 가스를 더 포함하는 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 처리 가스는 삼염화 붕소 가스를 더 포함하는 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 처리 가스는 탄화수소 가스를 더 포함하는 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 마스크는 카본으로 구성된 마스크인 방법.
  8. 제 1 항에 있어서,
    상기 제 2 영역은 제 1 부분 영역 및 제 2 부분 영역을 포함하고,
    상기 제 1 부분 영역은 상기 제 1 영역으로부터 상기 다층막의 적층 방향에 직교하는 방향으로 연장되는 복수의 실리콘 질화막을 포함하고,
    상기 제 1 영역으로부터 상기 제 1 부분 영역까지 연장된 상기 복수의 실리콘 질화막은 계단 형상을 나타내도록 상기 제 1 부분 영역 내에서 종단되고,
    상기 제 2 부분 영역은 단층의 실리콘 산화막으로 구성된 것인 방법.
KR1020160035300A 2015-03-31 2016-03-24 에칭 방법 KR101937727B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-071502 2015-03-31
JP2015071502A JP6339961B2 (ja) 2015-03-31 2015-03-31 エッチング方法

Publications (2)

Publication Number Publication Date
KR20160117220A KR20160117220A (ko) 2016-10-10
KR101937727B1 true KR101937727B1 (ko) 2019-01-11

Family

ID=57017414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160035300A KR101937727B1 (ko) 2015-03-31 2016-03-24 에칭 방법

Country Status (3)

Country Link
US (1) US9793134B2 (ko)
JP (1) JP6339961B2 (ko)
KR (1) KR101937727B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997374B2 (en) * 2015-12-18 2018-06-12 Tokyo Electron Limited Etching method
JP6878174B2 (ja) * 2017-06-29 2021-05-26 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP6948181B2 (ja) * 2017-08-01 2021-10-13 東京エレクトロン株式会社 多層膜をエッチングする方法
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
JP7277225B2 (ja) 2019-04-08 2023-05-18 東京エレクトロン株式会社 エッチング方法、及び、プラズマ処理装置
WO2021171458A1 (ja) * 2020-02-27 2021-09-02 株式会社日立ハイテク プラズマ処理方法
CN111533461B (zh) * 2020-05-25 2022-12-13 福建和达玻璃技术有限公司 用于玻璃机壳金属质感表面处理的高精度控温装置及方法
CN112592069A (zh) * 2020-12-18 2021-04-02 安徽普恒光学材料有限公司 一种防眩光玻璃蚀刻工艺生产线
US20220399361A1 (en) * 2021-06-10 2022-12-15 Macronix International Co., Ltd. Memory device and manufacturing method thereof
US20230094212A1 (en) * 2021-09-30 2023-03-30 Tokyo Electron Limited Plasma etch process for fabricating high aspect ratio (har) features

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130043455A1 (en) 2011-08-15 2013-02-21 Unity Semiconductor Corporation Vertical Cross Point Arrays For Ultra High Density Memory Applications
US20130059450A1 (en) * 2011-09-06 2013-03-07 Lam Research Corporation Etch process for 3d flash structures
US20130256777A1 (en) 2012-03-30 2013-10-03 Seagate Technology Llc Three dimensional floating gate nand memory

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263415A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置の製造方法
JP5038567B2 (ja) * 2001-09-26 2012-10-03 東京エレクトロン株式会社 エッチング方法
JP5640361B2 (ja) * 2009-12-03 2014-12-17 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2012028431A (ja) * 2010-07-21 2012-02-09 Toshiba Corp 半導体装置の製造方法
JP2012151187A (ja) * 2011-01-17 2012-08-09 Toshiba Corp 半導体記憶装置の製造方法
KR102034556B1 (ko) * 2012-02-09 2019-10-21 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법
JP5968130B2 (ja) * 2012-07-10 2016-08-10 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US9396960B2 (en) * 2012-11-01 2016-07-19 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
JP6211947B2 (ja) * 2013-07-31 2017-10-11 東京エレクトロン株式会社 半導体装置の製造方法
JP6140575B2 (ja) * 2013-08-26 2017-05-31 東京エレクトロン株式会社 半導体装置の製造方法
JP2015046425A (ja) * 2013-08-27 2015-03-12 株式会社東芝 パターン形成方法、および、それを用いた不揮発性記憶装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130043455A1 (en) 2011-08-15 2013-02-21 Unity Semiconductor Corporation Vertical Cross Point Arrays For Ultra High Density Memory Applications
US20130059450A1 (en) * 2011-09-06 2013-03-07 Lam Research Corporation Etch process for 3d flash structures
US20130256777A1 (en) 2012-03-30 2013-10-03 Seagate Technology Llc Three dimensional floating gate nand memory

Also Published As

Publication number Publication date
US20160293439A1 (en) 2016-10-06
KR20160117220A (ko) 2016-10-10
US9793134B2 (en) 2017-10-17
JP2016192483A (ja) 2016-11-10
JP6339961B2 (ja) 2018-06-06

Similar Documents

Publication Publication Date Title
KR101937727B1 (ko) 에칭 방법
KR102426264B1 (ko) 에칭 방법
KR101847866B1 (ko) 다층막을 에칭하는 방법
KR102435288B1 (ko) 에칭 방법
KR101903845B1 (ko) 에칭 방법
US9337056B2 (en) Semiconductor device manufacturing method
KR102260339B1 (ko) 반도체 장치의 제조 방법
KR102460168B1 (ko) 플라즈마 처리 장치
KR101835683B1 (ko) 다층막을 에칭하는 방법
JP6504989B2 (ja) エッチング方法
KR101863992B1 (ko) 피에칭층을 에칭하는 방법
KR102362446B1 (ko) 에칭 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant