CN106023912B - 偏移调整装置 - Google Patents

偏移调整装置 Download PDF

Info

Publication number
CN106023912B
CN106023912B CN201610170889.7A CN201610170889A CN106023912B CN 106023912 B CN106023912 B CN 106023912B CN 201610170889 A CN201610170889 A CN 201610170889A CN 106023912 B CN106023912 B CN 106023912B
Authority
CN
China
Prior art keywords
selection
signal
nth
delay
logic level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610170889.7A
Other languages
English (en)
Other versions
CN106023912A (zh
Inventor
仁田胁祥治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN106023912A publication Critical patent/CN106023912A/zh
Application granted granted Critical
Publication of CN106023912B publication Critical patent/CN106023912B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/06—Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明涉及偏移调整装置。基于选择以分别不同的延迟量延迟了叠加有时钟信号的数据信号后的第一~第N延迟数据信号之中的一个延迟数据信号的选择数据，生成每一个在示出选择的情况下具有第一逻辑电平而在示出非选择的情况下具有第二逻辑电平的第一~第N选择信号。在此，个别地导入第一~第N选择信号，生成在导入的选择信号从第一逻辑电平转变为第二逻辑电平时以比从第二逻辑电平转变为第一逻辑电平时大的延迟量个别地延迟了第一~第N选择信号后的第一~第N延迟选择信号。然后，从前述第一~第N延迟数据信号之中选择在第一~第N延迟选择信号之中具有第一逻辑电平的延迟选择信号所对应的延迟数据信号并输出。

Description

偏移调整装置
技术领域
本发明涉及对时钟同步电路中的时钟信号的偏移进行调整的偏移调整装置。
背景技术
作为对时钟偏移进行调整的偏移调整电路，提出了通过选择器从以分别不同的延迟量延迟了输入时钟信号后的延迟时钟信号之中选择1个延迟时钟信号并将其向触发电路的时钟端子供给的结构（例如，参照专利文献1）。在该偏移调整电路中，针对数据信号，预先测定能够得到规定的准备时间（setup time）和保持时间（hold time）的延迟量，通过选择器选择与该延迟量对应的延迟时钟信号，由此，调整偏移。
现有技术文献
专利文献
专利文献1：日本特开2001-274333号公报。
发明要解决的课题
但是，在上述的偏移调整电路中，在选择器内部设置有解码器，因此，存在在延迟时钟信号的切换时全部延迟时钟信号瞬间地变为非选择状态的情况，存在瞬时地发生信号缺少的可能性。
因此，在利用PLL（phase locked loop，锁相环路）电路或DLL（Delay-LockedLoop，延迟锁相环）电路生成与从该偏移调整电路输出的延迟时钟信号相位同步的内部时钟信号的情况下，在其切换时，在PLL电路或DLL电路中发生失步。因此，产生遍及PLL电路或DLL电路恢复为同步状态的期间生成异常的内部时钟信号这样的问题。
发明内容
本申请发明的目的在于提供一种能够在通常工作中在不使信号缺少发生的情况下进行时钟偏移调整的偏移调整装置。
用于解决课题的方案
本发明的偏移调整装置是，一种偏移调整装置，基于叠加有时钟信号的数据信号来调整所述时钟信号的偏移，具有：偏移调整延迟部，生成以分别不同的延迟量延迟了所述数据信号后的第一~第N延迟数据信号，其中，N为2以上的整数；解码器，基于选择所述第一~第N延迟数据信号之中的一个延迟数据信号的选择数据，生成每一个在示出选择的情况下具有第一逻辑电平而在示出非选择的情况下具有第二逻辑电平且与所述第一~第N延迟数据信号分别对应的每一个为1位的第一~第N选择信号；第一~第N转变延迟部，个别地导入所述第一~第N选择信号来生成延迟后的第一~第N延迟选择信号；以及数据选择部，从所述第一~第N延迟数据信号之中选择在所述第一~第N延迟选择信号之中具有所述第一逻辑电平的延迟选择信号所对应的延迟数据信号，输出选择的所述延迟数据信号，所述第一~第N转变延迟部的每一个在所述选择信号根据所述选择数据从所述第一逻辑电平转变为所述第二逻辑电平时，以比从所述第二逻辑电平转变为所述第一逻辑电平时大的延迟量延迟所述第一~第N选择信号。
发明效果
在本发明中，基于选择以分别不同的延迟量延迟了叠加有时钟信号的数据信号后的第一~第N延迟数据信号之中的一个延迟数据信号的选择数据，生成每一个在示出“选择”的情况下具有第一逻辑电平而在示出“非选择”的情况下具有第二逻辑电平的第一~第N选择信号。在此，个别地导入第一~第N选择信号，生成在导入的选择信号从第一逻辑电平转变为第二逻辑电平时以比从第二逻辑电平转变为第一逻辑电平时大的延迟量个别地延迟了第一~第N选择信号后的第一~第N延迟选择信号。然后，数据选择部从第一~第N延迟数据信号之中选择在第一~第N延迟选择信号之中具有第一逻辑电平的延迟选择信号所对应的延迟数据信号并输出。
根据这样的结构，即使在选择数据的内容进行切换的切换时间点的稍后第一~第N选择信号的全部瞬间地变为示出“非选择”的第二逻辑电平，也使第一~第N延迟选择信号之中的至少一个延迟选择信号维持为示出“选择”的第一逻辑电平的状态。
因此，避免在伴随着时钟偏移调整的选择数据的内容的切换时第一~第N延迟选择信号的全部瞬间地变为示出“非选择”的第二逻辑电平的状态，因此，防止与该状态伴随地发生的输出信号的缺少。
附图说明
图1是示出包含本发明的偏移调整装置的显示装置的概略结构的框图。
图2是示出数据驱动器13的内部结构的框图。
图3是示出偏移校正部130的内部结构的框图。
图4是示出偏移调整电路31和32各自的内部结构的电路图。
图5是示出解码器320的内部结构的一个例子的电路图。
图6是示出解码器320的真值表的图。
图7是示出转变延迟电路321~324各自的内部结构的电路图。
图8是表示转变延迟电路321~324各自的内部工作的时间图。
图9是表示延迟像素数据信号SC0~SC3各自的延迟方式的时间图。
图10是示出图4所示的偏移调整电路31的内部工作的一个例子的时间图。
图11是示出图4所示的偏移调整电路31和32的变形例的电路图。
图12是表示脉冲生成电路420的工作的时间图。
图13是示出图11所示的偏移调整电路31的内部工作的一个例子的时间图。
具体实施方式
图1是示出包含本发明的偏移调整装置的显示装置的概略结构的框图。如图1所示，这样的显示装置由驱动控制部11、扫描驱动器12、数据驱动器13、以及由液晶面板等构成的显示设备20构成。
在显示设备20中，形成有每一个在二维画面的水平方向上伸展的m个（m为2以上的自然数）水平扫描线S1~Sm以及每一个在二维画面的垂直方向上伸展的n个（n为2以上的自然数）数据线D1~Dn。进而，在水平扫描线和数据线的各交叉部的区域形成有担负像素的显示单元。
驱动控制部11基于输入视频信号按照各像素的每一个生成以例如8位表示该像素的亮度电平的像素数据PD的序列。驱动控制部11生成将示出时钟信号的基准定时的基准定时信号叠加于该像素数据PD的序列后的像素数据信号VPD，并将其向数据驱动器13供给。即，驱动控制部11将叠加有时钟信号的像素数据信号VPD向数据驱动器13供给。进而，驱动控制部11根据输入视频信号生成示出针对显示设备20的水平扫描定时的水平扫描信号HS，并将其向扫描驱动器12供给。
扫描驱动器12与水平扫描信号HS同步地生成具有规定的峰值电压的水平扫描脉冲，并将其依次、择一地施加到显示设备20的扫描线S1~Sm每一个。
图2是示出数据驱动器13的内部结构的框图。数据驱动器13被形成在作为半导体装置的半导体芯片。数据驱动器13包含偏移校正部130、时钟生成部131、数据导入部133、灰度电压变换部134、以及输出缓冲器135。
偏移校正部130将对像素数据信号VPD施行时钟偏移校正处理而得到的像素数据信号作为像素数据信号DAT向数据导入部133供给。进而，偏移校正部130将对像素数据信号VPD施行时钟偏移校正处理而得到的像素数据信号作为时钟生成用像素数据信号RC向时钟生成部131供给。再有，对偏移校正部130中的时钟偏移校正处理在后面进行叙述。
时钟生成部131例如由PLL电路或DLL电路构成，生成与被包含在时钟生成用像素数据信号RC中的基准定时信号相位同步的规定频率的内部时钟信号CLK，并将其向偏移校正部130和数据导入部133供给。
数据导入部133从像素数据信号DAT中在与内部时钟信号CLK同步的定时依次导入与各像素对应的像素数据PD。数据导入部133每当1个水平扫描线的量（n个）的导入结束时，将n个像素数据PD作为像素数据P1~Pn向灰度电压变换部134供给。
灰度电压变换部134将像素数据P1~Pn变换为具有与各个亮度电平对应的电压值的像素驱动电压V1~Vn并向输出缓冲器135供给。
输出缓冲器135将按期望对像素驱动电压V1~Vn的每一个进行放大后的电压作为像素驱动电压G1~Gn，并将每一个施加到显示设备20的数据线D1~Dn。
在以下，对偏移校正部130的结构和工作进行说明。
图3是示出偏移校正部130的内部结构的框图。如图3所示，偏移校正部130包含偏移检测电路30、偏移调整电路31和32。
偏移检测电路30检测上述的内部时钟信号CLK的上升或下降沿部与像素数据信号DAT中的上升或下降沿部的相位差来作为与时钟偏移对应的值。偏移检测电路30生成分别用例如2位的量的位B1和B2以4等级表示与该相位差对应的延迟量的延迟选择数据DS1，并将其向偏移调整电路31供给。进而，偏移检测电路30向偏移调整电路32供给用例如2位的量的位B1和B2以4等级表示与将该相位差的极性反相后的相位对应的延迟量的延迟选择数据DS2。
偏移调整电路31将使像素数据信号VPD延迟了由延迟选择数据DS1指定的延迟量后的信号作为施行了时钟偏移调整的时钟生成用像素数据信号RC向上述时钟生成部131供给。偏移调整电路32将使像素数据信号VPD延迟了由延迟选择数据DS2指定的延迟量的信号作为施行了时钟偏移调整的像素数据信号DAT向上述数据导入部133供给。
偏移调整电路31和32都具有相同的内部结构。
图4是示出偏移调整电路31和32各自的内部结构的一个例子的电路图。在图4中，寄存器319导入延迟选择数据DS1（DS2）以保持其并将该延迟选择数据DS1（DS2）的位B1和B2向解码器320供给。
解码器320基于位B1和B2来生成4位的选择信号d0~d3。
图5是示出解码器320的内部结构的一个例子的电路图。如图5所示，解码器320具有反相器V1和V2、与门AN0~AN3。反相器V1向与门AN0和AN1的每一个供给使位B1的逻辑电平反相后的反相位BB1。反相器V2向与门AN0和AN2的每一个供给使位B2的逻辑电平反相后的反相位BB2。
根据这样的结构，解码器320按照图6所示的真值表生成与位B1和B2对应的分别1位的选择信号d0~d3。
即，解码器320在位B1和B2都表示逻辑电平0的情况下得到只有选择信号d0~d3之中的d0为表示“选择”的逻辑电平1而其他的选择信号d1~d3全都为表示“非选择”的逻辑电平0的选择信号d0~d3。此外，解码器320在位B1为逻辑电平0且位B2表示逻辑电平1的情况下得到只有选择信号d0~d3之中的d1为表示“选择”的逻辑电平1而其他的选择信号d0、d2和d3全都为表示“非选择”的逻辑电平0的选择信号d0~d3。此外，解码器320在位B1为逻辑电平1且位B2表示逻辑电平0的情况下得到只有选择信号d0~d3之中的d2为表示“选择”的逻辑电平1而其他的选择信号d0、d1和d3全都为表示“非选择”的逻辑电平0的选择信号d0~d3。此外，解码器320在位B1和B2都表示逻辑电平1的情况下得到只有选择信号d0~d3之中的d3为表示“选择”的逻辑电平1而其他的选择信号d0~d2全都为表示“非选择”的逻辑电平0的选择信号d0~d3。
解码器320将选择信号d0向转变延迟电路321供给，并且，将选择信号d1向转变延迟电路322供给。进而，解码器320将选择信号d2向转变延迟电路323供给，并且，将选择信号d3向转变延迟电路324供给。再有，以后，也将转变延迟电路321~324称为TRD321~324。
TRD321~324分别个别地导入选择信号d0~d3，生成延迟后的延迟选择信号S0~S3。
TRD321~324具有相同的内部结构。
图7是表示TRD321~324各自的内部结构的电路图。再有，在以下，以TRD321为例子对其内部结构进行说明。延迟元件DD1向反相器IVX供给如图8所示那样使选择信号d0延迟了规定的延迟时间TD后的信号dQ。再有，延迟元件DD1也可以使用由电容器和电阻构成的积分电路来实现，或者，也可以为将偶数个多个反相器元件串联地多级连接的电路。此时，考虑该积分电路或反相器元件自身的延迟以及布线延迟来设定延迟时间TD。
反相器IVX向RS触发电路RS1的R端子供给使信号dQ的逻辑电平反相后的反相延迟选择信号dQI。向RS触发电路RS1的S端子供给选择信号d0。
如图7所示，RS触发电路RS1具有或非门（NOR gate）NR1和NR2、反相器IVY。或非门NR1的第一输入端子相当于RS触发电路RS1的S端子，或非门NR2的第一输入端子相当于RS触发电路RS1的R端子。或非门NR1的输出端子连接于反相器IVY和或非门NR2的第二输入端子。或非门NR2的输出端子连接于或非门NR1的第二输入端子。或非门NR1将示出经由S端子供给的选择信号d0与从或非门NR2输出的信号a的或非结果的信号b向反相器IVY和或非门NR2的第二输入端子供给。或非门NR2将示出经由R端子供给的反相延迟选择信号dQI与从或非门NR1输出的信号b的或非结果的信号a向或非门NR1的第二输入端子供给。反相器IVY输出使从或非门NR1输出的信号b的逻辑电平反相后的信号来作为上述的延迟选择信号S0。
根据这样的结构，TRD321生成延迟选择信号S0，所述延迟选择信号S0如图8所示那样在选择信号d0的上升沿的时间点t1从示出“非选择”的逻辑电平0的状态转变为示出“选择”的逻辑电平1的状态而在从选择信号d0的下降沿的时间点t2起经由延迟时间TD的时间点t3从逻辑电平1的状态转变为逻辑电平0的状态。
TRD321以图8所示的方式导入并保持选择信号d0，将所保持的选择信号d0做成延迟选择信号S0向与门313供给。TRD322~324的每一个也以与TRD321同样的方式分别个别地导入并保持选择信号d1~d3，将所保持的选择信号d1~d3分别做成延迟选择信号S1~S3向与门314~316供给。
总之，TRD321~324的每一个在所导入的选择信号（d0~d3）从表示“选择”的逻辑电平1转变为表示“非选择”的逻辑电平0时，以比从逻辑电平0转变为逻辑电平1时大的延迟量延迟选择信号（d0~d3）。
解复用器311在被供给使偏移调整处理无效化的逻辑电平0的使能信号EN的情况下将像素数据信号VPD作为像素数据信号VP0向或门312提供。由此，与门313~316、以及在以下说明的延迟电路325~327为非工作状态，因此，减少功耗量。
另一方面，在被供给使偏移调整处理有效化的逻辑电平1的使能信号EN的情况下，解复用器311将像素数据信号VPD作为像素数据信号VP1向与门313~316的每一个供给。再有，从设置在数据驱动器13内的控制器（未图示）或上述的驱动控制部11供给使能信号EN。
与门313仅在延迟选择信号S0为逻辑电平1的情况下将像素数据信号VP1作为延迟量0的延迟像素数据信号SC0向或门312供给。
与门314仅在延迟选择信号S1为逻辑电平1的情况下将像素数据信号VP1向延迟电路325供给。延迟电路325将使经由与门314供给的像素数据信号VP1如图9所示那样延迟了规定的延迟时间T1后的信号作为延迟像素数据信号SC1向或门312供给。
与门315仅在延迟选择信号S2为逻辑电平1的情况下将像素数据信号VP1向延迟电路326供给。延迟电路326将使经由与门315供给的像素数据信号VP1如图9所示那样延迟了比上述的延迟时间T1长的延迟时间T2后的信号作为延迟像素数据信号SC2向或门312供给。
与门316仅在延迟选择信号S3为逻辑电平1的情况下将像素数据信号VP1向延迟电路327供给。延迟电路327将使经由与门316供给的像素数据信号VP1如图9所示那样延迟了比上述的延迟时间T2长的延迟时间T3后的信号作为延迟像素数据信号SC3向或门312供给。
如上述那样，包含延迟电路325~327的偏移调整延迟部向或门312供给以分别不同的延迟量（0、T1~T3）延迟了像素数据信号VP1后的延迟像素数据信号SC0~SC3。
在此，延迟电路325~327的每一个例如也可以为将多个反相器元件串联地多级连接的电路。此时，延迟电路327中的反相器元件的串联连接级数比延迟电路326中的反相器元件的串联连接级数大。进而，延迟电路326中的反相器元件的串联连接级数比延迟电路325中的反相器元件的串联连接级数大。再有，在延迟电路325~327的每一个中，利用与门314~316的每一个与或门312之间的布线负载能力，由此，调整为延迟电路325~327各自中的延迟时间与图9所示的延迟时间T1~T3相等。例如，在延迟电路325~327的每一个中，在使延迟时间增加的情况下，使连接各反相器元件的布线长度变长。
或门312将上述的像素数据信号VP0和延迟像素数据信号SC0~SC3的或结果作为施行了时钟偏移调整的信号输出。即，设置在图3所示的偏移调整电路31中的或门312将像素数据信号VP0、延迟像素数据信号SC0、SC1、SC2或SC3作为施行了时钟偏移调整的时钟生成用像素数据信号RC输出。此外，设置在图3所示的偏移调整电路32中的或门312将像素数据信号VP0、延迟像素数据信号SC0、SC1、SC2或SC3作为施行了时钟偏移调整的像素数据信号DAT输出。
像这样，包含与门313~316以及或门312的数据选择部从延迟像素数据信号SC0~SC3之中选择在延迟选择信号S0~S3之中具有逻辑电平1的延迟选择信号所对应的延迟像素数据信号。然后，将该选择的延迟像素数据信号作为施行了时钟偏移调整的信号（RC、DAT）输出。
在以下，按照图10的时间图对图4所示的偏移调整电路31的内部工作的一个例子进行说明。
首先，当被供给使偏移调整处理有效化的逻辑电平1的使能信号EN时，解复用器311将像素数据信号VPD作为像素数据信号VP1向与门313~316的每一个供给。此时，在从图3所示的偏移检测电路30供给的延迟选择数据DS1的位B1和B2如图10所示那样为
B1：0
B2：1
的期间，解码器320按照图6的真值表，生成成为
d0：0
d1：1
d2：0
d3：0
的选择信号d0~d3。
这些选择信号d0~d3被导入到TRD321~324的每一个中，并做成图10所示的延迟选择信号S0~S3分别被供给到与门313~316。
因此，利用上述的延迟选择信号S0~S3，在具有图9所示那样的延迟方式的延迟像素数据信号SC0~SC3之中，只有SC1为有效。因此，此时，或门312将延迟像素数据信号SC1作为时钟生成用像素数据信号RC输出。
接着，当延迟选择数据DS1的位B1和B2如图10所示那样切换为
B1：1
B2：0
时，解码器320按照图6的真值表，生成成为
d0：0
d1：0
d2：1
d3：0
的选择信号d0~d3。
这些选择信号d0~d3被导入到TRD321~324的每一个中，并做成图10所示的延迟选择信号S0~S3分别被供给到与门313~316。
在此，当如上述那样位B1和B2从[0、1]的状态切换为[1、0]的状态时，只有选择信号d0~d3之中的d1和d2如以下那样发生变化。也就是说，如图10所示那样，选择信号d1从逻辑电平1转变为逻辑电平0，选择信号d2从逻辑电平0转变为逻辑电平1。
此时，在保持选择信号d2的TRD323中，逻辑电平1的选择信号d2被供给到图7所示的RS触发电路RS1的S端子。与被供给到该S端子的逻辑电平1的选择信号d2对应地，RS触发电路RS1输出如图10所示那样从逻辑电平0转变为逻辑电平1的延迟选择信号S2。
另一方面，在保持选择信号d1的TRD322中，向RS触发电路RS1的R端子供给使逻辑电平0的选择信号d1经由图7所示的延迟元件DD1和反相器IVX逻辑反相后的逻辑电平1的反相延迟选择信号dQI。此时，延迟元件DD1向反相器IVX供给如图10所示那样从延迟选择数据DS1的内容即位B1和B2从[0、1]的状态切换为[1、0]的状态的切换时间点k1起延迟了延迟时间TD后的信号dQ。因此，RS触发电路RS1如图10所示那样在从上述的切换时间点t1起经过延迟时间TD的时间点使延迟选择信号S1从逻辑电平1转变为逻辑电平0。
由此，从上述的切换时间点k1起遍及延迟时间TD的期间将逻辑电平1的延迟选择信号S1向与门314供给。因此，即使在切换时间点k1的稍后选择信号d0~d3的全部瞬时地变为逻辑电平0，也遍及延迟时间TD的期间将逻辑电平1的选择信号d1继续供给到与门314。因此，避免在上述的切换时间点k1的稍后向与门313~316的全部供给逻辑电平0的选择信号（S0~S3）的状态，因此，防止起因于这样的状态而发生的时钟生成用像素数据信号RC的信号缺少。
然后，根据从上述的切换时间点k1起经过延迟时间TD后的延迟选择信号S0~S3，在延迟像素数据信号SC0~SC3之中只有SC2为有效，因此，此时，或门312将延迟像素数据信号SC2作为时钟生成用像素数据信号RC输出。
接着，当延迟选择数据DS1的位B1和B2如图10所示那样切换为
B1：1
B2：1
时，解码器320按照图6的真值表，生成成为
d0：0
d1：0
d2：0
d3：1
的选择信号d0~d3。
这些选择信号d0~d3被导入到TRD321~324的每一个中，并做成图10所示的延迟选择信号S0~S3分别被供给到与门313~316。
在此，当如上述那样位B1和B2从[1、0]的状态切换为[1、1]的状态时，只有选择信号d0~d3之中的d2和d3如以下那样发生变化。也就是说，如图10所示那样，选择信号d2从逻辑电平1转变为逻辑电平0，选择信号d3从逻辑电平0转变为逻辑电平1。
此时，在保持选择信号d3的TRD324中，逻辑电平1的选择信号d3被供给到图7所示的RS触发电路RS1的S端子。与被供给到该S端子的逻辑电平1的选择信号d3对应地，RS触发电路RS1输出如图10所示那样从逻辑电平0转变为逻辑电平1的延迟选择信号S3。
另一方面，在保持选择信号d2的TRD323中，向RS触发电路RS1的R端子供给使逻辑电平0的选择信号d2经由图7所示的延迟元件DD1和反相器IVX逻辑反相后的逻辑电平1的反相延迟选择信号dQI。此时，延迟元件DD1向反相器IVX供给如图10所示那样从延迟选择数据DS1的内容即位B1和B2从[1、0]的状态切换为[1、1]的状态的切换时间点k2起延迟了延迟时间TD后的信号dQ。因此，RS触发电路RS1如图10所示那样在从上述的切换时间点t2起经过延迟时间TD的时间点使延迟选择信号S2从逻辑电平1转变为逻辑电平0。
由此，从上述的切换时间点k2起遍及延迟时间TD的期间将逻辑电平1的延迟选择信号S2向与门315供给。因此，即使在切换时间点k2的稍后选择信号d0~d3的全部瞬时地变为逻辑电平0，也遍及延迟时间TD的期间将逻辑电平1的选择信号d2继续供给到与门315。因此，避免在上述的切换时间点k2的稍后向与门313~316的全部供给逻辑电平0的选择信号（S0~S3）的状态，因此，防止起因于这样的状态而发生的时钟生成用像素数据信号RC的信号缺少。
然后，根据从上述的切换时间点k2起经过延迟时间TD后的延迟选择信号S0~S3，在延迟像素数据信号SC0~SC3之中只有SC3为有效，因此，此时，或门312将延迟像素数据信号SC3作为时钟生成用像素数据信号RC输出。
接着，当延迟选择数据DS1的位B1和B2如图10所示那样切换为
B1：0
B2：0
时，解码器320按照图6的真值表，生成成为
d0：1
d1：0
d2：0
d3：0
的选择信号d0~d3。
这些选择信号d0~d3被导入到TRD321~324的每一个中，并做成图10所示的延迟选择信号S0~S3分别被供给到与门313~316。
在此，当如上述那样位B1和B2从[1、1]的状态切换为[0、0]的状态时，只有选择信号d0~d3之中的d0和d3如以下那样发生变化。也就是说，如图10所示那样，选择信号d0从逻辑电平0转变为逻辑电平1，选择信号d3从逻辑电平1转变为逻辑电平0。
此时，在保持选择信号d0的TRD321中，逻辑电平1的选择信号d0被供给到图7所示的RS触发电路RS1的S端子。与被供给到该S端子的逻辑电平1的选择信号d0对应地，RS触发电路RS1输出如图10所示那样从逻辑电平0转变为逻辑电平1的延迟选择信号S0。
另一方面，在保持选择信号d3的TRD324中，向RS触发电路RS1的R端子供给使逻辑电平0的选择信号d3经由图7所示的延迟元件DD1和反相器IVX逻辑反相后的逻辑电平1的反相延迟选择信号dQI。此时，延迟元件DD1向反相器IVX供给如图10所示那样从延迟选择数据DS1的内容即位B1和B2从[1、1]的状态切换为[0、0]的状态的切换时间点k3起延迟了延迟时间TD后的信号dQ。因此，RS触发电路RS1如图10所示那样在从上述的切换时间点t3起经过延迟时间TD的时间点使延迟选择信号S3从逻辑电平1转变为逻辑电平0。
由此，从上述的切换时间点k3起遍及延迟时间TD的期间将逻辑电平1的延迟选择信号S3向与门316供给。因此，即使在切换时间点k3的稍后选择信号d0~d3的全部瞬时地变为逻辑电平0，也遍及延迟时间TD的期间将逻辑电平1的选择信号d3继续供给到与门316。因此，避免在上述的切换时间点k3的稍后向与门313~316的全部供给逻辑电平0的选择信号（S0~S3）的状态，因此，防止起因于这样的状态而发生的时钟生成用像素数据信号RC的信号缺少。
然后，根据从上述的切换时间点k3起经过延迟时间TD后的延迟选择信号S0~S3，在延迟像素数据信号SC0~SC3之中只有SC0为有效，因此，此时，或门312将延迟像素数据信号SC0作为时钟生成用像素数据信号RC输出。
根据上述的偏移调整电路31，能够避免在将延迟像素数据信号SC0~SC3之中的一个选择为时钟生成用像素数据信号时的选择切换处理时发生的信号缺少。因此，在利用PLL电路等生成与上述的时钟生成用像素数据信号相位同步的内部时钟信号的情况下，能够不在该PLL电路中发生失步，进行包含上述的选择切换处理的时钟偏移调整。
因此，根据偏移调整电路31，能够在通常工作中在不使时钟信号发生异常的情况下进行时钟偏移调整。
图11是示出图4所示的偏移调整电路31和32的变形例的电路图。再有，在图11所示的结构中，除了采用寄存器319a来代替寄存器319并且作为转变延迟电路而采用脉冲生成电路420和或门421~424来代替具有图7所示的内部结构的TRD321~324的方面之外，其他的结构与图4所示的电路相同。
在图11中，寄存器319a导入从偏移检测电路30供给的延迟选择数据DS1（DS2）以保持其并将该延迟选择数据DS1（DS2）的位B1和B2向解码器320供给。
进而，寄存器319a每当进行延迟选择数据DS1（DS2）的导入时，将表示该导入的定时的图12所示那样的导入定时信号LT向脉冲生成电路420供给。
脉冲生成电路420如图12所示那样与导入定时信号LT的上升沿部同步地生成在与上述的延迟时间TD相等的期间的期间为逻辑电平1的状态的脉冲信号CP。
或门421求取选择信号d0的逻辑电平与脉冲信号CP的逻辑电平的或，将该或的结果作为延迟选择信号S0向与门313供给。或门422求取选择信号d1的逻辑电平与脉冲信号CP的逻辑电平的或，将该或的结果作为延迟选择信号S1向与门314供给。或门423求取选择信号d2的逻辑电平与脉冲信号CP的逻辑电平的或，将该或的结果作为延迟选择信号S2向与门315供给。或门424求取选择信号d3的逻辑电平与脉冲信号CP的逻辑电平的或，将该或的结果作为延迟选择信号S3向与门316供给。
再有，在半导体芯片内形成脉冲生成电路420和或门421~424时，为了使从脉冲生成电路420送出的脉冲信号CP到达各或门421~424的时间相等，优先使连接脉冲生成电路420与或门421~424的每一个的各布线的长度相等。
根据上述的脉冲生成电路420和或门421~424，如图13所示，遍及从延迟选择数据DS1的内容（B1、B2）进行切换的切换时间点k1、k2和k3的每一个起经过规定的延迟时间TD的期间，延迟选择信号S0~S3的每一个强制性地全部变为逻辑电平1。
因此，即使在各切换时间点（k1~k3）的稍后选择信号d0~d3的全部瞬时地变为逻辑电平0，也遍及延迟时间TD的期间强制性地向与门313~316的每一个供给逻辑电平1的选择信号d0~d3。由此，避免在切换时间点的稍后瞬间地向与门313~316的全部供给逻辑电平0的选择信号（S0~S3）的状态，因此，防止起因于这样的状态而发生的时钟生成用像素数据信号RC的信号缺少。
因此，在采用了图11所示的结构的情况下也与采用了图4所示的结构的情况同样地，能够在通常工作中在不使时钟信号发生异常的情况下进行时钟偏移调整。
再有，在上述实施例中，选择信号（d0~d3）在示出“选择”的情况下为逻辑电平1，在示出“非选择”的情况下为逻辑电平0，但是，也可以在示出“选择”的情况下采用逻辑电平0，在示出“非选择”的情况下采用逻辑电平1。此时，在每一个为二输入的与门的与门313~316中，接收延迟选择信号S0~S3的输入端子为包含反相器的反相输入端子。
此外，在图4和图11所示的实施例中，从延迟量分别不同的4个***的延迟像素数据信号SC0~SC3之中选择1个，将其作为施行了偏移调整的像素数据信号（RC、DAT）输出，但是，成为选择对象的延迟像素数据信号的数量并不限定于4个***。即，成为选择对象的延迟像素数据信号的数量只要为N个（N为2以上的整数）即可，此时，设置与成为该选择对象的延迟像素数据信号的每一个对应的N个TRD和N个二输入与门。
总之，作为偏移调整电路31和32，只要是具有以下的偏移调整延迟部（325~327）、解码器（320）、第一~第N转变延迟部（321~324）、以及数据选择部（312~316）的电路即可。偏移调整延迟部生成以分别不同的延迟量延迟了叠加有时钟信号的数据信号后的第一~第N（N为2以上的整数）延迟数据信号。解码器基于选择第一~第N延迟数据信号之中的一个延迟数据信号的选择数据（DS1、DS2），生成每一个在示出选择的情况下具有第一逻辑电平而在示出非选择的情况下具有第二逻辑电平且与前述第一~第N延迟数据信号分别对应的每一个为1位的第一~第N选择信号。第一~第N转变延迟部个别地导入第一~第N选择信号来生成延迟后的第一~第N延迟选择信号。此时，第一~第N转变延迟部的每一个在选择信号根据选择数据从第一逻辑电平转变为第二逻辑电平时以比从第二逻辑电平转变为第一逻辑电平时大的延迟量个别地延迟第一~第N选择信号。数据延迟部从前述第一~第N延迟数据信号之中选择在第一~第N延迟选择信号之中具有第一逻辑电平的延迟选择信号所对应的延迟数据信号，输出选择的前述延迟数据信号。
附图标记的说明
30 偏移检测电路
31, 32 偏移调整电路
130 偏移校正部
313~316 与门
320 解码器
321~324 转变延迟电路（TRD）
DD1 延迟元件
IVX 反相器
RS1 RS触发电路。

Claims (7)

1.一种偏移调整装置，基于叠加有时钟信号的数据信号来调整所述时钟信号的偏移，其特征在于，具有：
偏移调整延迟部，生成以分别不同的延迟量延迟了所述数据信号后的第一~第N延迟数据信号，其中，N为2以上的整数；
解码器，基于选择所述第一~第N延迟数据信号之中的一个延迟数据信号的选择数据，生成每一个在示出选择的情况下具有第一逻辑电平而在示出非选择的情况下具有第二逻辑电平且与所述第一~第N延迟数据信号分别对应的每一个为1位的第一~第N选择信号；
第一~第N转变延迟部，个别地导入所述第一~第N选择信号来生成延迟后的第一~第N延迟选择信号；以及
数据选择部，从所述第一~第N延迟数据信号之中选择在所述第一~第N延迟选择信号之中具有所述第一逻辑电平的延迟选择信号所对应的延迟数据信号，输出选择的所述延迟数据信号，
所述第一~第N转变延迟部的每一个在所述选择信号根据所述选择数据从所述第一逻辑电平转变为所述第二逻辑电平时，以比从所述第二逻辑电平转变为所述第一逻辑电平时大的延迟量延迟所述第一~第N选择信号。
2.根据权利要求1所述的偏移调整装置，其特征在于，
所述第一~第N转变延迟部的每一个具有：
反相延迟部，生成将使导入的所述选择信号的逻辑电平反相后的信号延迟了规定期间后的反相延迟选择信号；以及
RS触发电路，通过S端子接收所述导入的所述选择信号，并且，通过R端子接收所述反相延迟选择信号，
将从所述第一~第N转变延迟部各自的所述RS触发电路输出的信号生成为所述第一~第N延迟选择信号。
3.根据权利要求1所述的偏移调整装置，其特征在于，包含：
寄存器，导入并保持所述选择数据；以及
脉冲生成部，每当通过所述寄存器进行所述选择数据的导入时，生成在规定期间的期间为所述第一逻辑电平的状态而在除去所述规定期间的期间为所述第二逻辑电平的状态的脉冲信号，
所述第一~第N转变延迟部的每一个具有将导入的所述选择信号与所述脉冲信号的或结果生成为所述第一~第N延迟选择信号的第一~第N或门。
4.根据权利要求3所述的偏移调整装置，其特征在于，为了传输所述脉冲信号而将所述脉冲生成部与所述第一~第N或门的每一个连接的布线各自的长度相等。
5.根据权利要求1~4的任一项所述的偏移调整装置，其特征在于，
所述数据选择部包含所述第一~第N延迟选择信号被供给到每一个的第一输入端子并且所述数据信号被供给到每一个的第二输入端子的第一~第N二输入与门、以及输出或门，
所述偏移调整延迟部通过以分别不同的延迟量对所述第一~第N二输入与门各自的输出进行延迟来生成所述第一~第N延迟数据信号，
所述输出或门将所述第一~第N延迟数据信号的或结果作为所述选择的所述延迟数据信号输出。
6.根据权利要求5所述的偏移调整装置，其特征在于，包含解复用器，所述解复用器在使偏移调整处理无效化的情况下停止向所述第一~第N二输入与门的所述数据信号的供给并且将所述数据信号向所述输出或门的输入端子供给。
7.根据权利要求1~4的任一项所述的偏移调整装置，其特征在于，具有PLL电路，所述PLL电路生成与叠加于从所述数据选择部输出的所述延迟数据信号的所述时钟信号相位同步的内部时钟信号。
CN201610170889.7A 2015-03-25 2016-03-24 偏移调整装置 Active CN106023912B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-062111 2015-03-25
JP2015062111A JP6480226B2 (ja) 2015-03-25 2015-03-25 スキュー調整装置

Publications (2)

Publication Number Publication Date
CN106023912A CN106023912A (zh) 2016-10-12
CN106023912B true CN106023912B (zh) 2020-07-21

Family

ID=56976746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610170889.7A Active CN106023912B (zh) 2015-03-25 2016-03-24 偏移调整装置

Country Status (3)

Country Link
US (1) US9602090B2 (zh)
JP (1) JP6480226B2 (zh)
CN (1) CN106023912B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108230989B (zh) * 2018-03-13 2021-04-13 京东方科技集团股份有限公司 栅极驱动电路及其输出模块、显示面板
JP7393079B2 (ja) * 2019-03-26 2023-12-06 ラピスセミコンダクタ株式会社 半導体装置
JP2022146532A (ja) * 2021-03-22 2022-10-05 キオクシア株式会社 メモリシステム及び遅延制御方法
CN113111622B (zh) * 2021-04-29 2023-01-31 上海阵量智能科技有限公司 一种电路布图生成方法、装置、计算机设备及存储介质
CN113312863B (zh) * 2021-05-31 2023-06-13 海光信息技术股份有限公司 一种模拟时钟产生方法、装置、电子设备及可读存储介质

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291604A (ja) * 1993-04-06 1994-10-18 Olympus Optical Co Ltd 可変遅延回路
US6192092B1 (en) * 1998-06-15 2001-02-20 Intel Corp. Method and apparatus for clock skew compensation
US6232806B1 (en) * 1998-10-21 2001-05-15 International Business Machines Corporation Multiple-mode clock distribution apparatus and method with adaptive skew compensation
JP2001274333A (ja) * 2000-03-27 2001-10-05 Toshiba Corp ハードマクロセル及びシステムｌｓｉ
JP3466151B2 (ja) * 2000-11-21 2003-11-10 沖電気工業株式会社 駆動回路
JP2002314519A (ja) * 2001-04-13 2002-10-25 Fujitsu Ltd ビット同期回路
US7446588B2 (en) * 2003-12-11 2008-11-04 International Business Machines Corporation Highly scalable methods and apparatus for multiplexing signals
US7469354B2 (en) * 2005-04-21 2008-12-23 Infineon Technologies Ag Circuit including a deskew circuit for asymmetrically delaying rising and falling edges
US7379382B2 (en) * 2005-10-28 2008-05-27 Micron Technology, Inc. System and method for controlling timing of output signals
KR100837278B1 (ko) * 2007-02-27 2008-06-11 삼성전자주식회사 클럭 스큐 컨트롤러 및 그것을 포함하는 집적 회로
KR100822307B1 (ko) * 2007-09-20 2008-04-16 주식회사 아나패스 데이터 구동 회로 및 지연 고정 루프
JP2009141569A (ja) * 2007-12-05 2009-06-25 Sony Corp クロック信号生成回路、表示パネルモジュール、撮像デバイス及び電子機器
JP5670622B2 (ja) * 2009-04-23 2015-02-18 ザインエレクトロニクス株式会社 送信装置、受信装置、送受信システムおよび画像表示システム
US9319035B2 (en) * 2013-01-22 2016-04-19 Via Technologies, Inc. Source synchronous bus signal alignment compensation mechanism

Also Published As

Publication number Publication date
CN106023912A (zh) 2016-10-12
US20160285442A1 (en) 2016-09-29
US9602090B2 (en) 2017-03-21
JP2016181857A (ja) 2016-10-13
JP6480226B2 (ja) 2019-03-06

Similar Documents

Publication Publication Date Title
CN106023912B (zh) 偏移调整装置
US9754524B2 (en) Display driver
US9542902B2 (en) Display device driver
JP4209430B2 (ja) ドライバ制御装置
US10431175B2 (en) Gate driver and control method thereof
US10410595B2 (en) Display driver
US20110096106A1 (en) Timing control circuit
US20060092100A1 (en) Display controlling device and controlling method
US20170011703A1 (en) Display device driver
US10074336B2 (en) Voltage transmission circuit, voltage transmitting circuit and voltage receiving circuit
US10467948B2 (en) Display driving device
US7170505B2 (en) Display apparatus drive circuit having a plurality of cascade connected driver ICs
US20060028422A1 (en) Source driver and its compression and transmission method
US20220208136A1 (en) Signal level conversion circuit, drive circuit, display driver, and display device
US20190189061A1 (en) Source driver and display apparatus including the same
KR102426177B1 (ko) 표시장치
KR20080104617A (ko) 쉬프트 레지스터 및 이를 포함하는 액정 표시 장치, 이의구동 방법
US8633885B2 (en) Display panel driving apparatus
KR101128183B1 (ko) 위상 분할 회로와 이를 이용한 액정표시장치
US11676527B2 (en) Display driver adjusting output timings of driving voltages at output channels
CN109935220B (zh) 驱动电路及显示装置
JP6517651B2 (ja) 表示ドライバ
KR100922883B1 (ko) 싱크러너스 미러 딜레이를 사용한 지연고정루프
JPH07191636A (ja) 表示装置用走査回路
TW201440437A (zh) 時脈產生裝置、操作系統其控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant