JP6480226B2 - スキュー調整装置 - Google Patents
スキュー調整装置Info
- Publication number
- JP6480226B2 JP6480226B2 JP2015062111A JP2015062111A JP6480226B2 JP 6480226 B2 JP6480226 B2 JP 6480226B2 JP 2015062111 A JP2015062111 A JP 2015062111A JP 2015062111 A JP2015062111 A JP 2015062111A JP 6480226 B2 JP6480226 B2 JP 6480226B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- selection
- signal
- nth
- logic level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003111 delayed effect Effects 0.000 claims description 42
- 230000007704 transition Effects 0.000 claims description 28
- 238000012545 processing Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 14
- 238000012937 correction Methods 0.000 description 12
- 238000001514 detection method Methods 0.000 description 7
- 239000013256 coordination polymer Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000013481 data capture Methods 0.000 description 1
- 238000007562 laser obscuration time method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
- H03K5/06—Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Pulse Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
B1:0
B2:1
である間は、デコーダ320は図6の真理値表に従って、
d0:0
d1:1
d2:0
d3:0
なる選択信号d0〜d3を生成する。
B1:1
B2:0
に切り替わると、デコーダ320は図6の真理値表に従って、
d0:0
d1:0
d2:1
d3:0
なる選択信号d0〜d3を生成する。
B1:1
B2:1
に切り替わると、デコーダ320は図6の真理値表に従って、
d0:0
d1:0
d2:0
d3:1
なる選択信号d0〜d3を生成する。
B1:0
B2:0
に切り替わると、デコーダ320は図6の真理値表に従って、
d0:1
d1:0
d2:0
d3:0
なる選択信号d0〜d3を生成する。
31,32 スキュー調整回路
130 スキュー補正部
313〜316 アンドゲート
320 デコーダ
321〜324 遷移遅延回路(TRD)
DD1 遅延素子
IVX インバータ
RS1 RSフリップフロップ
Claims (7)
- クロック信号が重畳されているデータ信号に基づき前記クロック信号のスキューを調整するスキュー調整装置であって、
前記データ信号を夫々異なる遅延量で遅延した第1〜第N(Nは2以上の整数)の遅延データ信号を生成するスキュー調整遅延部と、
前記第1〜第Nの遅延データ信号のうちの1の遅延データ信号を選択させる選択データに基づき、選択を示す場合には第1の論理レベル、非選択を示す場合には第2の論理レベルを夫々が有し且つ前記第1〜第Nの遅延データ信号に夫々対応した、各々が1ビットの第1〜第Nの選択信号を生成するデコーダと、
前記第1〜第Nの選択信号を個別に取り込んで遅延した第1〜第Nの遅延選択信号を生成する第1〜第Nの遷移遅延部と、
前記第1〜第Nの遅延データ信号のうちから、前記第1〜第Nの遅延選択信号のうちで前記第1の論理レベルを有する遅延選択信号に対応した遅延データ信号を選択し、選択した前記遅延データ信号を出力するデータ選択部と、を有し、
前記第1〜第Nの遷移遅延部の各々は、前記選択信号が前記選択データに応じて前記第1の論理レベルから前記第2の論理レベルに遷移するときには、前記第2の論理レベルから前記第1の論理レベルに遷移するときよりも大きな遅延量にて前記第1〜第Nの選択信号を遅延することを特徴とするスキュー調整装置。 - 前記第1〜第Nの遷移遅延部の各々は、
取り込んだ前記選択信号の論理レベルを反転させた信号を所定期間だけ遅延した反転遅延選択信号を生成する反転遅延部と、
前記取り込んだ前記選択信号をS端子で受けると共に前記反転遅延選択信号をR端子で受けるRSフリップフロップと、を有し、
前記第1〜第Nの遷移遅延部各々の前記RSフリップフロップから出力された信号を前記第1〜第Nの遅延選択信号として生成することを特徴とする請求項1記載のスキュー調整装置。 - 前記選択データを取り込んで保持するレジスタと、
前記レジスタにて前記選択データの取込が為される度に所定期間の間だけ前記第1の論理レベルの状態となり、前記所定期間を除く期間は前記第2レベルの状態となるパルス信号を生成するパルス生成部と、を含み、
前記第1〜第Nの遷移遅延部の各々は、取り込んだ前記選択信号と前記パルス信号との論理和結果を前記第1〜第Nの遅延選択信号として生成する第1〜第Nのオアゲートを有することを特徴とする請求項1記載のスキュー調整装置。 - 前記パルス信号を伝送する為に前記パルス生成部と前記第1〜第Nのオアゲートの各々とを接続する配線各々の長さが等しいことを特徴とする請求項3記載のスキュー調整装置。
- 前記データ選択部は、前記第1〜第Nの遅延選択信号が夫々の第1の入力端子に供給されていると共に、前記データ信号が夫々の第2の入力端子に供給されている第1〜第Nの2入力アンドゲートと、出力オアゲートとを含み、
前記スキュー調整遅延部は、前記第1〜第Nの2入力アンドゲート各々の出力を夫々異なる遅延量で遅延することにより前記第1〜第Nの遅延データ信号を生成し、
前記出力オアゲートは、前記第1〜第Nの遅延データ信号の論理和結果を前記選択した前記遅延データ信号として出力することを特徴とする請求項1〜4のいずれか1に記載のスキュー調整装置。 - スキュー調整処理を無効化する場合には、前記第1〜第Nの2入力アンドゲートへの前記データ信号の供給を停止すると共に前記データ信号を前記出力オアゲートの入力端子に供給するデマルチプレクサを含むことを特徴とする請求項5記載に記載のスキュー調整装置。
- 前記データ選択部から出力された前記遅延データ信号に重畳されている前記クロック信号に位相同期した内部クロック信号を生成するPLL回路を有することを特徴とする請求項1〜6のいずれか1に記載のスキュー調整装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015062111A JP6480226B2 (ja) | 2015-03-25 | 2015-03-25 | スキュー調整装置 |
US15/080,438 US9602090B2 (en) | 2015-03-25 | 2016-03-24 | Skew adjustment apparatus |
CN201610170889.7A CN106023912B (zh) | 2015-03-25 | 2016-03-24 | 偏移调整装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015062111A JP6480226B2 (ja) | 2015-03-25 | 2015-03-25 | スキュー調整装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016181857A JP2016181857A (ja) | 2016-10-13 |
JP6480226B2 true JP6480226B2 (ja) | 2019-03-06 |
Family
ID=56976746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015062111A Active JP6480226B2 (ja) | 2015-03-25 | 2015-03-25 | スキュー調整装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9602090B2 (ja) |
JP (1) | JP6480226B2 (ja) |
CN (1) | CN106023912B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108230989B (zh) * | 2018-03-13 | 2021-04-13 | 京东方科技集团股份有限公司 | 栅极驱动电路及其输出模块、显示面板 |
JP7393079B2 (ja) * | 2019-03-26 | 2023-12-06 | ラピスセミコンダクタ株式会社 | 半導体装置 |
JP2022146532A (ja) * | 2021-03-22 | 2022-10-05 | キオクシア株式会社 | メモリシステム及び遅延制御方法 |
CN113111622B (zh) * | 2021-04-29 | 2023-01-31 | 上海阵量智能科技有限公司 | 一种电路布图生成方法、装置、计算机设备及存储介质 |
CN113312863B (zh) * | 2021-05-31 | 2023-06-13 | 海光信息技术股份有限公司 | 一种模拟时钟产生方法、装置、电子设备及可读存储介质 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06291604A (ja) * | 1993-04-06 | 1994-10-18 | Olympus Optical Co Ltd | 可変遅延回路 |
US6192092B1 (en) * | 1998-06-15 | 2001-02-20 | Intel Corp. | Method and apparatus for clock skew compensation |
US6232806B1 (en) * | 1998-10-21 | 2001-05-15 | International Business Machines Corporation | Multiple-mode clock distribution apparatus and method with adaptive skew compensation |
JP2001274333A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | ハードマクロセル及びシステムlsi |
JP3466151B2 (ja) * | 2000-11-21 | 2003-11-10 | 沖電気工業株式会社 | 駆動回路 |
JP2002314519A (ja) * | 2001-04-13 | 2002-10-25 | Fujitsu Ltd | ビット同期回路 |
US7446588B2 (en) * | 2003-12-11 | 2008-11-04 | International Business Machines Corporation | Highly scalable methods and apparatus for multiplexing signals |
US7469354B2 (en) * | 2005-04-21 | 2008-12-23 | Infineon Technologies Ag | Circuit including a deskew circuit for asymmetrically delaying rising and falling edges |
US7379382B2 (en) * | 2005-10-28 | 2008-05-27 | Micron Technology, Inc. | System and method for controlling timing of output signals |
KR100837278B1 (ko) * | 2007-02-27 | 2008-06-11 | 삼성전자주식회사 | 클럭 스큐 컨트롤러 및 그것을 포함하는 집적 회로 |
KR100822307B1 (ko) * | 2007-09-20 | 2008-04-16 | 주식회사 아나패스 | 데이터 구동 회로 및 지연 고정 루프 |
JP2009141569A (ja) * | 2007-12-05 | 2009-06-25 | Sony Corp | クロック信号生成回路、表示パネルモジュール、撮像デバイス及び電子機器 |
JP5670622B2 (ja) * | 2009-04-23 | 2015-02-18 | ザインエレクトロニクス株式会社 | 送信装置、受信装置、送受信システムおよび画像表示システム |
US9319035B2 (en) * | 2013-01-22 | 2016-04-19 | Via Technologies, Inc. | Source synchronous bus signal alignment compensation mechanism |
-
2015
- 2015-03-25 JP JP2015062111A patent/JP6480226B2/ja active Active
-
2016
- 2016-03-24 US US15/080,438 patent/US9602090B2/en active Active
- 2016-03-24 CN CN201610170889.7A patent/CN106023912B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016181857A (ja) | 2016-10-13 |
US9602090B2 (en) | 2017-03-21 |
US20160285442A1 (en) | 2016-09-29 |
CN106023912A (zh) | 2016-10-12 |
CN106023912B (zh) | 2020-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6480226B2 (ja) | スキュー調整装置 | |
US7368966B2 (en) | Clock generator and clock duty cycle correction method | |
JP6363353B2 (ja) | 表示デバイスのドライバ | |
JP2016045458A (ja) | 表示デバイスのドライバ | |
JP4480944B2 (ja) | シフトレジスタおよびそれを用いる表示装置 | |
JP5629329B2 (ja) | 集積回路のメモリインターフェースのためのデューティサイクル補正器回路 | |
JP6367566B2 (ja) | 表示デバイスのドライバ | |
KR101057033B1 (ko) | 도트 클록 동기 생성회로 | |
JP2009284266A (ja) | Dll回路 | |
WO2017133218A1 (en) | Gate driving circuit, display panel and display apparatus having the same, and driving method thereof | |
US20060028422A1 (en) | Source driver and its compression and transmission method | |
JP5933183B2 (ja) | 表示パネルの駆動装置、半導体集積装置、及び表示パネル駆動装置における画素データ取り込み方法 | |
JP5549610B2 (ja) | 液晶表示装置 | |
JP2011150255A (ja) | 駆動回路 | |
KR101128183B1 (ko) | 위상 분할 회로와 이를 이용한 액정표시장치 | |
JP7519845B2 (ja) | 表示ドライバ | |
CN109935220B (zh) | 驱动电路及显示装置 | |
JP6517651B2 (ja) | 表示ドライバ | |
TWI552527B (zh) | 時脈產生裝置、操作系統其控制方法 | |
JP2016024346A (ja) | 表示駆動装置および表示装置 | |
JP5053144B2 (ja) | 液晶表示駆動回路および液晶表示装置 | |
JP2006154225A (ja) | 画像表示装置およびその制御回路 | |
JP4432570B2 (ja) | 水平レジスタ転送パルス生成回路及びこの回路を有する撮像装置 | |
JP2013201726A (ja) | 位相調整回路、半導体集積回路 | |
JP2007329545A (ja) | 水平レジスタ転送パルス生成回路及び撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6480226 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |