CN113114218A - 带伪差分放大的电平转换电路 - Google Patents

带伪差分放大的电平转换电路 Download PDF

Info

Publication number
CN113114218A
CN113114218A CN202110430988.5A CN202110430988A CN113114218A CN 113114218 A CN113114218 A CN 113114218A CN 202110430988 A CN202110430988 A CN 202110430988A CN 113114218 A CN113114218 A CN 113114218A
Authority
CN
China
Prior art keywords
electrically connected
terminal
tube
pmos
nmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110430988.5A
Other languages
English (en)
Inventor
刘祥远
王泽洲
傅祎晖
林少波
白澜
谈斌
林天娇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Rongchuang Microelectronic Co ltd
Original Assignee
Hunan Rongchuang Microelectronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Rongchuang Microelectronic Co ltd filed Critical Hunan Rongchuang Microelectronic Co ltd
Priority to CN202110430988.5A priority Critical patent/CN113114218A/zh
Publication of CN113114218A publication Critical patent/CN113114218A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供了一种带伪差分放大的电平转换电路，包括：第一反相器模块，所述第一反相器模块的第一端输入时钟信号；第一差分放大器模块，所述第一差分放大器模块的第一端与所述第一反相器模块的第二端电连接；第二差分放大器模块，所述第二差分放大器模块的第一端与所述第一反相器模块的第三端电连接；电平转换模块，所述电平转换模块的第一端与所述第一差分放大器模块的第二端电连接，所述电平转换模块的第二端与所述第二差分放大器模块的第二端电连接。本发明通过差分放大器将输入的数字电平进行差分放大再进行电平转换，解决了电路在高电压域不能工作的问题，减少了静态电流对电平转换速度的影响，结构简单，成本低，应用范围广。

Description

带伪差分放大的电平转换电路
技术领域
本发明涉及集成电路技术领域，特别涉及一种带伪差分放大的电平转换电路。
背景技术
电平转换电路非常常见，在多电压域***中常常会用到电平转换电路，当高电压域下工作的管子的阈值接近低电压域的电源电压时，或者在高速时钟下，当输入的时钟较快，温度较低，导致NMOS管的阈值增加接近VDDL时，电平转换电路的电平翻转速度降低，甚至导致电平不能正在正常翻转，为解决上述问题，提出了一种新的电平转换电路，通过在电平转换电路中加入差分放大器，通过差分放大器先将数字电平进行差分放大再进行转换，避免了电平转换电路不能正常工作。
发明内容
本发明提供了一种带伪差分放大的电平转换电路，其目的是为了解决传统的电平转换电路在高电压域工作时，不能正常运行的问题。
为了达到上述目的，本发明的实施例提供了一种带伪差分放大的电平转换电路，包括：
第一反相器模块，所述第一反相器模块的第一端输入时钟信号；
第一差分放大器模块，所述第一差分放大器模块的第一端与所述第一反相器模块的第二端电连接；
第二差分放大器模块，所述第二差分放大器模块的第一端与所述第一反相器模块的第三端电连接；
电平转换模块，所述电平转换模块的第一端与所述第一差分放大器模块的第二端电连接，所述电平转换模块的第二端与所述第二差分放大器模块的第二端电连接；
第二反相器模块，所述第二反相器模块与所述电平转换模块的第三端电连接。
其中，所述第一反相器模块包括：
第一反相器，所述第一反相器的第一端与电源端电连接，所述第一反相器的第二端与接地端电连接，所述第一反相器的输入端输入时钟信号；
第二反相器，所述第二反相器的第一端与电源端电连接，所述第二反相器的第二端与接地端电连接，所述第二反相器的输入端与所述第一反相器的输出端电连接。
其中，所述第一差分放大器模块包括：
第一PMOS管，所述第一PMOS管的源极端与电源端电连接，所述第一PMOS管的栅极端与所述第一PMOS管的漏极端电连接；
第一NMOS管，所述第一NMOS管的漏极端与所述第一PMOS管的漏极端电连接，所述第一NMOS管的栅极端与所述第二反相器的输出端电连接，所述第一NMOS管的源极端与接地端电连接；
第二PMOS管，所述第二PMOS管的源极端与所述第一PMOS管的源极端电连接，所述第二PMOS管的栅极端与所述第一PMOS管的栅极端电连接；
第二NMOS管，所述第二NMOS管的漏极端与所述第二PMOS管的漏极端电连接，所述第二NMOS管的栅极端与所述第二反相器的输入端电连接，所述第二NMOS管的源极端与所述第一NMOS管的源极端电连接。
其中，所述第二差分放大器模块包括：
第三PMOS管，所述第三PMOS管的源极端与电源端电连接，所述第三PMOS管的栅极端与所述第三PMOS管的漏极端电连接；
第三NMOS管，所述第三NMOS管的漏极端与所述第三PMOS管的漏极端电连接，所述第三NMOS管的栅极端与所述第二反相器的输入端电连接，所述第三NMOS管的源极端与接地端电连接；
第四PMOS管，所述第四PMOS管的源极端与所述第三PMOS管的源极端电连接，所述第四PMOS管的栅极端与所述第三PMOS管的栅极端电连接；
第四NMOS管，所述第四NMOS管的漏极端与所述第四PMOS管的漏极端电连接，所述第四NMOS管的栅极端与所述第二反相器的输出端电连接，所述第四NMOS管的源极端与所述第三NMOS管的源极端电连接。
其中，所述电平转换模块包括：
第五PMOS管，所述第五PMOS管的源极端与电源端电连接；
第五NMOS管，所述第五NMOS管的漏极端与所述第五PMOS管的漏极端电连接，所述第五NMOS管的栅极端与所述第二NMOS管的漏极端电连接，所述第五NMOS管的源极端与接地端电连接；
第六PMOS管，所述第六PMOS管的源极端与所述第五PMOS管的源极端电连接，所述第六PMOS管的栅极端与所述第五PMOS管的漏极端电连接，所述第六PMOS管的漏极端与所述第五PMOS管的栅极端电连接；
第六NMOS管，所述第六NMOS管的漏极端与所述第六NMOS管的漏极端电连接，所述第六NMOS管的栅极端与所述第四NMOS管的漏极端电连接，所述第六NMOS管的源极端与所述第五NMOS管的源极端电连接。
其中，所述第二反相器模块包括：
第三反相器，所述第三反相器的第一端与电源端电连接，所述第三反相器的第二端与接地端电连接，所述第三反相器的输入端与所述第六NMOS管的漏极端电连接。
其中，所述第一PMOS管与电源端之间还设置有一第七PMOS管，所述第七PMOS管的源极端与电源端电连接，所述第七PMOS管的栅极端与所述第三PMOS管的栅极端电连接，所述第七PMOS管的漏极端与所述第一PMOS管的源极端电连接。
其中，所述第三PMOS管与电源端之间还设置有一第八PMOS管，所述第八PMOS管的源极端与电源端电连接，所述第八PMOS管的栅极端与所述第一PMOS管的栅极端电连接，所述第八PMOS管的漏极端与所述第三PMOS管的源极端电连接。
本发明的上述方案有如下的有益效果：
本发明的上述实施例所述的带伪差分放大的电平转换电路，通过差分放大器将输入的数字电平进行差分放大再进行电平转换，解决了电路在高电压域不能工作的问题，减少了静态电流对电平转换速度的影响，结构简单，成本低，应用范围广。
附图说明
图1为本发明的结构框图；
图2为本发明的第一实施例的具体电路示意图；
图3为本发明的第二实施例的具体电路示意图；
图4为本发明的输出波形对比示意图。
【附图标记说明】
1-第一反相器模块；2-第一差分放大器模块；3-第二差分放大器模块；4-电平转换模块；5-第二反相器模块；6-第一反相器；7-第二反相器；8-第一PMOS管；9-第一NMOS管；10-第二PMOS管；11-第二NMOS管；12-第三PMOS管；13-第三NMOS管；14-第四PMOS管；15-第四NMOS管；16-第五PMOS管；17-第五NMOS管；18-第六PMOS管；19-第六NMOS管；20-第三反相器；21-第七PMOS管；22-第八PMOS管。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明针对现有的电平转换电路在高电压域工作时，不能正常运行问题，提供了一种带伪差分放大的电平转换电路。
实施例1：
如图1至图4所示，本发明的实施例提供了一种带伪差分放大的电平转换电路，包括：第一反相器模块1，所述第一反相器模块1的第一端输入时钟信号；第一差分放大器模块2，所述第一差分放大器模块2的第一端与所述第一反相器模块1的第二端电连接；第二差分放大器模块3，所述第二差分放大器模块3的第一端与所述第一反相器模块1的第三端电连接；电平转换模块4，所述电平转换模块4的第一端与所述第一差分放大器模块2的第二端电连接，所述电平转换模块4的第二端与所述第二差分放大器模块3的第二端电连接；第二反相器模块5，所述第二反相器模块5与所述电平转换模块4的第三端电连接。
其中，所述第一反相器模块1包括：第一反相器6，所述第一反相器6的第一端与电源端电连接，所述第一反相器6的第二端与接地端电连接，所述第一反相器6的输入端输入时钟信号；第二反相器7，所述第二反相器7的第一端与电源端电连接，所述第二反相器7的第二端与接地端电连接，所述第二反相器7的输入端与所述第一反相器6的输出端电连接。
其中，所述第一差分放大器模块2包括：第一PMOS管8，所述第一PMOS管8的源极端与电源端电连接，所述第一PMOS管8的栅极端与所述第一PMOS管8的漏极端电连接；第一NMOS管9，所述第一NMOS管9的漏极端与所述第一PMOS管8的漏极端电连接，所述第一NMOS管9的栅极端与所述第二反相器7的输出端电连接，所述第一NMOS管9的源极端与接地端电连接；第二PMOS管10，所述第二PMOS管10的源极端与所述第一PMOS管8的源极端电连接，所述第二PMOS管10的栅极端与所述第一PMOS管8的栅极端电连接；第二NMOS管11，所述第二NMOS管11的漏极端与所述第二PMOS管10的漏极端电连接，所述第二NMOS管11的栅极端与所述第二反相器7的输入端电连接，所述第二NMOS管11的源极端与所述第一NMOS管9的源极端电连接。
其中，所述第二差分放大器模块3包括：第三PMOS管12，所述第三PMOS管12的源极端与电源端电连接，所述第三PMOS管12的栅极端与所述第三PMOS管12的漏极端电连接；第三NMOS管13，所述第三NMOS管13的漏极端与所述第三PMOS管12的漏极端电连接，所述第三NMOS管13的栅极端与所述第二反相器7的输入端电连接，所述第三NMOS管13的源极端与接地端电连接；第四PMOS管14，所述第四PMOS管14的源极端与所述第三PMOS管12的源极端电连接，所述第四PMOS管14的栅极端与所述第三PMOS管12的栅极端电连接；第四NMOS管15，所述第四NMOS管15的漏极端与所述第四PMOS管14的漏极端电连接，所述第四NMOS管15的栅极端与所述第二反相器7的输出端电连接，所述第四NMOS管15的源极端与所述第三NMOS管13的源极端电连接。
其中，所述电平转换模块4包括：第五PMOS管16，所述第五PMOS管16的源极端与电源端电连接；第五NMOS管17，所述第五NMOS管17的漏极端与所述第五PMOS管16的漏极端电连接，所述第五NMOS管17的栅极端与所述第二NMOS管11的漏极端电连接，所述第五NMOS管17的源极端与接地端电连接；第六PMOS管18，所述第六PMOS管18的源极端与所述第五PMOS管16的源极端电连接，所述第六PMOS管18的栅极端与所述第五PMOS管16的漏极端电连接，所述第六PMOS管18的漏极端与所述第五PMOS管16的栅极端电连接；第六NMOS管19，所述第六NMOS管19的漏极端与所述第六NMOS管19的漏极端电连接，所述第六NMOS管19的栅极端与所述第四NMOS管15的漏极端电连接，所述第六NMOS管19的源极端与所述第五NMOS管17的源极端电连接。
其中，所述第二反相器模块5包括：第三反相器20，所述第三反相器20的第一端与电源端电连接，所述第三反相器20的第二端与接地端电连接，所述第三反相器20的输入端与所述第六NMOS管19的漏极端电连接。
本发明的上述实施例所述的带伪差分放大的电平转换电路，将图2中A点和B点的差值分别通过所述第一差分放大器模块2和第二差分放大器模块3进行放大，再送到所述电平转换模块4。mp3表示第一PMOS管8，mn3表示第一NMOS管9，将图2中D点的输出作为所述第五NMOS管17的输入，将图2中F点的输出作为所述第六NMOS管19的输入，图2中C点和D点为VDDH电压域，使所述第五NMOS管17和所述第六NMOS管19能够快速导通，如图4中y波形所示，图2中的Vout2可以正常输出。图2中的所述带伪差分放大的电平转换电路可以应用于不关心静态电流对转换速度要求很高的场景中。
实施例2：
本发明的实施例提供了一种带伪差分放大的电平转换电路，包括：第一反相器模块1，所述第一反相器模块1的第一端输入时钟信号；第一差分放大器模块2，所述第一差分放大器模块2的第一端与所述第一反相器模块1的第二端电连接；第二差分放大器模块3，所述第二差分放大器模块3的第一端与所述第一反相器模块1的第三端电连接；电平转换模块4，所述电平转换模块4的第一端与所述第一差分放大器模块2的第二端电连接，所述电平转换模块4的第二端与所述第二差分放大器模块3的第二端电连接；第二反相器模块5，所述第二反相器模块5与所述电平转换模块4的第三端电连接。
其中，所述第一反相器模块1包括：第一反相器6，所述第一反相器6的第一端与电源端电连接，所述第一反相器6的第二端与接地端电连接，所述第一反相器6的输入端输入时钟信号；第二反相器7，所述第二反相器7的第一端与电源端电连接，所述第二反相器7的第二端与接地端电连接，所述第二反相器7的输入端与所述第一反相器6的输出端电连接。
其中，所述第一差分放大器模块2包括：第一PMOS管8，所述第一PMOS管8的源极端与电源端电连接，所述第一PMOS管8的栅极端与所述第一PMOS管8的漏极端电连接；第一NMOS管9，所述第一NMOS管9的漏极端与所述第一PMOS管8的漏极端电连接，所述第一NMOS管9的栅极端与所述第二反相器7的输出端电连接，所述第一NMOS管9的源极端与接地端电连接；第二PMOS管10，所述第二PMOS管10的源极端与所述第一PMOS管8的源极端电连接，所述第二PMOS管10的栅极端与所述第一PMOS管8的栅极端电连接；第二NMOS管11，所述第二NMOS管11的漏极端与所述第二PMOS管10的漏极端电连接，所述第二NMOS管11的栅极端与所述第二反相器7的输入端电连接，所述第二NMOS管11的源极端与所述第一NMOS管9的源极端电连接。
其中，所述第二差分放大器模块3包括：第三PMOS管12，所述第三PMOS管12的源极端与电源端电连接，所述第三PMOS管12的栅极端与所述第三PMOS管12的漏极端电连接；第三NMOS管13，所述第三NMOS管13的漏极端与所述第三PMOS管12的漏极端电连接，所述第三NMOS管13的栅极端与所述第二反相器7的输入端电连接，所述第三NMOS管13的源极端与接地端电连接；第四PMOS管14，所述第四PMOS管14的源极端与所述第三PMOS管12的源极端电连接，所述第四PMOS管14的栅极端与所述第三PMOS管12的栅极端电连接；第四NMOS管15，所述第四NMOS管15的漏极端与所述第四PMOS管14的漏极端电连接，所述第四NMOS管15的栅极端与所述第二反相器7的输出端电连接，所述第四NMOS管15的源极端与所述第三NMOS管13的源极端电连接。
其中，所述电平转换模块4包括：第五PMOS管16，所述第五PMOS管16的源极端与电源端电连接；第五NMOS管17，所述第五NMOS管17的漏极端与所述第五PMOS管16的漏极端电连接，所述第五NMOS管17的栅极端与所述第二NMOS管11的漏极端电连接，所述第五NMOS管17的源极端与接地端电连接；第六PMOS管18，所述第六PMOS管18的源极端与所述第五PMOS管16的源极端电连接，所述第六PMOS管18的栅极端与所述第五PMOS管16的漏极端电连接，所述第六PMOS管18的漏极端与所述第五PMOS管16的栅极端电连接；第六NMOS管19，所述第六NMOS管19的漏极端与所述第六NMOS管19的漏极端电连接，所述第六NMOS管19的栅极端与所述第四NMOS管15的漏极端电连接，所述第六NMOS管19的源极端与所述第五NMOS管17的源极端电连接。
其中，所述第二反相器模块5包括：第三反相器20，所述第三反相器20的第一端与电源端电连接，所述第三反相器20的第二端与接地端电连接，所述第三反相器20的输入端与所述第六NMOS管19的漏极端电连接。
其中，所述第一PMOS管8与电源端之间还设置有一第七PMOS管21，所述第七PMOS管21的源极端与电源端电连接，所述第七PMOS管21的栅极端与所述第三PMOS管12的栅极端电连接，所述第七PMOS管21的漏极端与所述第一PMOS管8的源极端电连接。
其中，所述第三PMOS管12与电源端之间还设置有一第八PMOS管22，所述第八PMOS管22的源极端与电源端电连接，所述第八PMOS管22的栅极端与所述第一PMOS管8的栅极端电连接，所述第八PMOS管22的漏极端与所述第三PMOS管12的源极端电连接。
本发明的上述实施例所述的带伪差分放大的电平转换电路，由于图2的带伪差分放大的电平转换电路存在静态电流，会增加芯片的功耗。图2中当A点的电平为低，B点的电平为高时，所述第一NMOS管9导通，所述第一NMOS管9为diode连接，所述第一NMOS管9与所述第一PMOS管8连接的支路中存在电流通路，当A点的电平为高，B点的电平为低时，所述第三PMOS管12为diode连接，所述第三NMOS管13与所述第三PMOS管12连接的支路中存在电流通路，当所述第一反相器6的输入端输入的为高电平或低电平，所述带伪差分放大的电平转换电路中都存在静态电流，图3所述的带伪差分放大的电平转换电路，对图2进行了改进，增加了所述第七PMOS管21和所述第八PMOS管22，图3中当A点的电平为低，E点的电平就为高，同时B点的电平为高，C点的电平就为低。这时图3中的所述第一PMOS管8关闭，所述第一NMOS管9打开，这时所述第一NMOS管9和所述第二PMOS管10组成的支路中不存在电流通路，图3中的所述第四PMOS管14关闭，所述第三NMOS管13打开，所述第三NMOS管13和所述第三PMOS管12组成的支路中也不存在电流通路。图4中z波形表示图3中的Vout3正常输出，但图3中的电路结构的延时时间大于图2中的电路结构，根据实际需要和要求选择图2或图3中的电路进行电平转换。如图4所示，h波形为传统电平转换电路的输出波形，x波形为输入信号波形，y波形为图2的所述带伪差分放大的电平转换电路的输出波形，z波形为图3的所述带伪差分放大的电平转换电路的输出波形。
本发明的上述实施例所述的带伪差分放大的电平转换电路，通过差分放大器将输入的数字电平进行差分放大再进行电平转换，解决了电路在高电压域不能工作的问题，减少了静态电流对电平转换速度的影响，结构简单，成本低，应用范围广。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种带伪差分放大的电平转换电路，其特征在于，包括：
第一反相器模块，所述第一反相器模块的第一端输入时钟信号；
第一差分放大器模块，所述第一差分放大器模块的第一端与所述第一反相器模块的第二端电连接；
第二差分放大器模块，所述第二差分放大器模块的第一端与所述第一反相器模块的第三端电连接；
电平转换模块，所述电平转换模块的第一端与所述第一差分放大器模块的第二端电连接，所述电平转换模块的第二端与所述第二差分放大器模块的第二端电连接；
第二反相器模块，所述第二反相器模块与所述电平转换模块的第三端电连接。
2.根据权利要求1所述的带伪差分放大的电平转换电路，其特征在于，所述第一反相器模块包括：
第一反相器，所述第一反相器的第一端与电源端电连接，所述第一反相器的第二端与接地端电连接，所述第一反相器的输入端输入时钟信号；
第二反相器，所述第二反相器的第一端与电源端电连接，所述第二反相器的第二端与接地端电连接，所述第二反相器的输入端与所述第一反相器的输出端电连接。
3.根据权利要求2所述的带伪差分放大的电平转换电路，其特征在于，所述第一差分放大器模块包括：
第一PMOS管，所述第一PMOS管的源极端与电源端电连接，所述第一PMOS管的栅极端与所述第一PMOS管的漏极端电连接；
第一NMOS管，所述第一NMOS管的漏极端与所述第一PMOS管的漏极端电连接，所述第一NMOS管的栅极端与所述第二反相器的输出端电连接，所述第一NMOS管的源极端与接地端电连接；
第二PMOS管，所述第二PMOS管的源极端与所述第一PMOS管的源极端电连接，所述第二PMOS管的栅极端与所述第一PMOS管的栅极端电连接；
第二NMOS管，所述第二NMOS管的漏极端与所述第二PMOS管的漏极端电连接，所述第二NMOS管的栅极端与所述第二反相器的输入端电连接，所述第二NMOS管的源极端与所述第一NMOS管的源极端电连接。
4.根据权利要求3所述的带伪差分放大的电平转换电路，其特征在于，所述第二差分放大器模块包括：
第三PMOS管，所述第三PMOS管的源极端与电源端电连接，所述第三PMOS管的栅极端与所述第三PMOS管的漏极端电连接；
第三NMOS管，所述第三NMOS管的漏极端与所述第三PMOS管的漏极端电连接，所述第三NMOS管的栅极端与所述第二反相器的输入端电连接，所述第三NMOS管的源极端与接地端电连接；
第四PMOS管，所述第四PMOS管的源极端与所述第三PMOS管的源极端电连接，所述第四PMOS管的栅极端与所述第三PMOS管的栅极端电连接；
第四NMOS管，所述第四NMOS管的漏极端与所述第四PMOS管的漏极端电连接，所述第四NMOS管的栅极端与所述第二反相器的输出端电连接，所述第四NMOS管的源极端与所述第三NMOS管的源极端电连接。
5.根据权利要求4所述的带伪差分放大的电平转换电路，其特征在于，所述电平转换模块包括：
第五PMOS管，所述第五PMOS管的源极端与电源端电连接；
第五NMOS管，所述第五NMOS管的漏极端与所述第五PMOS管的漏极端电连接，所述第五NMOS管的栅极端与所述第二NMOS管的漏极端电连接，所述第五NMOS管的源极端与接地端电连接；
第六PMOS管，所述第六PMOS管的源极端与所述第五PMOS管的源极端电连接，所述第六PMOS管的栅极端与所述第五PMOS管的漏极端电连接，所述第六PMOS管的漏极端与所述第五PMOS管的栅极端电连接；
第六NMOS管，所述第六NMOS管的漏极端与所述第六NMOS管的漏极端电连接，所述第六NMOS管的栅极端与所述第四NMOS管的漏极端电连接，所述第六NMOS管的源极端与所述第五NMOS管的源极端电连接。
6.根据权利要求5所述的带伪差分放大的电平转换电路，其特征在于，所述第二反相器模块包括：
第三反相器，所述第三反相器的第一端与电源端电连接，所述第三反相器的第二端与接地端电连接，所述第三反相器的输入端与所述第六NMOS管的漏极端电连接。
7.根据权利要求6所述的带伪差分放大的电平转换电路，其特征在于，所述第一PMOS管与电源端之间还设置有一第七PMOS管，所述第七PMOS管的源极端与电源端电连接，所述第七PMOS管的栅极端与所述第三PMOS管的栅极端电连接，所述第七PMOS管的漏极端与所述第一PMOS管的源极端电连接。
8.根据权利要求7所述的带伪差分放大的电平转换电路，其特征在于，所述第三PMOS管与电源端之间还设置有一第八PMOS管，所述第八PMOS管的源极端与电源端电连接，所述第八PMOS管的栅极端与所述第一PMOS管的栅极端电连接，所述第八PMOS管的漏极端与所述第三PMOS管的源极端电连接。
CN202110430988.5A 2021-04-21 2021-04-21 带伪差分放大的电平转换电路 Pending CN113114218A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110430988.5A CN113114218A (zh) 2021-04-21 2021-04-21 带伪差分放大的电平转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110430988.5A CN113114218A (zh) 2021-04-21 2021-04-21 带伪差分放大的电平转换电路

Publications (1)

Publication Number Publication Date
CN113114218A true CN113114218A (zh) 2021-07-13

Family

ID=76719110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110430988.5A Pending CN113114218A (zh) 2021-04-21 2021-04-21 带伪差分放大的电平转换电路

Country Status (1)

Country Link
CN (1) CN113114218A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030067323A1 (en) * 2001-10-09 2003-04-10 Samsung Electronics Co., Ltd. Signal converting system having level converter for use in high speed semiconductor device and method therefor
US20050134314A1 (en) * 2003-12-18 2005-06-23 Prather Stephen M. Method and circuit for translating a differential signal to complmentary CMOS levels
JP2011172065A (ja) * 2010-02-19 2011-09-01 Nec Engineering Ltd レベル変換回路
CN105915207A (zh) * 2016-04-11 2016-08-31 电子科技大学 一种电平移位电路
CN106656160A (zh) * 2016-09-20 2017-05-10 上海集成电路研发中心有限公司 一种高速电位转换电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030067323A1 (en) * 2001-10-09 2003-04-10 Samsung Electronics Co., Ltd. Signal converting system having level converter for use in high speed semiconductor device and method therefor
US20050134314A1 (en) * 2003-12-18 2005-06-23 Prather Stephen M. Method and circuit for translating a differential signal to complmentary CMOS levels
JP2011172065A (ja) * 2010-02-19 2011-09-01 Nec Engineering Ltd レベル変換回路
CN105915207A (zh) * 2016-04-11 2016-08-31 电子科技大学 一种电平移位电路
CN106656160A (zh) * 2016-09-20 2017-05-10 上海集成电路研发中心有限公司 一种高速电位转换电路

Similar Documents

Publication Publication Date Title
US7683668B1 (en) Level shifter
CN109560807B (zh) 高电压电平移位器电路
US6791391B2 (en) Level shifting circuit
CN107094012B (zh) 一种电平转换电路及方法
US20110316505A1 (en) Output Buffer With Improved Output Signal Quality
CN112671393A (zh) 电平转换电路
CN110098830B (zh) 一种晶体管的衬底切换电路和电平转换电路
CN111900975A (zh) 一种将高电压域信号转变为低电压域信号的电平转换电路
US20200127663A1 (en) LEVEL SHIFTER IN HALF BRIDGE GaN DRIVER APPLICATIONS
US7358790B2 (en) High performance level shift circuit with low input voltage
US10348305B2 (en) Level shift circuit
CN109417606B (zh) 一种可输出正负电压的电平转换器
CN112803721A (zh) 一种电压转换器
US11894843B2 (en) Level shift circuit
CN113114218A (zh) 带伪差分放大的电平转换电路
US20120319736A1 (en) Comparator and method with adjustable speed and power consumption
US10601405B2 (en) Buffer circuit
KR20010004448A (ko) 고전압 출력 인버터
CN108736878B (zh) 电压电平移位器
CN108781071B (zh) 方波产生方法及方波产生电路
CN111313887A (zh) 电平转换电路及相应的驱动电路
JP3810384B2 (ja) スイッチング回路およびトランジスタ保護方法
US10707871B1 (en) Capacitive level shifter
CN108696275B (zh) 缓冲电路
JP2017153095A (ja) 半導体回路及び半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210713