CN102637590A - 一种双应力薄膜的制备方法 - Google Patents

一种双应力薄膜的制备方法 Download PDF

Info

Publication number
CN102637590A
CN102637590A CN2012100982063A CN201210098206A CN102637590A CN 102637590 A CN102637590 A CN 102637590A CN 2012100982063 A CN2012100982063 A CN 2012100982063A CN 201210098206 A CN201210098206 A CN 201210098206A CN 102637590 A CN102637590 A CN 102637590A
Authority
CN
China
Prior art keywords
stress
thin film
nitrating
photoresistance
films
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100982063A
Other languages
English (en)
Inventor
张文广
陈玉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2012100982063A priority Critical patent/CN102637590A/zh
Publication of CN102637590A publication Critical patent/CN102637590A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及半导体制造领域，尤其涉及一种双应力薄膜的制备方法。本发明提出一种双应力薄膜的制备方法，通过采用掺氮的碳化硅薄膜代替传统的氮化硅薄膜，形成高应力的双应力薄膜，不仅能满足一些先进器件RC延迟的要求，还避免了传统氮化硅双应力薄膜工艺存在的交叠区域问题，从而解决了因为交叠区域而造成良率的损失，且工艺简单易实施。

Description

一种双应力薄膜的制备方法
技术领域
本发明涉及半导体集成电路的制造领域，尤其涉及一种双应力薄膜的制备方法。
背景技术
现今，应变硅技术(Stain silicon)集成工艺在45纳米节点开始已经得到大范围的应用，特别对于金属前介质沉积工艺段内 （Pre-Metal Dielectric，简称PMD ），双应力薄膜（Dual Stress Liner，简称DSL）已经成为必选项，以用来提高器件的速度。
但是，目前业界一般选择氮化硅薄膜作为双应力薄膜，由于氮化硅薄膜的介电常数较高（k一般在7.0左右），会造成一定的时间延迟（RC delay），即不能满足一些先进器件对时间延迟（RC delay）的要求，造成器件速度的不能达到工艺需求。
在目前集成工艺中，对于不同应力薄膜交叠的问题，主要是通过采用干法刻蚀工艺进行调整或在版图设计时候加以考量以尽量减少对良率的影响，但是增加了工艺控制的难度。
图1是本发明背景技术中采用溅射工艺来改善不同应力薄膜交叠区域问题的流程结构示意图；如图1所示，IMEC提出一种采用溅射的方法来改善不同应力薄膜交叠区域的问题，首先在沉积有双应力薄膜的半导体结构上，进行溅射工艺（Sputter）后，沉积层间介质层（Inter Layer Dielectric，简称ILD ），并利用化学机械研磨工艺（Chemical Mechanical Polishing，简称CMP）进行平坦化处理，然后回蚀形成CA孔，虽然能解决不同应力薄膜交叠的问题，但是存在明显的等离子损伤（plasma damage）的风险。
发明内容
本发明公开了一种双应力薄膜的制备方法，其中，包括以下步骤：
步骤S1：在一包含有NMOS和PMOS的半导体结构上沉积掺氮的碳化硅薄膜；
步骤S2：采用光刻工艺于PMOS上形成第一光阻，并以该第一光阻为掩膜对覆盖在NMOS结构上的掺氮的碳化硅薄膜进行UV光照射，形成覆盖在NMOS上的高拉应力薄膜；
步骤S3：去除所述第一光阻后，再次采用光刻工艺于NMOS上形成第二光阻，并以该第二光阻为掩膜对覆盖在PMOS上的掺氮的碳化硅薄膜进行等离子轰击工艺，去除所述第二光阻，形成覆盖在PMOS上的压应力薄膜。
上述的双应力薄膜的制备方法，其中，所述包含有NMOS和PMOS的半导体结构包含有栅极和侧墙，所述掺氮的碳化硅薄膜覆盖在所述栅极和侧墙。
上述的双应力薄膜的制备方法，其中，所述掺氮的碳化硅薄膜的介电常数小于5。
上述的双应力薄膜的制备方法，其中，采用惰性气体等离子进行所述等离子轰击工艺。
上述的双应力薄膜的制备方法，其中，所述惰性气体等离子为Ar离子。
综上所述，由于采用了上述技术方案，本发明提出一种双应力薄膜的制备方法，通过采用掺氮的碳化硅薄膜代替传统的氮化硅薄膜，形成高应力的双应力薄膜，不仅能满足一些先进器件RC延迟的要求，还避免了传统氮化硅双应力薄膜工艺存在的交叠区域问题，从而解决了因为交叠区域而造成良率的损失，且工艺简单易实施。
附图说明
图1是本发明背景技术中采用溅射工艺来改善不同应力薄膜交叠区域问题的流程结构示意图；
图2-8是本发明一种双应力薄膜的制备方法的工艺流程结构示意图。
具体实施方式  
下面结合附图对本发明的具体实施方式作进一步的说明：
图2-8是本发明一种双应力薄膜的制备方法的工艺流程结构示意图。
如图2-8所示，首先，在包含有栅极11和侧墙12的PMOS和NMOS结构1上沉积掺氮的碳化硅（Nitrogen Doped Carbide，简称NDC）2，该掺氮的碳化硅薄膜2覆盖栅极11和侧墙12；之后，旋涂光刻胶覆盖掺氮的碳化硅薄膜2的上表面，曝光、显影后去除剩余光刻胶，形成覆盖在PMOS结构部分的第一光阻3。
然后，以第一光租3为掩膜，对掺氮的碳化物薄膜2进行紫外线（UV）光照射工艺4，使得覆盖在NMOS结构上的掺氮的碳化硅薄膜转变成高拉应力薄膜5。
最后，去除第一光阻3，再次旋涂光刻胶覆盖高拉应力薄膜5和剩余掺氮的碳化硅薄膜21的上表面，曝光、显影后去除剩余光刻胶，形成覆盖在NMOS结构部分的第二光阻6，并以该第二光阻6为掩膜对剩余掺氮的碳化硅薄膜21进行等离子轰击工艺7，并去除该第二光阻6；其中，该等离子注入工艺7采用的等离子为采用Ar或其他惰性气体等离子，由于惰性气体离子轰击可使得薄膜的压应力增大，所以剩余掺氮的碳化硅薄膜21经过离子注入工艺后转变成高压应力薄膜8，即掺氮的碳化硅薄膜2经过紫外线（UV）光照射工艺4和等离子轰击工艺7转变成为高应力的双应力薄膜。
综上所述，由于采用了上述技术方案，本发明提出一种双应力薄膜的制备方法，通过采用掺氮的碳化硅薄膜代替传统的氮化硅薄膜，并分别对覆盖在NMOS结构和覆盖在NMOS上的掺氮的碳化硅薄膜进行UV光照射工艺和等离子轰击工艺，从而形成高应力的双应力薄膜，不仅能满足一些先进器件RC延迟的要求，还避免了传统氮化硅双应力薄膜工艺存在的交叠区域问题，从而解决了因为交叠区域而造成良率的损失，且工艺简单易实施。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (5)

1.一种双应力薄膜的制备方法，其特征在于，包括以下步骤：
步骤S1：在一包含有NMOS和PMOS的半导体结构上沉积掺氮的碳化硅薄膜；
步骤S2：采用光刻工艺于PMOS上形成第一光阻，并以该第一光阻为掩膜对覆盖在NMOS上的掺氮的碳化硅薄膜进行UV光照射，形成覆盖在NMOS上的高拉应力薄膜；
步骤S3：去除所述第一光阻后，再次采用光刻工艺于NMOS上形成第二光阻，并以该第二光阻为掩膜对覆盖在PMOS上的掺氮的碳化硅薄膜进行等离子轰击工艺，去除所述第二光阻，形成覆盖在PMOS上的压应力薄膜。
2.根据权利要求1所述的双应力薄膜的制备方法，其特征在于，所述包含有NMOS和PMOS的半导体结构包含有栅极和侧墙，所述掺氮的碳化硅薄膜覆盖在所述栅极和侧墙。
3.根据权利要求2所述的双应力薄膜的制备方法，其特征在于，所述掺氮的碳化硅薄膜的介电常数小于5。
4.根据权利要求1或3所述的双应力薄膜的制备方法，其特征在于，采用惰性气体等离子进行所述等离子轰击工艺。
5.根据权利要求43所述的双应力薄膜的制备方法，其特征在于，所述惰性气体等离子为Ar离子。
CN2012100982063A 2012-04-06 2012-04-06 一种双应力薄膜的制备方法 Pending CN102637590A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012100982063A CN102637590A (zh) 2012-04-06 2012-04-06 一种双应力薄膜的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100982063A CN102637590A (zh) 2012-04-06 2012-04-06 一种双应力薄膜的制备方法

Publications (1)

Publication Number Publication Date
CN102637590A true CN102637590A (zh) 2012-08-15

Family

ID=46621944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100982063A Pending CN102637590A (zh) 2012-04-06 2012-04-06 一种双应力薄膜的制备方法

Country Status (1)

Country Link
CN (1) CN102637590A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102915924A (zh) * 2012-11-12 2013-02-06 上海华力微电子有限公司 双应力薄膜的制造方法以及半导体器件
CN102915923A (zh) * 2012-11-12 2013-02-06 上海华力微电子有限公司 双应力薄膜的制造方法以及半导体器件
CN102915973A (zh) * 2012-11-12 2013-02-06 上海华力微电子有限公司 双应力薄膜的制造方法以及半导体器件
CN102931142A (zh) * 2012-11-12 2013-02-13 上海华力微电子有限公司 双应力薄膜的制造方法以及半导体器件
CN102931072A (zh) * 2012-11-12 2013-02-13 上海华力微电子有限公司 双应力薄膜的制造方法以及半导体器件
CN102931141A (zh) * 2012-11-12 2013-02-13 上海华力微电子有限公司 双应力薄膜的制造方法以及半导体器件
CN103871867A (zh) * 2014-03-19 2014-06-18 武汉新芯集成电路制造有限公司 一种低应力氮化硅薄膜的形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101023524A (zh) * 2004-05-28 2007-08-22 先进微装置公司 通过形成具有不同改质的本身应力的蚀刻阻碍层以于不同沟道区域中产生不同机械应力的方法
US20080029823A1 (en) * 2005-10-07 2008-02-07 Samsung Electronics Co., Ltd. Semiconductor Device Having a Dual Stress Liner and Light Exposure Apparatus for Forming the Dual Stress Liner
CN101150062A (zh) * 2006-09-19 2008-03-26 台湾积体电路制造股份有限公司 半导体结构的形成方法
TW200933820A (en) * 2007-09-29 2009-08-01 Advanced Micro Devices Inc Method of forming high-k gate electrode structures after transistor fabrication
US20090209097A1 (en) * 2008-02-15 2009-08-20 Thomas Schulz Method of forming interconnects
CN102376578A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 实现双应力应变技术的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101023524A (zh) * 2004-05-28 2007-08-22 先进微装置公司 通过形成具有不同改质的本身应力的蚀刻阻碍层以于不同沟道区域中产生不同机械应力的方法
US20080029823A1 (en) * 2005-10-07 2008-02-07 Samsung Electronics Co., Ltd. Semiconductor Device Having a Dual Stress Liner and Light Exposure Apparatus for Forming the Dual Stress Liner
CN101150062A (zh) * 2006-09-19 2008-03-26 台湾积体电路制造股份有限公司 半导体结构的形成方法
TW200933820A (en) * 2007-09-29 2009-08-01 Advanced Micro Devices Inc Method of forming high-k gate electrode structures after transistor fabrication
US20090209097A1 (en) * 2008-02-15 2009-08-20 Thomas Schulz Method of forming interconnects
CN102376578A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 实现双应力应变技术的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102915924A (zh) * 2012-11-12 2013-02-06 上海华力微电子有限公司 双应力薄膜的制造方法以及半导体器件
CN102915923A (zh) * 2012-11-12 2013-02-06 上海华力微电子有限公司 双应力薄膜的制造方法以及半导体器件
CN102915973A (zh) * 2012-11-12 2013-02-06 上海华力微电子有限公司 双应力薄膜的制造方法以及半导体器件
CN102931142A (zh) * 2012-11-12 2013-02-13 上海华力微电子有限公司 双应力薄膜的制造方法以及半导体器件
CN102931072A (zh) * 2012-11-12 2013-02-13 上海华力微电子有限公司 双应力薄膜的制造方法以及半导体器件
CN102931141A (zh) * 2012-11-12 2013-02-13 上海华力微电子有限公司 双应力薄膜的制造方法以及半导体器件
CN102915923B (zh) * 2012-11-12 2015-07-29 上海华力微电子有限公司 双应力薄膜的制造方法以及半导体器件
CN103871867A (zh) * 2014-03-19 2014-06-18 武汉新芯集成电路制造有限公司 一种低应力氮化硅薄膜的形成方法

Similar Documents

Publication Publication Date Title
CN102637590A (zh) 一种双应力薄膜的制备方法
US9385192B2 (en) Shallow trench isolation integration methods and devices formed thereby
CN102044426B (zh) 半导体装置及其制造方法
US20150145022A1 (en) Cmp fabrication solution for split gate memory embedded in hk-mg process
CN101577244B (zh) 层间介质层的平坦化方法及接触孔的形成方法
CN104716098B (zh) 闪存的制作方法
CN101635274A (zh) 一种消除金属间隙填充物中空洞的方法
CN109545676B (zh) 半导体器件栅极高度平坦化方法
US8802569B2 (en) Method of fabricating a semiconductor device
US8637916B2 (en) Semiconductor device with mini SONOS cell
CN104078346A (zh) 半导体器件的平坦化方法
CN102437089B (zh) 一种铜后道互连工艺
CN103227143A (zh) 浅沟槽隔离工艺
CN104810277B (zh) 一种晶圆表面平坦化工艺
CN105810637B (zh) 一种3d nand***器件的集成方法
US9123579B2 (en) 3D memory process and structures
CN103165534B (zh) Cmos晶体管金属栅极的制作方法
CN105321884A (zh) 金属栅极器件形成方法
CN102194684B (zh) 栅极介质层制造方法
CN110148552B (zh) 第零层层间膜的制造方法
CN104124150A (zh) 半导体器件的形成方法
CN102623334B (zh) 一种形成双应力层氮化硅薄膜的方法
CN211455688U (zh) 一种低压铝栅器件
CN107887335B (zh) 一种金属栅极制作方法
CN102881630A (zh) 超低介电常数层的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120815