CN105244000B - 一种goa单元、goa电路及显示装置 - Google Patents

Abstract

本发明的实施例提供一种GOA单元、GOA电路及显示装置，涉及显示技术领域，用于减小TFT漏电电流对GOA单元的输出的影响，该GOA单元包括：输入模块、节点控制模块、储能模块、输出模块、复位模块、防漏电模块以及输出控制模块，输入模块用于将第一节点与第一电平端或第二电平端的电压拉齐，控制模块用于将第二节点与第三电平端或第一电压输入端的电压拉齐，储能模块用于使第一节点与信号输出端的电压发生等势跳变，复位模块用于将信号输出端与第三电平端的电压拉齐，防漏电模块用于保持第一节点的电压，输出模块用于输出，输出控制模块用于将信号输出端与第三电平端的电压拉齐。本发明的实施例用于显示器的制造。

Description

一种GOA单元、GOA电路及显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种GOA单元、GOA电路及显示装置。

背景技术

随着显示技术的不断发展，显示器已经逐渐被各种电子设备如：移动电话、个人数字助理(英文:Personal Digital Assistant,简称：PDA)、数码相机、计算机屏幕或笔记本计算机屏幕所广泛应用。

近些年来显示器的发展呈现出了高集成度，低成本的发展趋势。其中一项非常重要的技术就是GOA(英文全称：Gate Driver on Array，中文全称：集成栅极驱动电路)技术量产化的实现。利用GOA技术将栅极驱动电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。这种利用GOA技术集成在阵列基板上的栅极开关电路也称为GOA电路或移位寄存器电路，其中该栅极开关电路中的每个移位寄存器也称GOA单元。现有移位寄存器中的上拉和下拉控制结构一般都采用TFT(英文全称：Thin Film Transistor，中文全称：薄膜场效应晶体管)。但是由于TFT自身存在漏电电流的特性，GOA电路常常会出现多种不良。例如：在内嵌式触控显示器中，将一帧时间分为触控阶段和显示阶段，并采用分时驱动的方式进行驱动，在进行触控驱动时，由于TFT漏电电流的存在，暂停输出栅极驱动信号的那一级GOA单元的高电位会逐渐变低，且在重新进入显示阶段时，该级GOA单元的输出电压也会低于正常的栅极驱动信号的电压，因此会在显示屏上出现一条由于显示亮度较暗形成的暗线，并且该问题在每次由触控阶段切换到显示阶段时都会出现，最终用户会在显示屏上看到多条暗线。

综上所述，如何减小TFT漏电电流对GOA单元的输出的影响，进而提高显示器的显示效果是本领域技术人员亟待解决的问题。

发明内容

本发明的实施例提供一种GOA单元、GOA电路及显示装置，用于减小TFT漏电电流对GOA单元的输出的影响，进而提高显示器的显示效果。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供一种GOA单元，包括：输入模块、节点控制模块、储能模块、输出模块、复位模块、防漏电模块以及输出控制模块；

所述输入模块连接第一电平端、第二电平端、第一信号输入端、第二信号输入端以及第一节点，用于在所述第一信号输入端的电压和所述第二信号输入端的电压的控制下将所述第一节点的电压与所述第一电平端的电压拉齐或者将所述第一节点的电压与所述第二电平端的电压拉齐；

所述节点控制模块连接第一电压输入端、所述第一节点、第二节点和第三电平端，用于在所述第一节点的电压和所述第一电压输入端的电压的控制下将所述第二节点的电压与所述第三电平端的电压拉齐或者将所述第二节点的电压与所述第一电压输入端的电压拉齐；

所述储能模块连接所述第一节点和所述信号输出端，用于存储所述第一节点的电压以及使所述第一节点的电压与所述信号输出端的电压发生等势跳变；

所述复位模块连接所述信号输出端、所述第一节点、所述第二节点、所述第三电平端和第三节点，用于在所述第二节点的电压的控制下将所述第一节点的电压与所述第三节点的电压拉齐以及将所述信号输出端的电压与所述第三电平端的电压拉齐；

所述防漏电模块连接所述第一电压输入端、所述第三电平端和所述第三节点，用于在所述第一电压输入端的电压的控制下将所述第三节点的电压与所述第三电平端的电压拉齐，或者在所述第一电压输入端的电压的控制下保持所述第一节点的电压；

所述输出模块连接所述第一节点、所述信号输出端和时钟信号端，用于在所述第一节点的电压的控制下将所述时钟信号端的时钟信号在所述信号输出端输出；

所述输出控制模块连接所述信号输出端、所述第三电平端和第二电压输入端，用于在所述第二电压输入端的电压的控制下将所述信号输出端的电压与所述第三电平端的电压拉齐。

可选的，所述输入模块包括：第一晶体管和第二晶体管；

所述第一晶体管的第一端连接所述第一电平端，所述第一晶体管的第二端连接所述第一节点，所述第一晶体管的栅极连接所述第一信号输入端；

所述第二晶体管的第一端连接所述第二电平端，所述第二晶体管的第二端连接所述第一节点，所述第二晶体管的栅极连接所述第二信号输入端。

可选的，所述节点控制模块包括：第三晶体管、第四晶体管、第五晶体管和第六晶体管；

所述第三晶体管的第一端连接所述第一电压输入端，所述第三晶体管的第二端连接所述第四晶体管的第一端，所述第三晶体管的栅极连接所述第一电压输入端；

所述第四晶体管的第一端连接所述第五晶体管的栅极，所述第四晶体管的第二端连接所述第三电平端，所述第四晶体管的栅极连接所述第一节点；

所述第五晶体管的第一端连接所述第一电压输入端，所述第五晶体管的第二端连接所述第二节点；

所述第六晶体管的第一端连接所述第二节点，所述第六晶体管的第二端连接所述第三电平端，所述第六晶体管的栅极连接所述第一节点。

可选的，所述储能模块包括：电容；

所述电容的第一极连接所述第一节点，所述电容的第二极连接所述信号输出端。

可选的，所述复位模块包括：第七晶体管和第八晶体管；

所述第七晶体管的第一端连接所述第一节点，所述第七晶体管的第二端连接所述第三节点，所述第七晶体管的栅极连接所述第二节点；

所述第八晶体管的第一端连接所述信号输出端，所述第八晶体管的第二端连接所述第三电平端，所述第八晶体管的栅极连接所述第二节点。

可选的，所述防漏电模块包括：第九晶体管；

所述第九晶体管的第一端连接所述第三节点，所述第九晶体管的第二端连接所述第三电平端，所述第九晶体管的栅极连接所述第一电压输入端。

可选的，所述输出模块包括：第十晶体管；

所述第十晶体管的第一端连接所述时钟信号端，所述第十晶体管的第二端连接所述信号输出端，所述第十晶体管的栅极连接所述第一节点。

可选的，所述输出控制模块包括：第十一晶体管；

所述第十一晶体管的第一端连接所述信号输出端，所述第十一晶体管的第二端连接所述第三电平端，所述第十一晶体管的栅极连接所述第二电压输入端。

可选的，所述第一电平端的电压为12V，所述第二电平端的电压为-12V，所述第三电平端的电压为0V。

可选的，所述晶体管均为N型晶体管或者所述晶体管均为P型晶体管。

第二方面，提供一种GOA电路，包括至少两个级联的第一方面所述的GOA单元；

第1级GOA单元的第一信号输入端连接帧起始信号端，所述第1级GOA单元的第二信号输入端连接所述第2级GOA单元的信号输出端，第1级GOA单元的信号输出端连接所述第2级GOA单元的第一信号输入端；

第n级GOA单元的第一信号输入端连接n-1级GOA单元的信号输出端，所述第n级GOA单元的第二信号输入端连接n+1级GOA单元的信号输出端，所述第n级GOA单元的信号输出端连接所述第n+1级GOA单元的第一信号输入端；

其中，n为大于1的整数。

第三方面，提供一种显示装置，包括第二方面所述的GOA电路。

本发明实施例提供的GOA单元、GOA电路及显示装置，包括：输入模块、节点控制模块、储能模块、输出模块、复位模块、防漏电模块以及输出控制模块，其中防漏电模块能够在第一电压输入端的电压的控制下将第三节点的电压与第三电平端的电压拉齐，或者在第一电压输入端的电压的控制下保持第一节点的电压，所以防漏电模块可以在GOA单元需要对第一节点进行放电时将第三节点的电压与第三电平端的电压拉齐，在GOA单元需要保持第一节点电压时保持第一节点的电压稳定，所以本发明实施例提供的GOA单元能够减小TFT漏电电流对GOA单元的输出的影响，进而提高显示器的显示效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明的实施例提供的GOA单元的示意性结构图；

图2为本发明的实施例提供的GOA单元的电路图；

图3为本发明的实施例提供的显示阶段GOA单元各信号的时序图；

图4为本发明的实施例提供的第一节点a电压的波形图；

图5为本发明的实施例提供的GOA电路的示意性结构图。

具体实施方式

下面结合附图对本发明实施例提供的图像放大方法及装置进行详细描述，其中用相同的附图标记指示本文中的相同元件。在下面的描述中，为便于解释，给出了大量具体细节，以便提供对一个或多个实施例的全面理解。然而，很明显，也可以不用这些具体细节来实现所述实施例。在其它例子中，以方框图形式示出公知结构和设备，以便于描述一个或多个实施例。

本发明所有实施例中采用的开关晶体管和驱动晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为漏极、输出端为源极。此外本发明实施例所采用的开关晶体管包括P型开关晶体管和N型开关晶体管两种，其中，P型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止，N型开关晶体管为在栅极为高电平时导通，在栅极为低电平时截止。

此外，需要说明的是，下述实施例中的GOA电路应用于分时驱动的内嵌式触摸显示装置；具体的，内嵌式触摸显示装置将一帧时间分为显示阶段和触控阶段，在显示阶段，GOA电路输出栅极驱动信号，显示装置根据GOA电路输出的栅极驱动信号显示图像；在触控阶段，GOA电路暂停输出栅极驱动信号，并在重新进入显示阶段时继续输出栅极驱动信号。当GOA电路的第n级GOA单元将要输出栅极驱动信号时进入触控阶段，GOA电路暂停输出栅极驱动信号，但第n极GOA单元在触控时间段中需要保持各点电位，但是TFT存在漏电电流，所以第n极GOA单元的高电位点会在触控阶段时电位逐渐降低，在重新进入显示阶段时，进而导致第n级GOA单元输出的扫描信号会低于正常栅极驱动信号，第n级GOA单元进行扫描的像素的显示亮度偏低，在显示屏上形成一条由于显示亮度较暗形成的暗线，本发明实施例通过在GOA单元中加入防漏电单元，并通过***信号对防漏电单元进行控制，从而避免了上述问题。

本发明的实施例提供一种GOA单元，参照图1所示，该GOA单元包括：输入模块11、节点控制模块12、储能模块13、输出模块14、复位模块15、防漏电模块16以及输出控制模块17；

输入模块11连接第一电平端V1、第二电平端V2、第一信号输入端Input1、第二信号输入端Input2以及第一节点a，用于在第一信号输入端Input1的电压和第二信号输入端Input2的电压的控制下将第一节点a的电压与第一电平端V1的电压拉齐或者将第一节点a的电压与第二电平端V2的电压拉齐；

节点控制模块12连接第一电压输入端D1、第一节点a、第二节点b和第三电平端V3，用于在第一节点a的电压和第一电压输入端D1的电压的控制下将第二节点b的电压与第三电平端V3的电压拉齐或者将第二节点b的电压与第一电压输入端D1的电压拉齐；

储能模块13连接第一节点a和信号输出端Output，用于存储第一节点a的电压以及使第一节点a的电压与信号输出端Output的电压发生等势跳变；

复位模块14连接信号输出端Output、第一节点a、第二节点b、第三电平端V3和第三节点c，用于在第二节点b的电压的控制下将第一节点a的电压与第三节点c的电压拉齐以及将信号输出端Output的电压与第三电平端V3的电压拉齐；

防漏电模块15连接第一电压输入端D1、第三电平端V3和第三节点c，用于在第一电压输入端D1的电压的控制下将第三节点c的电压与第三电平端V3的电压拉齐，或者在第一电压输入端D1的电压的控制下保持第一节点a的电压；

输出模块16连接第一节点a、信号输出端Output和时钟信号端CLK，用于在第一节点a的电压的控制下将时钟信号端CLK的时钟信号在信号输出端Output输出；

输出控制模块17连接信号输出端Output、第三电平端V3和第二电压输入端D2，用于在第二电压输入端D2的电压的控制下将信号输出端Output的电压与第三电平端V3的电压拉齐。

本发明实施例提供的GOA单元，包括：输入模块、节点控制模块、储能模块、输出模块、复位模块、防漏电模块以及输出控制模块，其中防漏电模块能够在第一电压输入端的电压的控制下将第三节点的电压与第三电平端的电压拉齐，或者在第一电压输入端的电压的控制下保持第一节点的电压，所以防漏电模块可以在GOA单元需要对第一节点进行放电时将第一节点的电压与第三电平端的电压拉齐，在GOA单元需要保持第一节点电压时保持第一节点的电压稳定，所以本发明实施例提供的GOA单元能够减小TFT漏电电流对GOA单元的输出的影响，进而提高显示器的显示效果。

进一步的，参照图2所示，上述输入模块11包括：第一晶体管T1和第二晶体管T2；

第一晶体管T1的第一端连接第一电平端V1，第一晶体管T1的第二端连接第一节点a，第一晶体管T1的栅极连接第一信号输入端Input1；

第二晶体管T2的第一端连接第二电平端V2，第二晶体管T2的第二端连接第一节点a，第二晶体管T2的栅极连接第二信号输入端Input2。

上述节点控制模块12包括：第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6；

第三晶体管T3的第一端连接第一电压输入端D1，第三晶体管T3的第二端连接第四晶体管T4的第一端，第三晶体管的栅极连接第一电压输入端D1；

第四晶体管T4的第一端连接第五晶体管T5的栅极，第四晶体管T4的第二端连接第三电平端V3，第四晶体管T4的栅极连接第一节点a；

第五晶体管T5的第一端连接第一电压输入端D1，第五晶体管T5的第二端连接第二节点b；

第六晶体管T6的第一端连接第二节点b，第六晶体管T6的第二端连接第三电平端V3，第六晶体管T6的栅极连接第一节点a。

上述储能模块13包括：电容C；

电容C的第一极连接第一节点a，电容C的第二极连接信号输出端Output。

上述复位模块14包括：第七晶体管T7和第八晶体管T8；

第七晶体管T7的第一端连接第一节点a，第七晶体管T7的第二端连接第三节点c，第七晶体管T7的栅极连接第二节点b；

第八晶体管T8的第一端连接信号输出端Output，第八晶体管T8的第二端连接第三电平端V3，第八晶体管T8的栅极连接第二节点b。

上述防漏电模块15包括：第九晶体管T9；

第九晶体管T9的第一端连接第三节点c，第九晶体管T9的第二端连接第三电平端V3，第九晶体管T9的栅极连接第一电压输入端D1。

还需要说明的是，第九晶体管T9的导通和截止还可以通过其他信号进行控制，例如:通过第二节点b的电位进行控制，但是通过GOA单元的节点电压控制第九晶体管T9的导通和截止会增加防漏电单元的不稳定性，因为GOA单元节点电压经过多级晶体管的传递会出现较多波动，且容易受到干扰，所以优选的，通过第一电压端D1的电压控制第九晶体管T9的导通和截止。

上述输出模块16包括：第十晶体管T10；

第十晶体管T10的第一端连接时钟信号端CLK，第十晶体管T10的第二端连接信号输出端Output，第十晶体管T10的栅极连接第一节点a。

上述输出控制模块17包括：第十一晶体管T11；

第十一晶体管T11的第一端连接信号输出端Output，第十一晶体管T11的第二端连接第三电平端V3，第十一晶体管T11的栅极连接第二电压输入端D2。

以下，参照图3所示的时序状态示意图，对图2对应的GOA单元在显示阶段的工作原理进行说明，其中，以图2中所有开关晶体管均为高电平导通的N型晶体管为例进行说明；图3中包含时钟信号端CLK的时钟信号、第一信号输入端Input1的输入信号、第二信号输入端Input2的输入信号、第一节点a的电压、第二节点b的电压、信号输出端Output的输出信号的时序状态，其中，在显示阶段时第一电平端V1、第二电平端V2、第三电平端V3、第一电压输入端D1以及第二电压输入端D2均提供稳定电压，示例性的，第一电平端V1和第一电压输入端D1的电压可以为12V，第二电平端V2和第二电压输入端D2的电压可以为-12V，第三电平端V3的电压可以为0V，此外，第三电平端V3还可以为接地端。如图3所示，显示阶段包括三个时序状态，包括：t1、t2、t3；

t1阶段，因为Input1高电平，所以T1导通，D1通过T1拉升a点的电压，a电压升高，T4、T6导通，b点通过T6连接V3，b点低电平，T7、T8截止；因为T3、T9栅极连接D1，所以T3、T9导通，D1通过T3和T4连接V3，c点通过T9连接V3，c点低电平；因为Input2低电平，所以T2截止；因为D2低电平，所以T11截止，又因为此阶段中CLK为低电平，所以此阶段Output低电平；此阶段又称为预充电阶段。

t2阶段，因为Input1和Input2均为低电平，所以T1、T2均截止，a点浮接且保持高电平，T4、T6、T10导通，b点通过T6连接V3，b点低电平T7、T8截止；因为T3、T9栅极连接D1，所以T3、T9导通，D1通过T3和T4连接V3，c点通过T9连接V3，c点低电平；因为Input2低电平，所以T2截止；CLK高电平、T10导通，Output电压升高，由于电容C的自举效应，a点电位被进一步被拉升，T10晶体管被充分导通，Output输出CLK的时钟信号；此阶段又称为输出阶段。

t3阶段，因为Input2高电平，所以T2导通，a点通过T2连接V2，a点电位被拉低，T4、T6截止，T3栅极连接D1，T3导通，T5栅极通过T3连接D1，T5导通，b点通过T5连接D1，b点电位上升，T7、T8导通，Output通过T8连接V3，a点通过T7连接c点，又因为T9栅极连接D1，所以T9导通，c点通过T9连接V3，c点低电平；Output和a在此阶段均被复位，因此阶段又称为复位阶段。

需要说明的是，以t1阶段开始到本级GOA单元的Input再次输入高电平作为本级GOA单元的一个完整工作周期，则在上述t3阶段之后本级GOA单元的一个工作周期中还可能包括更多阶段这是由GOA电路扫描的行数所决定的，但在t3阶段之后本级GOA单元的Input1再次输入的高电平之前，本级GOA单元的Output保持低电平。

以下，对GOA单元触控阶段的工作原理进行说明，当进入触控阶段时D1输出电压为低电平、D2输出电压为高电平。由于D2高电平，所以T11导通，Output通过T11连接V3，Out保持低电平，即触控阶段GOA单元不进行输出。又由于D1低电平，所以T9截止，当本级GOA单元在触控阶段a点为高电平时，T9能够减小或避免T7的漏电电流，保持a的点电位，进而可以避免在重新进入显示阶段时显示屏上出现由于显示亮度较暗形成的暗线。

进一步的，上述实施例中的GOA单元中所有晶体管还可以均为低电平导通的P型晶体管，若所有晶体管均为P型晶体管，则只需要重新调整GOA单元各个输入信号的时序状态即可，例如：调整第一电平端V1提供低电平，将图3中时钟信号端的时钟信号调整为相反的相位，其他信号也调整为相位相反的时序信号。

再进一步的，上述GOA单元中也可以同时采用N型晶体管和P型晶体管，此时需保证GOA单元中通过同一个时序信号或电压控制的晶体管需要采用相同的类型，当然这都是本领域的技术人员依据本发明的实施例可以做出的合理变通方案，因此均应为本发明的保护范围，然而考虑到晶体管的制程工艺，由于不同类型的晶体管的有源层掺杂材料不相同，因此反相器中采用统一类型的晶体管更有利于GOA单元的制程工艺。

参照图4所示，图4为对GOA单元进行仿真实验第一节点a点的电压随时间变化的波形图；图中的实线和虚线分别表示包括防漏电单元的GOA单元的a点电位的波形图和不包括防漏电单元的GOA单元的a点电位的波形图，由图4中的波形图可以看出，增加防漏电单元后更有利于保持a点电位。

参照图5所示，本发明再一实施例提供一种GOA电路，其特征在于，包括至少两个级联的上述实施例中的GOA单元。

其中，第1级GOA单元的第一信号输入端连接帧起始信号端STV，第1级GOA单元的第二信号输入端连接第2级GOA单元的信号输出端，第1级GOA单元的信号输出端连接第2级GOA单元的第一信号输入端；

第n级GOA单元的第一信号输入端连接n-1级GOA单元的信号输出端，第n级GOA单元的第二信号输入端连接n+1级GOA单元的信号输出端，第n级GOA单元的信号输出端连接第n+1级GOA单元的第一信号输入端；

其中，n为大于1的整数。

具体的，参照图5所示，该GOA电路包括若干个级联的GOA单元，其中，第1级GOA单元的第一信号输入端Input1连接帧起始信号端STV，第1级GOA单元的第二信号输入端Input2连接第2级GOA单元的信号输出端，第1级GOA单元的信号输出端连接第2级GOA单元的第一信号输入端和栅线G1；第2级GOA单元的第二信号输入端Input2连接第3级GOA单元的信号输出端，第2级GOA单元的信号输出端连接第3级GOA单元的第一信号输入端和栅线G2；该GOA电路的其他的GOA单元依照第2级GOA单元的方式连接。

每个GOA单元都连接一个时钟信号端CLK,参照图5所示，通过两个***的时钟信号clock1和clock2向每个GOA单元连接的时钟信号端提供时钟信号，其中,clock1与clock2的相位相反，且clock1与clock2均为占空比为50％的时钟信号。第1级GOA单元的时钟信号端CLK输入clock1，第2级GOA单元的时钟信号端CLK输入clock2；对于第n级GOA单元，当n为奇数时，第n级GOA单元的各个时钟信号端输入clock1；当n为偶数时，第n级GOA单元的各个时钟信号端输入clock2；图5中以n为偶数为例进行说明。

本发明实施例提供的GOA电路，包括：输入模块、节点控制模块、储能模块、输出模块、复位模块、防漏电模块以及输出控制模块，其中防漏电模块能够在第一电压输入端的电压的控制下将第三节点的电压与第三电平端的电压拉齐，或者在第一电压输入端的电压的控制下保持第一节点的电压，所以防漏电模块可以在GOA单元需要对第一节点进行放电时将第一节点的电压与第三电平端的电压拉齐，在GOA单元需要保持第一节点电压时保持第一节点的电压稳定，所以本发明实施例提供的GOA单元能够减小TFT漏电电流对GOA单元的输出的影响，进而提高显示器的显示效果。

本发明一实施例提供一种显示装置，包括上述实施例提供的GOA电路。

另外，显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (12)

1.一种GOA单元，其特征在于，包括：输入模块、节点控制模块、储能模块、输出模块、复位模块、防漏电模块以及输出控制模块；

所述输入模块连接第一电平端、第二电平端、第一信号输入端、第二信号输入端以及第一节点，用于在所述第一信号输入端的电压和所述第二信号输入端的电压的控制下将所述第一节点的电压与所述第一电平端的电压拉齐或者将所述第一节点的电压与所述第二电平端的电压拉齐；

所述节点控制模块连接第一电压输入端、所述第一节点、第二节点和第三电平端，用于在所述第一节点的电压和所述第一电压输入端的电压的控制下将所述第二节点的电压与所述第三电平端的电压拉齐或者将所述第二节点的电压与所述第一电压输入端的电压拉齐；

所述储能模块连接所述第一节点和信号输出端，用于存储所述第一节点的电压以及使所述第一节点的电压与所述信号输出端的电压发生等势跳变；

所述复位模块连接所述信号输出端、所述第一节点、所述第二节点、所述第三电平端和第三节点，用于在所述第二节点的电压的控制下将所述第一节点的电压与所述第三节点的电压拉齐以及将所述信号输出端的电压与所述第三电平端的电压拉齐；

所述防漏电模块连接所述第一电压输入端、所述第三电平端和所述第三节点，用于在所述第一电压输入端的电压的控制下将所述第三节点的电压与所述第三电平端的电压拉齐，或者在所述第一电压输入端的电压的控制下保持所述第一节点的电压；

所述输出模块连接所述第一节点、所述信号输出端和时钟信号端，用于在所述第一节点的电压的控制下将所述时钟信号端的时钟信号在所述信号输出端输出；

所述输出控制模块连接所述信号输出端、所述第三电平端和第二电压输入端，用于在所述第二电压输入端的电压的控制下将所述信号输出端的电压与所述第三电平端的电压拉齐。

2.根据权利要求1所述的GOA单元，其特征在于，所述输入模块包括：第一晶体管和第二晶体管；

所述第一晶体管的第一端连接所述第一电平端，所述第一晶体管的第二端连接所述第一节点，所述第一晶体管的栅极连接所述第一信号输入端；

所述第二晶体管的第一端连接所述第二电平端，所述第二晶体管的第二端连接所述第一节点，所述第二晶体管的栅极连接所述第二信号输入端。

3.根据权利要求1所述的GOA单元，其特征在于，所述节点控制模块包括：第三晶体管、第四晶体管、第五晶体管和第六晶体管；

所述第三晶体管的第一端连接所述第一电压输入端，所述第三晶体管的第二端连接所述第四晶体管的第一端，所述第三晶体管的栅极连接所述第一电压输入端；

所述第四晶体管的第一端连接所述第五晶体管的栅极，所述第四晶体管的第二端连接所述第三电平端，所述第四晶体管的栅极连接所述第一节点；

所述第五晶体管的第一端连接所述第一电压输入端，所述第五晶体管的第二端连接所述第二节点；

所述第六晶体管的第一端连接所述第二节点，所述第六晶体管的第二端连接所述第三电平端，所述第六晶体管的栅极连接所述第一节点。

4.根据权利要求1所述的GOA单元，其特征在于，所述储能模块包括：电容；

所述电容的第一极连接所述第一节点，所述电容的第二极连接所述信号输出端。

5.根据权利要求1所述的GOA单元，其特征在于，所述复位模块包括：第七晶体管和第八晶体管；

所述第七晶体管的第一端连接所述第一节点，所述第七晶体管的第二端连接所述第三节点，所述第七晶体管的栅极连接所述第二节点；

所述第八晶体管的第一端连接所述信号输出端，所述第八晶体管的第二端连接所述第三电平端，所述第八晶体管的栅极连接所述第二节点。

6.根据权利要求1所述的GOA单元，其特征在于，所述防漏电模块包括：第九晶体管；

所述第九晶体管的第一端连接所述第三节点，所述第九晶体管的第二端连接所述第三电平端，所述第九晶体管的栅极连接所述第一电压输入端。

7.根据权利要求1所述的GOA单元，其特征在于，所述输出模块包括：第十晶体管；

所述第十晶体管的第一端连接所述时钟信号端，所述第十晶体管的第二端连接所述信号输出端，所述第十晶体管的栅极连接所述第一节点。

8.根据权利要求1所述的GOA单元，其特征在于，所述输出控制模块包括：第十一晶体管；

所述第十一晶体管的第一端连接所述信号输出端，所述第十一晶体管的第二端连接所述第三电平端，所述第十一晶体管的栅极连接所述第二电压输入端。

9.根据权利要求1所述的GOA单元，其特征在于，所述第一电平端的电压为12V，所述第二电平端的电压为-12V，所述第三电平端的电压为0V。

10.根据权利要求2-8任一项所述的GOA单元，其特征在于，所述晶体管均为N型晶体管或者所述晶体管均为P型晶体管。

11.一种GOA电路，其特征在于，包括至少两个级联的权利要求1-10任一项所述的GOA单元；

第1级GOA单元的第一信号输入端连接帧起始信号端，所述第1级GOA单元的第二信号输入端连接第2级GOA单元的信号输出端，第1级GOA单元的信号输出端连接所述第2级GOA单元的第一信号输入端；

第n级GOA单元的第一信号输入端连接第n-1级GOA单元的信号输出端，所述第n级GOA单元的第二信号输入端连接第n+1级GOA单元的信号输出端，所述第n级GOA单元的信号输出端连接所述第n+1级GOA单元的第一信号输入端；

其中，n为大于1的整数。

12.一种显示装置，其特征在于，包括权利要求11所述的GOA电路。