CN108694903B - 阵列基板行驱动电路 - Google Patents

阵列基板行驱动电路 Download PDF

Info

Publication number
CN108694903B
CN108694903B CN201810525852.0A CN201810525852A CN108694903B CN 108694903 B CN108694903 B CN 108694903B CN 201810525852 A CN201810525852 A CN 201810525852A CN 108694903 B CN108694903 B CN 108694903B
Authority
CN
China
Prior art keywords
array substrate
row driving
substrate row
signal
pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810525852.0A
Other languages
English (en)
Other versions
CN108694903A (zh
Inventor
戴荣磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201810525852.0A priority Critical patent/CN108694903B/zh
Priority to PCT/CN2018/107143 priority patent/WO2019227791A1/zh
Priority to US16/319,822 priority patent/US11004380B2/en
Publication of CN108694903A publication Critical patent/CN108694903A/zh
Application granted granted Critical
Publication of CN108694903B publication Critical patent/CN108694903B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明涉及一种阵列基板行驱动电路。该电路包括级联的多个阵列基板行驱动单元；所述多个阵列基板行驱动单元包括未与有效显示区的扫描线连接的第一虚拟阵列基板行驱动单元和/或第二虚拟阵列基板行驱动单元，以及与有效显示区的扫描线连接的级联的多个普通阵列基板行驱动单元；第一虚拟阵列基板行驱动单元级联于所述多个普通阵列基板行驱动单元之前，和/或第二虚拟阵列基板行驱动单元级联于所述多个普通阵列基板行驱动单元之后；起始信号(STV)作为上一级的级传信号输入第一虚拟阵列基板行驱动单元，和/或作为下一级的级传信号输入第二虚拟阵列基板行驱动单元。本发明的阵列基板行驱动电路能够将残影行控制于非显示区域以实现异常关机消除残影。

Description

阵列基板行驱动电路
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板行驱动电路。
背景技术
阵列基板行驱动(Gate Driver On Array，GOA)电路，是将栅极驱动电路集成在显示面板的阵列基板上，以实现对扫描线(gate line)逐行扫描的一项技术。采用阵列基板行驱动技术，可以显著的减少外接芯片(IC)的使用量，从而降低了显示面板的生产成本以及功耗，并且能够实现显示装置的窄边框化。
但是，现有阵列基板行驱动电路无法满足异常关机快速插黑的需求。异常关机快速插黑，是指当芯片非正常状态下关闭，此时需要将所有扫描线全部打开，快速送入一个黑画面，以避免异常关机出现显示残影。
发明内容
因此，本发明的目的在于提供一种阵列基板行驱动电路，满足异常关机快速插黑的需求。
为实现上述目的，本发明提供了一种阵列基板行驱动电路，包括级联的多个阵列基板行驱动单元；所述多个阵列基板行驱动单元包括未与有效显示区的扫描线连接的第一虚拟阵列基板行驱动单元和/或第二虚拟阵列基板行驱动单元，以及与有效显示区的扫描线连接的级联的多个普通阵列基板行驱动单元；所述第一虚拟阵列基板行驱动单元级联于所述多个普通阵列基板行驱动单元之前，和/或所述第二虚拟阵列基板行驱动单元级联于所述多个普通阵列基板行驱动单元之后；起始信号作为上一级阵列基板行驱动单元的级传信号输入所述第一虚拟阵列基板行驱动单元，和/或起始信号作为下一级阵列基板行驱动单元的级传信号输入所述第二虚拟阵列基板行驱动单元。
其中，设n为自然数，所述级联的多个阵列基板行驱动单元中，第n级阵列基板行驱动单元包括：上拉控制模块，上拉模块，下拉控制模块，下拉模块，全局控制模块，以及复位模块；上拉控制模块用于接收上一级和/或下一级阵列基板行驱动单元的级传信号，控制上拉模块上拉第n级阵列基板行驱动单元的扫描信号输出端的电位；下拉控制模块用于控制下拉模块下拉扫描信号输出端的电位；全局控制模块用于控制扫描信号输出端的电位；复位模块用于复位扫描信号输出端的电位。
其中，所述上拉控制模块包括：
第一薄膜晶体管，其栅极连接第n－2级阵列基板行驱动单元的扫描信号输出端，源极和漏极分别连接正向扫描信号和第一节点；
第二薄膜晶体管，其栅极连接第n+2级阵列基板行驱动单元的扫描信号输出端，源极和漏极分别连接反向扫描信号和第一节点；
第五薄膜晶体管，其栅极连接第二节点，源极和漏极分别连接第一节点和低电平信号；
第七薄膜晶体管，其栅极连接高电平信号，源极和漏极分别连接第一节点和作为上拉控制模块的输出端连接上拉模块。
其中，所述上拉模块包括：第九薄膜晶体管，其栅极连接上拉控制模块的输出端，源极和漏极分别连接第n级时钟信号和扫描信号输出端。
其中，所述下拉控制模块包括：
第三薄膜晶体管，其栅极连接正向扫描信号，源极和漏极分别连接第n+1级时钟信号和第八薄膜晶体管的栅极；
第四薄膜晶体管，其栅极连接反向扫描信号，源极和漏极分别连接第n－1级时钟信号和第八薄膜晶体管的栅极；
第六薄膜晶体管，其栅极连接第一节点，源极和漏极分别连接第二节点和低电平信号；
第八薄膜晶体管，其源极和漏极分别连接第二节点和高电平信号；
第十二薄膜晶体管，其栅极连接全局控制信号，源极和漏极分别连接第二节点和低电平信号。
其中，所述下拉模块包括：第十薄膜晶体管，其栅极连接第二节点，源极和漏极分别连接扫描信号输出端和低电平信号。
其中，所述全局控制模块包括：第十一薄膜晶体管，其栅极连接全局控制信号，源极和漏极分别连接全局控制信号和扫描信号输出端。
其中，所述复位模块包括：第十三薄膜晶体管，其栅极连接复位信号，源极和漏极分别连接复位信号和第二节点。
其中，还包括第一电容，其两极分别连接第一节点和低电平信号。
其中，还包括第二电容，其两极分别连接第二节点和低电平信号。
综上，本发明的阵列基板行驱动电路能够将残影行控制于非显示区域以实现异常关机消除残影，能够实现异常关机时快速插黑。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其他有益效果显而易见。
附图中，
图1为本发明阵列基板行驱动电路一较佳实施例的GOA单元电路结构示意图；
图2为本发明阵列基板行驱动电路一较佳实施例的驱动架构示意图；
图3为本发明阵列基板行驱动电路一较佳实施例为实现快速插黑的时序设置示意图。
具体实施方式
参见图2，其为本发明阵列基板行驱动电路一较佳实施例的驱动架构示意图。本发明的GOA电路(阵列基板行驱动电路)主要包括级联的多个GOA单元(阵列基板行驱动单元)，在此实施例中，具体包括Dummy(虚拟)GOA_up单元，First(最初)GOA单元……Last(最终)GOA单元，以及Dummy GOA_down单元；所述多个GOA单元包括未与有效显示区(AA)的扫描线First gate line(最初扫描线)……Last gate line(最终扫描线)连接的虚拟GOA单元，即Dummy GOA_up单元和Dummy GOA_down单元，以及与有效显示区的扫描线对应连接的级联的多个普通GOA单元，即First GOA单元……Last GOA单元；Dummy GOA_up单元级联于多个普通GOA单元First GOA单元……Last GOA单元之前，Dummy GOA_down单元级联于多个普通GOA单元First GOA单元……Last GOA单元之后；起始信号STV作为上一级GOA单元的级传信号输入Dummy GOA_up单元，起始信号STV作为下一级GOA单元的级传信号输入Dummy GOA_down单元。
本发明不仅限于图2所示驱动架构，对于仅采用正向扫描的驱动架构，可以仅设置一个虚拟GOA单元，即Dummy GOA_up单元；对于仅采用反向扫描的驱动架构，可以仅设置一个虚拟GOA单元，即Dummy GOA_down单元。
本发明通过引入虚拟GOA单元，如图2中的Dummy GOA_up单元和Dummy GOA_down单元，将虚拟GOA单元接入正常级传，再切断虚拟GOA单元同有效显示区的连接，可以实现异常关机消除残影；本发明通过将起始信号STV接入虚拟GOA单元，将残影行控制于虚拟GOA单元。
如图1所示，其为本发明阵列基板行驱动电路一较佳实施例的GOA单元电路结构示意图，图1所示电路结构仅作为举例，其他适合本发明的电路结构也包含在本发明保护范围内。图2中的虚拟GOA单元(包括Dummy GOA_up单元和Dummy GOA_down单元)和普通(normal)GOA单元(包括First GOA单元……Last GOA单元)可以为图1所示电路结构。
第n级GOA单元主要包括：上拉控制模块1，上拉模块2，下拉控制模块3，下拉模块4，全局控制模块5，以及复位模块6；上拉控制模块1用于接收上一级和/或下一级阵列基板行驱动单元的级传信号，控制上拉模块2上拉第n级阵列基板行驱动单元的扫描信号输出端G(n)的电位；下拉控制模块3用于控制下拉模块4下拉扫描信号输出端G(n)的电位；全局控制模块5用于控制扫描信号输出端G(n)的电位；复位模块6用于复位扫描信号输出端G(n)的电位。
在此实施例中，上拉控制模块1主要包括薄膜晶体管NT1，NT2，NT5，及NT7；上拉模块2主要包括NT9；上拉控制模块1用于接收G(n－2)级和/或G(n+2)级GOA单元的级传信号，控制上拉模块2上拉扫描信号输出端G(n)的电位。下拉控制模块3主要包括NT3，NT4，NT6，NT8，及NT12；下拉模块4主要包括NT10；下拉控制模块3用于控制下拉模块4下拉扫描信号输出端G(n)的电位。全局控制模块5主要包括NT11，用于控制扫描信号输出端G(n)的电位。复位模块6主要包括NT13，用于复位控制扫描信号输出端G(n)的电位。本发明阵列基板行驱动电路还包括电容C1，以及电容C2，可用于保持电位。
在此实施例中，包含正/反向扫描功能，上拉控制模块1需要接收上一级和下一级阵列基板行驱动单元的级传信号。当进行正向扫描时，第1级GOA单元的上一级GOA单元为Dummy GOA_up单元，所输入级传信号为起始信号STV，其余第n级GOA单元的上一级GOA单元为第n－2级GOA单元，级传信号来自扫描信号输出端G(n－2)；当进行反向扫描时，最终级GOA单元的上一级GOA单元为Dummy GOA_down单元，所输入级传信号为起始信号STV，其余第n级GOA单元的上一级GOA单元为第n+2级GOA单元，级传信号来自扫描信号输出端G(n+2)。
根据GOA电路具体结构、驱动方式以及扫描方向等差异，如逐行扫描、隔行扫描，正向扫描和/反向扫描等，本发明GOA电路的级传信号也可以为其他信号或形式。
参见图3，其为异常关机后，本发明阵列基板行驱动电路一较佳实施例为实现快速插黑的时序(timing)设置示意图。异常关机后，在此较佳实施例中，起始信号由低电平信号VGL变成高电平信号VGH，时钟信号CK变为低电平信号VGL。
下面结合图1，图2及图3，说明本发明在异常关机时刻实现快速插黑的过程。对于Dummy GOA_up单元：起始信号STV接入图1所示电路中扫描信号输出端G(n-2)位置，FirstGOA单元输出接入图1所示电路中扫描信号输出端G(n+2)位置；在异常关机后，起始信号STV和正向扫描信号U2D为高电平信号VGH，导致Dummy GOA_up单元的节点Q电位为高电平信号VGH，打开NT9，将时钟信号CK的低电平信号VGL输入到扫描信号输出端G(n)，同时全局控制信号GAS1为高电平信号VGH，打开NT12及NT11，打开NT12将低电平信号VGL输入到NT10栅极，关闭NT10，打开NT11将高电平信号VGH输入扫描信号输出端G(n)；所以，对于Dummy GOA_up单元，NT11和NT9同时打开，扫描信号输出端G(n)输出为时钟信号CK和全局控制信号GAS1的短路分压，导致此处扫描信号输出端G(n)输出为0V左右。
对于First GOA单元：Dummy GOA_up单元的扫描信号输出端G(n)输出接入图1所示电路中扫描信号输出端G(n-2)位置，下一级GOA单元输出接入图1所示电路中扫描信号输出端G(n+2)位置；由前述可知，在异常关机后，Dummy GOA_up单元的扫描信号输出端G(n)输出为0V左右，正向扫描信号U2D为高电平信号VGH，导致First GOA单元的节点Q电位为0V左右，微开NT9，时钟信号CK少量低电平信号VGL输入到扫描信号输出端G(n)；同时全局控制信号GAS1为高电平信号VGH，打开NT12及NT11，导致NT10关闭，且打开NT11将高电平信号VGH输入扫描信号输出端G(n)；所以，对于First GOA单元，NT11打开，NT9微开，扫描信号输出端G(n)输入为少量时钟信号CK和全局控制信号GAS1短路分压，导致此处扫描信号输出端G(n)输出为偏VGH的正电压。
对于除First GOA单元和Dummy GOA_up单元以外的GOA单元，在异常关机后，由于扫描信号输出端G(n-2)均接入上一级GOA输入，所以工作方式可以参考First GOA单元，即GOA单元输出为偏VGH的正电压。
由于除Dummy GOA_up单元外的GOA单元(含First GOA单元)均输出偏VGH的正电压，有效显示区可以实现以上各级GOA单元的扫描线均打开，实现有效显示区显示行的快速***黑画面。此时，只有Dummy GOA_up单元输出为0V左右，无法实现快速插黑，有残影风险，但由于Dummy GOA_up单元不接入有效显示区，所以不影响显示区域的快速插黑。
综上，本发明的阵列基板行驱动电路使用起始信号STV将残影行控制于起始信号STV接入行；通过起始信号STV接入虚拟GOA单元，再将虚拟GOA单元切断同有效显示区连接，将残影行控制于非显示区域；，能够实现异常关机时快速插黑。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。

Claims (7)

1.一种阵列基板行驱动电路，其特征在于，包括级联的多个阵列基板行驱动单元；所述多个阵列基板行驱动单元包括未与有效显示区的扫描线连接的第一虚拟阵列基板行驱动单元和/或第二虚拟阵列基板行驱动单元，以及与有效显示区的扫描线连接的级联的多个普通阵列基板行驱动单元；所述第一虚拟阵列基板行驱动单元级联于所述多个普通阵列基板行驱动单元之前，和/或所述第二虚拟阵列基板行驱动单元级联于所述多个普通阵列基板行驱动单元之后；起始信号(STV)作为上一级阵列基板行驱动单元的级传信号输入所述第一虚拟阵列基板行驱动单元，和/或起始信号(STV)作为下一级阵列基板行驱动单元的级传信号输入所述第二虚拟阵列基板行驱动单元；
设n为自然数，所述级联的多个阵列基板行驱动单元中，第n级阵列基板行驱动单元包括：上拉控制模块(1)，上拉模块(2)，下拉控制模块(3)，下拉模块(4)，全局控制模块(5)，以及复位模块(6)；上拉控制模块(1)用于接收上一级和/或下一级阵列基板行驱动单元的级传信号，控制上拉模块(2)上拉第n级阵列基板行驱动单元的扫描信号输出端(G(n))的电位；下拉控制模块(3)用于控制下拉模块(4)下拉扫描信号输出端(G(n))的电位；全局控制模块(5)用于控制扫描信号输出端(G(n))的电位；复位模块(6)用于复位扫描信号输出端(G(n))的电位；
所述上拉控制模块(1)包括：
第一薄膜晶体管(NT1)，其栅极连接第n－2级阵列基板行驱动单元的扫描信号输出端(G(n－2))，源极和漏极分别连接正向扫描信号(U2D)和第一节点(Q)；
第二薄膜晶体管(NT2)，其栅极连接第n+2级阵列基板行驱动单元的扫描信号输出端(G(n+2))，源极和漏极分别连接反向扫描信号(D2U)和第一节点(Q)；
第五薄膜晶体管(NT5)，其栅极连接第二节点(P)，源极和漏极分别连接第一节点(Q)和低电平信号(VGL)；
第七薄膜晶体管(NT7)，其栅极连接高电平信号(VGH)，源极和漏极分别连接第一节点(Q)和作为上拉控制模块(1)的输出端连接上拉模块(2)；
所述上拉模块(2)包括：第九薄膜晶体管(NT9)，其栅极连接上拉控制模块(1)的输出端，源极和漏极分别连接第n级时钟信号(CK(n))和扫描信号输出端(G(n))；
在异常关机后，所述起始信号(STV)和正向扫描信号(U2D)为高电平信号(VGH)。
2.如权利要求1所述的阵列基板行驱动电路，其特征在于，所述下拉控制模块(3)包括：
第三薄膜晶体管(NT3)，其栅极连接正向扫描信号(U2D)，源极和漏极分别连接第n+1级时钟信号(CK(n+1))和第八薄膜晶体管(NT8)的栅极；
第四薄膜晶体管(NT4)，其栅极连接反向扫描信号(D2U)，源极和漏极分别连接第n－1级时钟信号(CK(n－1))和第八薄膜晶体管(NT8)的栅极；
第六薄膜晶体管(NT6)，其栅极连接第一节点(Q)，源极和漏极分别连接第二节点(P)和低电平信号(VGL)；
第八薄膜晶体管(NT8)，其源极和漏极分别连接第二节点(P)和高电平信号(VGH)；
第十二薄膜晶体管(NT12)，其栅极连接全局控制信号(GAS1)，源极和漏极分别连接第二节点(P)和低电平信号(VGL)。
3.如权利要求1所述的阵列基板行驱动电路，其特征在于，所述下拉模块(4)包括：第十薄膜晶体管(NT10)，其栅极连接第二节点(P)，源极和漏极分别连接扫描信号输出端(G(n))和低电平信号(VGL)。
4.如权利要求1所述的阵列基板行驱动电路，其特征在于，所述全局控制模块(5)包括：第十一薄膜晶体管(NT11)，其栅极连接全局控制信号(GAS1)，源极和漏极分别连接全局控制信号(GAS1)和扫描信号输出端(G(n))。
5.如权利要求1所述的阵列基板行驱动电路，其特征在于，所述复位模块(6)包括：第十三薄膜晶体管(NT13)，其栅极连接复位信号(Reset)，源极和漏极分别连接复位信号(Reset)和第二节点(P)。
6.如权利要求1所述的阵列基板行驱动电路，其特征在于，还包括第一电容(C1)，其两极分别连接第一节点(Q)和低电平信号(VGL)。
7.如权利要求1所述的阵列基板行驱动电路，其特征在于，还包括第二电容(C2)，其两极分别连接第二节点(P)和低电平信号(VGL)。
CN201810525852.0A 2018-05-28 2018-05-28 阵列基板行驱动电路 Active CN108694903B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810525852.0A CN108694903B (zh) 2018-05-28 2018-05-28 阵列基板行驱动电路
PCT/CN2018/107143 WO2019227791A1 (zh) 2018-05-28 2018-09-22 阵列基板行驱动电路
US16/319,822 US11004380B2 (en) 2018-05-28 2018-09-22 Gate driver on array circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810525852.0A CN108694903B (zh) 2018-05-28 2018-05-28 阵列基板行驱动电路

Publications (2)

Publication Number Publication Date
CN108694903A CN108694903A (zh) 2018-10-23
CN108694903B true CN108694903B (zh) 2020-04-07

Family

ID=63847052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810525852.0A Active CN108694903B (zh) 2018-05-28 2018-05-28 阵列基板行驱动电路

Country Status (3)

Country Link
US (1) US11004380B2 (zh)
CN (1) CN108694903B (zh)
WO (1) WO2019227791A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109961729B (zh) * 2019-04-30 2022-11-08 深圳市华星光电半导体显示技术有限公司 显示面板及其测试方法
CN110890077A (zh) * 2019-11-26 2020-03-17 深圳市华星光电半导体显示技术有限公司 一种goa电路及液晶显示面板
CN111243485A (zh) * 2020-03-05 2020-06-05 深圳市华星光电半导体显示技术有限公司 Goa电路结构、显示面板及显示装置
CN115602124A (zh) * 2021-07-08 2023-01-13 乐金显示有限公司（Kr） 选通驱动器及包括其的显示面板
CN115116375A (zh) * 2022-07-28 2022-09-27 Tcl华星光电技术有限公司 一种显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078015A (zh) * 2014-06-18 2014-10-01 京东方科技集团股份有限公司 栅极驱动电路、阵列基板、显示装置及驱动方法
CN105427787A (zh) * 2015-12-30 2016-03-23 上海中航光电子有限公司 阵列基板和显示面板
CN105741807A (zh) * 2016-04-22 2016-07-06 京东方科技集团股份有限公司 栅极驱动电路及显示屏
CN107767833A (zh) * 2017-11-17 2018-03-06 武汉华星光电技术有限公司 一种goa电路
CN108010495A (zh) * 2017-11-17 2018-05-08 武汉华星光电技术有限公司 一种goa电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8344989B2 (en) * 2007-12-31 2013-01-01 Lg Display Co., Ltd. Shift register
KR101472513B1 (ko) 2008-07-08 2014-12-16 삼성디스플레이 주식회사 게이트 드라이버 및 이를 갖는 표시장치
CN101383133B (zh) 2008-10-20 2010-12-01 友达光电股份有限公司 一种用于消除残影的移位缓存器单元
TWI415063B (zh) * 2010-10-12 2013-11-11 Au Optronics Corp 雙向傳遞移位暫存器的驅動架構
CN104090436B (zh) 2014-06-26 2017-03-22 京东方科技集团股份有限公司 一种阵列基板的栅极行驱动电路及显示装置
CN105206237B (zh) * 2015-10-10 2018-04-27 武汉华星光电技术有限公司 应用于In Cell型触控显示面板的GOA电路
CN106019735B (zh) 2016-08-09 2018-11-23 京东方科技集团股份有限公司 一种显示面板、显示装置及其控制方法
CN106206619B (zh) 2016-08-31 2019-10-11 厦门天马微电子有限公司 阵列基板及其驱动方法和显示装置
CN107329341B (zh) 2017-08-22 2019-12-24 深圳市华星光电半导体显示技术有限公司 Goa阵列基板及tft显示大板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078015A (zh) * 2014-06-18 2014-10-01 京东方科技集团股份有限公司 栅极驱动电路、阵列基板、显示装置及驱动方法
CN105427787A (zh) * 2015-12-30 2016-03-23 上海中航光电子有限公司 阵列基板和显示面板
CN105741807A (zh) * 2016-04-22 2016-07-06 京东方科技集团股份有限公司 栅极驱动电路及显示屏
CN107767833A (zh) * 2017-11-17 2018-03-06 武汉华星光电技术有限公司 一种goa电路
CN108010495A (zh) * 2017-11-17 2018-05-08 武汉华星光电技术有限公司 一种goa电路

Also Published As

Publication number Publication date
US20210082334A1 (en) 2021-03-18
US11004380B2 (en) 2021-05-11
WO2019227791A1 (zh) 2019-12-05
CN108694903A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
CN108694903B (zh) 阵列基板行驱动电路
US10269282B2 (en) Shift register, gate driving circuit, display panel and driving method
CN108010495B (zh) 一种goa电路
CN105206244B (zh) 一种goa电路及液晶显示器
US10283030B2 (en) Shift register, gate driver, display panel and driving method
US7310402B2 (en) Gate line drivers for active matrix displays
CN108346405B (zh) 移位寄存器单元、栅极驱动电路、显示面板及显示装置
US20180211606A1 (en) Shift register circuit and driving method therefor, gate line driving circuit and array substrate
CN107749281B (zh) 一种栅极驱动电路
US9666140B2 (en) Display device and method for driving same
US11037502B2 (en) Shift register and driving method thereof, gate driving circuit, array substrate, and display device
EP2833350A1 (en) Display device
KR20120082469A (ko) 주사 신호선 구동 회로 및 그것을 구비한 표시 장치
CN106935172B (zh) 显示装置
US20200005698A1 (en) Gate driving circuit, dispaly apparatus and driving method thereof
CN101587700A (zh) 液晶显示器及驱动液晶显示器的方法
CN112102768A (zh) Goa电路及显示面板
CN114038439B (zh) 一种栅极驱动电路及驱动方法、阵列基板、显示装置
US10796655B2 (en) Display device
KR20190083682A (ko) 게이트 구동회로 및 이를 포함하는 표시 장치
US11527215B2 (en) Display device having gate driving circuit
CN109448646B (zh) 移位寄存器及其驱动方法、驱动电路、面板的驱动方法
CN116665575A (zh) 行扫描单元、行扫描级联电路和驱动方法
US20160379585A1 (en) Gate driver on array circuit, driving method thereof, and display device including the same
KR101385465B1 (ko) 쉬프트 레지스터 및 이를 포함하는 액정 표시 장치, 이의구동 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant