CN105720046A - 半导体模块以及半导体装置 - Google Patents

半导体模块以及半导体装置 Download PDF

Info

Publication number
CN105720046A
CN105720046A CN201510959046.0A CN201510959046A CN105720046A CN 105720046 A CN105720046 A CN 105720046A CN 201510959046 A CN201510959046 A CN 201510959046A CN 105720046 A CN105720046 A CN 105720046A
Authority
CN
China
Prior art keywords
metal pattern
surface electrode
battery lead
lead plate
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510959046.0A
Other languages
English (en)
Other versions
CN105720046B (zh
Inventor
猪之口诚一郎
饭塚新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN105720046A publication Critical patent/CN105720046A/zh
Application granted granted Critical
Publication of CN105720046B publication Critical patent/CN105720046B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Dispersion Chemistry (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

本发明的目的在于提供一种半导体模块，其在实现低电感的同时提高组装性和散热性。半导体模块(100)具有：串联连接的第1、第2半导体元件(13、11)；绝缘基板；第1、第2金属图案(8、9)，它们形成在绝缘基板的第1主面、第2主面侧；以及第1至第3电极板(2、1、3)，第1、第2半导体元件分别具有上表面电极和下表面电极，第1半导体元件的下表面电极、上表面电极分别与第1金属图案、第1电极板相接合，第1金属图案与第3电极板相接合，第2半导体元件的上表面电极与第3电极板相接合，第2半导体元件的下表面电极与第2金属图案电连接，第2金属图与第2电极板相接合，第1电极板的一端和第2电极板的一端在相同侧引出。

Description

半导体模块以及半导体装置
技术领域
本发明涉及半导体模块以及半导体装置，例如涉及处理大电流的电力用途的半导体模块。
背景技术
近年，电力用途的半导体模块不断大容量化。由于大容量的半导体模块的配线长度变长，因此寄生电感变大。如果使这样的半导体模块以通断损耗小的较快通断速度进行动作，则浪涌电压会变大。因此，需要低电感的半导体模块。在专利文献1中，通过将2片绝缘基板重叠且使电流路径平行地进行配线而降低了电感。
专利文献1：日本特开2013-45974号公报
通常，在电力用途的半导体模块的使用方面，优选使P电极和N电极统一地在相同方向从封装体中引出。在专利文献1中，为了将P电极和N电极统一，形成了N侧(GND)从散热器的正上方通过的结构。另外，上桥臂的配线和AC电极等电位且由大于或等于2个部件所构成。另外，下桥臂的配线和N电极同样也等电位且由大于或等于2个部件所构成。
如果构成半导体模块的部件个数变多，则组装性由于制造工序数增加而变差。特别是，问题在于不适用于使大于或等于2个半导体元件进行并联而构成的大容量产品。另外，由于是将2片绝缘基板重叠的构造，因此散热性恶化也是问题。
发明内容
本发明就是为了解决上述课题而提出的，其目的在于提供一种在实现低电感的同时提高组装性和散热性的半导体模块以及半导体装置。
本发明所涉及的半导体模块具有：串联连接的第1、第2半导体元件；绝缘基板；第1金属图案，其形成在所述绝缘基板的第1主面；第2金属图案，其形成在所述绝缘基板的第2主面侧；第1电极板；第2电极板；以及第3电极板，所述第1、第2半导体元件分别具有上表面电极和下表面电极，所述第1半导体元件的所述下表面电极与所述第1金属图案相接合，所述第1半导体元件的所述上表面电极与所述第1电极板相接合，所述第1金属图案与所述第3电极板相接合，所述第2半导体元件的所述上表面电极与所述第3电极板相接合，所述第2半导体元件的所述下表面电极与所述第2金属图案电连接，所述第2金属图案与所述第2电极板相接合，所述第1电极板的一端和所述第2电极板的一端在相同侧引出。
发明的效果
在本发明所涉及的半导体模块中，可以使AC电极和N电极的配线分别作为单一的第3电极板、单一的第1电极板而构成。由此，能够实现AC电极、N电极的配线长度的缩短和配线的简化。从而，可以削减构成半导体模块的部件个数。
另外，通过使第1、第3电极板不经由导线等部件而直接与半导体元件相接合，从而可以在制造工序中提高产量。即，与使用导线键合的配线方式相比，能够有助于组装性的提高。
通常，在通过导线连接而实现的配线中，配线电阻变大，因此由焦耳热引起的配线的发热成为问题。在本发明中，通过利用第1至第3电极板进行配线，从而能够降低配线电阻，由焦耳热引起的发热的影响变得微小。并且，因为能够期待来自第1至第3电极板的散热，因此能够有助于削减原本作为课题的热阻。
另外，在本发明中，通过将第1电极板、和与第2电极板相连接的第2金属图案平行地进行配线，能够实现PN电极间的电感的进一步降低。
附图说明
图1是实施方式1所涉及的半导体模块的剖视图。
图2是实施方式1所涉及的半导体模块的俯视图。
图3是实施方式1所涉及的半导体模块的接线图。
图4是实施方式1所涉及的半导体装置的接线图。
图5是实施方式2所涉及的半导体模块的剖视图。
图6是实施方式3所涉及的半导体模块的剖视图。
标号的说明
1第2电极板，2第1电极板，3第3电极板，4金属部件，5、5a第1陶瓷基板，6第2陶瓷基板，7第3金属图案，8第1金属图案，9第2金属图案，9a延伸区域，10散热器，10a鳍片，11第2半导体元件，12第2续流二极管，13第1半导体元件，14第1续流二极管，15、16、17、18、19、20、21、22焊料，23凝胶，24、24a、24b壳体，25接合部。
具体实施方式
<实施方式1>
图1、图2分别是本实施方式1中的半导体模块100的剖视图与俯视图。另外，图3是半导体模块100的接线图。
如图1所示，半导体模块100具有：作为开关元件的第1、第2半导体元件13、11；绝缘基板(即第1陶瓷基板5)；第1金属图案8，其形成在绝缘基板(即第1陶瓷基板5)的第1主面(即上表面)；以及第2金属图案9，其形成在绝缘基板(即第1陶瓷基板5)的第2主面(下表面)侧。
半导体模块100还具有：与N电极相对应的第1电极板2、与P电极相对应的第2电极板1、以及与AC电极相对应的第3电极板3。
半导体模块100还具有：第3金属图案7，其在绝缘基板(即第1陶瓷基板5)的第1主面与第1金属图案8分开形成。
半导体模块100还具有第2陶瓷基板6和配置在其背面的散热器10。散热器10设置有多个鳍片10a。
半导体模块100还具有：第1续流二极管14，其与第1半导体元件13并联连接；以及第2续流二极管12，其与第2半导体元件11并联连接。
在第1陶瓷基板5的上表面形成有第1、第3金属图案8、7。另外，在第2陶瓷基板6的上表面形成有第2金属图案9。在第2陶瓷基板6的下表面设置有散热器10。
在本实施方式1中，例如，第1半导体元件13、第2半导体元件11分别为绝缘栅双极晶体管(下面，也记载为IGBT)。此外，第1、第2半导体元件13、11分别为例如宽带隙半导体元件(例如，SiC半导体元件、GaN半导体元件等)。第1、第2半导体元件13、11分别具有上表面电极和下表面电极作为主电极。另外，第1、第2续流二极管14、12具有上表面电极和下表面电极。
如图1所示，第1半导体元件13的下表面电极以及第1续流二极管14的下表面电极，利用焊料19、21与第1金属图案8相接合。另外，第1半导体元件13的上表面电极以及第1续流二极管14的上表面电极，利用焊料20、22与第1电极板2相接合。
第1金属图案8与第3电极板3例如利用焊料而接合。另外，第2半导体元件11的上表面电极以及第2续流二极管12的上表面电极，利用焊料16、18与第3电极板3相接合。
第2半导体元件11的下表面电极以及第2续流二极管12的下表面电极，利用焊料15、17与第3金属图案7相接合。
第3金属图案7和第2金属图案9利用板状的金属部件4而电连接。另外，第2金属图案9和第2电极板1例如利用焊料而接合。
第1电极板2的一端和第2电极板1的一端在壳体的相同侧(即壳体24b侧)引出。另外，第3电极板3的一端在壳体24a侧引出。
此外，电极板与金属图案之间的接合(例如第2电极板1与第3金属图案7之间的接合)，不局限于焊料接合，也可以是例如利用超声波实现的直接接合。
同样地，半导体元件、续流二极管的电极与金属图案或者电极板之间的接合，虽然是利用焊料实现的接合，但是也可以是利用其他方法实现的接合，例如利用超声波实现的直接接合。
如图1以及图2所示，本实施方式1中的半导体模块100是2合1构造，即上下2个桥臂的半导体元件搭载于1个壳体。作为AC电极的第3电极板3与第1金属图案8是相同电位。作为N电极的第1电极板2与GND是相同电位。第2金属图案9、金属部件4、第3金属图案7以及作为P电极的第2电极板1是相同电位。
在壳体24收容有第1、第2半导体元件13、11、第1、第2续流二极管14、12、第1至第3电极板2、1、3以及第1至第3金属图案8、9、7。壳体24内部利用凝胶23进行封装。凝胶23也可以是树脂。
图4是本实施方式1中的半导体装置的接线图。本实施方式1中的半导体装置是在1个壳体容纳了3个半导体模块100的结构。例如，通过如图4所示那样设为6合1构造，从而能够将半导体装置利用于3相电动机的驱动。
<效果>
本实施方式1中的半导体模块100具有：串联连接的第1、第2半导体元件13、11；绝缘基板(即第1陶瓷基板5)；第1金属图案8，其形成在绝缘基板的第1主面；第2金属图案9，其形成在绝缘基板的第2主面侧；第1电极板2；第2电极板1；以及第3电极板3，第1、第2半导体元件13、11分别具有上表面电极和下表面电极，第1半导体元件13的下表面电极与第1金属图案8相接合，第1半导体元件13的上表面电极与第1电极板2相接合，第1金属图案8与第3电极板3相接合，第2半导体元件11的上表面电极与第3电极板3相接合，第2半导体元件11的下表面电极与第2金属图案9电连接，第2金属图案9与第2电极板1相接合，第1电极板2的一端和第2电极板1的一端在相同侧引出。
因此，在本实施方式1的半导体模块100中，如图1所示，通过使P电极在第1陶瓷基板5的第2主面侧的第2金属图案9处进行配线，从而能够使AC电极和N电极的配线分别作为单一的第3电极板3、单一的第1电极板2而构成。由此，能够实现AC电极、N电极的配线长度的缩短和配线的简化。因此，可以削减构成半导体模块100的部件个数。
另外，通过使第1、第3电极板2、3不经由导线等部件而直接与半导体元件相接合，从而可以在制造工序中提高产量。即，与使用导线键合的配线方式相比，能够有助于组装性的提高。
通常，在通过导线连接而实现的配线中，配线电阻变大，因此由焦耳热引起的配线的发热成为问题。在本实施方式1中，通过利用第1至第3电极板2、1、3进行配线，从而能够降低配线电阻，由焦耳热引起的发热的影响变得微小。并且，因为能够期待来自第1至第3电极板2、1、3的散热，因此能够有助于削减原本作为课题的热阻。
另外，在本实施方式1中，由于将第1电极板2、和与第2电极板1相连接的第2金属图案9平行地进行配线，因此能够实现PN电极间的电感的进一步降低。
如果采用配线长度较长的P电极，则整体上的PN电极间的电流路径变长。在本实施方式1中，以电极板进行配线，因此可以实现焦耳热的降低、其他电极间电感的降低。
在本构造中，由于使用第3电极板3作为AC电极、使用第1电极板2作为N电极，因此在制造工序中变得容易进行配线。由此，该构造可以容易地实现大容量的模块中的芯片的并联连接。特别是，本构造对于在大电流下使用的模块而言是最佳的，该构造能够实现热阻的降低、小型化、低电感以及组装性的提高。
另外，本实施方式1中的半导体模块100还具有第3金属图案7，该第3金属图案7在绝缘基板(即第1陶瓷基板5)的第1主面与第1金属图案8分开形成，第2半导体元件11的下表面电极与第3金属图案7相接合，第3金属图案7与第2金属图案9电连接。
因此，在第1陶瓷基板5的第1主面设置第3金属图案7，将第3金属图案7与第2半导体元件11的下表面电极接合，并且，将第3金属图案7与第2金属图案9电连接。利用该结构，能够将第2半导体元件11的下表面电极和第2金属图案9电连接。
另外，本实施方式1中的半导体模块100还具有：第1续流二极管14，其与作为开关元件的第1半导体元件13并联连接；以及第2续流二极管12，其与作为开关元件的第2半导体元件11并联连接，第1、第2续流二极管14、12分别具有上表面电极和下表面电极，第1续流二极管14的下表面电极与第1金属图案8相接合，第1续流二极管14的上表面电极与第1电极板2相接合，第2续流二极管12的上表面电极与第3电极板3相接合，第2续流二极管12的下表面电极与第2金属图案9电连接。
因此，在第1、第2半导体元件13、11例如是IGBT的情况下，通过将与各IGBT并联连接的续流二极管内置于半导体模块100中，从而能够保护IGBT不受浪涌电流影响。
另外，本实施方式1中的半导体装置具有壳体和多个半导体模块100，将多个半导体模块100并联连接并容纳于壳体。
因此，例如能够通过将3个半导体模块100并联地容纳于壳体而形成6合1构造，从而构成用于驱动3相电动机的逆变器。另外，通过将多个半导体模块100容纳于壳体，从而可以实现半导体装置的小型化以及生产性的提高。
另外，在本实施方式1的半导体模块100中还具有：散热器10，其经由绝缘材料(即第2陶瓷基板6)而保持在第2金属图案9的与绝缘基板(即第1陶瓷基板5)相反侧的面。
因此，通过将散热器10与半导体模块100组合，从而可以进一步地提高散热性。
另外，在本实施方式1的半导体模块100中，第1、第2半导体元件13、11是宽带隙半导体元件。
关于SiC、GaN这样的宽带隙半导体，其应用时以高载波频率进行驱动，目的在于降低功率损耗。由于半导体模块100是低电感构造，因此即使以高的载波频率进行驱动也能够降低浪涌电压。由此，关于半导体模块100，在应用宽带隙半导体的情况下特别有利。
<实施方式2>
图5是本实施方式2中的半导体模块200的剖视图。本实施方式2中的半导体模块200不具有半导体模块100的金属部件4，取而代之具有将第2金属图案9和第3金属图案7在接合部25处一体地接合的结构。其他的结构与实施方式1相同，因此省略说明。
此外，虽然图5中是在第1陶瓷基板5的缘部的外侧进行的接合，但是也可以在第1陶瓷基板5设置通孔而将第2金属图案9与第3金属图案7接合。
<效果>
本实施方式2中的半导体模块200还具有第3金属图案7，第3金属图案7在绝缘基板(即第1陶瓷基板5)的第1主面与第1金属图案8分开形成，第2半导体元件11的下表面电极与第3金属图案7相接合，第3金属图案7与第2金属图案9是相同材质，第3金属图案7与第2金属图案9一体地接合。
因此，在本实施方式2中，成为不具有实施方式1中的金属部件4的结构，因此可以进一步削减构成半导体模块200的部件个数。
<实施方式3>
图6是本实施方式3中的半导体模块300的剖视图。在半导体模块100中，第2半导体元件11的下表面电极以及第2续流二极管12的下表面电极与第3金属图案7相接合。另一方面，本实施方式3的半导体模块300成为不具有第3金属图案7的结构，第2半导体元件11的下表面电极以及第2续流二极管12的下表面电极与第2金属图案9相接合。
即，如图6所示，在本实施方式3中，第2金属图案9具有俯视观察时不与绝缘基板(即第1陶瓷基板5a)重叠的延伸区域9a。第2半导体元件11的下表面电极经由焊料15与第2金属图案9的延伸区域9a相接合。其他的结构与实施方式1相同，因此省略说明。
<效果>
在本实施方式3的半导体模块300中，第2金属图案9具有俯视观察时不与绝缘基板(即第1陶瓷基板5a)重叠的延伸区域9a，第2半导体元件11的下表面电极与第2金属图案9的延伸区域9a相接合。
因此，在本实施方式3中是如下结构，即，将实施方式1中的第1陶瓷基板5缩小而形成第1陶瓷基板5a，另外，省略了原本在第1陶瓷基板的缩小的区域形成的第3金属图案7。由此，由于第1、第2陶瓷基板5a、6这2片相重叠的区域缩小，因此可以改善热阻。另外，可以削减构成半导体模块300的部件个数。
在本实施方式3中P电极与N电极的耦合区域减少，能够降低电感。本实施方式3的半导体模块300能够实现低电感、低热阻，因此应用在载波频率高、下桥臂的使用条件严格的升压转换器等中会特别地有效。
此外，本发明可以在其发明的范围内，将各实施方式自由地进行组合，或对各实施方式进行适当变形、省略。

Claims (8)

1.一种半导体模块，其具有：
串联连接的第1、第2半导体元件；
绝缘基板；
第1金属图案，其形成在所述绝缘基板的第1主面；
第2金属图案，其形成在所述绝缘基板的第2主面侧；
第1电极板；
第2电极板；以及
第3电极板，
所述第1、第2半导体元件分别具有上表面电极和下表面电极，
所述第1半导体元件的所述下表面电极与所述第1金属图案相接合，
所述第1半导体元件的所述上表面电极与所述第1电极板相接合，
所述第1金属图案与所述第3电极板相接合，
所述第2半导体元件的所述上表面电极与所述第3电极板相接合，
所述第2半导体元件的所述下表面电极与所述第2金属图案电连接，
所述第2金属图案与所述第2电极板相接合，
所述第1电极板的一端和所述第2电极板的一端在相同侧引出。
2.根据权利要求1所述的半导体模块，其中，
还具有：第3金属图案，其在所述绝缘基板的第1主面与所述第1金属图案分开形成，
所述第2半导体元件的所述下表面电极与所述第3金属图案相接合，
所述第3金属图案与所述第2金属图案电连接。
3.根据权利要求1所述的半导体模块，其中，
还具有：第3金属图案，其在所述绝缘基板的第1主面与所述第1金属图案分开形成，
所述第2半导体元件的所述下表面电极与所述第3金属图案相接合，
所述第3金属图案和所述第2金属图案是相同材质，
所述第3金属图案与所述第2金属图案一体地接合。
4.根据权利要求1所述的半导体模块，其中，
所述第2金属图案具有俯视观察时不与所述绝缘基板重叠的延伸区域，
所述第2半导体元件的所述下表面电极与所述第2金属图案的所述延伸区域相接合。
5.根据权利要求1所述的半导体模块，其中，
还具有：
第1续流二极管，其与作为开关元件的所述第1半导体元件并联连接；以及
第2续流二极管，其与作为开关元件的所述第2半导体元件并联连接，
所述第1、第2续流二极管分别具有上表面电极和下表面电极，
所述第1续流二极管的所述下表面电极与所述第1金属图案相接合，
所述第1续流二极管的所述上表面电极与所述第1电极板相接合，
所述第2续流二极管的所述上表面电极与所述第3电极板相接合，
所述第2续流二极管的所述下表面电极与所述第2金属图案电连接。
6.根据权利要求1至5中的任一项所述的半导体模块，其中，
还具有：散热器，其经由绝缘材料保持在所述第2金属图案的与所述绝缘基板相反侧的面。
7.根据权利要求1至5中的任一项所述的半导体模块，
所述第1、第2半导体元件是宽带隙半导体元件。
8.一种半导体装置，其具有：
多个权利要求1至5中的任一项所述的半导体模块；以及
壳体，
将多个所述半导体模块并联连接并容纳于所述壳体。
CN201510959046.0A 2014-12-18 2015-12-18 半导体模块以及半导体装置 Active CN105720046B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-255828 2014-12-18
JP2014255828A JP2016115900A (ja) 2014-12-18 2014-12-18 半導体モジュールおよび半導体装置

Publications (2)

Publication Number Publication Date
CN105720046A true CN105720046A (zh) 2016-06-29
CN105720046B CN105720046B (zh) 2018-07-24

Family

ID=56099571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510959046.0A Active CN105720046B (zh) 2014-12-18 2015-12-18 半导体模块以及半导体装置

Country Status (4)

Country Link
US (1) US9515061B2 (zh)
JP (1) JP2016115900A (zh)
CN (1) CN105720046B (zh)
DE (1) DE102015221590A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231604A (zh) * 2018-01-24 2018-06-29 韩德军 一种电力用半导体装置的制造方法
CN108598042A (zh) * 2018-01-24 2018-09-28 韩德军 一种电力转换装置
CN108735614A (zh) * 2017-04-17 2018-11-02 三菱电机株式会社 半导体装置及半导体装置的制造方法
CN110622307A (zh) * 2017-05-12 2019-12-27 三菱电机株式会社 半导体模块以及电力变换装置
CN111971793A (zh) * 2018-04-18 2020-11-20 三菱电机株式会社 半导体模块

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6809294B2 (ja) * 2017-03-02 2021-01-06 三菱電機株式会社 パワーモジュール
JP7156155B2 (ja) * 2019-04-19 2022-10-19 三菱電機株式会社 半導体モジュール
CN113994464A (zh) * 2019-06-19 2022-01-28 三菱电机株式会社 半导体装置以及电力变换装置
JP7233604B2 (ja) * 2020-03-26 2023-03-06 三菱電機株式会社 半導体装置およびその製造方法
JP2020203680A (ja) * 2020-09-03 2020-12-24 株式会社リコー 履帯式走行体
DE102022207899A1 (de) * 2022-08-01 2024-02-01 Zf Friedrichshafen Ag Leistungshalbleitermodul

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077260A (ja) * 1999-09-03 2001-03-23 Toshiba Corp 半導体装置及びインバータ装置
JP2001274322A (ja) * 2000-03-27 2001-10-05 Mitsubishi Electric Corp パワー半導体モジュール
JP2002170922A (ja) * 2000-11-29 2002-06-14 Kyocera Corp インバータ制御モジュール
CN103782380A (zh) * 2011-08-25 2014-05-07 日产自动车株式会社 半导体模块

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077260A (ja) * 1999-09-03 2001-03-23 Toshiba Corp 半導体装置及びインバータ装置
JP2001274322A (ja) * 2000-03-27 2001-10-05 Mitsubishi Electric Corp パワー半導体モジュール
JP2002170922A (ja) * 2000-11-29 2002-06-14 Kyocera Corp インバータ制御モジュール
CN103782380A (zh) * 2011-08-25 2014-05-07 日产自动车株式会社 半导体模块

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735614A (zh) * 2017-04-17 2018-11-02 三菱电机株式会社 半导体装置及半导体装置的制造方法
CN108735614B (zh) * 2017-04-17 2022-02-25 三菱电机株式会社 半导体装置及半导体装置的制造方法
CN110622307A (zh) * 2017-05-12 2019-12-27 三菱电机株式会社 半导体模块以及电力变换装置
CN110622307B (zh) * 2017-05-12 2023-06-16 三菱电机株式会社 半导体模块以及电力变换装置
CN108231604A (zh) * 2018-01-24 2018-06-29 韩德军 一种电力用半导体装置的制造方法
CN108598042A (zh) * 2018-01-24 2018-09-28 韩德军 一种电力转换装置
CN111971793A (zh) * 2018-04-18 2020-11-20 三菱电机株式会社 半导体模块
CN111971793B (zh) * 2018-04-18 2024-05-17 三菱电机株式会社 半导体模块

Also Published As

Publication number Publication date
JP2016115900A (ja) 2016-06-23
CN105720046B (zh) 2018-07-24
DE102015221590A1 (de) 2016-06-23
US9515061B2 (en) 2016-12-06
US20160181232A1 (en) 2016-06-23

Similar Documents

Publication Publication Date Title
CN105720046A (zh) 半导体模块以及半导体装置
US9685879B2 (en) Power semiconductor module and power conversion device
US9390996B2 (en) Double-sided cooling power module and method for manufacturing the same
CN106158839B (zh) 半导体器件
CN105470248B (zh) 半导体器件
CN106252320B (zh) 半导体装置
US9966344B2 (en) Semiconductor device with separated main terminals
JP6245365B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
JPWO2015079600A1 (ja) パワーモジュール
US9520369B2 (en) Power module and method of packaging the same
WO2015029159A1 (ja) 半導体装置
JP2013069782A (ja) 半導体装置
US20140054751A1 (en) Semiconductor device
US20190051636A1 (en) Semiconductor device
JP2015099846A (ja) 半導体装置および半導体装置の製造方法
CN105161467A (zh) 一种用于电动汽车的功率模块
CN113875006A (zh) 三电平功率模块
US10497586B2 (en) Semiconductor device and a method of manufacturing the same
EP3010039B1 (en) Power semiconductor module and method for manufacturing the same
Ikeda et al. Ultra compact, low thermal impedance and high reliability module structure with SiC Schottky Barrier Diodes
JP2018074088A (ja) 半導体装置
JP6331543B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
JP2015023226A (ja) ワイドギャップ半導体装置
US8519546B2 (en) Stacked multi-die electronic device with interposed electrically conductive strap
JP5355506B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant