JP7233604B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP7233604B2
JP7233604B2 JP2022510662A JP2022510662A JP7233604B2 JP 7233604 B2 JP7233604 B2 JP 7233604B2 JP 2022510662 A JP2022510662 A JP 2022510662A JP 2022510662 A JP2022510662 A JP 2022510662A JP 7233604 B2 JP7233604 B2 JP 7233604B2
Authority
JP
Japan
Prior art keywords
solder
insulating substrate
semiconductor element
electrode plate
main terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022510662A
Other languages
English (en)
Other versions
JPWO2021193823A1 (ja
JPWO2021193823A5 (ja
Inventor
純司 藤野
道雄 小川
智香 川添
文雄 和田
悟 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021193823A1 publication Critical patent/JPWO2021193823A1/ja
Publication of JPWO2021193823A5 publication Critical patent/JPWO2021193823A5/ja
Application granted granted Critical
Publication of JP7233604B2 publication Critical patent/JP7233604B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本開示は、半導体装置およびその製造方法に関するものである。
産業機器から家電製品および情報端末まであらゆる製品に、半導体装置としてのいわゆるパワーモジュールが普及しつつある。電気自動車に搭載されるパワーモジュールは高い信頼性が求められる。また電気自動車用のパワーモジュールは動作温度が高く効率に優れていることも必要である。このため電気自動車用のパワーモジュールは、今後の主流となる可能性が高い炭化珪素の半導体に適用できるパッケージ形態であることも同時に求められる。
たとえば特開２０１６－０５８５６３号公報（特許文献１）では、封止樹脂の厚みおよび線膨張係数が適正な数値範囲となるように調整される。これにより、絶縁基板に下に凸の反りが与えられ、放熱部材と絶縁基板との間の放熱グリス部に空気を噛みこむことが防止される。
特開２０１６－０５８５６３号公報
特開２０１６－０５８５６３号公報のようにベース板の上に反り傾いた絶縁基板が接合された構成においては、絶縁基板の上の半導体素子に回路形成用の配線をワイヤボンディングする際に、ワイヤツールの当たり方が変化する。つまり絶縁基板上に複数の半導体素子が搭載される場合、その複数の半導体素子の場所ごとに、たとえば水平方向に対する半導体素子の表面の傾き角度が異なる。このことは複数の半導体素子のそれぞれ毎にワイヤボンディング時のワイヤツールの当たり方を調整し直す必要を生じさせる。このためたとえば調整が不十分であると、ワイヤツールが半導体素子へダメージを与え、配線を信頼性高くワイヤボンディングすることが困難となるおそれがある。
本開示は上記の課題に鑑みなされたものである。その目的は、主表面が反った絶縁基板上に搭載される半導体素子に回路が安定に接続され、高い信頼性を有する半導体装置およびその製造方法を提供することである。
本実施の形態の半導体装置は、絶縁基板と、放熱部材と、電極板とを備えている。絶縁基板は半導体素子を搭載する。放熱部材は第１のはんだにより絶縁基板と接合される。電極板は半導体素子の上の少なくとも一部と重なるように配置されている。絶縁基板は放熱部材側に凸形状となるよう主表面が反っている。第１のはんだは、平面視における中央部よりも端部において厚い。半導体素子は、第２のはんだにより、電極板と接合されている。
本実施の形態の半導体装置の製造方法は、放熱部材と絶縁基板とが第１のはんだにより接合される。絶縁基板に半導体素子が接合される。第１のはんだにより接合される工程および半導体素子が接合される工程の後に、半導体素子の上の少なくとも一部と重なる電極板が第２のはんだにより半導体素子と接合される。絶縁基板は放熱部材側に凸形状となるよう主表面が反るように放熱部材に接合される。第１のはんだは、平面視における中央部よりも端部において厚くなるように形成される。
本開示によれば、主表面が反った絶縁基板上に搭載される半導体素子に回路が安定に接続され、高い信頼性を有する半導体装置およびその製造方法を提供できる。
実施の形態１に係るパワーモジュールの構成を示す概略断面図である。 実施の形態１に係るパワーモジュールの構成の第１変形例を示す概略断面図である。 実施の形態１に係るパワーモジュールの構成の第２変形例を示す概略断面図である。 実施の形態１に係るパワーモジュールの構成の第３変形例を示す概略断面図である。 実施の形態１に係るパワーモジュールの構成の第４変形例を示す概略断面図である。 実施の形態１に係るパワーモジュールの構成の第５変形例を示す概略断面図である。 実施の形態１の図２に係るパワーモジュールの製造方法の第１工程を示す概略断面図である。 実施の形態１の図２に係るパワーモジュールの製造方法の第２工程を示す概略断面図である。 実施の形態１の図２に係るパワーモジュールの製造方法の第３工程を示す概略断面図である。 実施の形態１の図２に係るパワーモジュールの製造方法の第４工程を示す概略断面図である。 実施の形態１の図１に係るパワーモジュールの製造方法の第１工程を示す概略断面図である。 実施の形態１の図１に係るパワーモジュールの製造方法の第２工程を示す概略断面図である。 実施の形態１の図１に係るパワーモジュールの製造方法の第３工程を示す概略断面図である。 実施の形態２に係るパワーモジュールの構成を示す概略断面図である。 実施の形態３に係るパワーモジュールの構成を示す概略断面図である。 実施の形態３に係るパワーモジュールの製造方法の第１工程を示す概略断面図である。 実施の形態３に係るパワーモジュールの製造方法の第２工程を示す概略断面図である。 実施の形態３に係るパワーモジュールの製造方法の第３工程を示す概略断面図である。 実施の形態３に係るパワーモジュールの製造方法の第４工程を示す概略断面図である。 実施の形態４に係るパワーモジュールの構成を示す概略断面図である。 実施の形態４に係るパワーモジュールの製造方法の第１工程を示す概略断面図である。 実施の形態４に係るパワーモジュールの製造方法の第２工程を示す概略断面図である。 実施の形態５に係るパワーモジュールの構成を示す概略断面図である。 実施の形態６に係るパワーモジュールの構成を示す概略断面図である。 実施の形態７に係るパワーモジュールの構成を示す概略断面図である。 第１のはんだの端部に形成されたクラックの最大長さが測定された結果を示すグラフである。 第１のサンプルの温度サイクル試験後の、第１のはんだの端部の超音波探傷撮像である。 第３のサンプルの温度サイクル試験後の、第１のはんだの端部の超音波探傷撮像である。
以下、本実施の形態に係る半導体装置としてのパワーモジュール１００について、図に基づいて説明する。なお説明の便宜のため、Ｘ方向、Ｙ方向、Ｚ方向が導入されている。
実施の形態１．
図１は、実施の形態１に係るパワーモジュールの構成を示す概略断面図である。図１を参照して、本実施の形態のパワーモジュール１００は、絶縁基板１０と、放熱部材２０と、電極板３０とを主に備えている。
絶縁基板１０は、基材１１と、導体層１２と、導体層１３とを含んでいる。基材１１は平面視においてたとえば矩形状を有し、Ｚ方向に沿う厚みを有する。基材１１は、Ｚ方向の上側の主表面としての一方の表面１１Ａと、その反対側すなわちＺ方向の下側の主表面としての他方の表面１１Ｂとを有している。導体層１２は一方の表面１１Ａ上に１つ以上接合された、薄板状の導体材料である。導体層１３は他方の表面１１Ｂ上に１つ以上接合された、薄板状の導体材料である。
絶縁基板１０の主表面は、一方の表面１１Ａおよび他方の表面１１Ｂに薄い導体層１２および薄い導体層１３が接合されたもの全体のＸＹ平面に沿う表面を意味する。このため絶縁基板１０の主表面は、一方の表面１１Ａおよび他方の表面１１Ｂとほぼ同じ方向を向くように拡がっている。したがって以下では、絶縁基板１０全体の主表面と、一方の表面１１Ａおよび他方の表面１１Ｂとを同一と考える場合がある。
絶縁基板１０の導体層１２上には、半導体素子としてのＩＧＢＴ４１（Integrated Gate Bipolar Transistor）およびダイオード４２が搭載される。これらの半導体素子はチップ状である。通常は図１のように、第２の半導体素子としてのＩＧＢＴ４１が、第１の半導体素子としてのダイオード４２よりも、平面視での外側に配置される。ただしこれに限らず、ＩＧＢＴ４１がダイオード４２よりも平面視での内側に配置されてもよい。
放熱部材２０は、ベース板２１と、フィン２２とを含んでいる。ベース板２１はＸＹ平面に沿う表面を有する板状の部材である。フィン２２はベース板２１のたとえばＺ方向の最下部の表面からＺ方向に沿って延びる部材である。フィン２２はベース板２１の最下部の表面上から、Ｘ方向およびＹ方向について互いに間隔をあけて複数、Ｚ方向下側に延びている。なおフィン２２はベース板２１と一体であってもよいし別体であってもよい。
放熱部材２０の、ベース板２１のＺ方向最上部の表面が、第１のはんだ５１により、絶縁基板１０の下側の主表面と接合されている。絶縁基板１０は、放熱部材２０側すなわちＺ方向の下側に突起し、複数のＩＧＢＴ４１およびダイオード４２にまたがった凸形状となるように、その主表面が反っている。つまり絶縁基板１０は、基材１１の他方の表面１１Ｂが外側から見て凸形状となり、一方の表面１１Ａが外側から見て凹形状となるように湾曲している。絶縁基板１０の凸形状は、図１のＸ方向の全体により形成される１つの凸形状であり、複数のＩＧＢＴ４１およびダイオード４２のすべてが当該１つの凸形状により水平方向に対してやや傾斜した態様となっている。これにより絶縁基板１０の下側の主表面は、図１のＸ方向の中央部において、図１のＸ方向の端部よりも、放熱部材２０とのＺ方向の間隔が短くなっている。このため第１のはんだ５１は、平面視における中央部よりも端部において、Ｚ方向について厚い。つまり第１のはんだ５１は、平面視における中央部から端部に向けて漸増的に厚くなっている。さらに言い換えれば、第１のはんだ５１の厚みは、中央部から端部に向けて単調増加している。
第１のはんだ５１は、他方の表面１１Ｂ上の導体層１３の全面を接合している。ここでの全面とは完全な全面に限らず、たとえば導体層１３の表面積の９５％以上を第１のはんだ層５１が覆う場合を含む。
電極板３０は、ＩＧＢＴ４１およびダイオード４２の上の少なくとも一部と平面視において重なるように配置されている。すなわち電極板３０はたとえば平面視にてＩＧＢＴ４１の一部のみと重なっていてもよいし、ＩＧＢＴ４１の全体と重なっていてもよい。電極板３０は、ＩＧＢＴ４１およびダイオード４２のＺ方向上側に、ＩＧＢＴ４１およびダイオード４２と互いに間隔をあけて配置されている。図１の電極板３０は、その表面がＸＹ平面に沿うような平面形状である。つまり図１の電極板３０はＸＹ平面に沿う表面が反りをほとんど有さない。ＩＧＢＴ４１およびダイオード４２は、第２のはんだ５２により、電極板３０と接合されている。ここではＩＧＢＴ４１とダイオード４２とに形成された図示されない主電極が、第２のはんだ５２により電極板３０と接合されている。これにより、ＩＧＢＴ４１、ダイオード４２および電極板３０からなる回路が形成されている。またＩＧＢＴ４１およびダイオード４２は、導電材５９により、絶縁基板１０の導体層１２と接合されている。
パワーモジュール１００は、平面視における外側の領域に、枠部材６０をさらに備えている。枠部材６０は、たとえばＩＧＢＴ４１およびダイオード４２が搭載された絶縁基板１０と、Ｘ方向およびＹ方向について間隔をあけて、絶縁基板１０を囲むように配置されている。さらに枠部材６０は、放熱部材２０の少なくとも一部であるたとえばベース板２１の領域、および電極板３０を構成する本体部３０Ａ（の少なくとも一部）を囲むように配置されている。ただしベース板２１は枠部材６０と図示されない接着剤で接合されてもよい。また本体部３０Ａはその一部が枠部材６０に接触したり枠部材６０内に埋め込まれてもよい。これにより、電極板３０は枠部材６０内において、Ｚ方向について絶縁基板１０に対向するように配置されている。
枠部材６０の内部には信号電極７１が配置されている。より具体的には、少なくとも一部が枠部材６０の内部に埋め込まれるように、信号電極７１が配置されている。信号電極７１は、枠部材６０の外側に露出する部分と、枠部材６０の内部に埋め込まれる部分と、枠部材６０の内側にて枠部材６０から露出する部分とを含んでいる。なお信号電極７１が枠部材６０の内側にて枠部材６０から露出する部分は、後述するように封止材９０内に埋まっている。本明細書ではこのように、最終製品にて封止材９０内に埋まっていても少なくとも枠部材６０からは露出している信号電極７１の枠部材６０の内側の部分は「枠部材６０から露出する」と表現する場合がある。これらのうち枠部材６０の内側にてＺ方向上側を向く信号電極７１の部分は、ボンディングワイヤ８１により、ＩＧＢＴ４１およびダイオード４２と電気的に接続されている。
また電極板３０の本体部３０Ａは、水平方向に沿って延びＩＧＢＴ４１およびダイオード４２と対向する部分と、そこから屈曲してＺ方向に沿って延びる部分とを有している。本体部３０Ａは、図１のＸ方向の最も右側の領域において、Ｚ方向に沿って延びている。本体部３０Ａが図１のＸ方向の最も右側の領域にてＺ方向に沿って延びる部分、およびそこから屈曲して水平方向に延びる部分のうち最も図１の右側の領域は、主端子７２としての主端子側端部３３である。一方、本体部３０Ａが水平方向に沿って延びる部分のうち図１のＸ方向の最も左側の端部は、半導体素子側端部３４である。半導体素子側端部３４は、主端子側端部３３とは反対側の端部である。このように電極板３０は、主端子側端部３３と、半導体素子側端部３４とを含んでいる。
主端子側端部３３は、Ｚ方向に沿って延び、枠部材６０の外側に露出する第１部分３１と、枠部材６０に埋め込まれる第２部分３２とを有している。第２部分３２は主端子７２が屈曲する部分を含んでいる。これにより、電極板３０は平面視での枠部材６０の内側と外側とを電気的に接続する。
以上により図１においては、電極板３０が水平方向すなわちＸＹ平面に沿って拡がる部分と、主端子７２とが一体である。これにより電極板３０が主端子７２と電気的に接続されている。
なお信号電極７１と、主端子７２を含む電極板３０の本体部３０Ａとは、単一のリードフレームが２つに分割されたものであってもよい。
枠部材６０およびベース板２１に囲まれ、絶縁基板１０などが配置された領域は、封止材９０で満たされている。つまりＩＧＢＴ４１およびダイオード４２は、封止樹脂としての封止材９０により封止されている。第１のはんだ５１は、封止材９０と接している。
次に、以上の各部材の材質および寸法などについて説明する。
絶縁基板１０を構成する基材１１は、たとえば窒化アルミニウムからなる。ただし基材１１は窒化アルミニウムの代わりに、たとえばアルミナおよび窒化珪素のいずれかにより形成されてもよい。このように基材１１はセラミック材料により形成されることが好ましい。ただしこれに限らず、基材１１はガラスエポキシ樹脂および金属ベース樹脂のいずれかにより形成されてもよい。あるいは基材１１はいわゆる低温焼成基板であるＬＴＣＣ（Low Temperature Co-fired Ceramics）であってもよい。基材１１の寸法はたとえば６５ｍｍ×６５ｍｍ×厚み０．６４ｍｍである。
導体層１２，１３はたとえば銅からなる。ただし導体層１２，１３は銅の代わりに、たとえばニッケルおよびニッケルめっきが施されたアルミニウムのいずれかが用いられてもよい。複数に分割された導体層１２のそれぞれの寸法はたとえば３０ｍｍ×６１ｍｍ×０．４ｍｍである。導体層１３の寸法はたとえば６１ｍｍ×６１ｍｍ×厚み０．４ｍｍである。
放熱部材２０を構成するベース板２１およびフィン２２は、たとえばアルミニウムからなる。ただしこれに限らず、放熱部材２０はいわゆるＡ６０６３などのアルミニウム合金材料からなってもよい。あるいは放熱部材２０は銅および銅合金のいずれかからなってもよい。上記の放熱部材２０を構成する各材料の表面上にニッケルなどのめっき膜が形成されていてもよい。
なお図１の放熱部材２０はベース板２１およびフィン２２を有する。しかしベース板２１だけであっても冷却能力が足りる場合は、放熱部材２０がフィン２２を有さずベース板２１のみからなる構成であってもよい。また放熱部材２０のベース板２１は、空冷用のファンおよびヒートシンクのいずれかを内蔵するものであってもよく、この場合もフィン２２を有しても有さなくてもよい。
電極板３０の本体部３０Ａ、および信号電極７１は銅などの金属材料により形成されていることが好ましい。
ＩＧＢＴ４１およびダイオード４２のチップは、シリコンからなる。なおダイオード４２の代わりに、いわゆるＩＣ（Integrated Circuit）のチップおよびいわゆるＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）が搭載されたチップのいずれかが用いられてもよい。ＩＧＢＴ４１のチップは、たとえば寸法が１３ｍｍ×１３ｍｍ×厚み０．２ｍｍである。ダイオード４２のチップは、たとえば寸法が１３ｍｍ×１０ｍｍ×厚み０．２ｍｍである。
図１においては、ＩＧＢＴ４１およびダイオード４２が２対のいわゆる２ｉｎ１でのモジュール構成となるように配置されている。しかしこのような構成に限らず、たとえばＩＧＢＴ４１およびダイオード４２が１対のいわゆる１ｉｎ１でのモジュール構成であってもよい。またはたとえばＩＧＢＴ４１およびダイオード４２が６対のいわゆる６ｉｎ１でのモジュール構成であってもよい。あるいは上記の構成の代わりに、たとえば１個のパワー半導体素子のみが搭載されたディスクリート部品が用いられてもよい。
ＩＧＢＴ４１には図示されないゲート信号および温度センサなどの信号電極が存在する。これらの信号電極と枠部材６０との接続にはボンディングワイヤが用いられる。このため図１のように、枠部材６０に近い側である平面視での外側にＩＧＢＴ４１が、内側にダイオード４２が配置されることが一般的である。
ここで、第１のはんだ５１は平面視での絶縁基板１０の中央部と重なる位置にて厚みが小さく、特に熱抵抗が小さくなる。この観点からは絶縁基板１０の中央部にダイオード４２よりも発熱量の大きいＩＧＢＴ４１を配置することが好ましいようにも考えられる。しかしたとえＩＧＢＴ４１が図１のように平面視での外側に配置されても、ＩＧＢＴ４１の熱が絶縁基板１０に伝われば、熱干渉により絶縁基板１０の中央部が最も温度が高くなる。このためＩＧＢＴ４１がダイオード４２より外側に配置されてもよい。熱干渉によって最も温度が高くなる絶縁基板１０の中央部と、絶縁基板１０が下側に反ることによる凸形状の中心すなわち頂点との位置がほぼ一致していることが好ましい。
第１のはんだ５１は、図１のＸ方向の中央部においては厚みがたとえば０．２ｍｍである。これに対し、図１のＸ方向の端部においては厚みがたとえば０．４ｍｍである。図１における第２のはんだ５２は、これが配置される場所に応じて厚みが異なっている。すなわち電極板３０とダイオード４２との間の第２のはんだ５２の最大厚みは、電極板３０とＩＧＢＴ４１との間の第２のはんだ５２の最大厚みよりも厚い。
第１のはんだ５１および第２のはんだ５２は、たとえばいわゆる９６Ｓｎ－３．５Ａｇ－０．５Ｃｕからなることが好ましい。つまりこれらのはんだは、スズが９６．５質量％、銀が３．５質量％、銅が０．５質量％含まれる材料である。ただしこれに限られない。第１のはんだ５１および第２のはんだ５２は、スズが９８．５質量％、銀が１質量％、銅が０．５質量％含まれる材料であってもよい。第１のはんだ５１および第２のはんだ５２は、スズが９６質量％、アンチモンが３質量％、銀が１質量％含まれる材料であってもよい。
導電材５９は、第１のはんだ５１および第２のはんだ５２と同一の組成を有するはんだ材料であってもよい。しかし導電材５９ははんだ材料に限られず、他の種類の導電性材料からなってもよい。たとえば導電材５９は、銅粉を分散させ等温凝固させることにより得られるいわゆるＣｕ－Ｓｎペーストであってもよい。Ｃｕ－Ｓｎペーストは高耐熱性を得ることができる。あるいは導電材５９は、ナノ銀粒子が低温焼成されたものを用いて接合するいわゆるナノ銀ペーストであってもよい。
枠部材６０は、ＰＰＳ（PolyPhenylene Sulfide）樹脂により形成されている。ただしこれに限らず、枠部材６０はＬＣＰ（Liquid Crystal Polymer）樹脂すなわち液晶ポリマー樹脂により形成されてもよい。枠部材６０の最外部の寸法は、たとえば７５ｍｍ×７５ｍｍ×厚み８ｍｍである。厚み８ｍｍはＺ方向の寸法である。
図１の枠部材６０は、Ｚ方向つまり厚み方向について主端子７２が埋め込まれる位置と、ベース板２１が配置される位置との内壁部分が、それら以外の位置における内壁部分よりも外側に配置される。ベース板２１の外壁は厚み方向の全体において同じＸ方向（Ｙ方向）位置にある。このように枠部材６０は、厚み方向について主端子７２が埋め込まれる位置と、ベース板２１が配置される位置との少なくともいずれかにおいて、それら以外の位置すなわち厚み方向の中央部に比べて側壁の厚みが薄くなっていてもよい。
ボンディングワイヤ８１はアルミニウム製の細線であることが好ましい。ただしこれに限らず、ボンディングワイヤ８１は銅の細線、アルミニウムが被覆された銅の細線、および金ワイヤのいずれかであってもよい。ボンディングワイヤ８１は、その延びる方向に交差するように切断された断面の直径がたとえば０．１５ｍｍであることが好ましい。
封止材９０は、たとえばシリカフィラー含有エポキシ樹脂が用いられる。ただしこれに限らず、封止材９０としてシリコーンゲルなどが用いられてもよい。
図２は、実施の形態１に係るパワーモジュールの構成の変形例を示す概略断面図である。図２を参照して、本実施の形態の変形例のパワーモジュール１００は、図１のパワーモジュール１００と基本的に同様の構成を有する。このため図２において図１と同一の構成要素には同一の符号を付し、機能等が同一である限り説明を繰り返さない。このことは以降の各パワーモジュールについても特記しない限り同様である。
ただし図２のパワーモジュール１００においては、電極板３０のうち本体部３０Ａにおいて絶縁基板１０に対向する部分の主表面が、絶縁基板１０の放熱部材２０側に向かう凸形状に沿うように、沿っている。つまり絶縁基板１０の上において、絶縁基板１０と同様に放熱部材２０側に凸形状となるように電極板３０の主表面が反っている。電極板３０は絶縁基板１０と同様に、下側の表面が外側から見て凸形状となり、上側の表面が外側からみて凹形状となるように湾曲している。この点において図２の電極板３０は、ＸＹ平面に沿う表面が反りをほとんど有さない図１の電極板３０と異なっている。
図３は、実施の形態１に係るパワーモジュールの構成の第２変形例を示す概略断面図である。図４は、実施の形態１に係るパワーモジュールの構成の第３変形例を示す概略断面図である。図３を参照して、図１と基本的に同様の構成を有するが、一方の表面１１Ａ上における導体層１２が、他方の表面１１Ｂ上における導体層１３よりも厚く形成されている点において図１と異なっている。これと同様に、図４を参照して、図２と基本的に同様の構成を有するが、一方の表面１１Ａ上における導体層１２が、他方の表面１１Ｂ上における導体層１３よりも厚く形成されている点において図２と異なっている。
一方の表面１１Ａ上における導体層１２が、他方の表面１１Ｂ上における導体層１３よりも厚く形成されれば、絶縁基板１０は放熱部材２０に向かって凸形状に反る。
また一方の表面１１Ａ上における導体層１２が接合されない第１領域と、他方の表面１１Ｂ上における導体層１３が接合されない第２領域とを考える。第１領域が第２領域よりも面積が大きければ、絶縁基板１０は放熱部材２０に向かって凸形状に反る。さらにたとえば一方の表面１１Ａ上における導体層１２が、他方の表面１１Ｂ上における導体層１３よりも厚く形成されれば、第１領域と第２領域とが同じ面積であっても、絶縁基板１０は放熱部材２０に向かって凸形状に反る。
図５は、実施の形態１に係るパワーモジュールの構成の第４変形例を示す概略断面図である。図６は、実施の形態１に係るパワーモジュールの構成の第５変形例を示す概略断面図である。図５を参照して、図１と基本的に同様の構成を有するが、一方の表面１１Ａ上における導体層１２と、ＩＧＢＴ４１およびダイオード４２との間に、他の導体層１２ａが配置されている。他の導体層１２ａは第４のはんだ５９ａにより、導体層１２に重なるように接合されている。これと同様に、図６を参照して、図２と基本的に同様の構成を有するが、一方の表面１１Ａ上における導体層１２と、ＩＧＢＴ４１およびダイオード４２との間に、他の導体層１２ａが配置されている。他の導体層１２ａは第４のはんだ５９ａにより、導体層１２に重なるように接合されている。この点において図５、図６は、他の導体層１２ａおよび第４のはんだ５９ａを有さない図１、図２と異なっている。このようにすれば、図５および図６は、図３および図４と同様に、基材１１の一方の表面１１Ａ側の導体層が、他方の表面１１Ｂ側の導体層１３よりも実質的に厚いものとして機能する。このため図５および図６においては、図３および図４と同様に、絶縁基板１０は放熱部材２０に向かって凸形状に反る。
次に、本実施の形態のパワーモジュール１００の製造方法について、図７～図１３を用いて説明する。なお図７～図１０では図２のパワーモジュール１００の製造方法が説明される。
図７は、実施の形態１の図２に係るパワーモジュールの製造方法の第１工程を示す概略断面図である。図７を参照して、まず絶縁基板１０と、放熱部材２０と、半導体素子すなわちＩＧＢＴ４１およびダイオード４２などと、第１のはんだ５１、導電材５９とが準備される。
絶縁基板１０は基材１１を含んでいる。基材１１の一方の表面１１Ａ上には１つ以上の導体層１２が、一方の表面１１Ａの反対側の他方の表面１１Ｂ上には１つ以上の導体層１３が接合されている。一方の表面１１Ａ上における導体層１２が接合されない第１領域と、他方の表面１１Ｂ上における導体層１３が接合されない第２領域とを考える。第１領域と第２領域との面積差が調整される。これにより、はんだで各部材が接合された後における絶縁基板１０の凸形状の反りの方向および湾曲の度合いが調整される。したがって図７においては絶縁基板１０は湾曲していないように図示されているが、実際にはこの時点で少し湾曲している。
上記の各部材が、図１および図２のパワーモジュール１００の構成となるように位置決めされる。すなわち、放熱部材２０と絶縁基板１０の導体層１３との間には板状の第１のはんだ５１が配置される。絶縁基板１０の導体層１２とＩＧＢＴ４１、ダイオード４２との間には板状の導電材５９が配置される。これらの各部材は、互いに接合された際に配置されるべき位置に配置されるよう、位置決めされた状態とされる。
図８は、実施の形態１の図２に係るパワーモジュールの製造方法の第２工程を示す概略断面図である。図８を参照して、図７の状態で、リフロー装置を用いて、上記の各部材が第１のはんだ５１および導電材５９で接合される。これにより上記の各部材はすべて同時に接合される。すなわち放熱部材２０と絶縁基板１０とが第１のはんだ５１により接合される。絶縁基板１０にＩＧＢＴ４１およびダイオード４２が接合される。上記のように絶縁基板１０の導体層１２，１３により、接合後の絶縁基板１０の凸形状の湾曲方向および湾曲量が決められている。このため絶縁基板１０は放熱部材２０側に凸形状となるよう主表面が反るように、放熱部材２０に接合される。絶縁基板１０が凸形状を形成するため、第１のはんだ５１は、平面視における中央部よりも端部において厚くなるように形成される。
上記のように第１のはんだ５１による放熱部材２０と絶縁基板１０との接合、および導電材５９による絶縁基板１０とＩＧＢＴ４１などとの接合は同時にされてもよい。しかしこれらの２つの接合は同時ではなく、別のタイミングでなされてもよい。ただしその場合は、放熱部材２０と絶縁基板１０とを先に第１のはんだ５１により接合し、その後で絶縁基板１０とＩＧＢＴ４１などとが導電材５９により接合されることが好ましい。仮に先に絶縁基板１０とＩＧＢＴ４１などとが導電材５９により接合され、その後に当該絶縁基板１０が放熱部材２０に接合される場合には、絶縁基板１０と放熱部材２０との接合時の熱によりＩＧＢＴ４１の下の導電材５９が再溶融する可能性がある。再溶融すれば、ＩＧＢＴ４１内の回路形成に用いられた図示されないボンディングワイヤが有する残留応力によりＩＧＢＴ４１などが絶縁基板１０に対して位置ずれする可能性がある。このような問題を防ぐ観点から、上記の順番に接合がなされることが好ましい。
以上のように第１のはんだ５１により放熱部材２０と絶縁基板１０とが接合される工程、および導電材５９により絶縁基板１０にＩＧＢＴ４１、ダイオード４２が接合される工程の後に、以下の工程がなされる。第２のはんだ５２および枠部材６０が準備される。
枠部材６０には信号電極７１および電極板３０が部分的に埋め込まれている。枠部材６０の図８左側には信号電極７１が、部分的に枠部材６０から露出するように、インサート成形されている。枠部材６０の図８右側には電極板３０の本体部３０Ａの一部である主端子側端部３３の第２部分、屈曲部、および本体部３０ＡがＸＹ平面に沿う部分の図８の最も右側の領域が埋め込まれている。これらの領域が埋め込まれるように、電極板３０がインサート成形されている。これにより枠部材６０の上側には主端子７２としての主端子側端部３３の第１部分３１が露出し、枠部材６０に囲まれた領域には電極板３０がＸＹ平面に沿う部分と半導体素子側端部３４とが露出している。
ＩＧＢＴ４１およびダイオード４２の上には板状の第２のはんだ５２が配置される。第２のはんだ５２の上には電極板３０のＸＹ平面に沿う部分が配置される。なお図２のように電極板３０の主表面が絶縁基板１０の凸形状に沿うように反った状態とする場合には、あらかじめ一般公知の方法により、電極板３０が湾曲されることが好ましい。あるいは既に湾曲された電極板３０が購入されてもよい。これにより、第２のはんだ５２、電極板３０および枠部材６０は、これらが互いに接合された際に配置されるべき位置に配置されるよう、位置決めされた状態とされる。
図９は、実施の形態１の図２に係るパワーモジュールの製造方法の第３工程を示す概略断面図である。図９を参照して、主端子側端部３３の第２部分３２が埋め込まれた枠部材６０が、絶縁基板１０と間隔をあけてこれを囲むように配置される。リフロー炉を用いて加熱し、第２のはんだ５２で電極板３０がＩＧＢＴ４１およびダイオード４２に接合される。すなわちＩＧＢＴ４１およびダイオード４２の上の少なくとも一部と重なるように、電極板３０が、第２のはんだ５２により、ＩＧＢＴ４１およびダイオード４２と接合される。なおより詳しくは、当該工程においては、ＩＧＢＴ４１およびダイオード４２の図示されない主電極が第２のはんだ５２により電極板３０のＸＹ平面に沿って拡がる部分と接合される。
さらに図示されない接着剤により、放熱部材２０のベース板２１と枠部材６０とが接合される。
図１０は、実施の形態１に係るパワーモジュールの製造方法の第４工程を示す概略断面図である。図１０を参照して、枠部材６０の内側に露出する信号電極７１の部分が、ボンディングワイヤ８１により、ＩＧＢＴ２１の図示されない主電極などと電気的に接続される。その後、枠部材６０および放熱部材２０に囲まれる領域に液状の封止材９０が注入される。これがたとえば１５０℃で１．５時間加熱される。これにより封止材９０は硬化される。これにより枠部材６０に囲まれる各部材間が電気的に絶縁される。
次に図１１～図１３を用いて図１のパワーモジュール１００の製造方法が説明される。図１１は、実施の形態１の図１に係るパワーモジュールの製造方法の第１工程を示す概略断面図である。図１２は、実施の形態１の図１に係るパワーモジュールの製造方法の第２工程を示す概略断面図である。図１３は、実施の形態１の図１に係るパワーモジュールの製造方法の第３工程を示す概略断面図である。図１１～図１３を参照して、図１のように電極板３０の本体部３０Ａが反りをほとんど有さない例においても、その製造方法は、基本的に図７～図１０のように電極板３０の本体部３０Ａが凸形状に沿っている例と同様である。まず図７と同様に各部材が準備され位置決めされる。次に図１１に示すように、図８と基本的に同様の処理がなされる。ただし図１１に示すように電極板３０の本体部３０Ａは反りをほとんど有さない。また図１１に示すように平板形状の電極板３０と半導体素子とを接合する観点から、中央部の第２のはんだ５２の厚みは端部の第２のはんだ５２の厚みよりも大きくされる。次に図１２に示すように、図９と基本的に同様の処理がなされる。次に図１３と同じように、図１０と基本的に同様の処理がなされる。
なお図７～図１０、図１１～図１３の製造方法においては、図３および図４のように、一方の表面１１Ａ上における導体層１２が他方の表面１１Ｂ上における導体層１３よりも厚く形成されてもよい。あるいは図７～図１０、図１１～図１３の製造方法においては、図５および図６のように、一方の表面１１Ａ上における導体層１２とＩＧＢＴ４１およびダイオード４２との間に他の導体層１２ａが、導体層１２に重なるように接合されてもよい。このようにすることで、絶縁基板１０は放熱部材２０に向かって凸形状に反るように、その凸形状の反りが調整される。
次に、本実施の形態の背景、課題について言及しつつ、本実施の形態の作用効果について説明する。
車載用パワーモジュールは小型軽量化の要求が強い。このため車載用パワーモジュールは、高電圧および大電流を印加可能な半導体素子を高密度に配置する必要がある。その結果、配置された複数の半導体素子間の熱干渉が問題となる場合があるため、放熱部材への効率的な放熱ができることが重要な設計要件となる。また当該パワーモジュールは輸送機器に搭載されるため、乗客などの輸送を安定的に実施する観点から、高い信頼性が要求される。
放熱部材を構成するベース板およびフィンは、熱伝導率の高い銅またはアルミニウムにより形成されることが多い。しかし銅およびアルミニウムは、絶縁基板の基材を構成する窒化アルミニウム、および半導体素子を構成するシリコンとの熱膨張係数の差が大きい。車載用および電鉄用のパワーモジュールは発熱量が大きいため、放熱部材と絶縁基板との間が、放熱グリスよりも熱伝導性に優れたはんだにより接合される必要がある。このため、放熱部材と絶縁基板との接合部には大きな熱応力が加わり、温度サイクル性などの長期信頼性評価において当該接合部にクラックが発生するおそれがある。
また放熱部材への絶縁基板のはんだ付けに伴い、絶縁基板には水平方向に対する反りまたは傾きが意図せず生じることがある。このような傾きなどが生じた絶縁基板およびＩＧＢＴなどの上に回路形成のためのワイヤボンディングがなされる場合、ワイヤボンディングしようとする場所ごとに、ワイヤツールの当たり方が変化する。このため複数の半導体素子のそれぞれ毎に、つまり異なる傾きを有する異なる箇所にワイヤボンディングをするごとに、ワイヤツールの当たり方を調整し直す必要が生じる。この調整が不十分であれば、ワイヤツールが半導体素子へダメージを与え、配線を信頼性高くワイヤボンディングすることが困難となるおそれがある。
そこで本実施の形態の半導体装置としてのパワーモジュール１００は、絶縁基板１０と、放熱部材２０と、電極板３０とを備えている。絶縁基板１０は半導体素子としてのＩＧＢＴ４１およびダイオード４２を搭載する。放熱部材２０は第１のはんだ５１により絶縁基板１０と接合される。電極板３０は半導体素子の上の少なくとも一部と重なるように配置されている。絶縁基板１０は放熱部材２０側に突起し複数の半導体素子にまたがった凸形状となるよう主表面が反っている。第１のはんだ５１は、平面視における中央部よりも端部において厚い。半導体素子は、第２のはんだ５２により、電極板３０と接合されている。
放熱部材２０が、たとえば放熱グリスよりも熱伝導性に優れた第１のはんだ５１で絶縁基板１０と接合される。このため半導体素子が発生する大量の熱が、第１のはんだ５１から放熱部材２０へ、高効率に放熱される。
絶縁基板１０が放熱部材２０側に凸形状となるよう主表面が反り、第１のはんだ５１が端部において中央部よりも厚くなる。これにより第一に、第１のはんだ５１による絶縁基板１０と放熱部材２０との接合部に生じる熱応力の、平面視での端部への集中を抑制できる。第１のはんだ５１は平面視での端部において熱ひずみが大きくなるが、上記凸形状により端部での第１のはんだ５１が厚くなるため、端部における熱ひずみを小さくできる。したがって温度サイクル性などの長期的な信頼性を高め、たとえば第１のはんだ５１へのクラックの発生を抑制できる。また第二に、熱干渉により最も温度が高くなる中央部において第１のはんだ５１が薄くなることにより熱抵抗が小さくなる。したがって熱を第１のはんだ５１から放熱部材２０へ、高効率に放熱できる。
半導体素子が第２のはんだ５２により電極板３０と接合される。このためたとえば半導体素子に直接ワイヤボンディングされることによりパワーモジュール１００がその外部と電気的に接続される場合に生じ得る、絶縁基板１０および半導体素子の水平方向からの傾き角度に基づくワイヤツールの当たり方の調整などが不要となる。したがってワイヤツールの当たり方の調整に起因する、ワイヤツールの半導体素子へのダメージを抑制できる。このため絶縁基板１０の反りにより水平方向に対して傾斜した半導体素子と、パワーモジュール１００の外部との、電気的な接続の信頼性が、ボンディングワイヤにより当該電気的な接続がなされた場合に比べて高められる。
上記パワーモジュール１００において、絶縁基板１０は基材１１を含む。基材１１の一方の表面１１Ａ上、および一方の表面１１Ａと反対側の他方の表面１１Ｂ上には１つ以上の導体層１２，１３が接合される。第１のはんだ５１は、他方の表面１１Ｂ上の導体層１３の全面を接合している。第１のはんだ５１は、平面視における中央部から端部に向けて漸増的に厚くなっている。このような構成であってもよく、これにより上記と同様の作用効果が得られる。
上記パワーモジュール１００において、絶縁基板１０と間隔をあけて絶縁基板１０を囲むように配置された枠部材６０をさらに備えることが好ましい。
本実施の形態では半導体素子と電極板３０とが第２のはんだ５２で接合される。このためたとえばワイヤボンディングによる常温での接合と異なり、接合時には第２のはんだ５２が加熱され溶融される。この加熱に伴い絶縁基板１０に意図しない反りが発生することがある。これにより、想定以上に大きく変形した絶縁基板１０が枠部材６０と干渉することで、絶縁基板１０に応力が生じてその角部が欠けたり割れたりする懸念がある。
そこで上記のように絶縁基板１０および半導体素子と間隔をあけて枠部材６０が配置される。これにより絶縁基板１０、および第１のはんだ５１の平面視におけるすぐ外側は、シリカフィラー含有エポキシ樹脂などからなる封止材９０で覆われる。絶縁基板１０の基材１１と放熱部材２０との間の大きな熱膨張係数の差は大きく、第１のはんだ５１の温度サイクル性の評価時に第１のはんだ５１にクラックが発生する可能性がある。しかし両者間に封止材９０が介在することにより、基材１１と封止材９０との間、および放熱部材２０と封止材９０との間の熱膨張係数の差を上記よりも小さくできる。このため第１のはんだの温度サイクル性などの長期信頼性評価時に第１のはんだ５１にクラックが発生する可能性を低減し、パワーモジュール１００の信頼性を高められる。
上記パワーモジュール１００において、電極板３０は枠部材６０内において絶縁基板１０に対向するように配置される。電極板３０は、絶縁基板１０の凸形状に沿うように主表面が反っていてもよい。これにより電極板３０と半導体素子とを接合する第２のはんだ５２の厚みは、複数の半導体素子間で一定になる。したがって、第２のはんだ５２により電極板３０と半導体素子とを確実に、かつ安定に接合できる。
上記パワーモジュール１００において、半導体素子は、第１の半導体素子としてのダイオード４２と、第１の半導体素子よりも平面視における枠部材に近い領域に配置された第２の半導体素子としてのＩＧＢＴ４１とを含む。電極板３０と第１の半導体素子との間の第２のはんだ５２の最大厚みは、電極板３０と第２の半導体素子との間の第２のはんだ５２の最大厚みよりも厚くてもよい。たとえば電極板３０が絶縁基板１０の凸形状に沿うように主表面が反ってはおらず、ＸＹ平面などに沿って湾曲しない平面状の主表面を有する場合はこのような態様となる。
つまりたとえば第２の半導体素子が第１の半導体素子よりも温度が高くなる場合に、第２の半導体素子に接触する第２のはんだ５２が、第１の半導体素子に接触する第２のはんだ５２よりも薄くなる。このようにすれば、半導体素子から放熱部材２０に至るトータルの熱抵抗をより小さくできる。
上記パワーモジュール１００において、電極板３０は、主端子７２としての主端子側端部３３と、主端子側端部と反対側の端部である半導体素子側端部３４とを含む。主端子側端部３３は、枠部材６０の外側に露出する第１部分３１と、枠部材に埋め込まれる第２部分３２とを有する。このような構成であることが好ましい。このように本実施の形態では、電極板３０が主端子７２と一体として電気的に接続されている。したがって半導体素子とパワーモジュール１００外部との電気的な接続構造をより単純化できる。
上記パワーモジュール１００において、半導体素子を封止する封止樹脂としての封止材９０をさらに備えている。第１のはんだ５１は封止材９０と接している。これにより上記のように、絶縁基板１０、および第１のはんだ５１の平面視におけるすぐ外側は、シリカフィラー含有エポキシ樹脂などからなる封止材９０で覆われる。絶縁基板１０の基材１１と放熱部材２０との間の大きな熱膨張係数の差は大きく、第１のはんだ５１の温度サイクル性の評価時に第１のはんだ５１にクラックが発生する可能性がある。しかし両者間に封止材９０が介在することにより、基材１１と封止材９０との間、および放熱部材２０と封止材９０との間の熱膨張係数の差を上記よりも小さくできる。このため第１のはんだの温度サイクル性などの長期信頼性評価時に第１のはんだ５１にクラックが発生する可能性を低減し、パワーモジュール１００の信頼性を高められる。
本実施の形態の半導体装置すなわちパワーモジュール１００の製造方法においては、放熱部材２０と絶縁基板１０とが第１のはんだ５１により接合される。絶縁基板１０に半導体素子としてのＩＧＢＴ４１およびダイオード４２が接合される。第１のはんだ５１により接合される工程および半導体素子が接合される工程の後に、半導体素子の上の少なくとも一部と重なる電極板３０が第２のはんだ５２により半導体素子と接合される。絶縁基板１０は放熱部材２０側に凸形状となるよう主表面が反るように放熱部材２０に接合される。第１のはんだ５１は、平面視における中央部よりも端部において厚くなるように形成される。これによる作用効果は、上記のパワーモジュール１００の基本構成による作用効果と同様であるため、その説明を繰り返さない。
上記パワーモジュール１００の製造方法において、絶縁基板１０は基材１１を含む。基材１１の一方の表面１１Ａ上、および一方の表面１１Ａと反対側の他方の表面１１Ｂ上には１つ以上の導体層１２，１３が接合される。一方の表面１１Ａ上における導体層１２が接合されない第１領域と、他方の表面１１Ｂ上における導体層１３が接合されない第２領域との面積差を調整することにより凸形状の反りが調整される。このようにすれば絶縁基板１０の主表面の反りの方向および量を制御できる。
上記パワーモジュール１００の製造方法において、一方の表面１１Ａ上における導体層１２が、他方の表面１１Ｂ上における導体層１３よりも厚く形成されることにより凸形状の反りが調整されてもよい。これにより、絶縁基板１０は放熱部材２０に向かって凸形状に反るように調整できる。
上記パワーモジュール１００の製造方法において、一方の表面１１Ａ上における導体層１２と、ＩＧＢＴ４１およびダイオード４２との間に他の導体層１２ａを、導体層１２に重なるように接合する工程をさらに備えることにより凸形状の反りが調整されてもよい。これにより、絶縁基板１０は放熱部材２０に向かって凸形状に反るように調整できる。
実施の形態２．
図１４は、実施の形態２に係るパワーモジュールの構成を示す概略断面図である。図１４を参照して、本実施の形態のパワーモジュール１００においては、放熱部材２０のベース板２１が、第１の放熱部材部２１Ａと第２の放熱部材部２１Ｂとを含んでいる。第１の放熱部材部２１Ａは実施の形態１のベース板２１と同様に、ＸＹ平面に沿う表面を有する板状の部分である。このため第１の放熱部材部２１ＡのＺ方向最上部の表面が、第１のはんだ５１により、絶縁基板１０の下側の主表面と接合されている。第２の放熱部材部２１Ｂは第１の放熱部材部２１Ａと一体となるように第１の放熱部材部２１Ａの平面視での外側に配置される。第２の放熱部材部２１Ｂは平面視にて第１の放熱部材部２１Ａおよびその上の第１のはんだ５１を囲むように配置される。第２の放熱部材部２１Ｂは第１の放熱部材部２１ＡとＺ方向の座標が等しい位置、およびそこからＺ方向の上方に延びた領域に配置されている。したがって第２の放熱部材部２１Ｂは、第１の放熱部材部２１ＡよりもＺ方向について上方（絶縁基板１０側）に向けて延びるように、厚く形成されている。第１の放熱部材部２１Ａよりも厚く形成された第２の放熱部材部２１Ｂの上には、枠部材６０が搭載されている。
従って第１の放熱部材部２１Ａと、これの外側に一体として形成される第２の放熱部材部２１Ｂとにより、凹部が形成されている。この凹部が、第１のはんだ５１および絶縁基板１０を収納している。以上の点において図１４のベース板２１は、図１のように平板部材の部分のみを有し凹部を形成しない図１のベース板２１と異なっている。
次に、本実施の形態の作用効果について説明する。本実施の形態は、実施の形態１の基本構成と同様の作用効果に加え、以下の作用効果を奏する。このことは以下の各実施の形態についても特記しない限り同様である。
本実施の形態のパワーモジュール１００は、第１の放熱部材部２１Ａと、第２の放熱部材部２１Ｂとを含む。第１の放熱部材部２１Ａは、第１のはんだ５１により絶縁基板１０と接合される。第２の放熱部材部２１Ｂは、平面視における第１の放熱部材部２１Ａの外側において第１の放熱部材部２１Ａおよび第１のはんだ５１を囲み、枠部材６０を搭載する。放熱部材２０は、第１の放熱部材部２１Ａと第２の放熱部材部２１Ｂとにより形成される凹部が、第１のはんだ５１および絶縁基板１０を収納する。
これにより、実施の形態１に比べてベース板２１全体の剛性を下げることなく、第１のはんだ５１を薄くしその剛性を下げることができる。したがって、温度サイクル性などの長期信頼性評価での第１のはんだ５１におけるクラック発生を抑制できる。また第２の放熱部材部２１Ｂが配置される分だけ、その上の枠部材６０の厚みが減少する。枠部材６０を構成するＰＰＳ樹脂は、封止材９０との密着性に乏しい。このため枠部材６０のＺ方向の寸法を小さくすることにより、封止材９０と枠部材６０との接着界面の面積を減らし、両者間の剥離を抑制できる。
実施の形態３．
図１５は、実施の形態３に係るパワーモジュールの構成を示す概略断面図である。図１５を参照して、本実施の形態のパワーモジュール１００においては、電極板３０は主端子７２に相当する領域を有さず、図の右側の枠部材６０に、主端子７３をさらに備えている。主端子７３は実施の形態１の主端子７２に相当する。しかし主端子７３は電極板３０と一体すなわち電極板３０の本体部３０Ａの一部ではない。主端子７３は電極板３０とは別の部材である。
主端子７３は、第１部分７３Ａと、第２部分７３Ｂと、第３部分７３Ｃとを含んでいる。第１部分７３Ａは、図１の主端子７２の第１部分３１に相当する部分である。第１部分７３Ａは、Ｚ方向に沿って延びるように枠部材６０の外側に露出する部分である。第２部分７３Ｂは、図１の主端子７２の第２部分３２に相当する部分である。第２部分７３Ｂは枠部材６０に埋め込まれる部分であり、図１５において主端子７３が屈曲する部分を含んでいる。第３部分７３Ｃは、主端子７３が枠部材６０の内側にて電極板３０の主端子側端部３３と接続する接続部としての部分である。なお接続部である第３部分７３Ｃは枠部材６０の内側にて枠部材６０から露出するが、封止材９０内に埋まっている。たとえ最終製品において封止材９０内に埋まっていても少なくとも枠部材６０からは露出しているため、本明細書ではこのような第３部分７３Ｃは「枠部材６０から露出する」と表現する場合がある。
以上のように主端子７３が電極板３０から独立した別部材として配置される。このため電極板３０の本体部３０Ｂは主端子を有さず、ＸＹ平面に沿って水平方向に拡がる部分のみを有している。ただし図１５の電極板３０の本体部３０Ｂは、主端子側端部３３と、半導体素子側端部３４とを含んでいる。主端子側端部３３は、図１５の本体部３０ＢのＸ方向の最も右側の領域である。主端子側端部３３は、主端子７３に接続されている。半導体素子側端部３４は、主端子側端部３３と反対側すなわち図１５の本体部３０ＢのＸ方向の最も左側の端部としての領域である。
図１５においては、電極板３０の主端子側端部３３と、主端子７３の接続部である第３部分７３Ｃとが、第３のはんだ５３により接合されている。つまり主端子側端部３３がＺ方向下側を向く部分と、第３部分７３ＣにおいてＺ方向上側を向く部分とが、第３のはんだ５３により接合されている。このため主端子側端部３３は、図１５のＸ方向の最も右側の領域が、主端子７３の第３部分７３Ｃと平面視にて重なる位置まで拡がっていることが好ましい。本実施の形態の電極板３０の本体部３０Ｂ、および主端子７３の材質は、実施の形態１における電極板３０の本体部３０Ａ、および信号電極７１の材質と同様に銅などの金属材料である。
なお信号電極７１と、主端子７３と、電極板３０の本体部３０Ｂとは、単一のリードフレームが３つに分割されたものであってもよい。本体部３０Ｂは銅などの金属材料により形成されていることが好ましい。
本実施の形態では、電極板３０と主端子７３とが別部材であり、両者が第３のはんだ５３により電気的に接続されている。この点において本実施の形態は、電極板３０が主端子と一体化されてこれらが直接接続される実施の形態１，２と構成上異なっている。
次に、図１５に示すパワーモジュール１００の製造方法について、図１６～図１９を用いて説明する。なおここでは電極板３０があらかじめ湾曲されておらず主表面が平面形状である例を用いて説明がなされるが、図７～図１０と同様に本実施の形態でもあらかじめ湾曲された電極板３０が用いられてもよい。このことは以下の各実施の形態においても同様である。
図１６は、実施の形態３に係るパワーモジュールの製造方法の第１工程を示す概略断面図である。図１６を参照して、まず図７と同様の処理がなされ、リフロー装置により図７の各部材が第１のはんだ５１および導電材５９で接合される。上記リフロー装置による各部材の接合工程の後に、第２のはんだ５２および電極板３０が準備される。このことは図８における接合工程の後に第２のはんだ５２および枠部材６０が準備される工程に対応する。
図１６においては、図１５のように主端子を有さず、このため屈曲部を有さない、平板形状の本体部３０Ｂからなる電極板３０が準備される。また第２のはんだ５２は、平板形状の電極板３０と半導体素子とを接合する観点から、中央部において端部よりも厚みが大きくされるとする。
図１７は、実施の形態３に係るパワーモジュールの製造方法の第２工程を示す概略断面図である。図１７を参照して、図９の工程と同様に、ＩＧＢＴ４１およびダイオード４２の上の少なくとも一部と重なるように、電極板３０が、第２のはんだ５２により、ＩＧＢＴ４１およびダイオード４２と接合される。
図１８は、実施の形態３に係るパワーモジュールの製造方法の第３工程を示す概略断面図である。図１８を参照して、枠部材６０が準備される。枠部材６０の図１８左側には信号電極７１が、部分的に枠部材６０から露出するように、インサート成形されている。枠部材６０の図１８右側には主端子７３が、部分的に枠部材６０から露出するように、インサート成形により埋め込まれている。
図１９は、実施の形態３に係るパワーモジュールの製造方法の第４工程を示す概略断面図である。図１９を参照して、図１８の状態で、リフロー炉を用いて加熱し、電極板３０と主端子７３の第３部分７３Ｃとが、第３のはんだ５３により接合される。以降は図９での接着剤によるベース板２１と枠部材６０との接合、および図１０と同様の処理がなされることで、図１５のパワーモジュール１００が形成される。
次に、本実施の形態の作用効果を説明する。本実施の形態のパワーモジュール１００は、主端子７３をさらに備える。主端子７３は、枠部材６０の内側にて枠部材６０から露出する接続部としての第３部分７３Ｃを含む。電極板３０は、主端子７３に接続される主端子側端部３３と、主端子側端部３３と反対側の端部である半導体素子側端部３４とを含む。電極板３０の主端子側端部３３と第３部分７３Ｃとが第３のはんだ５３により接合されている。
本実施の形態のパワーモジュール１００の製造方法においては、絶縁基板１０と間隔をあけて絶縁基板１０を囲むように配置され、主端子７３が埋め込まれた枠部材６０が準備される。第２のはんだ５２により電極板３０を半導体素子と接合する工程の後に、電極板３０と主端子７３とが第３のはんだ５３により接合される。
たとえば図１５～図１９のように、平面視での中央部の第２のはんだ５２の厚みと、平面視での端部の第２のはんだ５２の厚みとの差が大きくなる場合がある。この場合にてたとえ絶縁基板１０が意図せず大きく反るなどの変形をしたとしても、第２のはんだ５２が部分的に裂けるなどの不具合が抑制できる。電極板３０と半導体素子とが第２のはんだ５２で接合された後に主端子７３と電極板３０とが第３のはんだ５３で接合される。このため、第３のはんだ５３の供給量などを調整することにより、第３のはんだ５３での接合部において、電極板３０の変形により第２のはんだ５２に加わる応力を吸収できる。
実施の形態４．
図２０は、実施の形態４に係るパワーモジュールの構成を示す概略断面図である。図２０を参照して、本実施の形態のパワーモジュール１００は、実施の形態３の図１５のパワーモジュール１００と基本的に同様の構成を有する。電極板３０の本体部３０Ｃは本体部３０Ｂと同様に、主端子を有さず、ＸＹ平面に沿って水平方向に拡がる部分のみを有している。このため図２０において図１５と同一の構成要素には同一の符号を付し、機能等が同一である限り説明を繰り返さない。ただし図２０においては、電極板３０の主端子側端部３３と、主端子７３の接続部である第３部分７３Ｃとが、ボンディングワイヤ８２により接合されている。ボンディングワイヤ８２はＸ方向に沿う方向に延びている。このため電極板３０の本体部３０Ｃは、主端子側端部３３のＸ方向の最も右側の領域が、図１５のように枠部材６０から主端子７３が露出し電極板３０と接続される第３部分７３Ｃと平面視にて重なる位置まで拡がらなくてもよい。図２０において主端子側端部３３は、図２０の右側のＩＧＢＴ４１と平面視にて重なる領域まで延びており、それ以上右方には延びていない。なおボンディングワイヤ８２の材質および寸法は、ボンディングワイヤ８１と同様であることが好ましい。本体部３０Ｃの材質は、本体部３０Ａ，３０Ｂと同様に銅などの金属材料であることが好ましい。
本実施の形態では、電極板３０と主端子７３とが別部材であり、両者がボンディングワイヤ８２により電気的に接続されている。この点において本実施の形態は、電極板３０が主端子と一体化されてこれらが直接接続される実施の形態１，２と構成上異なっている。
次に、図２０に示すパワーモジュール１００の製造方法について、図２１～図２２を用いて説明する。図２１は、実施の形態４に係るパワーモジュールの製造方法の第１工程を示す概略断面図である。図２１を参照して、まず実施の形態３の図１６～図１８と同様の処理がなされる。平板形状の本体部３０Ｃの素も主端子７３側にある主端子側端部３３の、Ｘ方向について最も右側の領域は、実施の形態３より左側に配置されてもよい。
図２２は、実施の形態４に係るパワーモジュールの製造方法の第２工程を示す概略断面図である。図２２を参照して、図２１の状態で、電極板３０と主端子７３の第３部分７３Ｃとが、ワイヤボンディング工程により、すなわちボンディングワイヤ８２により接合される。以降の工程は実施の形態３と同様である。これにより図２０のパワーモジュール１００が形成される。
次に、実施の形態の作用効果について説明する。本実施の形態のパワーモジュール１００は、主端子７３をさらに備える。主端子７３は、枠部材６０の内側にて枠部材から露出する接続部としての第３部分７３Ｃを含む。電極板３０は、主端子７３に接続される主端子側端部３３と、主端子側端部３３と反対側の端部である半導体素子側端部３４とを含む。電極板３０の主端子側端部３３と第３部分７３Ｃとがボンディングワイヤ８２により接合されている。
本実施の形態のパワーモジュール１００の製造方法においては、絶縁基板１０と間隔をあけて絶縁基板１０を囲むように配置され、主端子７３が埋め込まれた枠部材６０が準備される。第２のはんだ５２により電極板３０を半導体素子と接合する工程の後に、電極板３０と主端子７３とがワイヤボンディングする工程により接合される。
実施の形態１の背景、課題として記載したように、傾きなどが生じた絶縁基板およびＩＧＢＴなどの半導体素子上に直接、回路形成のためのワイヤボンディングがなされる場合、ワイヤツールが半導体素子へダメージを与えるなどの問題が生じ得る。しかし本実施の形態のように半導体素子と主端子７３との間に電極板３０を介し、電極板３０が主端子７３とワイヤボンディングにより接合される。これにより、半導体素子上に直接ワイヤボンディングする場合に比べてボンディングワイヤ８１，８２の本数を減らすことができる。また絶縁基板１０の反りに伴う半導体素子の表面の傾きによりワイヤツールが半導体素子にダメージを与える可能性を低減し、ボンディングワイヤ８１，８２の信頼性を向上できる。
実施の形態５．
図２３は、実施の形態５に係るパワーモジュールの構成を示す概略断面図である。図２３を参照して、本実施の形態のパワーモジュール１００においては、放熱部材２０に突起部２１Ｃが形成されている。具体的には、放熱部材２０のベース板２１は、半導体素子の動作時に絶縁基板１０の裏面である他方の表面１１Ｂ側において最も温度が高くなる領域と平面視において互いに重なる位置に頂点を有する突起部２１Ｃが形成されている。図２３は一例として、絶縁基板１０の平面視での中央部で半導体素子の動作時に最も温度が高くなる例を示す。すなわち絶縁基板１０の平面視での中央部と重なるベース板２１の位置に頂点を有する突起部２１Ｃが形成されている。なお細かく見ると動作時に最高温度に達するのは半導体素子であるが、絶縁基板１０の裏面で見ると熱が拡散して熱の分布のピークがぼやけるため、中央部が最も温度が高くなる。
突起部２１Ｃは、ベース板２１が第１のはんだ５１と接触する最上面に形成される。突起部２１Ｃは、頂点においてベース板２１の最上面が最も上側の位置に配置されるように、最上面が上側に向けて凸形状に膨らんでいる。このためベース板２１は突起部２１Ｃにおいて最も厚みが大きい。突起部２１Ｃの頂点は、ベース板２１の最も薄い端部に比べて厚みが０．１ｍｍ程度大きいことが好ましい。
このようにすれば、温度が高くなる領域における第１のはんだ５１をより薄くし、端部における第１のはんだ５１をより厚くできる。このため中央の温度が高くなる領域での第１のはんだ５１の熱抵抗が小さくなることから放熱性が高められる。また端部において第１のはんだ５１における熱ひずみを小さくし、第１のはんだ５１へのクラックの発生を抑制できる。
実施の形態６．
図２４は、実施の形態６に係るパワーモジュールの構成を示す概略断面図である。図２４を参照して、本実施の形態のパワーモジュール１００においては、絶縁基板１０が、湾曲部１０Ａと、非湾曲部１０Ｂとを含んでいる。湾曲部１０Ａは、上記他の実施の形態と同様に、絶縁基板１０が放熱部材２０側に凸形状となるよう主表面が反った部分である。非湾曲部１０Ｂは、絶縁基板１０が湾曲部１０Ａのように反っておらず、おおむねＸＹ平面に沿うように主表面が平坦に拡がる領域である。湾曲部１０Ａと非湾曲部１０Ｂとは水平方向に並ぶように配置される。このため本実施の形態では、絶縁基板１０のうち非湾曲部１０Ｂを除いた湾曲部１０Ａのみを考え、湾曲部１０Ａの平面視での中央部において凸形状の中央部が形成される。当該湾曲部１０Ａの中央部と重なる位置において第１のはんだ５１が最も薄いことが好ましい。ただし本実施の形態においても他の実施の形態と同様に、湾曲部１０Ａと非湾曲部１０Ｂとを合わせた絶縁基板１０全体の平面視における中央部と重なる位置において第１のはんだ５１が最も薄く、端部において第１のはんだ５１が厚くてもよい。
湾曲部１０Ａにおける導体層１２上には他の実施の形態と同様に、ＩＧＢＴ４１およびダイオード４２が搭載されている。一方、非湾曲部１０Ｂにおける導体層１２上には、制御用半導体素子４３が搭載されている。制御用半導体素子４３は、通常はＩＧＢＴ４１およびダイオード４２などを駆動するためのプログラムが書き込まれたＩＣ（Integrated Circuit）すなわちいわゆるマイコンなどである。
図２４においては導体層１２が、湾曲部１０Ａから非湾曲部１０Ｂまで連なるように図示されている。しかし導体層１２は湾曲部１０Ａと非湾曲部１０Ｂとの間で別部材となるように分割されていてもよい。
パワーモジュール１００はこのような構成であってもよい。制御用半導体素子４３はほとんど発熱しない。このため制御用半導体素子４３と重なる位置における第１のはんだ５１は、その全体において、第１のはんだ５１の端部と同じ程度に厚く形成されてもよい。つまり第１のはんだ５１の厚みは、非湾曲部１０Ｂの全体においてほぼ同じであってもよい。このようにすれば、非湾曲部１０Ｂにおける制御用半導体素子４３の表面は、水平方向に沿うように、つまり傾きをほとんど有さないように配置される。このため制御用半導体素子４３は、その上にワイヤボンディングする際に、傾きに起因する制御用半導体素子へのダメージを与える可能性を低減できる。
実施の形態７．
図２５は、実施の形態７に係るパワーモジュールの構成を示す概略断面図である。図２５を参照して、パワーモジュール１００は枠部材６０を有さない構成であってもよい。本実施の形態においては、パワーモジュール１００の封止材９１が、ベース板２１の最下面の少なくとも一部およびフィン２２の全体を露出するように、他の各部材を封止している。枠部材６０を有さないため、封止材９１はパワーモジュール１００の最表面を形成している。
図２５においては、電極板３０の本体部３０Ｄは、主端子７３および信号電極７１のそれぞれから独立した別部材として配置される。ただし本体部３０ＤはＸＹ平面に沿って水平方向に拡がる部分のみを有している。図２５に示すように本実施の形態においては、本体部３０Ｄが拡がるＸＹ平面と同一の平面に沿うように、信号電極７１および主端子７３が同一の平面上に並ぶように配置されてもよい。本体部３０Ｄと信号電極７１とは、他の実施の形態と同様にボンディングワイヤ８１により接続されている。本体部３０Ｄと主端子７３とは、第３のはんだ５３およびボンディングワイヤ８２のいずれかなどの任意の手段により接続されてもよい。
なお信号電極７１と、主端子７３と、電極板３０の本体部３０Ｄとは、単一のリードフレームが３つに分割されたものであってもよい。あるいは実施の形態１のように、本体部３０Ｄと主端子７３とは一体であってもよい。このため本体部３０Ｄは銅などの金属材料により形成されていることが好ましい。
封止材９１は、トランスファーモールド法により形成された、シリカフィラー入りエポキシ樹脂であることが好ましい。具体的には、トランスファーモールド工程において、たとえば以下の処理がなされる。金型内に、本体部３０Ｄおよび信号電極７１の少なくとも一部を含むように、図２５のベース板２１、絶縁基板１０、半導体素子などの各部材が積層されたものが、挟むように固定される。このとき金型は１７０℃に加熱されている。金型はステンレスの切削加工品である。次にトランスファーモールド用の樹脂の固形タブレットが加熱および加圧されながら金型内に流し込まれる。金型内の全体が１７０℃で１分間加熱されることで樹脂が硬化される。その後硬化された樹脂としての封止材９１を含む全体が金型から外される。金型から外された全体が１７０℃で２時間、オーブンで加熱される。以上により図２５の封止材９１の態様を有するパワーモジュール１００が形成される。本実施の形態の作用効果は、実施の形態１の作用効果と同様であるため、その説明を繰り返さない。
以上に述べた、絶縁基板１０と放熱部材２０とを接合する第１のはんだ５１の温度サイクル性の長期信頼性評価がなされた。具体的には、以下の３種類のパワーモジュールのサンプルが１個ずつ準備された。
第１のサンプルは、上記図１のパワーモジュール１００のような構成を有する。すなわち第１のサンプルは、絶縁基板１０の主表面が放熱部材２０側に凸形状となるよう反っている。第１のサンプルは、図１の第１のはんだ５１の厚みが、中央部において０．２ｍｍであり、端部において０．４ｍｍである。つまり第１のはんだ５１の厚みが、実施の形態１と同様に、中央部よりも端部において大きい。第２のサンプルは、基本的に第１のサンプルと同様の構成を有するが、第１のはんだ５１の厚みが中央部および端部において同一である。第２のサンプルは、第１のはんだ５１の厚みが、中央部および端部のいずれにおいても０．３ｍｍである。第３のサンプルは、基本的に第１のサンプルと同様の構成を有するが、第１のはんだ５１の厚みが、中央部において０．３ｍｍであり、端部において０．２ｍｍである。つまり第１のはんだ５１の厚みが、実施の形態１と逆に、中央部よりも端部において小さい。
３種類のサンプルのそれぞれが、１２５℃の雰囲気下および零下４０℃の雰囲気下に３０分ずつ置かれた。これを１サイクルとして同様の処理が複数回繰り返される温度サイクル試験がなされた。その後、第１のはんだ５１が超音波探傷撮影された。
図２６は、第１のはんだの端部に形成されたクラックの最大長さが測定された結果を示すグラフである。図２６の横軸は各サンプルに対して上記の１サイクルが繰り返された回数を示す。図２６の縦軸は上記の１サイクルが複数回繰り返された後における第１のはんだ５１の端部のクラックの最大長さを示す。なお図２６中の黒い丸は第１のサンプルを示す。図２６中の白い三角は第２のサンプルを示す。図２６中の白い四角は第３のサンプルを示す。
図２６を参照して、第１のサンプルは１０００サイクル繰り返された後もほとんどクラックが進展しなかった。これに対し、第２のサンプルは１０００サイクル繰り返された後には第１のはんだ５１の端部から１０ｍｍ程度クラックが進展した。第３のサンプルは１０００サイクル繰り返された後には第１のはんだ５１の端部から２２ｍｍ程度クラックが進展した。
図２７は、第１のサンプルの温度サイクル試験後の、第１のはんだの端部の超音波探傷撮像である。図２８は、第３のサンプルの温度サイクル試験後の、第１のはんだの端部の超音波探傷撮像である。図２７を参照して、第１のサンプルは温度サイクル試験前も、１０００サイクル後も、第１のはんだ５１のクラックはほとんど伸びていない。これに対し図２８を参照して、第３のサンプルにおいて温度サイクル試験前は第１のはんだ５１にクラックがほとんど伸びていないのに対し、１０００サイクル後には図中の長さＬを有するクラックが形成されていた。以上により、第１のはんだを平面視での中央部より端部にて厚くすることによりクラックが抑制できることが確認された。
以上に述べた各実施の形態（に含まれる各例）に記載した特徴を、技術的に矛盾のない範囲で適宜組み合わせるように適用してもよい。たとえば実施の形態５，６において、実施の形態３，４と同様に、本体部３０Ｂ，３０Ｃおよび主端子７３を有する構成が適用されてもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１０ 絶縁基板、１０Ａ 湾曲部、１０Ｂ 非湾曲部、１１ 基材、１１Ａ 一方の表面、１１Ｂ 他方の表面、１２，１３ 導体層、１２ａ 他の導体層、２０ 放熱部材、２１ ベース板、２１Ａ 第１の放熱部材部、２１Ｂ 第２の放熱部材部、２１Ｃ 突起部、２２ フィン、３０ 電極板、３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ 本体部、３１，７３Ａ 第１部分、３２，７３Ｂ 第２部分、３３ 主端子側端部、３４ 半導体素子側端部、４１ ＩＧＢＴ、４２ ダイオード、４３ 制御用半導体素子、５１ 第１のはんだ、５２ 第２のはんだ、５３ 第３のはんだ、５９ 導電材、５９ａ 第４のはんだ、６０ 枠部材、７１ 信号電極、７２，７３ 主端子、７３Ｃ 第３部分、８１ ボンディングワイヤ、９０，９１ 封止材、１００ パワーモジュール。

Claims (14)

  1. 半導体素子を搭載する絶縁基板と、
    第１のはんだにより前記絶縁基板と接合された放熱部材と、
    前記半導体素子の上の少なくとも一部と重なるように配置された電極板とを備え、
    前記絶縁基板は、前記放熱部材側に突起し複数の半導体素子にまたがった凸形状となるよう主表面が反っており、
    前記第１のはんだは、平面視における中央部よりも端部において厚く、
    前記半導体素子は、第２のはんだにより、前記電極板と接合されており、
    前記絶縁基板と間隔をあけて前記絶縁基板を囲むように配置された枠部材をさらに備え、
    前記半導体素子は、第１の半導体素子と、前記第１の半導体素子よりも平面視における前記枠部材に近い領域に配置された第２の半導体素子とを含み、
    前記電極板と前記第１の半導体素子との間の前記第２のはんだの最大厚みは、前記電極板と前記第２の半導体素子との間の前記第２のはんだの最大厚みよりも厚い、半導体装置。
  2. 半導体素子を搭載する絶縁基板と、
    第１のはんだにより前記絶縁基板と接合された放熱部材と、
    前記半導体素子の上の少なくとも一部と重なるように配置された電極板とを備え、
    前記絶縁基板は、前記放熱部材側に突起し複数の半導体素子にまたがった凸形状となるよう主表面が反っており、
    前記第１のはんだは、平面視における中央部よりも端部において厚く、
    前記半導体素子は、第２のはんだにより、前記電極板と接合されており、
    前記絶縁基板と間隔をあけて前記絶縁基板を囲むように配置された枠部材をさらに備え、
    前記電極板は前記枠部材内において前記絶縁基板に対向するように配置され、
    前記電極板は、前記絶縁基板の前記凸形状に沿うように主表面が反っている、半導体装置。
  3. 前記絶縁基板は基材を含み、
    前記基材の一方の表面上、および前記一方の表面と反対側の他方の表面上には１つ以上の導体層が接合され、
    前記第１のはんだは、前記他方の表面上の前記導体層の全面を接合しており、
    前記第１のはんだは、平面視における中央部から端部に向けて漸増的に厚くなっている、請求項１または２に記載の半導体装置。
  4. 前記放熱部材は、前記第１のはんだにより前記絶縁基板と接合される第１の放熱部材部と、平面視における前記第１の放熱部材部の外側において前記第１の放熱部材部および前記第１のはんだを囲み、前記枠部材を搭載する第２の放熱部材部とを含み、
    前記放熱部材は、前記第１の放熱部材部と前記第２の放熱部材部とにより形成される凹部が前記第１のはんだおよび前記絶縁基板を収納する、請求項２に記載の半導体装置。
  5. 前記電極板は、主端子としての主端子側端部と、前記主端子側端部と反対側の端部である半導体素子側端部とを含み、
    前記主端子側端部は、前記枠部材の外側に露出する第１部分と、前記枠部材に埋め込まれる第２部分とを有する、請求項１～４のいずれか１項に記載の半導体装置。
  6. 主端子をさらに備え、
    前記主端子は、前記枠部材の内側にて前記枠部材から露出する接続部を含み、
    前記電極板は、前記主端子に接続される主端子側端部と、前記主端子側端部と反対側の端部である半導体素子側端部とを含み、
    前記電極板の前記主端子側端部と前記接続部とが第３のはんだにより接合されている、請求項１に記載の半導体装置。
  7. 主端子をさらに備え、
    前記主端子は、前記枠部材の内側にて前記枠部材から露出する接続部を含み、
    前記電極板は、前記主端子に接続される主端子側端部と、前記主端子側端部と反対側の端部である半導体素子側端部とを含み、
    前記電極板の前記主端子側端部と前記接続部とがボンディングワイヤにより接合されている、請求項１に記載の半導体装置。
  8. 前記放熱部材には、前記絶縁基板の最も温度が高くなる領域と平面視において互いに重なる位置に頂点を有する突起部が形成されている、請求項１～７のいずれか１項に記載の半導体装置。
  9. 前記半導体素子を封止する封止樹脂をさらに備え、
    前記第１のはんだは前記封止樹脂と接している、請求項１～８のいずれか１項に記載の半導体装置。
  10. 放熱部材と絶縁基板とを第１のはんだにより接合する工程と、
    前記絶縁基板に半導体素子を接合する工程と、
    前記第１のはんだにより接合する工程および前記半導体素子を接合する工程の後に、前記半導体素子の上の少なくとも一部と重なる電極板を第２のはんだにより前記半導体素子と接合する工程とを備え、
    前記絶縁基板は前記放熱部材側に凸形状となるよう主表面が反るように前記放熱部材に接合され、
    前記第１のはんだは、平面視における中央部よりも端部において厚くなるように形成され、
    前記絶縁基板と間隔をあけて前記絶縁基板を囲むように配置され、主端子が埋め込まれた枠部材を準備する工程と、
    前記第２のはんだにより前記半導体素子と接合する工程の後に、前記電極板と前記主端子とを第３のはんだにより接合する工程とをさらに備える、半導体装置の製造方法。
  11. 放熱部材と絶縁基板とを第１のはんだにより接合する工程と、
    前記絶縁基板に半導体素子を接合する工程と、
    前記第１のはんだにより接合する工程および前記半導体素子を接合する工程の後に、前記半導体素子の上の少なくとも一部と重なる電極板を第２のはんだにより前記半導体素子と接合する工程とを備え、
    前記絶縁基板は前記放熱部材側に凸形状となるよう主表面が反るように前記放熱部材に接合され、
    前記第１のはんだは、平面視における中央部よりも端部において厚くなるように形成され、
    前記絶縁基板と間隔をあけて前記絶縁基板を囲むように配置され、主端子が埋め込まれた枠部材を準備する工程と、
    前記第２のはんだにより前記半導体素子と接合する工程の後に、前記電極板と前記主端子とをワイヤボンディングする工程とをさらに備える、半導体装置の製造方法。
  12. 前記絶縁基板は基材を含み、
    前記基材の一方の表面上、および前記一方の表面と反対側の他方の表面上には１つ以上の導体層が接合され、
    前記一方の表面上における前記導体層が接合されない第１領域と、前記他方の表面上における前記導体層が接合されない第２領域との面積差を調整することにより前記凸形状の反りを調整する、請求項１０または１１に記載の半導体装置の製造方法。
  13. 前記一方の表面上における前記導体層が、前記他方の表面上における前記導体層よりも厚く形成されることにより前記凸形状の反りを調整する、請求項１２に記載の半導体装置の製造方法。
  14. 前記一方の表面上における前記導体層と前記半導体素子との間に他の導体層を、前記導体層に重なるように接合する工程をさらに備えることにより前記凸形状の反りを調整する、請求項１２に記載の半導体装置の製造方法。
JP2022510662A 2020-03-26 2021-03-25 半導体装置およびその製造方法 Active JP7233604B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020056429 2020-03-26
JP2020056429 2020-03-26
PCT/JP2021/012535 WO2021193823A1 (ja) 2020-03-26 2021-03-25 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JPWO2021193823A1 JPWO2021193823A1 (ja) 2021-09-30
JPWO2021193823A5 JPWO2021193823A5 (ja) 2022-09-21
JP7233604B2 true JP7233604B2 (ja) 2023-03-06

Family

ID=77890481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022510662A Active JP7233604B2 (ja) 2020-03-26 2021-03-25 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US20230118890A1 (ja)
JP (1) JP7233604B2 (ja)
CN (1) CN115315805A (ja)
WO (1) WO2021193823A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202326927A (zh) * 2021-10-15 2023-07-01 日商東京威力科創股份有限公司 基板處理裝置
CN115070157B (zh) * 2022-05-27 2024-06-04 浙江萃锦半导体有限公司 一种有利于改善热阻的底板结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200865A (ja) 1999-01-06 2000-07-18 Shibafu Engineering Kk 絶縁基板及び半導体装置
JP2003209199A (ja) 2002-01-15 2003-07-25 Kyocera Corp 半導体素子搭載用基板
JP2012160548A (ja) 2011-01-31 2012-08-23 Toyota Central R&D Labs Inc 絶縁基板とその絶縁基板を有するパワーモジュール
JP2016115900A (ja) 2014-12-18 2016-06-23 三菱電機株式会社 半導体モジュールおよび半導体装置
WO2018146933A1 (ja) 2017-02-13 2018-08-16 富士電機株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3333409B2 (ja) * 1996-11-26 2002-10-15 株式会社日立製作所 半導体モジュール
JP2005347684A (ja) * 2004-06-07 2005-12-15 Nissan Motor Co Ltd 半導体装置
JP4777681B2 (ja) * 2005-04-08 2011-09-21 Ｏｋｉセミコンダクタ株式会社 陽極接合装置、陽極接合方法及び加速度センサの製造方法
JP2007258435A (ja) * 2006-03-23 2007-10-04 Mitsubishi Electric Corp 半導体装置
JP2014011236A (ja) * 2012-06-28 2014-01-20 Honda Motor Co Ltd 半導体装置、並びに、半導体装置の製造装置及び製造方法
WO2016021645A1 (ja) * 2014-08-06 2016-02-11 電気化学工業株式会社 放熱部品及びその製造方法
JP6356550B2 (ja) * 2014-09-10 2018-07-11 三菱電機株式会社 半導体装置およびその製造方法
JP7047900B2 (ja) * 2018-04-06 2022-04-05 三菱電機株式会社 半導体装置および電力変換装置ならびに半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200865A (ja) 1999-01-06 2000-07-18 Shibafu Engineering Kk 絶縁基板及び半導体装置
JP2003209199A (ja) 2002-01-15 2003-07-25 Kyocera Corp 半導体素子搭載用基板
JP2012160548A (ja) 2011-01-31 2012-08-23 Toyota Central R&D Labs Inc 絶縁基板とその絶縁基板を有するパワーモジュール
JP2016115900A (ja) 2014-12-18 2016-06-23 三菱電機株式会社 半導体モジュールおよび半導体装置
WO2018146933A1 (ja) 2017-02-13 2018-08-16 富士電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN115315805A (zh) 2022-11-08
JPWO2021193823A1 (ja) 2021-09-30
WO2021193823A1 (ja) 2021-09-30
US20230118890A1 (en) 2023-04-20

Similar Documents

Publication Publication Date Title
CN107210238B (zh) 功率模块
CN102456652B (zh) 功率半导体装置
JP6361821B2 (ja) 半導体装置
JP7233604B2 (ja) 半導体装置およびその製造方法
JP5098301B2 (ja) 電力用半導体装置
CN103779295A (zh) 功率模块封装
JP2003124400A (ja) 半導体パワーモジュールおよびその製造方法
JP3776427B2 (ja) 半導体装置及びその製造方法
JP5262408B2 (ja) 位置決め治具および半導体装置の製造方法
CN107564875B (zh) 半导体装置
JP3972821B2 (ja) 電力用半導体装置
JP2586835B2 (ja) 半導体集積回路
JP5898575B2 (ja) 半導体装置
JP5273265B2 (ja) 電力用半導体装置
JP5840102B2 (ja) 電力用半導体装置
CN111384000A (zh) 芯片封装
US8686545B2 (en) Semiconductor device and method for manufacturing the same
JP2009043882A (ja) 高温回路モジュールとその製造方法
JP4555187B2 (ja) パワーモジュールおよびその製造方法
JP4861200B2 (ja) パワーモジュール
WO2021240944A1 (ja) 半導体装置
JP7422696B2 (ja) 半導体装置および半導体装置の製造方法
JPH11238962A (ja) 半導体装置の製造方法及び半導体装置
WO2023089714A1 (ja) 半導体装置及び半導体装置の製造方法
CN112331622A (zh) 一种绝缘栅双极晶体管模块的封装方法及模块

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220721

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230221

R150 Certificate of patent or registration of utility model

Ref document number: 7233604

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150