DE102015221590A1 - Halbleitermodul und Halbleitervorrichtung - Google Patents

Halbleitermodul und Halbleitervorrichtung Download PDF

Info

Publication number
DE102015221590A1
DE102015221590A1 DE102015221590.3A DE102015221590A DE102015221590A1 DE 102015221590 A1 DE102015221590 A1 DE 102015221590A1 DE 102015221590 A DE102015221590 A DE 102015221590A DE 102015221590 A1 DE102015221590 A1 DE 102015221590A1
Authority
DE
Germany
Prior art keywords
metal pattern
electrode
semiconductor
semiconductor element
surface electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102015221590.3A
Other languages
English (en)
Inventor
Seiichiro Inokuchi
Arata Iizuka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102015221590A1 publication Critical patent/DE102015221590A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Dispersion Chemistry (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

Ein Halbleitermodul (100) weist erste und zweite Halbleiterelemente (13, 11), die in Serie verbunden sind, eine isolierende Basisplatte, erste und zweite Metallmuster (8, 9), die auf einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche der isolierenden Basisplatte ausgebildet sind, und erste, zweite und dritte Elektrodenplatten (2, 1 und 3) auf. Eine untere Oberflächenelektrode und eine obere Oberflächenelektrode des ersten Halbleiterelements (13) sind jeweils an das erste Metallmuster (8) und die erste Elektrodenplatte (2) gebondet. Das erste Metallmuster (8) und die dritte Elektrodenplatte (3) sind aneinander gebondet. Eine obere Oberflächenelektrode des zweiten Halbleiterelements (11) ist an die dritte Elektrodenplatte (3) gebondet. Eine untere Oberflächenelektrode des zweiten Halbleiterelements (11) ist elektrisch mit dem zweiten Metallmuster (9) verbunden. Das zweite Metallmuster (9) und die zweite Elektrodenplatte (1) sind aneinander gebondet. Ein Anschluss der ersten Elektrodenplatte (2) und ein Anschluss der zweiten Elektrodenplatte (1) sind auf der gleichen Seite herausgeführt.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Halbleitermodul und eine Halbleitervorrichtung. Zum Beispiel bezieht sich die vorliegende Erfindung auf ein Halbleitermodul für eine elektrische Leistungsanwendung, die einen hohen Strom verarbeitet.
  • Beschreibung des Stands der Technik
  • In den letzten Jahren gab es einen Trend in Richtung von Halbleitermodulen mit höherer Kapazität für elektrische Leistungsanwendung. Ein Hochkapazitäts-Halbleitermodul weist wegen seiner langen Verdrahtungslänge eine erhöhte parasitäre Induktivität auf. Der Betrieb des Halbleitermoduls bei einer hohen Schaltgeschwindigkeit mit einem geringen Schaltverlust führt zu einem Anstieg der Sprungspannung. Deshalb gab es eine Forderung nach Halbleitermodulen mit niedriger Induktivität. Gemäß der offengelegten, japanischen Patentanmeldung Nr. 2013-45974 ist eine isolierende Basisplatte einer anderen isolierenden Basisplatte überlagert, so dass die parallelen Strompfade bereitgestellt werden, wodurch eine Induktivität reduziert wird.
  • Allgemein werden für den Betrieb des Halbleitermoduls für eine Leistungsanwendung die P-Elektrode und die N-Elektrode bevorzugt in der gleichen Richtung aus dem Gehäuse herausgeführt. Gemäß der offengelegten, japanischen Patentanmeldung Nr. 2013-45974 ist die N-Seite (GND) unmittelbar über dem Kühlkörper angeordnet, sodass die P-Elektrode und die N-Elektrode ausgerichtet sind. Die Verdrahtung des oberen Auslegers und der AC-Elektrode, die auf dem gleichen Potential liegt, weist eine Vielzahl von Komponenten auf. Ähnlich weist die Verdrahtung des unteren Auslegers und der N-Elektrode, die auf dem gleichen Potential liegt, eine Vielzahl von Komponenten auf.
  • Zusammen mit einem Ansteigen der Zahl von Komponenten des Halbleitermoduls steigt die Anzahl der Herstellungsprozessschritte, was die Zusammenbaudurchführung erschwert. Insbesondere ist die Technik unglücklicherweise unpassend für eine Anwendung bei einem Hochkapazitätsprodukt gewesen, das eine Vielzahl von parallelen Anordnungen von Halbleiterelementen aufweist. Zusätzlich weist die Zweilagenstruktur von isolierenden Basisplatten die verschlechterten Wärmeverteilungseigenschaften auf.
  • Zusammenfassung der Erfindung
  • Eine Aufgabe der vorliegenden Erfindung ist, ein Halbleitermodul und eine Halbleitervorrichtung zur Verfügung zu stellen, die sowohl niedrige Induktivitäten als auch verbesserte Montage- und Wärmeverteilungseigenschaften aufweisen.
  • Ein Halbleitermodul gemäß der vorliegenden Erfindung weist ein erstes Halbleiterelement und ein zweites Halbleiterelement, die in Serie verbunden sind, eine isolierende Basisplatte, ein erstes Metallmuster, das auf einer ersten Hauptoberfläche der isolierenden Basisplatte ausgebildet ist, ein zweites Metallmuster, das auf einer zweiten Hauptoberflächenseite der isolierenden Basisplatte ausgebildet ist, eine erste Elektrodenplatte, eine zweite Elektrodenplatte und eine dritte Elektrodenplatte auf. Das erste und zweite Halbleiterelement weisen jeweils eine obere Oberflächenelektrode und eine untere Oberflächenelektrode auf. Die untere Oberflächenelektrode des ersten Halbleiterelements ist an das erste Metallmuster gebondet. Die obere Oberflächenelektrode des ersten Halbleiterelements ist an die erste Elektrodenplatte gebondet. Das erste Metallmuster und die dritte Elektrodenplatte sind aneinander gebondet. Die obere Oberflächenelektrode des zweiten Halbleiterelements ist an die dritte Elektrodenplatte gebondet. Die untere Oberflächenelektrode des zweiten Halbleiterelements ist elektrisch mit dem zweiten Metallmuster verbunden. Das zweite Metallmuster und die zweite Elektrodenplatte sind aneinander gebondet. Ein Anschluss der ersten Elektrodenplatte und ein Anschluss der zweiten Elektrodenplatte sind auf der gleichen Seite herausgeführt.
  • In dem Halbleitermodul gemäß der vorliegenden Erfindung können die Verdrahtung der AC-Elektrode und die Verdrahtung der N-Elektrode als die einzelne dritte Elektrodenplatte bzw. die einzelne erste Elektrodenplatte ausgebildet werden. Infolgedessen können die Verdrahtung der AC-Elektrode und die Verdrahtung der N-Elektrode kurzgeschlossen und vereinfacht werden. Dies reduziert die Anzahl an Komponenten des Halbleitermoduls. Die erste und dritte Elektrodenplatte sind direkt an die Halbleiterelemente gebondet ohne ein Teil, wie einen sich dazwischen befindenden Draht, sodass der Durchsatz des Herstellungsprozesses verbessert werden kann. Anders als das Verdrahten bei einem Draht-Bonden, trägt dieser Ansatz zu der Verbesserung einer Zusammenbaudurchführung bei. Die aus der ersten, zweiten und dritten Elektrodenplatte gebildete Verdrahtung reduziert den Verdrahtungswiderstand, der durch Erwärmen durch Joulesche Wärme wenig beeinflusst wird. Zusätzlich wird angenommen, dass die erste, zweite und dritte Elektrodenplatte Wärme ableiten. Dies trägt zu dem reduzierten thermischen Widerstand bei. Die erste Elektrodenplatte und das zweite Metallmuster, das in Verbindung mit der zweiten Elektrodenplatte steht, sind parallel miteinander verdrahtet. Dies kann die Induktivität zwischen der P-Elektrode und der N-Elektrode weiter reduzieren.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung im Zusammenhang mit den begleitenden Zeichnungen offensichtlicher.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Querschnittsansicht eines Halbleitermoduls gemäß einer ersten bevorzugten Ausführungsform;
  • 2 ist eine Draufsicht des Halbleitermoduls gemäß der ersten bevorzugten Ausführungsform;
  • 3 ist ein Verbindungsdiagramm des Halbleitermoduls gemäß der ersten bevorzugten Ausführungsform;
  • 4 ist ein Verbindungsdiagramm der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform;
  • 5 ist eine Querschnittsansicht eines Halbleitermoduls gemäß einer zweiten bevorzugten Ausführungsform; und
  • 6 ist eine Querschnittsansicht eines Halbleitermoduls gemäß einer dritten bevorzugten Ausführungsform.
  • Beschreibung der bevorzugten Ausführungsformen
  • Erste bevorzugte Ausführungsform
  • 1 und 2 sind eine Querschnittsansicht und eine Draufsicht eines Halbleitermoduls 100 gemäß einer ersten bevorzugten Ausführungsform. 3 ist ein Verbindungsdiagramm des Halbleitermoduls 100.
  • Wie in 1 gezeigt, weist das Halbleitermodul 100 erste und zweite Halbleiterelemente 13 und 11, die als Schaltelemente dienen, eine isolierende Basisplatte (eine erste Keramikbasisplatte 5), ein erstes Metallmuster 8, das auf einer ersten Hauptoberfläche (oberen Oberfläche) der isolierenden Basisplatte (der ersten Keramikbasisplatte 5) geformt ist, und ein zweites Metallmuster 9, das auf einer zweiten Hauptoberfläche (untere Oberfläche) der isolierenden Basisplatte (der ersten Keramikbasisplatte 5) geformt ist, auf.
  • Das Halbleitermodul 100 weist weiter eine erste Elektrodenplatte 2, die zu einer N-Elektrode korrespondiert, eine zweite Elektrodenplatte 1, die zu einer P-Elektrode korrespondiert, und eine dritte Elektrodenplatte 3, die zu einer AC-Elektrode korrespondiert, auf.
  • Das Halbleitermodul 100 weist weiter ein drittes Metallmuster 7 auf, das auf der ersten Hauptoberfläche der isolierenden Basisplatte (der ersten Keramikbasisplatte 5) getrennt von dem ersten Metallmuster 8 geformt ist.
  • Das Halbleitermodul 100 weist weiter eine zweite Keramikbasisplatte 6 und einen Kühlkörper 10 auf, der auf der rückseitigen Oberfläche der zweiten Keramikbasisplatte 6 angeordnet ist. Der Kühlkörper 10 weist eine Mehrzahl von Finnen 10a auf.
  • Das Halbleitermodul 100 weist weiter eine erste Freilaufdiode 14, die parallel mit dem ersten Halbleiterelement 13 verbunden ist, und eine zweite Freilaufdiode 12, die parallel mit dem zweiten Halbleiterelement 11 verbunden ist, auf.
  • Das erste und dritte Metallmuster 7 und 8 sind auf der oberen Oberfläche der ersten Keramikbasisplatte 5 geformt. Das zweite Metallmuster 9 ist auf der oberen Oberfläche der zweiten Keramikbasisplatte 6 geformt. Der Kühlkörper ist auf der unteren Oberfläche der zweiten Keramikbasisplatte 6 angeordnet.
  • In der ersten bevorzugten Ausführungsform ist sowohl das erste Halbleiterelement 13 als auch das zweite Halbleiterelement 11 zum Beispiel ein Bipolar-Transistor mit isoliertem Gate (IGBT). Sowohl das erste als auch das zweite Halbleiterelement 13 und 11 ist zum Beispiel ein Halbleiterelement mit breiter Bandlücke (wie ein Siliziumkarbid-(SiC-)Halbleiterelement und ein Galliumnitrit-(GaN-)Halbleiterelement). Das erste und zweite Halbleiterelement 13 und 11 weisen jedes eine obere Oberflächenelektrode und eine untere Oberflächenelektrode auf, welche die Hauptelektroden sind. Die erste und zweite Freilaufdiode 14 und 12 weisen jede eine obere Oberflächenelektrode und eine untere Oberflächenelektrode auf.
  • Wie in 1 gezeigt, sind die untere Oberflächenelektrode des ersten Halbleiterelements 13 und die untere Oberflächenelektrode der ersten Freilaufdiode 14 durch ein Lötmittel 19 bzw. ein Lötmittel 21 an das erste Metallmuster 8 gebondet. Die obere Oberflächenelektrode des ersten Halbleiterelements 13 und die obere Oberflächenelektrode der ersten Freilaufdiode 14 sind durch ein Lötmittel 20 bzw. Lötmittel 22 an die erste Elektrodenplatte 2 gebondet.
  • Das erste Metallmuster 8 und die dritte Elektrodenplatte 3 sind zum Beispiel durch ein Lötmittel aneinander gebondet. Die obere Oberflächenelektrode des zweiten Halbleiterelements 11 und die obere Oberflächenelektrode der zweiten Freilaufdiode 12 sind durch ein Lötmittel 16 bzw. ein Lötmittel 18 an die dritte Elektrodenplatte 3 gebondet.
  • Die untere Oberflächenelektrode des zweiten Halbleiterelements 11 und die untere Oberflächenelektrode der zweiten Freilaufdiode 12 sind jeweils durch ein Lötmittel 15 und ein Lötmittel 17 an das dritte Metallmuster 7 gebondet.
  • Das dritte Metallmuster 7 und das zweite Metallmuster 9 sind durch ein Metallteil 4, das eine Plattenform aufweist, elektrisch miteinander verbunden. Das zweite Metallmuster 9 und die zweite Elektrodenplatte 1 sind zum Beispiel durch ein Lötmittel aneinander gebondet.
  • Ein Anschluss der ersten Elektrodenplatte 2 und ein Anschluss der zweiten Elektrodenplatte 1 sind auf der gleichen Seite des Gehäuses (ein Gehäuse 24b) herausgeführt. Ein Anschluss der dritten Elektrodenplatte 3 ist auf einem Gehäuse 24a herausgeführt.
  • Die Elektrodenplatten und die Metallmuster (wie die zweite Elektrode 1 und das dritte Metallmuster 7) sind nicht unbedingt durch Löten aneinander gebondet und können zum Beispiel durch Ultraschallwellen direkt aneinander gebondet sein.
  • Ähnlich sind die Elektroden der Halbleiterelemente und die Elektroden der Freilaufdioden durch Löten an die Metallmuster oder die Elektrodenplatten gebondet. Alternativ können sie zum Beispiel durch Ultraschallwellen direkt aneinander gebondet sein.
  • Wie in 1 und 2 gezeigt, weist das Halbleitermodul 100 gemäß der ersten bevorzugten Ausführungsform die ”2-in-1”-Struktur auf, in welcher ein Halbleiterelement des oberen Auslegers und ein Halbleiterelement des unteren Auslegers in einem Gehäuse enthalten sind. Die erste Elektrodenplatte 3, die als AC-Elektrode dient, und das erste Metallmuster 8 liegen auf dem gleichen Potential. Die erste Elektrodenplatte 2, die als N-Elektrode dient, und die Masse (GND) liegen auf dem gleichen Potential. Die zweite Elektrodenplatte 1, die als P-Elektrode dient, das zweite Metallmuster 9, das Metallteil 4 und das dritte Metallmuster 7 liegen auf dem gleichen Potential.
  • Ein Gehäuse 24 nimmt auf: das erste und zweite Halbleiterelement 13 und 11; die erste und zweite Freilaufdiode 14 und 12; die erste, zweite und dritte Elektrodenplatte 2, 1 und 3; und das erste, zweite und dritte Metallmuster 8, 9 und 7. Die Innenseite des Gehäuses 24 ist mit einem Gel 23 versiegelt. Das Gel 23 kann ein Harz sein.
  • 4 ist ein Verbindungsdiagramm der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform. Die Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform weist eine Anordnung auf, in welcher drei Halbleitermodule 100 in einem Gehäuse untergebracht sind. Zum Beispiel kann die Halbleitervorrichtung, welche die ”6-in-1”-Struktur, wie in 4 gezeigt, aufweist, verwendet werden, um einen Dreiphasenmotor anzutreiben.
  • Wirkungen
  • Das Halbleitermodul 100 gemäß der ersten bevorzugten Ausführungsform weist das erste und zweite Halbleiterelement 13 und 11, die in Serie verbunden sind, die isolierende Basisplatte (die erste Keramikbasisplatte 5), das erste Metallmuster 8, das auf der ersten Hauptoberfläche der isolierenden Basisplatte geformt ist, das zweite Metallmuster 9, das auf der zweiten Hauptoberfläche der isolierenden Basisplatte geformt ist, die erste Elektrodenplatte 2, die zweite Elektrodenplatte 1 und die dritte Elektrodenplatte 3 auf. Das erste und zweite Halbleiterelement 13 und 11 weisen jedes eine obere Oberflächenelektrode und eine untere Oberflächenelektrode auf. Die untere Oberflächenelektrode des ersten Halbleiterelements 13 ist an das erste Metallmuster 8 gebondet. Die obere Oberflächenelektrode des ersten Halbleiterelements 13 ist an die erste Elektrodenplatte 2 gebondet. Das erste Metallmuster 8 und die dritte Elektrodenplatte 3 sind aneinander gebondet. Die obere Oberflächenelektrode des zweiten Halbleiterelements 11 ist an die dritte Elektrodenplatte 3 gebondet. Die untere Oberflächenelektrode des zweiten Halbleiterelements 11 ist elektrisch mit dem zweiten Metallmuster 9 verbunden. Das zweite Metallmuster 9 und die zweite Elektrodenplatte 1 sind aneinander gebondet. Ein Anschluss der ersten Elektrodenplatte 2 und ein Anschluss der zweiten Elektrodenplatte 1 sind auf der gleichen Seite herausgeführt.
  • Wie in 1 gezeigt, ist in dem Halbleitermodul 100 gemäß der ersten bevorzugten Ausführungsform die P-Elektrode auf dem zweiten Metallmuster 9 auf der zweiten Hauptoberfläche der ersten Keramikbasisplatte 5 verdrahtet, sodass die Verdrahtung der AC-Elektrode und die Verdrahtung der N-Elektroden jeweils als die einzelne dritte Elektrodenplatte 3 und die einzelne erste Elektrodenplatte 2 geformt werden können. Infolgedessen können die Verdrahtung der AC-Elektrode und die Verdrahtung der N-Elektrode verkürzt und vereinfacht werden. Dies reduziert die Anzahl an Komponenten des Halbleitermoduls 100.
  • Die erste und dritte Elektrodenplatte 2 und 3 sind direkt ohne ein sich dazwischen befindendes Teil, wie einen Draht, an die Halbleiterelemente gebondet, sodass der Durchsatz des Herstellungsprozesses verbessert werden kann. Anders als die Verdrahtung durch Draht-Bonden trägt dieser Ansatz zu der Verbesserung einer Herstellungsausführung bei.
  • Im Allgemeinen ist die Verdrahtung durch eine Drahtverbindung dahingehend unvorteilhaft, dass der erhöhte Verbindungswiderstand Joulesche Wärme entwickelt, was eine Erwärmung der Verdrahtung verursacht. In der ersten bevorzugten Ausführungsform reduziert die aus den ersten, zweiten und dritten Elektrodenplatten 2, 1 und 3 geformte Verdrahtung den Verdrahtungswiderstand, der wenig durch die von der Joulesche Wärme verursachte Erwärmung beeinflusst wird. Zusätzlich wird erwartet, dass die erste, zweite und dritte Elektrodenplatte 2, 1 und 3 Wärme ableiten. Dies trägt zu dem reduzierten thermischen Widerstand bei, der eine Herausforderung war.
  • In der ersten bevorzugten Ausführungsform sind die erste Elektrodenplatte 2 und das zweite Metallmuster 9, das in Verbindung mit der zweiten Elektrodenplatte 1 steht, parallel miteinander verdrahtet. Dies kann weiter die Induktivität zwischen der P-Elektrode und der N-Elektrode reduzieren.
  • Die Verwendung der P-Elektrode, die eine hohe Verdrahtungslänge aufweist, überschreitet den Gesamtstrompfad zwischen der P-Elektrode und der N-Elektrode. In der ersten bevorzugten Ausführungsform wird die Elektrode als die Elektrodenplatte verdrahtet, wodurch die Joulesche Wärme und die Induktivität zwischen den übrigen Elektroden reduziert werden.
  • Die vorstehende Struktur, welche die dritte Elektrodenplatte 3 als die AC-Elektrode und die erste Elektrodenplatte 2 als die N-Elektrode aufweist, ermöglicht die Verdrahtungsarbeit während des Herstellungsprozesses. Diese Struktur ist deshalb geeignet, ein Hochkapazitätsmodul mit parallel verbundenen Chips einfach zur Verfügung zu stellen. Diese Struktur, welche einen thermischen Widerstand, eine Größe und eine Induktivität reduziert und eine Fertigungsdurchführung verbessert, ist am besten für das Modul geeignet, das einem hohen Strom ausgesetzt werden soll.
  • Das Halbleitermodul 100 gemäß der ersten bevorzugten Ausführungsform weist weiter das dritte Metallmuster 7 auf, das auf der ersten Hauptoberfläche der isolierenden Basisplatte (der ersten Keramikbasisplatte 5) getrennt von dem ersten Metallmuster 8 geformt ist. Die untere Oberflächenelektrode des zweiten Halbleiterelements 11 ist an das dritte Metallmuster 7 gebondet, sodass das dritte Metallmuster 7 und das zweite Metallmuster 9 elektrische miteinander verbunden sind.
  • Das dritte Metallmuster 7 ist auf der ersten Hauptoberfläche der ersten Keramikbasisplatte 5 angeordnet, sodass das dritte Metallmuster 7 an die untere Elektrode des zweiten Halbleiterelements 11 gebondet ist und das dritte Metallmuster 7 elektrisch mit dem zweiten Metallmuster 9 verbunden ist. Diese Anordnung ermöglicht, dass die untere Oberflächenelektrode des zweiten Halbleiterelements 11 und das zweite Metallmuster 9 elektrisch miteinander verbunden sind.
  • Das Halbleitermodul 100 gemäß der ersten bevorzugten Ausführungsform weist weiter die erste Freilaufdiode 14, die parallel mit dem ersten Halbleiterelement 13 verbunden ist, das als ein Schaltelement dient, und die zweite Freilaufdiode 12 auf, die parallel mit dem zweiten Halbleiterelement 11 verbunden ist, das als ein Schaltelement dient. Die erste und zweite Freilaufdiode 14 und 12 weisen jede eine obere Oberflächenelektrode und eine untere Oberflächenelektrode auf. Die untere Oberflächenelektrode der ersten Freilaufdiode 14 ist an das erste Metallmuster 8 gebondet. Die obere Oberflächenelektrode der ersten Freilaufdiode 14 ist an die erste Elektrodenplatte 2 gebondet. Die obere Oberflächenelektrode der zweiten Freilaufdiode 12 ist an die dritte Elektrodenplatte 3 gebondet. Die untere Oberflächenelektrode der zweiten Freilaufdiode 12 ist elektrisch mit dem zweiten Metallmuster 9 verbunden.
  • Somit sind das erste und zweite Halbleiterelement 13 und 11, die zum Beispiel IGBTs sind, von einem Stromstoß in dem Halbleitermodul 100 geschützt, welches die parallel mit den jeweiligen IGBTs verbundenen Freilaufdioden aufweist.
  • Die Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform weist die Mehrzahl von Halbleitermodulen 100 in dem Gehäuse auf. Das Gehäuse nimmt die Mehrzahl von parallel verbundenen Halbleitermodulen 100 auf.
  • Zum Beispiel stellt die ”6-in-1”-Struktur, in welcher drei Halbleitermodule 100 parallel in dem Gehäuse untergebracht sind, den Inverter für ein Treiben des dreiphasigen Motors bereit. Die Mehrzahl von Halbleitermodulen 100 ist in dem Gehäuse untergebracht, sodass die Halbleitervorrichtung in einer Größe reduziert werden kann und die Produktivität kann verbessert werden.
  • Das Halbleitermodul 100 gemäß der ersten bevorzugten Ausführungsform weist weiter den Kühlkörper 10 auf, der unter der Oberfläche des zweiten Metallmusters 9 gegenüber der isolierenden Basisplatte (der ersten Keramikbasisplatte 5) mit dem dazwischen angeordneten isolierenden Material (der zweiten Keramikbasisplatte 6) gehalten wird.
  • Das Halbleitermodul 100, das den damit kombinierten Kühlkörper 10 aufweist, weist weiter verbesserte Wärmeverteilungseigenschaften auf.
  • Das erste und zweite Halbleiterelement 13 und 11 des Halbleitermoduls 100 gemäß der ersten bevorzugten Ausführungsform sind Halbleiterelemente mit breiter Bandlücke.
  • Die zum Beispiel aus SiC und GaN bestehenden Halbleiter mit breiter Bandlücke, welche in der Anwendung mit einer hohen Trägerfrequenz betrieben werden, dienen dem Zweck einer Leistungsverlustreduzierung. Selbst wenn es bei einer hohen Trägerfrequenz betrieben wird, ist das Halbleitermodul 100, welches die Niederinduktivitätsstruktur aufweist, in der Lage, die Sprungspannung zu reduzieren. Somit ist es insbesondere vorteilhaft den Halbleiter mit breiter Bandlücke in dem Halbleitermodul 100 einzusetzen.
  • Zweite bevorzugte Ausführungsform
  • 5 ist eine Querschnittsansicht eines Halbleitermoduls 200 gemäß einer zweiten Ausführungsform. Das Halbleitermodul 200 gemäß der zweiten bevorzugten Ausführungsform weist die Anordnung auf, in welcher das in dem Halbleitermodul 100 vorgesehene Metallteil 4 entfernt ist und das zweite Metallmuster 9 und das dritte Metallmuster 7 durch eine Verbindung 25 zusammen gebondet sind. Die Anordnung ist bis auf das Vorstehende die gleiche wie die der ersten bevorzugten Ausführungsform, und eine Beschreibung derselben wird weggelassen.
  • Das zweite Metallmuster 9 und das dritte Metallmuster 7, die auf der äußeren Seite des Umfangs der ersten Keramikbasisplatte 5 in 5 zusammen gebondet sind, können über eine Durchgangsbohrung in der ersten Keramikbasisplatte 5 zusammen gebondet sein.
  • Wirkungen
  • Das Halbleitermodul 200 gemäß der zweiten bevorzugten Ausführungsform weist weiter das dritte Metallmuster 7 auf, das auf der ersten Hauptoberfläche der isolierenden Basisplatte (der ersten Keramikbasisplatte 5) getrennt von dem ersten Metallmuster 8 ausgebildet ist. Die untere Oberflächenelektrode des zweiten Halbleiterelements 11 ist an das dritte Metallmuster 7 gebondet. Das dritte Metallmuster 7 und das zweite Metallmuster 9 sind integral gebondet.
  • Somit lässt die zweite bevorzugte Ausführungsform das Metallteil 4 weg, das in der ersten bevorzugen Ausführungsform enthalten ist. Diese Anordnung kann die Anzahl von Komponenten des Halbleitermoduls 200 weiter reduzieren.
  • Dritte bevorzugte Ausführungsform
  • 6 ist eine Querschnittsansicht eines Halbleitermoduls 300 gemäß einer dritten Ausführungsform. In dem Halbleitermodul 100 sind die untere Oberflächenelektrode des zweiten Halbleiterelements 11 und die untere Oberflächenelektrode der zweiten Freilaufdiode 12 an das dritte Metallmuster 7 gebondet. Währenddessen sind in dem Halbleitermodul 300 gemäß der dritten bevorzugten Ausführungsform, welche das dritte Metallmuster 7 weglässt, die untere Oberflächenelektrode des zweiten Halbleiterelements 11 und die untere Oberflächenelektrode der zweiten Freilaufdiode 12 an das zweite Metallmuster 9 gebondet.
  • Wie in 6 gezeigt, weist in der dritten bevorzugten Ausführungsform das zweite Metallmuster 9 einen verlängerten Bereich 9a auf, der in einer Draufsicht nicht mit der isolierenden Basisplatte (einer ersten Keramikbasisplatte 5) überlappt. Die untere Oberflächenelektrode des zweiten Halbleiterelements 11 ist durch das Lötmittel 15 an den verlängerten Bereich 9a des zweiten Metallmusters 9 gebondet. Die Anordnung ist bis auf das Vorstehende die gleiche wie die der ersten bevorzugten Ausführungsform, und eine Beschreibung derselben wird weggelassen.
  • Wirkungen
  • In dem Halbleitermodul 300 gemäß der dritten bevorzugten Ausführungsform weist das zweite Metallmuster 9 den verlängerten Bereich 9a auf, der in einer Draufsicht nicht mit der isolierenden Basisplatte (der ersten Keramikbasisplatte 5a) überlappt. Die untere Oberflächenelektrode des zweiten Halbleiterelements 11 ist an den verlängerten Bereich 9a des zweiten Metallmusters 9 gebondet.
  • Die dritte bevorzugte Ausführungsform weist die erste Keramikbasisplatte 5a auf, die durch Verkleinern der in der ersten bevorzugten Ausführungsform enthaltenen ersten Keramikbasisplatte 5 erhalten wird, und lässt das dritte Metallmuster 7 weg, das ursprünglich in dem Bereich ausgebildet war, der durch das Verkleinern frei von der ersten Keramikbasisplatte 5 ist. Diese Anordnung reduziert den Bereich, in welchem zwei Basisplatten, nämlich die erste und die zweite Basisplatte 5a und 6, miteinander überlappen, was zu einer Verbesserung eines thermischen Widerstands führt. Zusätzlich reduziert diese Anordnung die Anzahl von Komponenten des Halbleitermoduls 300.
  • In der dritten bevorzugten Ausführungsform kann eine Induktivität reduziert werden, obwohl der Verbindungsbereich zum Verbinden der P-Elektrode und der N-Elektrode kleiner wird. Das Halbleitermodul 300 gemäß der dritten bevorzugten Ausführungsform ist in der Lage, eine geringe Induktivität und einen niedrigen thermischen Widerstand zu erreichen und ist deshalb besonders effektiv, wenn es zum Beispiel in einem Step-Up-Wandler mit höherer Trägerfrequenz eingesetzt wird, in welchem der untere Ausleger unter schwierigeren Bedingungen arbeitet.
  • In der vorliegenden Erfindung können innerhalb des Gültigkeitsumfangs der Erfindung die vorstehenden Ausführungsformen beliebig kombiniert werden, oder jede bevorzugte Ausführungsform kann geeignet verändert oder weggelassen werden.
  • Obwohl die Erfindung detailliert gezeigt und beschrieben wurde, ist die vorstehende Beschreibung in allen Aspekten darstellend und nicht einschränkend. Es ist daher ersichtlich, dass zahlreiche Modifikationen und Variationen entworfen werden können, ohne den Gültigkeitsumfang der Erfindung zu verlassen.
  • Bezugszeichenliste
    • 1
    zweite Elektrodenplatte
    2
    erste Elektrodenplatte
    3
    dritte Elektrodenplatte
    4
    Metallteil
    5
    erste Keramikbasisplatte
    5a
    erste Keramikbasisplatte
    6
    zweite Basisplatte
    7
    drittes Metallmuster
    8
    erstes Metallmuster
    9
    zweites Metallmuster
    9a
    verlängerter Bereich
    10
    Kühlkörper
    10a
    Finne
    11
    zweites Halbleiterelement
    12
    zweite Freilaufdiode
    13
    erstes Halbleiterelement
    14
    erste Freilaufdiode
    15
    Lötmittel
    16
    Lötmittel
    17
    Lötmittel
    18
    Lötmittel
    19
    Lötmittel
    20
    Lötmittel
    21
    Lötmittel
    23
    Gel
    24
    Gehäuse
    24a
    Gehäuse
    24b
    Gehäuse
    25
    Verbindung
    100
    Halbleitermodul
    200
    Halbleitermodul
    300
    Halbleitermodul
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2013-45974 [0002, 0003]

Claims (8)

  1. Halbleitermodul (100), aufweisend: ein erstes Halbleiterelement (13) und ein zweites Halbleiterelement (11), die in Serie verbunden sind; eine isolierende Basisplatte; ein erstes Metallmuster (8), das auf einer ersten Hauptoberfläche der isolierenden Basisplatte ausgebildet ist; ein zweites Metallmuster (9), das auf einer zweiten Hauptoberflächenseite der isolierenden Basisplatte ausgebildet ist; eine erste Elektrodenplatte (2); eine zweite Elektrodenplatte (1); und eine dritte Elektrodenplatte (3), wobei das erste und zweite Halbleiterelement (13, 11) jeweils eine obere Oberflächenelektrode und eine untere Oberflächenelektrode aufweisen, die untere Oberflächenelektrode des ersten Halbleiterelements (13) an das erste Metallmuster (8) gebondet ist, die obere Oberflächenelektrode des ersten Halbleiterelements (13) an die erste Elektrodenplatte (2) gebondet ist, das erste Metallmuster (8) und die dritte Elektrodenplatte (3) aneinander gebondet sind, die obere Oberflächenelektrode des zweiten Halbleiterelements (11) an die dritte Elektrodenplatte (3) gebondet ist, die untere Oberflächenelektrode des zweiten Halbleiterelements (11) elektrisch mit dem zweiten Metallmuster (9) verbunden ist, das zweite Metallmuster (9) und die zweite Elektrodenplatte (1) aneinander gebondet sind, und ein Anschluss der ersten Elektrodenplatte (2) und ein Anschluss der zweiten Elektrodenplatte (1) auf der gleichen Seite herausgeführt sind.
  2. Halbleitermodul (100) gemäß Anspruch 1, weiter aufweisend ein drittes Metallmuster (7), das auf der ersten Hauptoberfläche der isolierenden Basisplatte getrennt von dem ersten Metallmuster (8) ausgebildet ist, wobei die untere Oberflächenelektrode des zweiten Halbleiterelements (11) an das dritte Metallmuster (7) gebondet ist, und das dritte Metallmuster (7) und das zweite Metallmuster (9) elektrisch miteinander verbunden sind.
  3. Halbleitermodul (200) gemäß Anspruch 1, weiter aufweisend ein drittes Metallmuster (7), das auf der ersten Hauptoberfläche der isolierenden Basisplatte getrennt von dem ersten Metallmuster (8) ausgebildet ist, wobei die untere Oberflächenelektrode des zweiten Halbleiterelements (11) an das dritte Metallmuster (7) gebondet ist, das dritte Metallmuster (7) und das zweite Metallmuster (9) aus dem gleichen Material bestehen, und das dritte Metallmuster (7) und das zweite Metallmuster (9) integral gebondet sind.
  4. Halbleitermodul (300) gemäß Anspruch 1, wobei das zweite Metallmuster (9) einen verlängerten Bereich (9a) aufweist, der in einer Draufsicht nicht mit der isolierenden Basisplatte überlappt; und die untere Oberflächenelektrode des zweiten Halbleiterelements (11) an den verlängerten Bereich (9a) des zweiten Metallmusters (9) gebondet ist.
  5. Halbleitermodul (100) gemäß Anspruch 1, weiter aufweisend: eine erste Freilaufdiode (14), die parallel zu dem ersten Halbleiterelement (13) angeschlossen ist, das als ein Schaltelement dient; und eine zweite Freilaufdiode (12), die parallel zu dem zweiten Halbleiterelement (11) angeschlossen ist, das als Schaltelement dient, wobei die erste und zweite Freilaufdiode (14, 12) jeweils eine obere Oberflächenelektrode und eine untere Oberflächenelektrode aufweisen, die untere Oberflächenelektrode der ersten Freilaufdiode (14) an das erste Metallmuster (8) gebondet ist, die obere Oberflächenelektrode der ersten Freilaufdiode (14) an die erste Elektrodenplatte (2) gebondet ist, die obere Oberflächenelektrode der zweiten Freilaufdiode (12) an die dritte Elektrodenplatte (3) gebondet ist, und die untere Oberflächenelektrode der zweiten Freilaufdiode (12) elektrisch mit dem zweiten Metallmuster (9) verbunden ist.
  6. Halbleitervorrichtung, aufweisend: eine Mehrzahl der Halbleitermodule (100, 200, 300) gemäß einem der Ansprüche 1 bis 5; und ein Gehäuse (24), wobei die Mehrzahl von Halbleitermodulen (100, 200, 300) parallel verbunden und in dem Gehäuse (24) untergebracht sind.
  7. Halbleitermodul (100, 200, 300) gemäß einem der Ansprüche 1 bis 5, weiter aufweisend einen Kühlkörper (10), der unter einer Oberfläche des zweiten Metallmusters (9) gegenüber der isolierenden Basisplatte mit einem sich dazwischen befindenden isolierenden Material gehalten wird.
  8. Halbleitermodul (100, 200, 300) gemäß einem der Ansprüche 1 bis 5, wobei das erste und zweite Halbleiterelement (13, 11) Halbleiterelemente mit breiter Bandlücke aufweisen.
DE102015221590.3A 2014-12-18 2015-11-04 Halbleitermodul und Halbleitervorrichtung Withdrawn DE102015221590A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014255828A JP2016115900A (ja) 2014-12-18 2014-12-18 半導体モジュールおよび半導体装置
JP2014-255828 2014-12-18

Publications (1)

Publication Number Publication Date
DE102015221590A1 true DE102015221590A1 (de) 2016-06-23

Family

ID=56099571

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015221590.3A Withdrawn DE102015221590A1 (de) 2014-12-18 2015-11-04 Halbleitermodul und Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US9515061B2 (de)
JP (1) JP2016115900A (de)
CN (1) CN105720046B (de)
DE (1) DE102015221590A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6809294B2 (ja) * 2017-03-02 2021-01-06 三菱電機株式会社 パワーモジュール
JP6907670B2 (ja) * 2017-04-17 2021-07-21 三菱電機株式会社 半導体装置および半導体装置の製造方法
US10804186B2 (en) * 2017-05-12 2020-10-13 Mitsubishi Electric Corporation Semiconductor module and power converter
CN108598042A (zh) * 2018-01-24 2018-09-28 韩德军 一种电力转换装置
CN108231604A (zh) * 2018-01-24 2018-06-29 韩德军 一种电力用半导体装置的制造方法
CN110323273A (zh) * 2018-03-30 2019-10-11 富士电机株式会社 半导体装置、半导体封装、半导体模块及半导体电路装置
JP6897869B2 (ja) * 2018-04-18 2021-07-07 三菱電機株式会社 半導体モジュール
JP7156155B2 (ja) * 2019-04-19 2022-10-19 三菱電機株式会社 半導体モジュール
CN113994464A (zh) * 2019-06-19 2022-01-28 三菱电机株式会社 半导体装置以及电力变换装置
DE102020106521A1 (de) 2020-03-10 2021-09-16 Rogers Germany Gmbh Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
US20230118890A1 (en) * 2020-03-26 2023-04-20 Mitsubishi Electric Corporation Semiconductor device, and manufacturing method therefor
JP2020203680A (ja) * 2020-09-03 2020-12-24 株式会社リコー 履帯式走行体
DE102022207899A1 (de) * 2022-08-01 2024-02-01 Zf Friedrichshafen Ag Leistungshalbleitermodul

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013045974A (ja) 2011-08-25 2013-03-04 Nissan Motor Co Ltd 半導体モジュール

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3529675B2 (ja) * 1999-09-03 2004-05-24 株式会社東芝 半導体装置及びインバータ装置
JP2001274322A (ja) * 2000-03-27 2001-10-05 Mitsubishi Electric Corp パワー半導体モジュール
JP2002170922A (ja) * 2000-11-29 2002-06-14 Kyocera Corp インバータ制御モジュール

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013045974A (ja) 2011-08-25 2013-03-04 Nissan Motor Co Ltd 半導体モジュール

Also Published As

Publication number Publication date
CN105720046A (zh) 2016-06-29
US9515061B2 (en) 2016-12-06
US20160181232A1 (en) 2016-06-23
JP2016115900A (ja) 2016-06-23
CN105720046B (zh) 2018-07-24

Similar Documents

Publication Publication Date Title
DE102015221590A1 (de) Halbleitermodul und Halbleitervorrichtung
DE102012206596B4 (de) Halbleitervorrichtung
DE102014113787B4 (de) Elektronische Vorrichtung und Leistungsvorrichtung mit einer Transistoranordnung mit Halbleiterchips zwischen zwei Substraten und Verfahren zu deren Herstellung
DE112013001234T5 (de) Leistungshalbleitermodul und Energieumsetzungseinrichtung
DE112017002796T5 (de) Halbleiter-Leistungsmodul
DE102015122259B4 (de) Halbleitervorrichtungen mit einer porösen Isolationsschicht
DE112015005718T5 (de) Leistungswandlungsvorrichtung
DE102019112935B4 (de) Halbleitermodul
DE112012006842B4 (de) Halbleitervorrichtung
DE212018000072U1 (de) Elektronische Komponente und Halbleitervorrichtung
DE112015002272T5 (de) Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
DE102017220212A1 (de) Halbleitervorrichtung und elektrische Leistungswandlungsvorrichtung
DE102017213288B4 (de) Halbleitermodul, Halbleitervorrichtung und elektrische Leistungsvorrichtung
DE112016007432T5 (de) Halbleitervorrichtung, Invertereinheit und Automobil
DE102018221124A1 (de) Leistungschip-Integrationsmodul, Herstellungsverfahren dafür und doppelseitige Kühlleistungsmodul-Baugruppe
DE102018208437A1 (de) Halbleitervorrichtung
DE102017200013A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE112015006984T5 (de) Halbleitervorrichtung und halbleitermodul, das mit derselben versehen ist
DE102017209292A1 (de) Halbleitervorrichtung
DE102020112338A1 (de) Halbleitervorrichtung
DE112011104406B4 (de) Halbleitervorrichtung
DE112020000206T5 (de) Halbleitermodul-Schaltkreisstruktur
DE102015216779B4 (de) Leistungshalbleitervorrichtung
DE102014112429A1 (de) Halbleiterpackage mit Mehrebenen-Chipblock
DE102018126311A1 (de) Leistungshalbleitermodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee