CN105609468B - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN105609468B
CN105609468B CN201510617395.4A CN201510617395A CN105609468B CN 105609468 B CN105609468 B CN 105609468B CN 201510617395 A CN201510617395 A CN 201510617395A CN 105609468 B CN105609468 B CN 105609468B
Authority
CN
China
Prior art keywords
line
grid
equipotential
block
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510617395.4A
Other languages
English (en)
Other versions
CN105609468A (zh
Inventor
申美姬
金兌相
金珉镜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN105609468A publication Critical patent/CN105609468A/zh
Application granted granted Critical
Publication of CN105609468B publication Critical patent/CN105609468B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

公开一种显示装置及其制造方法。根据实施方式的显示装置包括：多个驱动块，包括多条栅极线以及与栅极线间隔开等于修整区的量的栅极短接结构；从一个驱动块延伸至相邻驱动块的等位线，等位线的一部分被去除等于修整区的量；从至少一个驱动块延伸的栅极虚拟线；与栅极线交叉的多条数据线；和设置在栅极虚拟线和数据线之间的有源层，其中，与栅极虚拟线交叠但是不与数据线交叠的有源层的一些部分被去除。

Description

显示装置及其制造方法
技术领域
本发明涉及一种显示装置，更具体地，涉及被设计成防止由显示装置制造工艺期间产生的静电或者由检查期间施加的电流导致的缺陷的显示装置。
背景技术
各种电设备都可通过使用平板显示装置诸如液晶显示装置、等离子体显示平板装置、场发射装置、电泳显示装置和有机发光二极管显示装置等为用户提供各种信息。
显示装置将自外部输入的视频信号转换成数据电压，并响应于数据电压显示关于多个像素中视频信号的图像。这些显示装置的每一个都包括基板，其中形成了薄膜晶体管(TFT)、布线和电路，电路包括连接至用于驱动显示装置的驱动集成电路(D-IC)的焊盘。这种基板称作阵列基板或者背板。
在用于显示装置的阵列基板制造工艺的各步骤期间会产生电荷。例如，在高压微喷射(HPMJ)清洗或者阵列基板制造工艺的其他各步骤期间会产生由于摩擦生电导致的电荷。而且，在干法蚀刻或其他各步骤期间静电会经由各种路径进入到基板。
在工艺期间进入的静电和工艺导致的电荷会被捕捉到显示基板上的有机或无机层上。结果，这影响了形成在阵列基板上的晶体管的电特性，引起显示装置中的显示缺陷。尤其是在有源区被分为多个驱动块(驱动块由来自单独驱动集成芯片(D-IC)或者驱动集成芯片的组合的信号驱动)的显示装置的情况下，由于被捕捉在基板上的有机或无机层上的电荷对于每一个驱动块都可能不同，因此会发生各种显示缺陷比如出现水平线。
为了避免这种缺陷，可执行各种附加工艺。例如，在包括使用硅半导体作为有源材料的晶体管的显示装置的情况下，可执行附加工艺比如空穴掺杂或塑化工艺以改善装置特性。
但是，在使用当前显示器中受到关注的氧化物半导体晶体管的阵列基板的情况下，用于稳定装置特性的附加工艺的使用受到限制。例如，掺杂氧化物半导体用于改善装置特性会引起阈值电压的负向漂移(negative shift)。而且，由于需要高温，因此装置特性稳定工艺会引起氧化物半导体中的氧空缺。
因此，包括多个驱动块且具有直接接合到基板的驱动集成芯片(D-IC)的显示装置会遭受由于驱动块之间的亮度差导致的缺陷，其中亮度差由在显示装置制造工艺期间产生或进入的电荷引起。
而且，由于栅极线和数据线彼此分开，因此在栅极线和数据线之间产生电荷差，这会增加将浮置杂质或有机杂质残余在栅极线顶部上或者栅极线和数据线之间的交叠部分上或者栅极线和源极/漏极之间的交叠部分上的可能性。
发明内容
本发明致力于解决上述问题，且本发明的一个方面是提供一种使用新型结构以克服或者最小化显示装置中缺陷的显示装置及其制造方法，其中缺陷由在显示装置的制造和检查工艺期间进入到显示装置的电流引起。
本发明的示范性实施方式提供了一种用于制造显示装置的方法，该方法包括：在基板上形成多个驱动块，所述多个驱动块包括多条栅极线和连接至所述多条栅极线的栅极短接结构；形成第一等位线，所述第一等位线连接相邻驱动块以在所述驱动块之间创建等电位；形成从所述多个驱动块的至少之一延伸的栅极虚拟线；在所述栅极虚拟线上形成有源层和多条数据线；通过去除部分数据线暴露出所述有源层的与所述栅极虚拟线交叠的一些部分；通过使得部分暴露的有源层导电来形成第二等位线，所述第二等位线创建在所述多条栅极线和所述多条数据线之间的等电位；通过去除部分第一等位线和部分栅极线作为修整区，消除在所述驱动块之间的等电位；和通过去除部分第二等位线，消除在所述多条栅极线和所述多条数据线之间的等电位。
在按照本发明示范性实施方式的方法中，形成所述第一等位线和形成所述栅极虚拟线可同时执行。
在按照本发明示范性实施方式的方法中，可通过激光修整工艺去除部分第一等位线和部分栅极线。
在按照本发明示范性实施方式的方法中，所述有源层可由氧化物半导体材料制成。
在按照本发明示范性实施方式的方法中，可通过等离子体处理使得部分暴露的有源层导电，形成所述第二等位线。
本发明的另一示范性实施方式提供一种显示装置，包括：多个驱动块，所述多个驱动块包括多条栅极线以及作为修整区与所述栅极线间隔开的栅极短接结构；等位线，所述等位线从所述多个驱动块之一延伸至相邻驱动块，所述等位线的一部分作为修整区被去除；栅极虚拟线，所述栅极虚拟线从所述多个驱动块的至少之一延伸；与所述多条栅极线交叉的多条数据线；和在所述栅极虚拟线和所述多条数据线之间的有源层，其中所述有源层的与所述栅极虚拟线交叠但是不与所述多条数据线交叠的一些部分被去除。
在按照本发明示范性实施方式的显示装置中，所述等位线可由与所述多条栅极线相同的材料制成。
在按照本发明示范性实施方式的显示装置中，所述多个驱动块可彼此绝缘。
在按照本发明示范性实施方式的显示装置中，所述多条数据线可与所述栅极虚拟线绝缘。
在按照本发明示范性实施方式的显示装置中，所述有源层可由氧化物半导体材料制成。
在按照本发明示范性实施方式的显示装置中，所述有源层的被去除的部分可以是所述有源层的导电部分。
根据本发明的实施方式，通过由等位线连接驱动块在驱动块之间创建等电位，驱动块包括栅极短接结构或其他相似结构例如栅极短接条，用于连接多条栅极线和多条数据线。由此，可减小在制造工艺或者检查工艺期间产生的驱动块之间的任何电荷差，从而允许显示装置的薄膜晶体管具有更均匀的装置特性。
而且，根据本发明的实施方式，通过使用导电有源层部分使得自最后一个驱动块的栅极短接条延伸的栅极虚拟线和数据线彼此接触，在多条栅极线和多条数据线之间创建等电位。由此，能减小在栅极线和数据线之间的电荷差，由此降低了在制造工艺期间在栅极线顶部上或者在栅极线和数据线之间的交叠部分上或者在栅极线和源极/漏极之间的交叠部分上残留浮置杂质或者有机杂质的可能性。
附图说明
包括附图以提供对本发明的进一步理解，附图结合到本申请中并构成本申请的一部分，附图示出了示范性实施方式且与说明书一起用于解释本发明的原理。在附图中：
图1是根据本发明一个示范性实施方式的显示装置的示意图，其描述了安装在显示装置上的栅极COG(玻璃上芯片)和数据COF(膜上芯片)；
图2是根据本发明一个示范性实施方式的显示装置的结构的示意图，显示装置包括连接用于连接驱动块内栅极线的栅极短接条的第一等位线和将数据线连接至栅极虚拟线的第二等位线；
图3是根据本发明的一个示范性实施方式的显示装置的结构的示意图，显示装置包括连接用于连接驱动块内多条栅极线的栅极短接条的第一等位线和连接最后一个驱动块内栅极线的两个相对端部的栅极虚拟线；
图4A是根据本发明一个示范性实施方式连接用于连接相邻驱动块内栅极线的栅极短接条的第一等位线的示意图；
图4B是根据本发明一个示范性实施方式连接用于连接相邻驱动块内栅极线的栅极短接条的第一等位线的示意图，第一等位线被切割且与栅极短接条分离；
图5是图2的部分“A”的放大图，其放大地描述了根据本发明一个示范性实施方式的显示装置中数据线和栅极虚拟线等电位；
图6是图5中所示数据线之一与栅极虚拟线之间的连接结构的放大平面图；
图7是沿着图6的线VII-VII取得的截面图，其示意性示出了根据本发明一个示范性实施方式的显示装置中由数据线的导电有源层部分构成的第二等位线和栅极虚拟线之间的连接结构；
图8是根据本发明一个示范性实施方式的显示装置的等位线的形成和分离的流程图；
图9A至9M是示意性示出根据本发明一个示范性实施方式的显示装置中，数据线和栅极虚拟线之间第二等位线的形成和分离的工艺截面图；以及
图10是根据本发明一示范性实施方式的显示装置中与每个驱动块内的栅极短接条分离的栅极线以及与栅极虚拟线分离的数据线的示意图，这些分离由第一和第二等位线的分离引起且被实施为安装栅极驱动IC和数据驱动IC。
具体实施方式
通过参考优选实施方式的下文具体描述及其附图可更容易理解本发明的原理及其实现方法的优势和特征。但是本发明的原理可体现为多种不同形式，不应当认为其限于本文列出的示范性实施方式。而是，提供这些实施方式是为了使得本公开内容全面且完整，并且将本发明的原理范围充分传达给所属领域技术人员，且本发明的原理将仅由所附权利要求书限定。
用于描述本发明实施方式的附图中公开的形状、尺寸、比例、角度、数字、数量等仅是实例，本发明不限于此。在整个说明书中相似的参考数字表示相似的元件。在本发明的描述中，当认为对相关公知技术的具体描述会不必要地混淆本发明的主旨时，将省略其具体描述。术语“包括”、“具有”和“包含”意指相应部件可包括其他子部件，除非使用了术语“仅”。
尽管未明确说明，但是可将元素解释为具有误差裕度。
当使用术语“上”、“上方”、“下方”、“之后”等描述两个部件之间的位置关系时，可在这两个部件之间设置一个或多个部件，除非使用了术语“紧接”或“直接”。
将理解，当将元件或层称为在另一个元件或层“上”时，元件或层可直接在另一个元件或层上或者存在中间元件或层。
虽然使用术语诸如“第一”、“第二”等描述各组件，但是这种组件不必理解为限于上述术语。上述术语仅用于区分一个组件和另一个组件。例如，在不脱离本发明的权利范围的条件下，第一组件可称作第二部件组件。
在整个说明书中，相同的参考数字表示相同的元件。
在附图中，仅为了便于说明示出组件的尺寸和厚度，因此本发明不必限于图示的以及本文示出的例子。
本发明各实施方式的特征能够彼此部分或整体地结合或组合，且能够以所属领域普通技术人员充分理解的各种技术方式进行互锁和操作，且这些实施方式能够独立地或彼此相关地实施。
以下，将参照附图描述用于实施本发明实施方式的具体细节。
图1是根据本发明一个示范性实施方式的显示装置的示意图，其描述了安装于显示装置上的栅极COG(玻璃上芯片)和数据COF(膜上芯片)。本发明所有实施方式中的显示装置可操作地连接配置。
根据本发明一个示范性实施方式的显示装置100可被配置成包括液晶元件的液晶显示器或包括有机发光元件的有机发光显示器。除了液晶显示装置或有机发光显示器之外，显示装置100还可被配置成电泳显示器。
如果显示装置100被配置为液晶显示器，则其可实施为TN(扭曲向列)结构、VA(垂直取向)结构、ISP(面内切换)结构、FFS(边缘场切换)模式或者ECB(电控制双折射)结构。如果显示装置100被配置为有机发光显示器，则其可实施为顶发射结构、底发射结构或者双向发射结构。
显示装置100的基板102可被划分为用于显示图像的有源区AA和非有源区NA。用于光控制的多个子像素形成在有源区AA中以显示图像。每个子像素都包括连接至栅极线GL和数据线DL的晶体管、存储经由晶体管提供的数据信号DATA作为数据电压的电容器、以及响应于存储在电容器中的数据电压进行操作的像素电路。通过使用电容器和控制器，可根据显示装置的类型、结构和驱动模式以各种方式配置每个子像素的像素电路。
显示装置100包括栅极驱动器和数据驱动器，并通过响应于自栅极驱动器提供的栅极信号和自数据驱动器提供的数据信号驱动多个子像素来显示图像。
在图1中所示的示范性实施方式中，栅极驱动器被配置为位于基板102的两个相对外侧的非有源区NA中的栅极驱动IC 104，且通过COG(玻璃上芯片)方法安装。
数据驱动器以COF(膜上芯片)类型设置在连接至基板102一侧的柔性电路板106上，而不是直接接合并安装在基板102上。替换地，数据驱动器可为COG(玻璃上芯片)类型，而不限于COF(膜上芯片)类型。
在图1中，柔性电路板106的一侧连接至基板102，且另一侧连接至印刷电路板110(其中设置有时序控制器、电源等)，从而电连接基板102和印刷电路板110以在其间发送信号。也就是，柔性电路板106向栅极驱动器和数据驱动器发送从形成于印刷电路板110上的时序控制器和电源输出的各种信号和电力。图像处理器可以以IC(集成电路)的形式安装在印刷电路板110上或者安装在连接至印刷电路板110的另一电路板(或***板)上，但是将省略其图示。
为了通过将栅极驱动IC 104接合到基板102而将栅极驱动IC 104安装在基板102上，将用于安装栅极驱动IC 104的多个栅极驱动器提供于基板102的非有源区NA的一侧或两侧上。每个栅极驱动器都包括用于将外部信号输入到栅极驱动IC 104中的多个输入焊盘和用于从栅极驱动IC 104输出信号的多个输出焊盘。输入焊盘和输出焊盘电连接至栅极驱动IC 104的凸起以将外部信号输入至栅极驱动IC 104并自栅极驱动IC 104输出信号。这种情况下，粘合剂比如各向异性导电膜(ACF)或者非导电胶(NCP)被设置在具有输入焊盘和输出焊盘的安装区和栅极驱动IC 104之间，使得栅极驱动IC 104接合到安装区且电连接至安装区。
尽管已经关于通过COG(玻璃上芯片)方法接合并安装栅极驱动IC104的情况描述了本说明书，但是基板102不限于玻璃基板。在本发明的示范性实施方式中，除了玻璃基板之外，显示装置100的基板102还可被配置成各种类型的塑料基板，包括PI(聚酰亚胺)、PC(聚碳酸酯)、PNB(聚降冰片烯)、PET(聚对苯二甲酸乙二醇酯)、PEN(聚乙烯萘)、PES(聚醚砜)等。而且，显示装置100的驱动器(例如栅极驱动IC和数据驱动IC)可直接接合并安装到这种塑料基板的非有源区中。
应当注意，参照图1解释的显示装置100的结构仅意在帮助理解本发明，用于根据本发明的显示装置100的结构、布局和操作的各种信号和电力不限于此。例如，除了栅极驱动器之外，数据驱动器也可直接接合到基板102的非显示区的一侧或两侧，且通过COG方法安装。这种情况下，位于每个数据驱动器的用于安装数据驱动IC的输出焊盘可连接至数据线DL以将数据信号提供至有源区AA的子像素SP。
除了通过接合而安装在非有源区NA中的驱动器之外，显示装置100可包括直接形成在非有源区NA中的驱动器。例如，如果通过COG方法将显示装置100的数据驱动器直接接合并安装到非有源区NA中，则可通过诸如GIP(面板内栅极)之类的方法将栅极驱动器设置在基板102的非有源区NA中。
图2是根据本发明一个示范性实施方式的显示装置的结构的示意图，显示装置包括连接用于连接驱动块内栅极线的栅极短接条的第一等位线和将数据线连接至栅极虚拟线的第二等位线。
图3是根据本发明一个示范性实施方式的显示装置的结构的示意图，显示装置包括连接用于连接驱动块内多条栅极线的栅极短接条的第一等位线和连接最后一个驱动块内栅极线的两个相对端部的栅极虚拟线。
如图2和3中所示，根据本发明的显示装置100包括多个驱动块COG BLOCK_1，COGBLOCK_2，…，COG BLOCK_n，由多条栅极线GL、栅极短接结构例如栅极短接条、第一等位线130、栅极虚拟线132、数据短接条和第二等位线构成，其中，栅极短接条连接驱动块COGBLOCK_1，COG BLOCK_2，…，COG BLOCK_n内的栅极线GL的两个相对端部；第一等位线互连相邻驱动块COG BLOCK_1，COG BLOCK_2，…，COG BLOCK_n内的栅极短接条以在驱动块之间创建等电位；栅极虚拟线132连接用于连接最后驱动块COG BLOCK_n内栅极线GL的两个相对端部的栅极短接条；数据短接条连接与多条栅极线交叉的多条数据线；第二等位线连接至栅极虚拟线且从设置在数据线下方的有源层延伸。如图2和3中所示，根据本发明的显示装置100的有源区AA包括至少两个驱动块COG BLOCK。驱动块COG BLOCK由栅极线和数据线(例如GL和DL)限定，用于从单个单独驱动集成芯片(例如栅极驱动IC或者数据驱动IC)或者构成群组(例如栅极驱动IC对和数据驱动IC对)的驱动集成芯片组合向有源区AA的子像素输出信号。也就是，有源区AA包括用于发送从不同的驱动集成芯片D-IC或者不同驱动集成芯片的组合施加的信号的线路和连接至这些线路的子像素，以及由连接至这些线路以被驱动的子像素构成的至少两个驱动块COG BLOCK。
例如，驱动块COG BLOCK可以是导电路径，经由此导电路径将自安装在栅极驱动器上的栅极驱动IC 104输出的栅极信号传送至有源区AA的子像素。
将参照图2和3进行更具体的描述。将每个栅极驱动IC都安装在设置于非有源区NA一侧上的每个栅极驱动器上以将栅极信号施加至包括在相应栅极驱动器中的输出焊盘，并将输出焊盘应用于有源区AA的栅极线GL以构成驱动块COG BLOCK。
同时，对于以COG形式安装在基板102的数据驱动器上的数据驱动IC，可以以与上述相同的方式，由安装有数据驱动IC的数据驱动器的输出焊盘和数据线DL限定驱动块COGBLOCK。
而且，如图3的显示装置100中所示(其中栅极驱动器位于非有源区的相对两侧上)，可将从彼此相对的两个栅极驱动器延伸的栅极线GL电连接以形成驱动块COG BLOCK。
如上文解释的，在显示装置100的制造工艺的各步骤期间产生或进入的电荷被捕捉在显示装置100的各有机或无机膜上。在工艺期间产生或进入的电荷在驱动块COG BLOCK之间的负载效果方面不同。
本发明人发现，在用于改善晶体管特性的等离子体处理、干法蚀刻或其他工艺步骤期间，驱动块COG BLOCK之间的负载效果差异引起等离子体状态密度的不均匀，从而由于位于驱动块COG BLOCK_1，COG BLOCK_2，…，COG BLOCK_n之间的晶体管阈值电压的负向漂移引起各种显示问题。
但是，本发明的显示装置100被配置成在制造工艺期间在有源区AA的驱动块COGBLOCK之间创建等电位；也就是，其具有图3中示出的第一等位线130。这减小了在显示装置100的制造工艺期间驱动块COG BLOCK_1，COG BLOCK_2，…，COG BLOCK_n之间负载效果的差异，从而最小化在构成最终显示装置100的像素电路的晶体管之间的电特性差异。
将进行更具体的描述。如图3中所示，构成每个驱动块COG BLOCK的多条栅极线GL连接至第一等位线130以在栅极线GL之间创建等电位。
此外，本发明人发现，由于栅极线和数据线分开形成在基板上，这增加了在栅极线顶部上或者在栅极线和源极/漏极之间的交叠部分上残留浮置杂质或有机杂质的可能性，因此在栅极线和数据线之间产生电荷差。
但是，本发明通过连接导电有源层部分至栅极虚拟线以形成第二等位线，由此消除了数据线之间的任何电荷差，其中导电有源层部分位于与形成在最后一个驱动块中的栅极虚拟线交叉的多条数据线下方。这降低了在工艺步骤期间，在由相同金属层制成的栅极线的顶部上或者由不同金属层制成的栅极线和数据线之间的交叠部分上残留浮置或者有机杂质的可能性，由此极大地减少了杂质缺陷。
特别是，如图3中所示，栅极虚拟线132形成在最后一个驱动块COG BLOCK_n的相对两侧上的栅极短接条上；位于与栅极虚拟线132交叉的多条栅极线DL下方的导电有源层部分(见图9H的138b)，即第二等位线138b连接至栅极虚拟线，从而形成等电位。但是，本发明不必限于此，根据显示装置的设计，栅极虚拟线132可自多个驱动块中的至少一个延伸。
如图3中所示，有源区AA具有n个驱动块COG BLOCK。每个驱动块COG BLOCK_1，COGBLOCK_2，…，COG BLOCK_n都包括从设置在显示装置100的非有源区(见图1的NA)的相对两侧上的栅极驱动器横跨有源区AA延伸的栅极线。每条栅极线GL都被配置成施加用于控制晶体管导通/截止的栅极信号，其中晶体管用于驱动有源区AA的子像素。也就是，包括在每个驱动块COG BLOCK_1，COG BLOCK_2，…，COG BLOCK_n中的子像素由自栅极驱动IC 104输出的栅极信号驱动。
在图3中，每个驱动块COG BLOCK都包括从安装在位于非有源区相对两侧上的相应栅极驱动器上的一对栅极驱动IC 104接收栅极信号的栅极线GL。替换地，根据本发明的另一实施方式，每个驱动块COG BLOCK都可被配置成从设置在位于基板102一侧上的非有源区中的一个栅极驱动器接收栅极信号。
连接到每个驱动块COG BLOCK的栅极线GL的子像素被配置成从与用于其他驱动块COG BLOCK的子像素不同的栅极驱动IC 104或者不同的栅极驱动IC 104的群组接收栅极信号。但是，显示装置100包括第一等位线130，用于电连接驱动块COG BLOCK_1，COG BLOCK_2，…，COG BLOCK_n内的栅极短接条以使驱动块COG BLOCK临时等电位。也就是，在存在几个驱动块COG BLOCK(其中的每一个都通过单独栅极驱动IC 104或者单独的栅极驱动IC 104的群组驱动)的情况下，经由驱动块COG BLOCK内部用于电连接栅极短接结构比如栅极短接条的第一等位线130在驱动块COG BLOCK之间创建等电位。这减小了由工艺期间产生的电荷引起的驱动块COG BLOCK之间的负载效果差异，从而最小化显示装置100的各区域之间晶体管的装置特性的变化。
在执行测试比如ART测试(阵列测试)或者AP测试(其需要在显示装置100的制造工艺期间施加不同信号至每个驱动块COG BLOCK或者至每个驱动块COG BLOCK的栅极线GL)之前，可在去除形成在驱动块COG BLOCK之间的第一等位线130之后执行检查或其他工艺步骤。
图4A是根据本发明的一个示范性实施方式连接用于连接相邻驱动块内栅极线的栅极短接条的第一等位线的示意图。
如图4A中所示，输出焊盘连接至栅极短接条以临时短接从每个栅极驱动器内的输出焊盘延伸的栅极线GL。在本说明书中，用于连接栅极短接条和每个栅极驱动器内的焊盘的连接部分以及用于连接栅极短接条和第一等位线130的连接部分可称作栅极短接线。在每个栅极驱动器内切割输出焊盘和栅极短接条之间的栅极短接线的部分的过程中，可切割在驱动块COG BLOCK之间创建等电位的第一等位线130与栅极短接条之间的栅极短接线。
而且，由于栅极短接线对应于将栅极线连接至栅极短接条的部分，栅极短接线可称作部分栅极线。
例如，如图4A中所示，位于第一驱动块COG BLOCK_1和第二驱动块COG BLOCK_2中的输出焊盘114连接至栅极线GL，此栅极线GL施加用于导通/截止连接至有源区中子像素的晶体管的信号。结果，从安装于每个栅极驱动器上的栅极驱动IC(见图1的104)输出的栅极信号被施加至经由输出焊盘114和栅极线GL连接到有源区AA的子像素的晶体管。如上文所述，施加从具体栅极驱动IC 104或者具体栅极驱动IC 104的组合输出的栅极信号以驱动位于驱动块COG BLOCK_1，COG BLOCK_2，…，COG BLOCK_n中的子像素。
在包括这种COG类型驱动器的显示装置100的制造工艺的各制造和检查步骤期间，静电ESD会进入到显示装置100。例如，静电ESD会经由包括转移基板102或者在基板102上形成晶体管的各种路径进入。
也就是，每个栅极驱动器可包括用于临时短接输出焊盘114的栅极短接条，栅极短接条位于设置有多个输入焊盘116的输入焊盘区和设置有多个输出焊盘114的输出焊盘区之间。栅极短接条可位于每个栅极驱动器内的输出焊盘114和输入焊盘116之间。
如图4A中所示，在包括COG型驱动器的显示装置100中，通过使用栅极短接条在每个驱动块COG BLOCK的输出焊盘114和栅极线GL之间临时创建等电位。但是，由于在驱动块COG BLOCK之间可能存在电位差，因此本发明的显示装置100包括用于在驱动块COG BLOCK之间临时创建等电位的第一等位线130。
如图4A中所示，第一等位线130位于相邻驱动块COG BLOCK_1和COG BLOCK_2之间且与位于驱动块COG BLOCK_1和COG BLOCK_2中的栅极短接条接触。也就是，第一等位线130被配置成在相邻驱动块COG BLOCK_1和COG BLOCK_2之间延伸，以将第一驱动块COG BLOCK_1内的栅极短接条和第二驱动块COG BLOCK_2内的栅极短接条互连。
由于在显示装置制造工艺中第一驱动块COG BLOCK_1内的栅极短接条和第二驱动块COG BLOCK_2内的栅极短接条连接在一起，因此在由用于第一栅极驱动器的导电路径限定的第一驱动块COG BLOCK_1与由用于第二栅极驱动器的导电路径限定的第二驱动块COGBLOCK_2之间创建等电位。
将参照图4A进行更具体的描述。连接到第一驱动块COG BLOCK_1内的栅极短接条的栅极线GL和连接到第二驱动块COG BLOCK_2内的栅极短接条的栅极线GL借助于第一等位线130等电位。
上文解释的第一等位线130可由在完成显示装置100的制造工艺之后浮置的虚拟线Dummy_Line构成。如图4A中所示，第一等位线130可延伸至显示装置100的有源区AA中的栅极驱动器。这种情况下，第一等位线130具有与连接输出焊盘114和栅极短接条的栅极短接线并排设置的部分。等位线130从第一驱动块COG BLOCK_1向着第二驱动块COG BLOCK_2布线，从而更容易切割和去除第一等位线130的与每个驱动块COG BLOCK内的栅极短接条接触的端部部分，如图4B中所示。
在显示装置的制造工艺中，可执行用于电分离每个驱动块COG BLOCK的栅极线GL的工艺或测试。例如，有必要顺序施加信号至栅极线GL以执行测试比如阵列测试或者AP测试。即使不执行这种测试，也应将栅极信号施加至显示装置的单独栅极线GL，以用于显示装置100最终输出图像。因此，完成的显示装置100的输出焊盘114需要与栅极短接条绝缘。
图4B是根据本发明一个示范性实施方式，连接用于连接相邻驱动块内栅极线的栅极短接条的第一等位线的示意图，第一等位线被切割并与栅极短接条分离。
如图4B中所示，由此制造的显示装置具有设置在第一驱动块COG BLOCK1和第二驱动块COG BLOCK2之间且与短接条间隔开的第一等位线130，作为沿着每个驱动块内的修整线(trimming line)的修整区(或者是间隔开等于修整区的量)。而且，显示装置具有被配置成从接合至第一栅极驱动器并安装于其上的栅极驱动IC接收栅极信号的第一驱动块COGBLOCK_1，和被配置成从接合至第二栅极驱动器并安装于其上的栅极驱动IC接收栅极信号的第二驱动块COG BLOCK_2。
也就是，在根据本发明一个示范性实施方式在上述方法中制造的显示装置中，多个驱动块COG BLOCK_1、COG BLOCK_2、…、COG BLOCK_n的每一个都包括多条栅极线GL和栅极短接结构，例如栅极短接条，其中栅极短接结构作为修整区与多条栅极线GL间隔开(或者间隔开等于修整区的量)，修整区也就是与修整线对应的区域。而且，显示装置包括从多个驱动块COG BLOCK_1、COG BLOCK_2、…、COG BLOCK_n中的一个(例如COG BLOCK_1)延伸至相邻驱动块(例如COG BLOCK_2)且作为修整区被部分去除(或者被去除了等于修整区的量)的第一等位线130。
在本发明的一些实施方式中，可使用提供外部输入信号或电压的线路配置在显示装置的制造期间在驱动块COG BLOCK之间临时创建等电位的线路。在一个实例中，第一等位线130可由路由至位于显示装置100外部的外部信号线的线路之一构成。由于使用具有低电阻的电路对于在驱动块COG BLOCK之间创建等电位更有利，因此与其他线路相比，用作第一等位线130的线路在面积或厚度方面更大或者在电压方面更高。
与驱动块等电位的图4A的结构不同，在图4B中所示的驱动块的结构中，沿着修整线去除从输出焊盘114延伸且接触栅极短接条的栅极短接线的部分。也就是，在输出焊盘114和栅极短接条之间的栅极短接线被划分成沿着修整线彼此间隔等于修整区的量的两部分，因此从输出焊盘114延伸的栅极线GL不再保持等电位。结果，可将信号单独施加至栅极线GL。
去除与修整线对应的部分导电线可通过使用激光照射的修整工艺或者其他类型物理划线工艺执行。
特别是，在本发明的一个示范性实施方式中，除了切割连接输出焊盘和栅极短接条的栅极短接线之外，在驱动块COG BLOCK之间创建等电位的栅极短接线和栅极短接条也可被部分去除。
一旦通过切割从输出焊盘延伸至驱动块内栅极短接条的短接线，使得输出焊盘与栅极短接条绝缘，就会消除从驱动块COG BLOCK延伸的栅极线GL之间的等电位，并且由从驱动块COG BLOCK延伸的栅极线GL限定的驱动块COG BLOCK也是非等电位的。即使在每个驱动块内的栅极短接条和输出焊盘114断开连接，只要第一等位线130保持连接至驱动块的栅极短接条，驱动块也会具有不期望的电效应。
由于这个原因，在驱动块COG之间创建等电位的部分第一等位线130或者连接第一等位线130和栅极短接条的部分栅极短接线可被去除，以更稳定地驱动显示装置110。此处，去除部分第一等位线130或者连接第一等位线130和栅极短接条的部分栅极短接线可与去除连接每个驱动块内输出焊盘和栅极短接条的部分栅极短接线的步骤同时执行。也就是，可以按照与沿着修整线切割驱动块内的输出焊盘114和栅极短接条之间的栅极短接线相同的方式切割第一等位线130或者在第一等位线130和栅极短接条之间的栅极短接线。
如上文所述，连接第一等位线130和每个驱动块内的栅极短接条的栅极短接线可被设置成横跨修整区或修整线(从中去除了栅极短接线)，以易于沿着连接输出焊盘114和栅极短接条的栅极短接线切割第一等位线130或者自第一等位线130向栅极短接条延伸的栅极短接线。例如，连接第一和第二驱动块的栅极短接条的第一等位线130的两个相对端部被形成为横跨修整线延伸并且延伸至第一和第二驱动块内的栅极短接条。
在这种情况下，在沿着修整线切割连接驱动块的栅极短接条和输出焊盘114的栅极短接线的工艺中，接触两个栅极短接条的第一等位线130的两个相对端部也可被切割并与栅极短接条分离，而不需附加工艺。
图5是图2的部分“A”的放大图，其放大地描述了栅极线和栅极虚拟线在根据本发明一个示范性实施方式的显示装置中等电位。
如图5中所示，形成连接最后一个驱动块COG BLOCK_n内栅极线GL的两个相对端部的栅极虚拟线132。位于与栅极虚拟线132交叉的多条数据线DL下方的导电有源层部分(见图7的138b)，即第二等位线138b连接到栅极虚拟线132，从而在多条数据线DL之间创建等电位。
图6是图5中所示的数据线之一和栅极虚拟线之间的连接结构的放大平面图。
图7是沿着图6的线VII-VII取得的截面图，其示意性示出了在根据本发明一个示范性实施方式的显示装置中，由数据线的导电有源层部分构成的第二等位线与栅极虚拟线之间的连接结构。
如图6和7中所示，与构成驱动块COG BLOCK_1、COG BLOCK_2、…、COG BLOCK_n的每一个的栅极线GL一起，将连接至最后一个驱动块COG BLOCK内的栅极短接条的栅极虚拟线132形成在基板102上。
每个驱动块COG BLOCK都包括栅极线GL，栅极线GL从位于非有源区的相对两侧上的一对相应栅极驱动IC接收栅极信号。
栅极虚拟线132构成最后一个驱动块COG BLOCK_n，并从连接位于非有源区相对两侧上的相应栅极驱动器中的栅极线GL的两个相对端部的栅极短接条延伸。
具有暴露出栅极虚拟线的虚拟线接触孔136的栅极绝缘膜136形成在包括栅极虚拟线132的基板102的整个表面上。
有源层134形成在包括栅极绝缘膜136的薄膜晶体管区的像素区中，由导电有源层部分构成的第二等位线138b形成在栅极虚拟线132上的虚拟线接触孔136中，与栅极虚拟线132交叉的多条数据线DL形成在有源层138a上。这种情况下，与导电有源层部分对应的部分第二等位线138b与数据线DL接触。
参照图7，第二等位线138b包括与栅极虚拟线132交叠但是不与栅极线DL交叠的有源层的一些部分，且数据线DL经由第二等位线138b电连接至栅极虚拟线132。通过最终去除与栅极虚拟线132交叠但是不与数据线DL交叠的有源层138a的一些部分或某部分，栅极虚拟线132和数据线DL是彼此绝缘的，这在下文也将描述。
图8是根据本发明一个示范性实施方式的显示装置等位线的形成和分离的流程图。
如图8中所示，在第一步骤S110中，在基板上形成多条栅极线(见图2的GL)，同时，形成第一等位线130和栅极虚拟线(见图3的132)，第一等位线130连接驱动块(见图3的COGBLOCK_1、COG BLOCK_2、…、COG BLOCK_n)，栅极虚拟线构成最后一个驱动块(见图3的COGBLOCK_n)，并从连接位于基板非有源区两侧上的相应栅极驱动器内的栅极线GL的两个相对端部的栅极短接条延伸。
接下来，在第二步骤S120中，形成具有暴露出栅极虚拟线的虚拟线接触孔的栅极绝缘膜，并将连接至栅极虚拟线的有源层连接至栅极绝缘膜。
接下来，在第三步骤S130中，通过半色调曝光和显影形成源极、漏极和数据线，同时，使得栅极虚拟线上的有源层部分导电以形成连接至栅极虚拟线的第二等位线。
接下来，在第四步骤S140中，形成连接至源极或漏极的像素电极，同时，去除连接至栅极虚拟线的部分第二等位线，即与栅极虚拟线132交叠但是不与数据线DL交叠的有源层138a的一些部分，以将数据线与栅极虚拟线分离。
接下来，在第五步骤S150中，在执行测试比如ART测试(阵列测试)或者AP测试之前(其需要在显示装置100的制造工艺期间施加不同的信号至每个驱动块COG BLOCK或者至每个驱动块COG BLOCK的栅极线GL)，分离电连接驱动块COG BLOCK_1、COG BLOCK_2、…、和COGBLOCK_n的第一等位线130。
同时，将参照图9A至9M描述根据本发明制造和分离显示装置的第二等位线的方法。
图9A至9M是示意性示出在根据本发明一个示范性实施方式的显示装置中，在数据线和栅极虚拟线之间的第二等位线的形成和分离的工艺截面图。
如图9A中所示，首先，通过在基板102上沉积栅极金属层并通过光蚀刻技术选择性去除栅极金属层形成构成每个驱动块COG BLOCK的多条栅极线(见图3的GL)和从栅极线延伸的栅极131，且同时形成连接驱动块COG BLOCK_1、COG BLOCK_2、…、和COG BLOCK_n的第一等位线(见图3的130)。这种情况下，与形成栅极线GL同时形成栅极虚拟线132，栅极虚拟线132构成了最后一个驱动块COG BLOCK_n并连接栅极短接条，此栅极短接条连接位于非有源区相对两侧上的相应栅极驱动器中的栅极线GL的两个相对端部。
接下来，如图9B中所示，将栅极绝缘膜134形成在包括栅极线GL的基板的整个表面上，通过使用硅氧化物膜或者硅氮化物膜形成栅极虚拟线132，之后通过光蚀刻技术选择性去除栅极绝缘膜134，从而形成暴露出栅极虚拟线132的虚拟线接触孔136。
接下来，如图9C中所示，由氧化物半导体制成的有源层138和金属层140顺序叠置在栅极绝缘膜134的顶部上，之后将光敏膜142涂覆到金属层140的顶部上。
之后，将具有折射特性的狭缝掩模144放置在光敏膜142的顶部上用于半色调曝光。在这种情况下，狭缝掩模144包括光阻挡部分144a、半透射部分144b和透射部分144c。
接下来，如图9D中所示，在使用狭缝掩模144经历了半色调曝光之后，通过显影选择性去除光敏膜142，从而形成光敏膜图案142a和142b。第二光敏膜图案142b比第一光敏膜图案142a更薄。也就是，第一光敏膜图案142a与金属层140的数据线形成区域和源极/漏极形成区域交叠，第二光敏膜图案142b与有源层138的沟道区和栅极虚拟线132的顶部交叠。
接下来，如图9E中所示，通过使用第一和第二光敏膜图案142a和142b作为蚀刻掩模蚀刻金属层140和有源层138，形成有源层图案138a。
接下来，如图9F中所示，通过经由灰化工艺蚀刻第二光敏膜图案142b，暴露出在有源层图案138a的沟道区上方的金属层140以及栅极虚拟线132上的金属层部分140。这种情况下，也经由灰化工艺蚀刻第一光敏膜图案142a的部分厚度。
接下来，如图9G中所示，通过使用第一光敏膜图案142a作为蚀刻掩模蚀刻金属层140，从而与彼此间隔开的源极140a和漏极140b一起，形成与自源极140a延伸的栅极线GL交叉的数据线DL。同时，有源层图案138a的沟道区和栅极虚拟线132上的有源层图案部分138a暴露到外部。这种情况下，栅极131、有源层图案138a、源极140a和漏极140b构成薄膜晶体管T。
接下来，如图9H中所示，通过在栅极虚拟线132上的有源层图案部分138a上执行等离子体处理，形成第二等位线138b，使得有源层图案138a是导电的。第二等位线138b连接至下部的栅极虚拟线132，且也连接到数据线DL。也就是，在数据线DL下方的部分有源层图案138a在等离子体处理暴露到外部的有源层图案部分138a期间是导电的。结果，数据线DL和第二等位线138b连接到一起。
因此，数据线DL通过第二等位线138b连接至栅极虚拟线132，从而在栅极线GL和数据线DL之间创建等电位。
随后，去除剩余的第一光敏膜图案142a，之后，如图9I中所示，由无机绝缘材料制成的第一钝化膜146和有机绝缘膜148叠置在包括数据线DL和第二等位线138b的基板的整个表面上。
接下来，如图9J中所示，通过在有机绝缘膜148的顶部上沉积透明导电层、之后选择性蚀刻透明导电层，形成公共电极150。
接下来，如图9K中所示，由无机绝缘材料制成的第二钝化膜152沉积在包括公共电极150的基板的整个表面上。
接下来，如图9L中所示，通过用光蚀刻技术蚀刻第二钝化膜152和下方的有机绝缘膜148及第一钝化膜146，与暴露出漏极140b的漏极接触孔154一起形成暴露出第二等位线138b的等位线接触孔156。
随后，将由透明导电材料比如ITO(氧化铟锡)或IZO(氧化铟锌)制成的透明导电材料层沉积在第二钝化膜152上。这种情况下，透明导电材料层也形成在暴露的第二等位线138b上。
接下来，如图9M中所示，通过用蚀刻技术选择性蚀刻透明导电材料层形成接触漏极140b的像素电极158。与形成像素电极158同时地去除与栅极虚拟线132交叠但是不与数据线DL交叠的部分第二等位线138b，从而数据线DL与栅极虚拟线132分离且绝缘。因此，由于去除部分第二等位线138b，因此消除了栅极线GL和数据线DL之间的等电位。
之后，尽管未示出，但是，在执行测试比如ART测试(阵列测试)或者AP测试之前，通过激光修整切割并分离用于连接驱动块COG BLOCK_1、COG BLOCK_2、…、和COG BLOCK_n的第一等位线130(上述测试需要在显示装置100的制造工艺期间将不同信号施加至每个驱动块COG BLOCK或者至每个驱动块COG BLOCK的栅极线GL)，从而消除了驱动块内栅极线GL之间的等电位。
在激光修整期间，通过切割连接至栅极短接条(这些栅极短接条连接最后一个驱动块COG BLOCK_n内的栅极线GL的两个相对端部)的栅极虚拟线132的两个相对端部，栅极虚拟线132也与最后一个驱动块COG BLOCK_n分离。
下文将参照图10描述驱动块之间的第一等位线和数据线之间的第二等位线与驱动块和栅极虚拟线分离的上述结构。
图10是在根据本发明一个示范性实施方式的显示装置中，与每个驱动块内栅极短接条分离的栅极线以及与栅极虚拟线分离的数据线的示意图，这些分离由第一和第二等位线的分离引起且被执行以安装栅极驱动IC和数据驱动IC。
如图10中所示，在每个驱动块内的栅极线GL作为修整区与栅极短接条间隔开(或者间隔开等于修整区的量)。更具体地，沿着修整线(见图4A的修整线)去除连接栅极线GL和每个驱动块内栅极短接条的部分栅极短接线(见图4B的栅极短接线)。也就是，如前文所述的，可以看到栅极短接线是部分的栅极线，栅极短接条和栅极线GL彼此间隔开等于修整区的量。因此，消除了栅极线GL之间的等电位，栅极线GL单独接收信号。
可通过使用激光照射的修整工艺或者各种类型物理划线工艺执行与修整线对应的部分导电线的去除。
特别是，在本发明的一个示范性实施方式中，除了切割连接栅极短接条的栅极短接线之外，还可以去除在驱动块COG BLOCK之间创建等电位的部分第一等位线130和连接第一等位线130与栅极短接条的部分栅极短接线。由于第一等位线130也经由栅极短接线连接至栅极短接条，连接至第一等位线130的栅极短接线可称作部分的第一等位线130。总结为，可去除例如与修整线对应的部分第一等位线130。
一旦通过去除与栅极短接条连接的部分栅极线GL和驱动块内的部分第一等位线130将栅极短接条与栅极线GL和第一等位线130绝缘，就可消除在从驱动块COG BLOCK延伸的栅极线GL之间的等电位，且也可消除在由从驱动块COG BLOCK延伸的栅极线GL限定的驱动块COG BLOCK之间的等电位。即使每个驱动块内的栅极短接条和栅极线GL都断开连接，只要第一等位线130保持连接至驱动块的栅极短接条，驱动块就会具有非期望的电效应。
由于这个原因，可去除在驱动块COG之间创建等电位的部分第一等位线130或者连接第一等位线130和栅极短接条的部分栅极短接线，以更稳定地驱动显示装置110。此处，可以与去除连接输出焊盘和每个驱动块内的栅极短接条的部分栅极短接线的步骤同时地去除部分第一等位线130或者连接第一等位线130和栅极短接条的部分栅极短接线。也就是，可以按照与沿着修整线切割驱动块内的栅极短接条之间的栅极短接线相同的方式，切割第一等位线130或者在第一等位线130和栅极短接条之间的栅极短接线。
同时，如图10中所示，通过去除由在数据线DL下方从有源层图案138a延伸的导电有源层部分构成的部分第二等位线138b，消除在数据线DL和栅极线GL之间的等电位。也就是，可通过去除与栅极虚拟线132交叠但是不与数据线DL交叠的有源层的一些部分或者第二等位线138b的一些部分，消除在数据线DL和栅极线GL之间的等电位。
而且，在随后工艺即单元划线工艺期间，自动切割连接至数据短接条的多条数据线DL且将其与数据短接条分离。在通过COF(膜上芯片)方法安装数据驱动IC的情况下，数据线DL连接至单个数据短接条。但是，本发明不限于此结构，可通过COG(玻璃上芯片)方法将数据线DL分组成多个驱动块COG BLOCK的群组，与栅极线GL的情况相同，从而以与通过栅极短接条连接每个驱动块内栅极线相同的方式配置数据线。
因此，由于经由单元划线工艺切割数据短接条，因此数据线不再保持等电位。结果，数据线DL单独接收信号。
通过使用激光照射的修整工艺或者各种类型物理划线工艺执行与单元划片划线对应的部分导电线的去除。
一旦通过去除第二等位线138b使得数据线DL与栅极虚拟线132绝缘，就可消除栅极线GL和数据线DL之间的等电位。即使数据线DL和栅极虚拟线132断开连接，只要数据线DL保持连接至数据短接条，数据线就会具有非期望的电效应。
由于这个原因，可通过单元划线工艺或者修整工艺去除在数据线DL之间创建等电位的数据短接条，用于更稳定地驱动显示装置。
因此，由于切割了显示装置的第一和第二等位线使其与栅极线GL和数据线DL分离，因此可以消除驱动块COG BLOCK之间、栅极线之间、数据线之间或者栅极线和数据线之间的等电位。
通过使用相同金属层作为栅极线形成包括多条栅极线的驱动块之间的等位线，本发明允许在切割等位线之前在至少两个驱动块之间存在等电位的条件下执行各种显示器制造工艺或者显示器测试，其中经由电连接输出焊盘(其电连接至每个驱动块内的短接条)和至少两个驱动块内的短接条的等位线创建等电位。由此，可减小在显示制造工艺期间在驱动块之间产生的任何电荷差，由此允许显示装置的薄膜晶体管具有更均匀的装置特性。
而且，由于通过将位于多条数据线下方的导电有源层部分连接至栅极虚拟线(其构成最后一个驱动块并从用于连接栅极线两个相对端部的栅极短接条延伸)形成等位线，在驱动块内的栅极线和数据线之间创建了等电位，因此本发明消除了在栅极线和数据线之间的任何电荷差。这降低了在工艺步骤期间将浮置或有机杂质残留在由相同金属层制成的栅极线的顶部上或者由不同金属层制成的栅极线和数据线之间、即源极和漏极之间的交叠部分上的可能性，由此极大地减少了杂质缺陷。
虽然已经参照附图描述了本发明的示范性实施方式，但是所属领域技术人员将理解本发明可实施为其他具体形式，而不改变技术精神以及实质特征。
因此，应当理解上文所述的示范性实施方式是说明性的且在所有方面都是非限制性的，本公开内容和描述的范围由所附权利要求书限定，且应当将其解释为权利要求书的含义和范围、以及源自权利要求书等效原理的所有改变或修改形式都包括在本发明的范围内。

Claims (11)

1.一种用于制造显示装置的方法，该方法包括：
在基板上形成多个驱动块，所述多个驱动块包括多条栅极线和连接至所述多条栅极线的栅极短接结构；
形成第一等位线，所述第一等位线连接相邻驱动块以在所述驱动块之间创建等电位；
形成从所述多个驱动块的至少之一延伸的栅极虚拟线；
在所述栅极虚拟线上形成有源层和多条数据线；
通过去除部分数据线暴露出所述有源层的与所述栅极虚拟线交叠的一些部分；
通过使得部分暴露的有源层导电来形成第二等位线，所述第二等位线创建在所述多条栅极线和所述多条数据线之间的等电位；
通过去除部分第一等位线和部分栅极线作为修整区，消除在所述驱动块之间的等电位；和
通过去除部分第二等位线，消除在所述多条栅极线和所述多条数据线之间的等电位。
2.如权利要求1所述的方法，其中形成所述第一等位线和形成所述栅极虚拟线同时执行。
3.如权利要求1所述的方法，其中通过激光修整工艺去除部分第一等位线和部分栅极线。
4.如权利要求1所述的方法，其中所述有源层由氧化物半导体材料制成。
5.如权利要求1所述的方法，其中通过等离子体处理使得部分暴露的有源层导电，形成所述第二等位线。
6.一种显示装置，包括：
多个驱动块，所述多个驱动块包括多条栅极线以及作为修整区与所述栅极线间隔开的栅极短接结构；
等位线，所述等位线从所述多个驱动块之一延伸至相邻驱动块，所述等位线的一部分作为修整区被去除；
栅极虚拟线，所述栅极虚拟线从所述多个驱动块的至少之一延伸；
与所述多条栅极线交叉的多条数据线；和
在所述栅极虚拟线和所述多条数据线之间的有源层，
其中所述有源层的与所述栅极虚拟线交叠但是不与所述多条数据线交叠的一些部分被去除。
7.如权利要求6所述的显示装置，其中所述等位线由与所述多条栅极线相同的材料制成。
8.如权利要求6所述的显示装置，其中所述多个驱动块彼此绝缘。
9.如权利要求6所述的显示装置，其中所述多条数据线与所述栅极虚拟线绝缘。
10.如权利要求6所述的显示装置，其中所述有源层由氧化物半导体材料制成。
11.如权利要求6所述的显示装置，其中所述有源层的被去除的部分是所述有源层的导电部分。
CN201510617395.4A 2014-11-14 2015-09-24 显示装置及其制造方法 Active CN105609468B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140159150A KR102191648B1 (ko) 2014-11-14 2014-11-14 표시장치 및 그 제조방법
KR10-2014-0159150 2014-11-14

Publications (2)

Publication Number Publication Date
CN105609468A CN105609468A (zh) 2016-05-25
CN105609468B true CN105609468B (zh) 2018-07-06

Family

ID=54140216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510617395.4A Active CN105609468B (zh) 2014-11-14 2015-09-24 显示装置及其制造方法

Country Status (4)

Country Link
US (1) US9431438B2 (zh)
EP (1) EP3021166B1 (zh)
KR (1) KR102191648B1 (zh)
CN (1) CN105609468B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102411705B1 (ko) * 2015-04-10 2022-06-23 삼성디스플레이 주식회사 표시장치
KR20190010052A (ko) * 2017-07-20 2019-01-30 엘지전자 주식회사 디스플레이 디바이스
CN109461403B (zh) * 2018-11-05 2022-01-11 合肥鑫晟光电科技有限公司 一种显示器件及其制备方法和显示装置
CN110233154B (zh) * 2018-11-26 2021-07-30 友达光电股份有限公司 元件基板
CN112505974B (zh) * 2020-12-10 2022-07-22 滁州惠科光电科技有限公司 一种走线结构及液晶显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1592520A (zh) * 2003-08-28 2005-03-09 三星Sdi株式会社 有机电致发光显示器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2712395B2 (ja) * 1988-10-14 1998-02-10 松下電器産業株式会社 マトリクス型画像表示装置の保護回路及びマトリクス型画像表示装置の製造方法と検査方法
JP3870763B2 (ja) * 2001-11-20 2007-01-24 松下電器産業株式会社 アクティブマトリクス型表示装置、及びその駆動方法
KR100538325B1 (ko) * 2002-12-31 2005-12-22 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 표시소자와 그 제조방법 및 장치
TWI319622B (en) * 2003-10-01 2010-01-11 Samsung Electronics Co Ltd Thin film transistor array panel and liquid crystal display including the same
KR100591548B1 (ko) * 2003-12-30 2006-06-19 엘지.필립스 엘시디 주식회사 유기전계 발광소자
KR101031713B1 (ko) * 2006-12-22 2011-04-29 엘지디스플레이 주식회사 박막트랜지스터 기판과 이의 제조방법
KR101913839B1 (ko) * 2012-04-10 2018-12-31 삼성디스플레이 주식회사 표시 장치 및 그것의 테스트 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1592520A (zh) * 2003-08-28 2005-03-09 三星Sdi株式会社 有机电致发光显示器

Also Published As

Publication number Publication date
EP3021166A1 (en) 2016-05-18
EP3021166B1 (en) 2018-07-25
KR20160057915A (ko) 2016-05-24
US9431438B2 (en) 2016-08-30
CN105609468A (zh) 2016-05-25
US20160141315A1 (en) 2016-05-19
KR102191648B1 (ko) 2020-12-16

Similar Documents

Publication Publication Date Title
US10437118B2 (en) Liquid crystal display device and method for manufacturing the same
CN105609468B (zh) 显示装置及其制造方法
CN104749805B (zh) 显示装置
TWI388912B (zh) 製造陣列基板之方法
US6980264B2 (en) Repair method for defects in data lines and flat panel display incorporating the same
KR102203281B1 (ko) 디스플레이 장치와 이의 제조방법
KR101084183B1 (ko) 유기 발광 디스플레이 장치 및 그 제조방법
CN105047606B (zh) 显示装置的阵列基板的返工方法和通过其形成的阵列基板
JP4657915B2 (ja) パッド電極形成方法及びこれを用いた液晶表示素子の製造方法並びに該方法により製造された液晶表示素子
CN106873212A (zh) 包括盒内式触摸板的背板基板、液晶显示装置及制造方法
JP5404289B2 (ja) 表示パネル
US10976870B2 (en) Display device with inorganic film and method of fabricating the same
US9869915B2 (en) Array substrate and liquid crystal display panel including the same
CN107808886A (zh) 过孔连接结构及制造方法、阵列基板及制造方法、显示装置
JP2015108765A (ja) 表示装置
KR20160082866A (ko) 표시 장치
JP2008089646A (ja) 表示装置
KR102506159B1 (ko) 표시 장치
JP6037261B2 (ja) 表示装置
JP2010181698A (ja) 表示装置及びその製造方法
KR20170081070A (ko) 수평 전계형 액정 표시장치 및 그 제조방법
JP2009271105A (ja) 液晶表示装置の製造方法
WO2020189006A1 (ja) 表示装置及び検査方法
KR20110039124A (ko) 액정표시장치
KR20080022702A (ko) 액정표시장치와 액정표시장치의 검사방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant