以下、本発明が適用された実施形態について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明は省略する。
〈実施形態1〉
〈全体構成〉
図1は本発明の実施形態1の表示装置である液晶表示装置の全体構成を説明するための図であり、以下、図1に基づいて、本発明の実施形態1の表示装置の全体構成を説明する。なお、表示装置は液晶表示装置等の非発光型の表示装置に限定されることはなく、有機EL表示装置に代表される自発光型の表示装置にも適用可能である。また、以下の説明では、IPS方式の液晶表示装置の場合について説明するが、VA方式の液晶表示装置にも適用可能である。
図1に示す実施形態1の液晶表示装置は画素電極等が形成される第1基板SUB1と、カラーフィルタやブラックマトリクス(遮光膜)が形成され、第1基板SUB1に対向して配置される第2基板SUB2と、第1基板SUB1と第2基板SUB2とで挟持される図示しない液晶層とで構成される液晶表示パネルを有し、この液晶表示パネルの光源となる図示しないバックライトユニットとを組み合わせることにより、液晶表示装置が構成されている。第1基板SUB1と第2基板SUB2との固定及び液晶の封止は、第2基板の周辺部に環状に塗布された図示しないシール材で固定され、液晶も封止される構成となっている。なお、以下の説明では、液晶表示パネルの説明においても、液晶表示装置と記す。
第1基板SUB1及び第2基板SUB2としては、例えば周知のガラス基板が用いられるのが一般的であるが、ガラス基板に限定されることはなく、石英ガラスやプラスチック(樹脂)のような他の絶縁性基板であってもよい。例えば、石英ガラスを用いれば、プロセス温度を高くできるため、後述する薄膜トランジスタ(スイッチング用の薄膜トランジスタ)STFTのゲート絶縁膜を緻密化できるので、信頼性を向上することができる。一方、プラスチック(樹脂)基板を用いる場合には、軽量で、耐衝撃性に優れた液晶表示装置を提供できる。
また、実施形態1の液晶表示装置では、液晶が封入された領域の内で表示画素(以下、画素と略記する)の形成される領域が表示領域ARとなり、該表示領域を覆うようにして配向膜ORIが形成されている。このとき、液晶が封入されている領域内であっても、画素が形成されておらず表示に係わらない領域は表示領域ARとはならない。
実施形態1の液晶表示装置では第1基板SUB1の液晶側の面であって表示領域AR内には、図中X方向に延在しY方向に並設される走査信号線(ゲート線)GLが形成されている。また、図中Y方向に延在しX方向に並設される映像信号線(ドレイン線)DLが形成されている。
ドレイン線DLとゲート線GLとで囲まれる矩形状の領域は画素が形成される領域を構成し、これにより、各画素は表示領域AR内においてマトリックス状に配置されている。各画素は、例えば図1中丸印Aの部分において、その拡大図A’に示すように、ゲート線GLからの走査信号によってオンされる薄膜トランジスタ(スイッチング用の薄膜トランジスタ)STFTと、このオンされた薄膜トランジスタSTFTを介してドレイン線DLからの映像信号が供給される画素電極PXと、コモン線CLに接続され映像信号の電位に対して基準となる電位を有する共通信号が供給される共通電極CTとを備えている。なお、拡大図A’に示す共通電極CTの構成では、画素毎に独立して形成される共通電極CTにコモン線CLを介して共通信号を入力する構成としたが、これに限定されることはなく、X方向に隣接配置される画素の共通電極CTが直接接続されるように共通電極CTを形成し、X方向の左右(第1基板SUB1の端部)の一端から、又は両側からコモン線CLを介して共通信号を入力する構成でもよい。
各ドレイン線DL及び各ゲート線GLはその端部においてシール材を越えてそれぞれ延在され、第2基板SUB2よりも大きい第1基板SUB1の液晶面側に搭載される、走査信号駆動回路GDRまたは映像信号駆動回路DDRにそれぞれ接続される構成となっている。ただし、実施形態1の液晶表示装置では、走査信号駆動回路GDRまたは映像信号駆動回路DDRを半導体チップで形成し第1基板SUB1に搭載する構成としているが、DDR映像信号駆動回路と走査信号駆動回路GDRとの何れか一方又はその両方の駆動回路をフレキシブルプリント基板FPCにテープキャリア方式やCOF(Chip On Film)方式で搭載し、第1基板SUB1に接続させる構成であってもよい。
〈点灯検査回路構成〉
図2は本発明の実施形態1の表示装置における点灯検査回路の概略構成を説明するための図であり、以下、図2に基づいて実施形態1の点灯検査回路の構成を説明する。ただし、以下の説明では、検査用薄膜トランジスタTFTの半導体層を介して対向配置される一対のソース・ドレイン電極の内で、検査用端子CR、CG、CBに接続される側をソース電極と記し、ドレイン線DLに接続される側をドレイン電極と記す。また、実施形態1の点灯検査回路QDの内で、ゲート線GLに検査用の走査信号を供給する回路部分については従来と同様の構成となるので、詳細な説明は省略する。
実施形態1の液晶表示装置では、第1基板SUB1の液晶側の面であって、表示領域ARの外側の領域に、点灯検査回路QDが形成されている。この実施形態1の点灯検査回路QDでは、各ゲート電極を共通とする複数の検査用薄膜トランジスタ(第1の薄膜トランジスタ)TFTを備える構成となっており、この検査用薄膜トランジスタTFTのゲート電極は信号線(制御信号線)SIGを介して検査用端子CTGに接続されている。すなわち、検査用薄膜トランジスタTFTのゲート電極に接続される検査用の信号線である制御信号線SIGは、全ての検査用薄膜トランジスタTFTのゲート電極に接続されている。
また、検査用薄膜トランジスタTFTの内で、そのドレイン電極がR(赤色)の画素のドレイン線DLに接続される検査用薄膜トランジスタTFTのソース電極は、配線(検査配線)DRWを介して検査用端子CRに接続されている。また、検査用薄膜トランジスタTFTの内で、そのドレイン電極がG(緑色)の画素のドレイン線DLに接続される検査用薄膜トランジスタTFTのソース電極は、配線(検査配線)DGWを介して検査用端子CGに接続されている。さらには、検査用薄膜トランジスタTFTの内で、そのドレイン電極がB(青色)の画素のドレイン線DLに接続される検査用薄膜トランジスタTFTのソース電極は、配線(検査配線)DBWを介して検査用端子CBに接続されている。すなわち、各検査用薄膜トランジスタTFTのドレイン電極は、それぞれが異なるドレイン線に接続されている。一方、検査用薄膜トランジスタTFTのソース電極は、R(赤色),G(緑色),B(青色)の各色に対応する検査用の映像信号が入力される3本の検査用の配線DRW,DGW,DBWの何れかに接続されている。
また、実施形態1の点灯検査回路QDでは、制御信号線SIGの近傍に金属薄膜や透明導電膜等からなる導電性薄膜であるフローティング電極FLTが配置されると共に、該フローティング電極FLTと検査用薄膜トランジスタTFTとの間にダミーの薄膜トランジスタ(第2の薄膜トランジスタ)TFT4が配置される構成となっている。この実施形態1のダミーの薄膜トランジスタTFT4は、後に詳述するように、ゲート電極のみが制御信号線SIGに接続されており、他の電極すなわちソース電極及びドレイン電極は他の信号線に接続されない構成となっている。
この構成からなる点灯検査回路QDでは、点灯検査時には、検査用端子CTGから入力される制御信号に基づいて、全ての検査用薄膜トランジスタTFTのON/OFFが制御される。このとき、R(赤色),G(緑色),B(青色)の各色に対応した検査用の映像信号が検査用端子CR,CG,CBから入力され、配線DRW,DGW,DBWを介して検査用薄膜トランジスタTFTのソース電極に入力される。検査用薄膜トランジスタTFTがONの場合、このONされた検査用薄膜トランジスタTFTを介して、検査用の映像信号が各ドレイン線DLに出力されることとなる。一方、各画素に配置されるスイッチング用の薄膜トランジスタSTFTのゲート電極に接続されるゲート線GLには、図示しない検査用端子から検査用の走査信号が入力される。この検査用の走査信号と検査用の映像信号とは同期して入力される。したがって、各画素に配置されるスイッチング用の薄膜トランジスタSTFTを介して、R(赤色),G(緑色),B(青色)の各色に対応した検査用の映像信号がそれぞれの画素電極に出力され、擬似ダイナミック点灯検査(いわゆるQD点灯検査)がなされることとなる。
このとき、実施形態1の点灯検査回路QDが備えるフローティング電極FLT及びダミーの薄膜トランジスタTFT4は、それぞれ他の信号線から絶縁される構成となっているので、点灯検査時においては、従来と同様の点灯検査が可能となる。
次に、図3に本発明の実施形態1の表示装置である液晶表示装置における点灯検査回路のパターン図を示し、以下、図3に基づいて、実施形態1の点灯検査回路の詳細構成について説明する。ただし、図3に示すパターン図は図2中丸印Bに示すパターンの拡大図であり、ドレイン信号駆動回路DDRが搭載される領域部分のパターンの拡大図である。
図3に示すように、実施形態1の点灯検査回路QDでは、従来の点灯検査回路と同様に、Y方向に延在するドレイン線DLはX方向に並設される構成となっている。このドレイン線DLの並設方向に制御信号線SIGが延在して形成され、ドレイン線DLの端部に検査用薄膜トランジスタTFTが形成されている。
検査用薄膜トランジスタTFTの半導体層は、図示しないゲート絶縁膜(絶縁膜)を介して当該半導体層の下層に形成される制御信号線SIGと交差するように形成され、該制御信号線SIGが検査用薄膜トランジスタTFTのゲート電極を兼ねる構成となっている。また、ドレイン線DLは絶縁膜を介して制御信号線SIGよりも上層に形成される検査用薄膜トランジスタTFTの半導体層に接続され、ドレイン線DLがドレイン電極を兼ねる構成となっている。さらには、検査用薄膜トランジスタTFTを介して図中下側の部分には、ドレイン線DLの並設方向であるX方向に延在する3本の配線(検査配線)DRW,DGW,DBWがY方向に並設されている。実施形態1においては、配線(検査配線)DRW,DGW,DBWは制御信号線SIGと同層に形成される構成となっており、検査用薄膜トランジスタTFTのY方向に延在するソース電極とはコンタクトホール(貫通孔)THを介して電気的に接続されている。このように、画素内の薄膜トランジスタであるスイッチング用薄膜トランジスタSTFTのゲート線と同様に、検査用薄膜トランジスタTFTのゲート電極に接続される制御信号線SIGは直線状に形成される制御信号線SIGの上層に絶縁膜(ゲート絶縁膜)を介して、検査用薄膜トランジスタTFTの半導体層が重畳して配置される構成となっている。この構成により、点灯検査回路QDの占める面積を小さく形成することを可能としている。
さらには、実施形態1の点灯検査回路QDは、ドレイン信号駆動回路DDRが搭載される領域(図中に実線で示す)に形成される構成となっている。したがって、検査用薄膜トランジスタTFTの近傍のドレイン線DLには、ドレイン信号駆動回路DDRの出力端子とドレイン線DLとを電気的に接続するための端子部PDが形成されている。この端子部PDもコンタクトホールTHを介して、ドレイン線DLと電気的に接続されている。
この構成により、実施形態1の点灯検査回路QDでは、R(赤色),G(緑色),B(青色)のカラー表示用の画素毎のドレイン線と、該ドレイン線DLにR(赤色),G(緑色),B(青色)の検査用の信号を供給する配線(検査配線)DRW,DGW,DBWとを制御信号線SIGからの入力により、相互に電気的に接続及び切断する構成となっている。
また、図3から明らかなように、実施形態1の点灯検査回路QDにおいては、制御信号線SIGの近傍にフローティング電極FLTが配置される構成となっている。この実施形態1のフローティング電極FLTは、制御信号線SIGと同層の導電膜(例えば、周知の金属薄膜やITO,ZnS等の透明導電膜等)で形成されている。この構成により、実施形態1の点灯検査回路QDにおいては、制御信号線SIGとフローティング電極FLTとは同一工程で形成でき、その間隔は当該制御信号線SIGとフローティング電極FLTとを形成するためのマスクパターンの形成精度、及び導電膜のエッチング精度という非常に高い精度で形成することが可能となる。その結果、制御信号線SIGとフローティング電極FLTとの間に生じる静電スパークの発生電圧(第2のスパーク電圧)を非常に精度よく制御することが可能となるという格別の効果を得ることができる。
なお、制御信号線SIGとフローティング電極FLTとは同層の導電膜に限定されることはない。例えば、検査用薄膜トランジスタTFTのソース・ドレイン電極と同層の導電膜等の異なる薄膜層の導電膜で形成する構成であってもよい。また、フローティング電極FLTを他の信号線等とは別に設ける構成としたが、これに限定されることはない。例えば、点灯検査回路QDの内で、ゲート線GLに検査用の走査信号を入力するための配線(表示領域外に引き出されたゲート配線)を用いる構成であってもよい。この配線は、検査用薄膜トランジスタのドレイン電極にその一端側が接続され、他端側が検査用の走査信号を入力するための図示しない検査用端子に接続される構成となっている。したがって、ラビング処理時においては、この配線はフローティング状態となっているので、フローティング電極FLTとして用いることが可能となり、後に詳述する効果を得ることが可能となる。
さらには、実施形態1の点灯検査回路QDでは、フローティング電極FLTと検査用薄膜トランジスタTFTとの間の領域に、ダミーの薄膜トランジスタTFT4が配置される構成となっている。実施形態1のダミーの薄膜トランジスタTFT4は、検査用薄膜トランジスタTFTの内で、フローティング電極FLTが配置される側の端部に形成される検査用薄膜トランジスタTFT(図中に薄膜トランジスタTFT1と記す)に隣接配置される構成となっている。このダミーの薄膜トランジスタTFT4は検査用薄膜トランジスタTFTと同一の工程で形成されている。また、ダミーの薄膜トランジスタTFT4のゲート電極も制御信号線SIGが兼ねる構成となっている。さらには、ダミーの薄膜トランジスタTFT4のソース電極及びドレイン電極は、近接する検査用薄膜トランジスタTFT1のソース電極及びドレイン電極(ドレイン線DL)にそれぞれ沿うようにして所定長さだけ延在する構成となっている。すなわち、ダミーの薄膜トランジスタTFT4のソース電極及びドレイン電極は所定長さだけ延在するのみで他の信号線等に接続されない構成となっており、隣接する検査用薄膜トランジスタTFT1のソース電極及びドレイン電極とも絶縁される構成となっている。
なお、実施形態1のダミーの薄膜トランジスタTFT4は検査用薄膜トランジスタTFTと等間隔に形成される構成としたが、その形成位置は等間隔に限定されることはない。例えば、検査用薄膜トランジスタTFTの形成間隔よりも大きく形成することによって、図3に示す位置よりもダミーの薄膜トランジスタTFT4をフローティング電極FLTに近い位置に形成する構成であってもよい。ただし、ダミーの薄膜トランジスタTFT4の形成位置は、後に詳述するように、フローティング電極FLTよりも薄膜トランジスタTFT1に近い位置に形成することが好ましい。
制御信号線SIGとフローティング電極FLTとの間に静電スパークが生じる電圧は、薄膜トランジスタTFT1,TFT4のゲート電極とソース・ドレイン電極との間に静電スパークが生じる電圧、すなわち耐圧よりも低い電圧に設定されている。ただし、薄膜トランジスタTFT1のゲート電極とソース・ドレイン電極との間に静電スパークが生じる電圧は、薄膜トランジスタTFTのゲート絶縁膜の厚さ等の形成工程に依存することとなる。したがって、実施形態1の構成においては、フローティング電極FLTと制御信号線SIGとの間隔と、静電スパークが発生する電圧(耐圧)との関係を、予め実験的に定めておき、その間隔となるようにフローティング電極FLTと制御信号線SIGとを形成する。
この構成により、ラビング処理によって静電気が生じた場合であっても、まず、制御信号線SIGとフローティング電極FLTとの間に静電スパークが生じることとなる。次に、この静電スパークに伴う制御信号線SIGの電位低下が生じることとなるが、ダミーの薄膜トランジスタTFT4のゲート電極とソース・ドレイン電極との間に静電スパークを生じさせることにより、制御信号線SIGの電位を低下させることができるので、ラビング処理に起因する点灯検査回路QDの検査用薄膜トランジスタTFTの破壊を防止することができる。なお、以上の説明では、ドレイン線DLに接続される点灯検査回路QDの部分について説明したが、点灯検査回路QDはゲート線GLに検査用の走査信号を入力するための図示しない薄膜トランジスタも同じ制御信号線SIGをゲート電極とする構成である。例えば、前述するドレイン線に接続される検査用薄膜トランジスタTFTと並設される構成となっている。
この実施形態1の点灯検査回路に対して、図9に示す従来の点灯検査回路QDの構成では、フローティング配線である制御信号線SIGに蓄積された電荷Q2は蓄積されるのみとなる。その結果、制御信号線SIGの電位V2と検査用の薄膜トランジスタTFTの電位との差が、当該検査用の薄膜トランジスタTFTのゲート電極とドレイン電極との間の耐圧を超えた場合に、静電スパークが発生し、検査用の薄膜トランジスタTFTの破壊が生じてしまうこととなる。
〈検査用薄膜トランジスタの保護動作〉
次に、図4に本発明の実施形態1の液晶表示装置における点灯検査回路の各部の電圧変化を説明するための図、図5に本発明の実施形態1の点灯検査回路におけるフローティング電極からダミーの薄膜トランジスタを介して検査用薄膜トランジスタに至る制御信号線の等価回路を示し、以下、図4及び図5に基づいて、実施形態1の点灯検査回路QDにおける検査用薄膜トランジスタTFTの保護動作について詳細に説明する。
ただし、図4に示す検査用薄膜トランジスタTFTの保護動作では、1度の静電スパークの発生に伴ってダミーの薄膜トランジスタTFT4が破壊される場合について説明する。また、以下の説明では、検査用薄膜トランジスタTFTの内で、図中左側の薄膜トランジスタTFT1すなわちダミーの薄膜トランジスタに最も近い位置に形成される薄膜トランジスタTFT1の電荷に注目して説明する。さらには、図4中の記載においては、時刻t0〜t1の範囲において、図中に示す電圧の変化を明確するために電圧V1,V2,V4がそれぞれ異なる電圧としているが、実際の電圧はV1=V2=V4となる。なお、点灯検査回路QDを形成する他の検査用薄膜トランジスタTFTにも電荷が移動することとなる。
図4に示すように、点灯検査回路QDを構成する検査用薄膜トランジスタTFTの内で、ダミーの薄膜トランジスタTFT4のソース・ドレイン電極の電荷量をQ4、ソース・ドレイン電極の容量をC4、ソース・ドレイン電極の電位をV4とする。また、ダミー薄膜トランジスタTFT4に最も近い位置に配置される薄膜トランジスタTFT1のソース・ドレイン電極の電荷量すなわち画素から薄膜トランジスタTFT1のソース・ドレイン電極までの電荷量をQ1、ソース・ドレイン電極の容量すなわち画素から薄膜トランジスタTFT1のソース・ドレイン電極までの容量をC1、ソース・ドレイン電極の電位をV1とする。また、点灯検査回路QDを構成する各検査用薄膜トランジスタTFTに共通のゲート線(ゲート電極)となる制御信号線SIGにおける電荷量をQ2、該制御信号線SIGの容量をC2、該制御信号線SIGの電位をV2とする。さらには、制御信号線SIGの近傍に配置されるフローティング状態の導電体であるフローティング電極FLTの電荷量をQ3、該フローティング電極FLTの容量をC3、該フローティング電極FLTの電位をV3とする。また、以下の説明では、説明を簡単にするために、ラビング処理の進展に伴う有効表示領域(表示領域)AR内で発生する電荷による電圧上昇が直線的に変化する場合について説明するが、これに限定されるものではない。
以下、図4に示す各部の電位変化に基づいて、実施形態1の構成による点灯検査回路QDを構成する薄膜トランジスタに対する保護動作を説明する。
(1)時刻t0〜t1に示す範囲では、ラビング工程でのラビング処理の進展により、ラビング布と有効表示領域(表示領域)AR内を覆うように形成されている配向膜ORIとの接触で発生した電荷が配向膜に蓄積される。該配向膜と接触している画素電極のITOにも電荷が蓄積され、電位V1と電荷量Q1は高くなる。ここで、電位V2と電荷量Q2が電位V1と電荷量Q1よりも低い場合、画素電極と制御信号線SIGとの間に電位差が発生し、Q1=Q2となるように、蓄積された電荷が制御信号線SIGに移動する、すなわち点灯検査回路QDの検査用薄膜トランジスタTFTの半導体層(例えば、アモルファスシリコンa−Siからなる)を介して電荷がソース・ドレイン電極からゲート電極に移動するため、電位V2と電荷量Q2が高くなる。このとき、電位V1と電荷量Q1は高い状態を維持する。このように、V1高,V2低(V1>V2)→V2高,V1高となり、Q1高,Q2低(Q1>Q2)→Q2高,Q1高となる。
このように、ラビング処理が開始されると、第1基板SUB1の液晶面側(対向面側)とラビング布との摩擦により静電気が発生する。この静電気で生じた電荷が画素電極及び画素内のスイッチング用薄膜トランジスタSTFTを介してドレイン線DLに移動し、該ドレイン線DLに接続される点灯検査回路QDに移動する。この電荷の移動により、点灯検査回路QDを構成する薄膜トランジスタTFT1のドレイン電極側にも電荷が移動して、グラフG1で示すように、その電位V1が上昇する。このドレイン電極側の電位V1の上昇により、薄膜トランジスタTFT1のドレイン電極からゲート電極に電荷が移動して、グラフG2に示すように、制御信号線SIGの電位V2も電位V1と同様に上昇することとなる(時刻t0〜t1)。
ここで、電位V4と電荷量Q4が電位V2と電荷量Q2よりも低い場合、Q2=Q4となるようにダミーの薄膜トランジスタTFT4の半導体層を介して電荷がゲート電極からソース・ドレイン電極に移動するため、電位V4と電荷量Q4が高くなる。このとき、電位V2と電荷量Q2は高い状態を維持する。このように、電位V2高,V4低(V2>V4)→V4高,V2高となり、Q2高,Q4低(Q2>Q4)→Q4高,Q2高となる。
すなわち、制御信号線SIGは他の検査用薄膜トランジスタTFTのゲート線(ゲート電極)とも接続される構成となっている。さらには、点灯検査回路QDのダミーの薄膜トランジスタTFT4及び薄膜トランジスタTFT1は、ボトムゲート型のMIS構造の薄膜トランジスタとなるので、ソース電極とドレイン電極とは半導体層に直接接続される構成となっており、半導体層とゲート電極とはゲート絶縁膜を介して対向配置される構成となっている。また、制御信号線SIGは他の検査用薄膜トランジスタTFTのゲート線(ゲート電極)とも接続される構成となっている。したがって、ラビング処理に伴う静電気の発生が続いて薄膜トランジスタTFT1のドレイン電極側の電位V1が上昇した場合、制御信号線SIGの電圧V2も上昇することとなる。その結果、ゲート絶縁膜を介して制御信号線SIGと対向配置される半導体層の電荷量Q4も大きくなり、グラフG4に示すように、ダミーの薄膜トランジスタTFT4のドレイン電極の電位V4も、電位V1,V2と同様に上昇することとなる(時刻t0〜t1)。
一方、制御信号線SIGの近傍に形成されるフローティング電極FLTは、薄膜トランジスタのゲート絶縁膜の膜厚等よりは大きい距離となるように形成されている。したがって、フローティング電極FLTの電位V3は初期の電位(例えば、V3=0V(ゼロボルト))となり、時刻t0〜t1の範囲においても、初期電位のままの一定電位で保持されることとなる。このとき、t0〜t1の期間においては、電位V1,V2,V4はラビング処理に伴う静電気の発生が続くこととなるので、グラフG1,G2,G4に示すように、薄膜トランジスタTFT1のドレイン電極側の電位V1の上昇と共に、制御信号線SIGの電位V2及びダミーの薄膜トランジスタTFT4のドレイン電極の電位V4も上昇することとなる。その結果、実施形態1の構成では、フローティング電極FLTと制御信号線SIGとの間の電位差をVとした場合、電位差V=V2−V3が次第に大きくなる。
(2)電位V3と電荷量Q3が電位V2と電荷量Q2よりも低い場合、Q2=Q3となるように、電荷が点灯検査回路QDの検査用薄膜トランジスタTFT及びダミーの薄膜トランジスタTFT4のゲート電極となる制御信号線SIGからフローティング電極FLTに移動しようとする。ここで、電位V2−V3間が限界耐圧に達すると静電スパークが発生し(時刻t1)、両電圧が同電位になろうと急激に電位変化する(時刻t1〜t2)。このとき、電位V3と電荷量Q3が高くなり、電位V2と電荷量Q2は急激に低くなる。このように、V2高,V3低(V2>V3)→V3高,V2低となり、Q2高,Q3低(Q2>Q3)→Q3高,Q2低となる。
すなわち、時刻t1において、電位差V=V2−V3がフローティング電極FLTと制御信号線SIGとの間の限界耐圧(放電電圧,第2のスパーク電圧)Vedに達した場合、フローティング電極FLTと制御信号線SIGとの間に放電スパーク(静電スパーク)が生じることとなる。この放電スパークにより、グラフG3に示すように、フローティング電極FLTの電位は時刻t1〜t2の非常に短い時間で大きく上昇することとなる。また、制御信号線SIGに蓄積された電荷V2はフローティング電極FLTに移動することとなり、制御信号線SIGの電位V2は時刻t1〜t2の非常に短い時間で急激に低下することとなる(時刻t1〜t2)。静電スパーク等の発生にように、短時間に急激な電圧変化が生じる場合、比較的に大きな容量の電流が流れることとなる。このために、ラビング処理等により生じる静電気の蓄積時には大きな差が生じることがなかった制御信号線SIGの配線抵抗が大きな影響を与えることとなる。以下、詳細に説明する。
制御信号線SIGに比較的に大きな電流が生じる場合、図5に示すように、フローティング電極FLTの近傍からダミーの薄膜トランジスタTFT4を介して薄膜トランジスタTFT1に至るまでの制御信号線SIGの配線抵抗Ra,Rbの差が顕著に現れることとなり、電圧降下に差が生じることとなる。このために、図5に示すように、フローティング電極FLTの近傍における制御信号線SIGの電位をV2a、ダミーの薄膜トランジスタTFT4のゲート電極領域での制御信号線SIGの電位をV2b、QD点灯検査回路の薄膜トランジスタTFT1のゲート電極領域での制御信号線SIGの電位をV2cとした場合、静電スパークの発生により、フローティング電極FLTの近傍における制御信号線SIGの電位V2aは急激に低下し、フローティング電極FLTの電位V3とほぼ同じ電位まで低下することとなる(時刻t2)。このとき、ダミーの薄膜トランジスタTFT4の近傍における制御信号線SIGの電位V2bは、制御信号線SIGの配線抵抗Raによって電位低下が緩和されるので、制御信号線SIGの電位V2aの変化よりも緩やかに低下することとなる。同様にして、制御信号線SIGの電位V2cは、制御信号線SIGの配線抵抗Raと配線抵抗Rbとの合計の配線抵抗(Ra+Rb)によって電位低下がさらに緩和され、電位V2bの変化よりもさらに低下が緩やかとなる。
一方、前述するように、時刻t2における薄膜トランジスタTFT1のドレイン電極の電位V1と、薄膜トランジスタTFT4のドレイン電極の電位V4とは、同一もしくはほぼ同一の電位となる。したがって、時刻t1〜t2の期間におけるダミーの薄膜トランジスタTFT4のドレイン電極の電位V4と制御信号線SIGの電位V2bとの電位差をVbとし、薄膜トランジスタTFT1のドレイン電極の電位V1と制御信号線SIGの電位V2cとの電位差をVcとした場合、電位差Vbが電位差Vcよりも大きくなる。このとき、薄膜トランジスタTFT1と薄膜トランジスタTFT4とは同一の工程で形成されると共に、その形成位置が近接して配置されることとなるので、ほぼ同一の特性を有することとなる。したがって、静電スパークの発生によって、薄膜トランジスタTFTの破壊が生じる場合、ダミーの薄膜トランジスタTFT4に破壊が生じることとなる。
(3)電荷量Q2(電位V2b)が電荷量Q4(電位V4)よりも低い場合、Q2=Q4となるように、ダミーの薄膜トランジスタTFT4の半導体層を介して電荷が当該薄膜トランジスタTFT4のソース・ドレイン電極からゲート電極(制御信号線SIG)に移動するため、電荷量Q2(電位V2)が高くなる。このとき、電荷量Q4(電位V4)が急激に低下するために静電スパークが発生し、ダミーの薄膜トランジスタTFT4が破壊する。この場合、V4高,V2低(V4>V2)→V2高,V4低となり、Q4高,Q2低(Q4>Q2)→Q2高,Q4低となる。
すなわち、実施形態1の構成では、前述するように、時刻t1〜t2の期間におけるダミーの薄膜トランジスタTFT4のドレイン電極の電位V4と制御信号線SIGの電位V2bとの電位差(第1のスパーク発生電圧)Vbが、薄膜トランジスタTFT1のドレイン電極の電位V1と制御信号線SIGの電位V2cとの電位差Vcよりも大きくなる。したがって、静電スパークに伴う制御信号線SIGの電位V2の急激な低下(降下)により、ダミーの薄膜トランジスタTFT4のドレイン電極の電位V4と制御信号線SIGの電位V2bとの電位差Vbが最も速く限界耐圧(第1のスパーク発生電圧)に達することとなる。その結果、ダミーの薄膜トランジスタTFT4のドレイン電極と、ゲート電極である制御信号線SIGとの間に第2の静電スパークが発生し、ゲート絶縁膜が破壊されてショートすることとなる(時刻t2)。ただし、この場合のゲート絶縁膜破壊は、ゲート電極とソース電極との間、または両方であってもよい。
この時刻t2におけるダミーの薄膜トランジスタTFT4のゲート絶縁膜の破壊により、ドレイン電極(ソース電極)に蓄積されていた電荷Q4が直ちに制御信号線SIGに供給されることとなる。その結果、時刻t2〜t3におけるグラフG4に示すように、ダミーの薄膜トランジスタTFT4のドレイン電極の電位V4は急激に低下する。一方、グラフG2のV2bに示すように、ゲート電極である制御信号線SIGの電位V2bは急激に上昇し、高くなる。その結果、時刻t2〜t3において、ダミーの薄膜トランジスタTFT4のドレイン電極から供給された電荷が配線抵抗Ra,Rbを介し、制御信号線SIGのフローティング電極FLTの近傍及び薄膜トランジスタTFT4のゲート電極領域にも供給されることとなり、それぞれの電位V2a,V2cも上昇する。この後、ダミーの薄膜トランジスタTFT4のドレイン電極の電荷量Q4と制御信号線SIGの電荷量Q2とが等しくなると、制御信号線SIG内の電荷の急激な移動すなわち大きな電流の発生が終了し、制御信号線SIG内の電位が同じ電位V2となる(時刻t3)。この時刻t3では、ダミーの薄膜トランジスタTFT4のドレイン電極の電位V4と制御信号線SIGの電位V2bとが同電位になることで電位V2が上がることとなる。このとき、時刻t2においては、グラフG2b,G2cから明らかなように、電位Vc=V1−V2cは電位Vb=V4−V2bよりも小さいので、点灯検査回路QDの薄膜トランジスタTFT1は限界耐圧に達しない、すなわち検査用薄膜トランジスタTFTは破壊されないこととなる。
(4)時刻t3〜t4に示す範囲においても、ラビング処理による静電気の蓄積が継続されるので、グラフG1に示すように、点灯検査回路QDの薄膜トランジスタTFT1の電位V1は時間の経過と共に上昇することとなる。したがって、ゲート絶縁膜の破壊により短絡された制御信号線SIGの電位V2とダミーの薄膜トランジスタTFT4のドレイン電極(ソース電極を含む)の電位V4も時間の経過と共に上昇することとなる。このとき、電位V2,V4は電位V1よりも低い電位となっているので、電位V2,V4はショート(短絡)したままでV1電圧に近づいていく。ただし、電位V2,V4の上昇度合は電位V1よりも大きくなるが、薄膜トランジスタTFT1のゲート絶縁膜を介した電荷の移動となるので、電位V1と電位V2(電位4)とにおける電位の上昇度合の差は比較的小さいものとなる。
(5)時刻t4において、点灯検査回路QDの各検査用薄膜トランジスタTFTにおける容量Cが飽和すると、薄膜トランジスタTFT1のドレイン電極の電位V1の帯電も飽和することとなり、以降の薄膜トランジスタTFT1のドレイン電極の電位V1はこの飽和された電位V1となる。このときの電位V2,V4については、電位V1よりも低い電位となるので、引き続き時間の経過と共に上昇することとなる。ただし、時刻t4からラビング処理が終了する時刻t5の期間における電位V2,V4の上昇度合は、電位V1の上昇がなくなるので、時刻t3〜t4における上昇度合よりもさらに小さい上昇度合となる。さらには、図4から明らかなように、フローティング電極FLTの電位V3は時刻t1での静電スパークによって移動した電荷が保持され、上昇した電位がラビング処理の終了する時刻t5まで維持されることとなる。したがって、フローティング電極FLTと制御信号線SIGとの間にも静電スパークは発生しないので、フローティング電極FLTと制御信号線SIGとの間に生じる静電スパークによって点灯検査回路QDの検査用薄膜トランジスタTFTが破壊されることはない。
その結果、フローティング電極FLTと制御信号線SIGとの間の静電スパークの発生に伴うダミーの薄膜トランジスタTFT4の破壊が生じた時刻t2からラビング処理が終了する時刻t5までの期間において、薄膜トランジスタTFT1のドレイン電極(ソース電極を含む)の電位V1と、そのゲート電極となる制御信号線SIGの電位V2(電位V2c)との電位差がゲート絶縁膜破壊等を生じさせる限界耐圧に達することがなくなる。したがって、点灯検査回路QDを形成する検査用薄膜トランジスタTFTの破壊を防止することが可能となる。なお、図4中の時刻t3〜t5においては、説明のために電位V2,V4が急速に上昇する(すなわち、上昇度合を示す傾斜が大きくなる)記載としているが、実際のラビング工程における電位V2,V4の上昇度合は図中の記載よりも小さなものとなるので、前述する効果を得ることが可能となる。
ただし、実施形態1の構成では、ダミーの薄膜トランジスタTFT4の容量C4が大きい方が好ましい。この場合、より多くの電荷を保持することができ、ダミーの薄膜トランジスタTFT4のドレイン電極とゲート電極(制御信号線SIG)との短絡時におけるゲート電極(制御信号線SIG)への電荷供給量を増大させることが可能となるので、ダミーの薄膜トランジスタTFT4の破壊後における制御信号線SIGの電位V2及びダミーの薄膜トランジスタTFT4の電位V4(図4中の時刻t3時における電位)を、より低い電位にまで低下させることが可能となる。その結果、時刻t3〜t5までの期間における制御信号線SIGの電位V2(ダミーの薄膜トランジスタTFT4の電位V4)を低い電位に保持させることが可能となるからである。
以上説明したように、実施形態1の液晶表示装置では、少なくともラビング処理中に特定の電位に固定されない導電性薄膜層を備え、点灯検査回路QDを形成する複数の第1の薄膜トランジスタ(検査用薄膜トランジスタ)TFTのゲート電極に接続される制御信号線の近傍に配置されると共に、点灯検査回路QDを形成する第1の薄膜トランジスタと導電性薄膜層との間に、ゲート電極が制御信号線に接続されると共に、ドレイン電極及びソース電極が特定の電位の信号線に接続されない第2の薄膜トランジスタ(ダミーの薄膜トランジスタ)を備える構成となっている。したがって、ラビング処理において生じる静電気が点灯検査回路QDの検査用薄膜トランジスタTFTのゲート電極に蓄積された場合であっても、このゲート電極と導電性薄膜層との間に生じる静電スパークによって低減できると共に、この静電スパークによって生じる検査用薄膜トランジスタTFTのゲート電極とソース・ドレイン電極との間の急激な電圧変動すなわち検査用薄膜トランジスタTFTのソース・ドレイン電極と制御信号線との間の急激な電圧変動を、第2の薄膜トランジスタ(ダミーの薄膜トランジスタ)のゲート電極とソース・ドレイン電極との間に生じる静電スパークによって解消することができるので、点灯検査回路QDを形成する複数の検査用薄膜トランジスタの破壊を防止することができる。
なお、実施形態1の液晶表示装置では、フローティング電極FLTと制御信号線SIGとを同層の導電性薄膜で形成する構成としたが、これに限定されることはない。例えば、フローティング電極FLTを薄膜トランジスタTFT1,4のソース電極及びドレイン電極と同層の導電膜で形成し、第1基板SUB1の面内方向の距離と、第1基板SUB1の法線方向すなわち薄膜層の積層方向の距離との合計により、フローティング電極FLTと制御信号線SIGとの間に生じる静電スパークの電圧を調整する構成であってもよい。
また、実施形態1のフローティング電極FLTでは、その形状を矩形状に形成する場合について説明したが、その形状は矩形状に限定されることはなく、他の形状であってもよい。特に、フローティング電極FLTを形成する領域の形状に合わせた形状とすることにより、少ない面積で最適なフローティング電極FLTを形成できる。さらには、フローティング電極FLTを他の信号線と同様に線状の導電膜で形成する、または後述する実施形態2のダミーの薄膜トランジスタTFT4のドレイン電極のように、屈曲した線状の導電膜で形成する構成であってもよい。
(実施形態2)
図6は本発明の実施形態2の液晶表示装置における点灯検査回路の拡大図であり、実施形態1の図4に対応する図である。ただし、実施形態2の液晶表示装置は、点灯検査回路QDに隣接して配置されるダミーの薄膜トランジスタTFT4の構成及びフローティング電極FLTの大きさを除く他の構成は実施形態1と同様の構成となる。したがって、以下の説明では、ダミーの薄膜トランジスタTFT4及びフローティング電極FLTの構成について詳細に説明する。
図6から明らかなように、実施形態2のダミーの薄膜トランジスタTFT4では、ドレイン電極から延在する延在部EXLを備える構成となっている。特に、実施形態2の延在部EXLはドレイン電極と同層に形成される導電膜材料で形成されている。また、実施形態2の延在部EXLは、点灯検査回路QDを構成する検査用薄膜トランジスタTFT等のドレイン線と同様の配線幅を有する線状の導電膜で形成されている。このとき、実施形態2の構成では、少なくとも図中の上方に延在した後に、左方に屈曲して延在している。この後には、右方に屈曲して延在した後に、上方に延在し、さらに左方に屈曲して延在し、端部に至る構成となっている。このように、実施形態2の延在部EXLは、ドレイン電極の形成方向に延在すると共に、該延在方向と直交する方向に順次屈曲される構成となっている。この構成により、薄膜トランジスタTFT1のドレイン線の延在方向すなわち引き出し線の延在方向に対する大きさを小さくすると共に、配線長を大きく形成することを可能とし、ドレイン電極の有する容量C4を大きく形成する構成となっている。このとき、実施形態2のダミーの薄膜トランジスタTFT4においても、ソース電極及びドレイン電極並びに延在部EXLはフローティング状態となっている。
一方、図6に示すように、実施形態2のフローティング電極FLTにおいては、図中の上下方向及び左右方向の各辺の長さが実施形態1のフローティング電極FLTよりも大きく形成される構成となっている。この構成により、実施形態2の矩形状に形成されるフローティング電極FLTにおいては、実施形態1よりも容量C3が大きく形成されると共に、その膜厚及び導電膜材料が実施形態1と同様ならば、面積に比例した容量C3となる。
この構成からなる実施形態2の液晶表示装置においても、薄膜トランジスタTFT1のゲート電極(制御信号線SIG)に蓄積され電荷を、ゲート電極と導電性薄膜層との間に生じる静電スパークによって低減できると共に、第2の薄膜トランジスタのゲート電極(制御信号線SIG)とソース・ドレイン電極との間に生じる静電スパークによって制御信号線SIGの急激な電圧変動を解消することができるので、点灯検査回路QDを形成する複数の検査用薄膜トランジスタTFTの破壊を防止することができるという効果を得ることができる。
なお、実施形態2の液晶表示装置においては、フローティング電極FLTの容量C3及びダミーの薄膜トランジスタTFT4のドレイン電極側の容量C4を共に大きく形成する構成としたが、これに限定されることはなく、何れか一方の容量を大きくする構成であってもよい。この場合、前述する実施形態1と同様に、フローティング電極FLTの容量が大きい方が好ましい。
また、実施形態2の液晶表示装置においては、ダミーの薄膜トランジスタTFT4のドレイン電極側から延在される配線を延長することにより、当該薄膜トランジスタTFT4のドレイン電極の容量を大きくする構成としたが、これに限定されることはない。例えば、フローティング電極FLTのような平板状の導電膜層を形成し、ドレイン電極と電気的に接続する構成であってもよい。
さらには、実施形態2の液晶表示装置においては、ダミーの薄膜トランジスタTFT4のドレイン電極側の容量を大きくする構成としたが、図中下側のソース電極側に延在部EXLや平板状の導電膜を設ける構成であってもよく、さらには、ドレイン電極側及びソース電極側にそれぞれ延在部EXLや平板状の導電膜を設ける構成であってもよい。
(実施形態3)
図7は本発明の実施形態3の液晶表示装置における点灯検査回路の拡大図である。ただし、実施形態3の液晶表示装置においても、点灯検査回路QDに隣接して配置されるダミーの薄膜トランジスタTFT4及びフローティング電極FLTの構成を除く他の構成は、実施形態1と同様の構成となる。したがって、以下の説明では、ダミーの薄膜トランジスタTFT4及びフローティング電極FLTの構成について詳細に説明する。
図7に示すように、実施形態3のダミーの薄膜トランジスタTFT4では、ドレイン電極の他端側に電極部EXPが形成される構成となっている。特に、実施形態3の電極部EXPはドレイン電極から延在する信号線の他端にドレイン電極と同層に形成される第1の導電膜CN1と、薄膜トランジスタの形成領域においてはゲート絶縁膜として機能する絶縁膜を介して、第1の導電膜CN1の下層に形成される第2の導電膜CN2とにより形成されている。
このとき、第1の導電膜CN1はダミーの薄膜トランジスタTFT4のドレイン電極と電気的に接続され、第2の導電膜CN2は他の導電膜とは接続されないフローティングの構成、すなわち他の信号線等から絶縁された構成となっている。この構成により、実施形態3の電極部EXPは、絶縁膜を介して重畳して配置される第1の導電膜CN1と第2の導電膜CN2とにより、容量性の電極部EXPを形成する構成となっている。その結果、少ない専有面積でダミーの薄膜トランジスタTFT4のドレイン電極側の容量C4を大きくすることが可能となる。特に、実施形態3の構成においては、第1の導電膜CN1は薄膜トランジスタTFT1,TFT4のソース電極及びドレイン電極を形成する工程、第2の導電膜CN2はゲート電極を形成する工程でそれぞれの導電膜を形成するので、実施形態3の電極部EXPを形成する工程を追加することなく、容量性の電極部EXPを形成できるという効果を得ることができる。
また、実施形態3の電極部EXPでは、ダミーの薄膜トランジスタTFT4のドレイン電極に接続される第1の導電膜CN1よりも第2の導電膜CN2の面積が小さく形成されている。さらには、平面的に見て第1の導電膜CN1の辺部から第2の導電膜CN2の辺部が突出しない構成となっている。なお、実施形態3のダミーの薄膜トランジスタTFT4では、ソース電極は実施形態1と同様の構成となっているが、これに限定されることはない。例えば、前述するドレイン電極側と同様の構成であってもよく、さらには、ソース電極側に前述する電極部EXPを形成し、ドレイン電極側を実施形態1と同様の構成としてもよい。
一方、実施形態3のフローティング電極FLTにおいても、実施形態1と同様の形状を有する導電膜からなる第1の電極FLT1の上層に、絶縁膜(ゲート絶縁膜)を介して導電膜からなる第2の電極FLT2が形成される構成となっている。このとき、第1の電極FLT1及び第2の電極FLT2は、他の信号線等と接続されないフローティングの構成、すなわち他の信号線等からは絶縁された構成となっている。したがって、実施形態3では、絶縁膜を介して重畳配置される第1の電極FLT1と第2の電極FLT2とにより形成される容量性のフローティング電極FLTが構成される。よって、実施形態1と同様に面積であっても、フローティング電極FLTの容量C3を実施形態1よりも大きくすることが可能となる。
このとき、実施形態3のフローティング電極FLTでは、制御信号線SIGと同層に形成される第1の電極FLT1よりも第2の電極FLT2の面積が小さく形成されている。さらには、平面的に見て第1の電極FLT1の辺部から第2の電極FLT2を形成する導電膜が突出しない構成となっている。
この構成により、第1の電極FLT1と第2の電極FLT2とを形成する工程における位置合わせ精度に伴う制御信号線SIGとフローティング電極FLTとの間隔の変動、すなわち制御信号線SIGとフローティング電極FLTとの間に生じる静電スパークの発生電圧のバラツキ(変動)を抑えつつ、第1基板SUB1に占めるフローティング電極FLTの面積を低減させることが可能となる。
以上説明したように、実施形態3のQD点灯検査回路においても、制御信号線SIGの近傍にフローティング電極FLTが配置されると共に、該フローティング電極FLTとQD点灯検査回路の薄膜トランジスタTFT1との間の領域にダミーの薄膜トランジスタTFT4が配置される構成となっているので、実施形態1と同様の効果を得ることができる。このとき、実施形態3のフローティング電極FLT及びダミーの薄膜トランジスタTFT4のドレイン電極の接続される電極部EXPは、それぞれ絶縁膜を介してフローティングの導電膜と重畳配置される構成となっているので、面積を増加させることなく、容量C3,C4を増加できるという格別の効果が得られる。また、容量C3,C4を実施形態1よりも大きく形成できるので、静電スパークの発生後の制御信号線SIGの電位を実施形態1よりもさらに低い電位にできるという格別の効果を得ることができる。
なお、実施形態3の液晶表示装置では、下層の導電性薄膜よりも上層の導電性薄膜を小さく形成してフローティング電極FLTを形成すると共に、電極部EXPにおいては上層の導電性薄膜よりも下層の導電性薄膜を小さく形成する構成としたが、その逆の構成であってもよい。
(実施形態4)
図8は本発明の実施形態4の液晶表示装置における点灯検査回路の拡大図である。ただし、実施形態4の液晶表示装置は、点灯検査回路QDに隣接して配置されるダミーの薄膜トランジスタTFT4及び該薄膜トランジスタTFT4に接続される薄膜トランジスタTFT4a並びにフローティング電極FLTとなるフローティングの薄膜トランジスタTFT3を除く他の構成は、実施形態1と同様の構成となる。したがって、以下の説明では、ダミーの薄膜トランジスタTFT4と薄膜トランジスタTFT4a、及びフローティング電極FLTの構成について詳細に説明する。また、以下の説明においては、薄膜トランジスタTFT1,TFT4については半導体層に電気的に接続される一対の電極の内で、図中上側の電極をドレイン電極と記し、図中下側の電極をソース電極と記し、薄膜トランジスタTFT4aについては図中下側の電極をドレイン電極と記し、図中上側の電極をドレイン電極と記す。
図8から明らかなように、実施形態4の点灯検査回路QDでは、フローティング電極FLTとして、他の信号線に接続されない薄膜トランジスタTFT3を用いると共に、ダミーの薄膜トランジスタTFT4と該薄膜トランジスタTFT4に接続される3つの薄膜トランジスタTFT4aを備える構成となっている。特に、実施形態4におけるダミーの薄膜トランジスタTFT4,TFT4aの構成では、薄膜トランジスタTFT4は点灯検査回路QDを構成する薄膜トランジスタTFT1と並設され、特に、直線形状をなす制御信号線SIGに重畳して半導体が形成され、ドレイン電極及びソース電極がそれぞれ形成されている。
一方、3個の薄膜トランジスタTFT4aは薄膜トランジスタTFT4から離れた位置に形成されており、各薄膜トランジスタTFT4aのゲート電極は、制御信号線SIGから分岐される制御信号線SIGに接続される構成となっている。また、各薄膜トランジスタTFT4aのドレイン電極はそれぞれ電気的に接続されると共に、この薄膜トランジスタTFT4aのドレイン電極はダミーの薄膜トランジスタTFT4のドレイン電極とも電気的に接続される構成となっている。一方、薄膜トランジスタTFT4aのソース電極は、ダミーの薄膜トランジスタTFT4のソース電極と同様に、それぞれが他の信号線等に接続されないフローティングの構成となっている。ただし、実施形態4における3個の薄膜トランジスタTFT4aは、点灯検査回路QDを形成する検査用薄膜トランジスタTFTと同じ並設方向の場合について説明したが、これに限定されることない。例えば、ドレイン線の延在方向すなわち検査用薄膜トランジスタTFTの並設方向と直交する方向に並設される構成であってもよい。
以上に説明した構成により、ダミーの薄膜トランジスタTFT4のドレイン電極と各薄膜トランジスタTFT4aのドレイン電極とを接続するための配線の容量と、3個の薄膜トランジスタTFT4aにおけるドレイン電極とゲート電極との間の容量(寄生容量であるゲート・ドレイン間容量)と、当該ダミーの薄膜トランジスタTFT4のゲート電極とソース・ドレイン電極との間の容量との合計の容量が、ダミーの薄膜トランジスタTFT4の容量C4となる。すなわち、実施形態2,3と同様に,ダミーの薄膜トランジスタTFT4の容量C4を増大させることが可能となる。
さらには、実施形態4の構成では、制御信号線SIGの近傍に3個の薄膜トランジスタTFT3が形成される構成となっている。この3個の薄膜トランジスタTFT3により、フローティング電極FLTを形成する構成となっている。すなわち、実施形態4においては、点灯検査回路QDの検査用薄膜トランジスタTFTと同様に、図中の左右方向に並設され、3個の薄膜トランジスタTFT3のゲート電極のみがそれぞれ接続される構成となっている。このとき、実施形態4の構成においては、3個の薄膜トランジスタTFT3のゲート電極を接続する信号線(配線)が制御信号線SIGと同じ工程すなわち同じ導電膜材料によって同層に形成されると共に、その伸延方向が制御信号線SIGと平行に形成される構成となっている。その結果、3個の薄膜トランジスタTFT3のソース電極及びドレイン電極並びにゲート電極の内で、ソース電極の端部が制御信号線SIGと近接されることとなる。したがって、実施形態4においては、各薄膜トランジスタTFT3のソース電極の他端側すなわち制御信号線SIGと近接される側と当該制御信号線SIGとの間隔に応じて、静電スパークが生じることとなる。よって、実施形態4の点灯検査回路QDでは、薄膜トランジスタTFT3のソース電極の配線容量と、ソース・ドレイン電極とゲート電極との間の容量とを合計した容量が、実施形態4のフローティング電極FLTの容量C3となる。
この構成からなる実施形態4のフローティング電極FLTにおいても、実施形態1と同様に、静電スパークに発生により制御信号線SIGに蓄積される電荷Q4を低減させることが可能となるので、実施形態1と同様の効果を得ることができる。さらには、実施形態3,4と同様に、容量C3,C4を実施形態1よりも大きく形成できるので、静電スパークの発生後の制御信号線SIGの電位を実施形態1よりもさらに低い電位にできるという格別の効果を得ることができる。
ただし、実施形態4の構成では、十分な容量C3を確保するために、3つの薄膜トランジスタTFT3を直列に接続する構成としている。このとき、実施形態4では、各薄膜トランジスタTFT3のソース電極を形成する導電膜の容量と共に、ソース・ドレイン電極とゲート電極との間の容量も用いる構成としている。さらには、点灯検査回路QDを形成する検査用薄膜トランジスタTFTと同じサイズの薄膜トランジスタTFT3を形成する構成としているので、各薄膜トランジスタTFT3のゲート電極のみが電気的に接続され、ソース電極及びドレイン電極が他の信号線等に接続されないフローティングとなる3つの薄膜トランジスタTFT3を用いる構成としている。
なお、実施形態4の構成では、薄膜トランジスタTFT4の代わりに薄膜トランジスタTFT4aが先に破壊される場合も考えられるが、薄膜トランジスタTFT4,TFT4a1のいずれの破壊であっても検査用薄膜トランジスタTFTを保護することは可能となる。
以上、本発明者によってなされた発明を、前記発明の実施形態に基づき具体的に説明したが、本発明は、前記発明の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。