CN105405804B - 导电插塞的形成方法 - Google Patents
导电插塞的形成方法 Download PDFInfo
- Publication number
- CN105405804B CN105405804B CN201410392081.4A CN201410392081A CN105405804B CN 105405804 B CN105405804 B CN 105405804B CN 201410392081 A CN201410392081 A CN 201410392081A CN 105405804 B CN105405804 B CN 105405804B
- Authority
- CN
- China
- Prior art keywords
- layer
- copolymer
- forming method
- metal layer
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种导电插塞的形成方法,包括:提供基底,所述基底表面露出第一金属层;在所述第一金属层表面形成包含共聚物层的膜层;在所述基底上形成层间介质层,所述层间介质层表面与所述共聚物层表面齐平;进行退火处理,在所述共聚物层内形成至少一个通孔,所述通孔贯穿所述共聚物层的厚度;在所述通孔内填充满导电层,所述导电层与所述共聚物层相平,形成导电插塞。采用本发明的方法形成的导电插塞应用到半导体器件中,可以减小半导体器件的功耗。
Description
技术领域
本发明涉及半导体领域,尤其涉及导电插塞的形成方法。
背景技术
随着集成电路的制作向超大规模集成电路发展,集成电路内部的电路密度越来越大,所包含的元件数量也越来越多,这种发展使得晶圆表面无法提供足够的面积来制作所需的互连线。
为了满足元件缩小后的互连线需求,互连金属层的设计成为超大规模集成电路技术所通常采用的一种方法。目前,互连金属层之间的导通是通过导电插塞来实现的。其中,互连金属层与衬底中的CMOS等半导体器件之间的导通是通过接触插塞(contact)实现的。
现有技术中,参考图1至图4,导电插塞的形成方法包括:
参考图1,提供半导体衬底100,所述半导体衬底100上具有第一介质层101,第一介质层101内部具有第一金属层102,第一介质层101与第一金属层102齐平。
继续参考图1,在第一介质层101和第一金属层102上形成第二介质层103。在第二介质层103上形成图形化的掩膜层104,所述图形化的掩膜层内具有贯穿其厚度的开口105。
参考图2,沿所述掩膜层内的开口105刻蚀第二介质层103,在第二介质层103内形成通孔106,通孔106的底部露出第一金属层102。
结合参考图2和图3,在通孔106内填充满钨层,且钨层高于第二介质层103。接着,去除高于第二介质层103上的钨层。形成钨导电插塞107。
参考图4,在第二介质层103、钨导电插塞107上形成第三介质层108,所述第三介质层108内具有第二金属层109。第二金属层109与钨导电插塞107电连接。
然而,采用现有技术的钨导电插塞的制作方法形成的半导体器件的功耗大。
发明内容
本发明解决的问题是采用现有技术的钨导电插塞的制作方法形成的半导体器件的功耗大。
为解决上述问题,本发明提供一种导电插塞的形成方法,包括:
提供基底,所述基底表面露出第一金属层;
在所述第一金属层表面形成包含共聚物层的膜层;
在所述基底上形成层间介质层,所述层间介质层表面与所述共聚物层表面齐平;
进行退火处理,在所述共聚物层内形成至少一个通孔,所述通孔贯穿所述共聚物层的厚度;
在所述通孔内填充满导电层,所述导电层与所述共聚物层相平,形成导电插塞。
可选的,所述共聚物层的制作方法为喷涂或旋涂。
可选的,所述共聚物层为聚苯乙烯和聚甲基丙烯酸甲酯共聚而成,所述聚苯乙烯的体积百分率为63%~77%,所述聚甲基丙烯酸甲酯的体积百分率为27%~33%。
可选的,一个共聚物分子为至少一个聚甲基丙烯酸甲酯分子和所述聚甲基丙烯酸甲酯分子周围的多个聚苯乙烯分子自组装而成。
可选的,所述通孔的孔径等于所述聚甲基丙烯酸甲酯分子的大小。
可选的,所述通孔的孔径大于或等于10纳米。
可选的,所述退火处理的温度为140℃~180℃。
可选的,所述导电层的材料为金属或碳纳米管。
可选的,所述膜层为单层结构或叠层结构。
可选的,当所述膜层为单层结构时,所述膜层为共聚物层。
可选的,当所述膜层为叠层结构时,所述膜层包括位于第一金属层上的催化金属层和位于催化金属层上的共聚物层。
可选的,当所述膜层为叠层结构时,所述膜层包括位于第一金属层上的隔离层、位于隔离层上的催化金属层和位于催化金属层上的共聚物层。
可选的,当所述膜层为叠层结构时,所述膜层包括位于第一金属层上的隔离层、位于隔离层上的粘附层、位于粘附层上的催化金属层和位于催化金属层上的共聚物层。
可选的,当所述膜层为叠层结构时,所述膜层包括位于第一金属层上的隔离层、位于隔离层上的共聚物层。
可选的,当所述膜层为叠层结构时,所述膜层包括位于第一金属层上的隔离层、位于隔离层上的粘附层、位于粘附层上的共聚物层。
可选的,所述催化金属层形成步骤包括:形成催化金属材料层;
刻蚀所述催化金属材料层,形成球形排列的催化金属层。
可选的,在形成层间介质层之前,还包括:在基底上及膜层侧壁形成隔离固定层。
可选的,所述隔离固定层的材料为氧化硅或氮化硅。
可选的,所述隔离固定层的形成方法为原子层沉积。
与现有技术相比,本发明的技术方案具有以下优点:
共聚物层是至少两种聚合物分子自组装而成。共聚物层中的一种聚合物分子交联形成至少一个圆柱形状,而共聚物层中的其他聚合物分子将所述圆柱包围。对所述共聚物层进行退火处理之后,圆柱状的聚合物分子被去除,这样就会在共聚物层内形成至少一个通孔,所述通孔贯穿所述共聚物层的厚度,通孔的大小可以通过组成圆柱形状的聚合物分子的大小进行调节,而且形成通孔的尺寸远小于现有技术中的通孔的尺寸。因此,在共聚物层内形成通孔的方法并不受光刻精度的限制。采用本发明的方法能够形成尺寸非常小的导电插塞,从而可以减小第一金属层与导电插塞之间的接触面积,进而可以减小流经第一金属层、导电插塞的电流,从而减小后续形成的半导体器件的功耗。
另外,本技术方案中,由于在共聚物层内形成通孔的方法并不需要掩膜板,不需要光刻、刻蚀的步骤,因此,节省了工艺成本。
附图说明
图1~图4是现有技术中的形成导电插塞的各步骤对应的剖面结构示意图;
图5~图13是本发明的第一实施例中的形成导电插塞的各步骤对应的剖面结构示意图;
图14~图19是本发明的第二实施例中的形成接触插塞的各步骤对应的剖面结构示意图。
具体实施方式
经发现和研究,本发明解决的问题是采用现有技术的钨导电插塞的制作方法形成的半导体器件的功耗大,原因如下:
参考图4,流经第一金属层102、钨导电插塞107和第二金属层109间的电流偏大。而造成上述电流偏大的原因是由于第一金属层102和第二金属层109之间的接触面积较大。由于第一金属层102与第二金属层109通过第二介质层103内的钨导电插塞107连接,所述钨导电插塞107的直径偏大,使得第一金属层102与第二金属层109之间的接触面积偏大。需要减少钨导电插塞107的直径,也就是说,需要减少通孔106(参考图2)的孔径,以减小钨导电插塞107的直径,从而减少第一金属层102与第二金属层109之间的接触面积,进而减小流经第一金属层102、钨导电插塞107和第二金属层109间的电流。
现有技术中,在第二介质层103内形成通孔106的方法为光刻、刻蚀,然而,光刻工艺具有一定的精度,受到光刻精度的限制,无法在第二介质层103内形成尺寸很小的通孔106。
为了解决上述技术问题,本发明提供了一种导电插塞的制作方法,采用本发明的形成导电插塞的方法能够减小后续形成的半导体器件的功耗。
下面结合附图对本发明的具体实施例做详细的说明。
实施例一
参考图5,本实施例中,基底包括形成有晶体管等半导体元件的衬底层200、位于衬底层200上的介质层202、在介质层202内的第一金属层201。所述第一金属层201的底面与所述衬底层的晶体管电连接,所述第一金属层201顶面与介质层202顶面齐平。因此,基底顶面露出第一金属层201。
介质层202的材料为氧化硅、碳化硅或氮氧化硅。介质层202也可以为低k材料或超低k材料,所述低k材料的介电常数小于等于3,所述超低k材料的介电常数小于等于2.7。介质层202的形成方法为沉积。具体可以为高密度等离子体(High Density Plasma,HDP)化学气相沉积或者是高纵深比填沟工艺(High Aspect Ratio Process,HARP)或者流动化学气相沉积(Flowable Chemical Vapor Deposition,FCVD)。采用上述三种方法填充能力较强,形成的介质层202的致密度比较高。当然,介质层202也可以是本领域技术人员熟知的其他沉积工艺,也属于本发明的保护范围。
本实施例中,所述介质层202内具有第一金属层201,介质层202顶面与第一金属层201顶面齐平。具体形成方法如下:
在介质层202上形成图形化的掩膜层(图未示),以图形化的掩膜层为掩膜刻蚀介质层202,在介质层202内形成第一开口(图未示)。在所述第一开口内沉积形成第一金属材料层,去除高于介质层202的第一金属材料层,形成第一金属层201,所述第一金属层201与所述介质层202齐平。第一金属层201与半导体衬底内的晶体管电相连。
其他实施例中,可以先在半导体衬底上形成第一金属材料层,然后采用干法刻蚀的方法将第一金属材料层进行刻蚀,形成分立的第一金属层。然后在半导体衬底上、第一金属层上形成介质层。第一金属层与介质层相平。
接着,结合参考图5~图6,在所述第一金属层201表面形成包含共聚物层206的膜层。本实施例中,膜层为叠层结构,所述膜层包括位于第一金属层上的隔离层、位于隔离层上的粘附层、位于粘附层上的催化金属层和位于催化金属层上的共聚物层,膜层的具体形成方法如下:
继续参考图5,在第一金属层201和介质层202上形成隔离材料层203a。
本实施例中,隔离材料层203a的作用为防止第一金属层201扩散。隔离材料层203a为氮化钽或钽。形成隔离材料层203a的方法为溅射法、蒸镀法或化学气相沉积法。
其他实施例中,不在介质层上形成隔离材料层的方法也属于本发明的保护范围。
接着,继续参考图5,在隔离材料层203a上形成粘附材料层204a。
本实施例中,粘附材料层204a的作用为:防止后续在其上生成的催化金属材料层凝结,从而使得催化金属材料层的厚度增加,进而影响后续在催化金属层上的纳米晶体管的生长。例如,生长出的纳米晶体管不够致密。粘附材料层204a为氮化钛、碳化钛、氧化铝、氧化镁、铝、硅、钽或钛。
其他实施例中,不在隔离材料层上形成粘附材料层,也属于本发明的保护范围。
接着,参考继续参考图5,在粘附材料层204a上形成催化金属材料层205a,催化金属材料层205a为球状排列。后续的纳米晶体管只有在催化金属材料层205a上才能生长。催化金属材料层205a为钨、镍、铁、钴、钇、铂、钯、金或铝钴合金。形成催化金属材料层205a的方法为溅射法、蒸镀法或化学气相沉积法。
接着,继续参考图5,在催化金属材料层205a上形成共聚物材料层206a。
后续形成的共聚物层206的结构与共聚物材料、共聚物材料中的各成分的含量、形成的一个共聚物分子的分子量大小密不可分。
本实施例中,所述共聚物层材料层206a为聚苯乙烯(Polystyrene,PS)和聚甲基丙烯酸甲酯(Polymethylmethacrylate,PMMA)共聚而成,也就是说,聚苯乙烯分子与聚甲基丙烯酸甲酯分子能够进行自组装,形成共聚物分子。每一个共聚物分子为至少一个聚甲基丙烯酸甲酯分子和所述聚甲基丙烯酸甲酯分子周围的多个聚苯乙烯分子自组装而成。
更进一步的,本实施例中,所述共聚物材料层206a中聚苯乙烯的体积百分率(volume fractions)为大于或等于63%且小于或等于77%,所述聚甲基丙烯酸甲酯的体积百分率含量为大于或等于27%且小于或等于33%。所述一个共聚物分子的分子量(molecular weight)为60~74kg/mol。根据条件,形成的共聚物层206的结构如下:聚甲基丙烯酸甲酯分子交联形成至少一个圆柱状(图9中的共聚物层206中的条状阴影部分),而共聚物层206中的聚苯乙烯分子交联成将所述圆柱包围的形状(图9中的共聚物层206中的条状阴影以外的部分)。
所述共聚物材料层206a的制作方法为喷涂或旋涂。
可以根据实际需要来调节一个共聚物分子的大小。本实施例中,为了最小化第一金属层201与后续形成的第二金属层的接触面积,控制一个共聚物分子的大小为一个聚甲基丙烯酸甲酯分子和所述聚甲基丙烯酸甲酯分子周围的多个聚苯乙烯分子自组装而成。这样,后续工艺步骤中,共聚物层内只会形成一个通孔209,而且该通孔209的孔径等于一个聚甲基丙烯酸甲酯分子的大小。
需要说明的是,本实施例中,为了实现在共聚层内形成的通孔的孔径均匀,提高工艺均匀度和工艺的稳定性。共聚物材料层206a中聚苯乙烯的体积百分率(volumefractions)为70%,所述聚甲基丙烯酸甲酯的体积百分率含量为30%。所述共聚物的分子量(molecular weight)为67kg/mol。
接着,参考图6,在共聚物材料层206a上形成图形化的掩膜层,所述图形化的掩膜层上具有贯穿其厚度的第二开口,沿所述第二开口依次刻蚀共聚物材料层206a、催化金属材料层205a、粘附材料层204a和隔离材料层203a,形成共聚物层206、催化金属层205、粘附层204和隔离层203,也就是说形成膜层。
当第一金属层201的个数至少大于一时,膜层呈分立结构。每一个膜层与每一个第一金属层201的位置相对应。
其他实施例中,所述膜层包括位于第一金属层上的催化金属层和位于催化金属层上的共聚物层,也属于本发明的保护范围。
其他实施例中,所述膜层包括位于第一金属层上的隔离层、位于隔离层上的催化金属层和位于催化金属层上的共聚物层,也属于本发明的保护范围。
接着,参考图7,在介质层202上和膜层侧壁与膜层顶部形成隔离固定层207。隔离固定层207的作用如下:防止共聚物层206扩散至后续形成的层间介质层中,而且,相对于层间介质层,共聚物层206的流动性较大,采用隔离固定层207可以固定共聚物层206的形状和位置。从而提高后续在共聚物层206内形成的通孔的形貌与多个通孔的均匀性。
本实施例中,隔离固定层207的材料为氧化硅或氮化硅。由于共聚物层206的存在,需要隔离固定层207需要很薄且很致密。因此,形成隔离固定层207的方法为原子层沉积(ALD)。之所以采用原子层沉积的方法形成隔离固定层207。原因如下:原子层沉积的方法能够形成的厚度很薄的隔离固定层207,而且,形成的隔离固定层207的致密度非常高,对共聚物层206的固定隔离效果好。
其他实施例中,不在粘附层、催化金属层和共聚物层上形成隔离固定层,也属于本发明的保护范围。
接着,参考图8,在隔离固定层207上形成层间介质材料层。层间介质材料层和介质层202的材料相同。层间介质材料层的形成方法请参考介质层202的形成方法。
层间介质材料层会覆盖隔离固定层207,并填充隔离固定层207之间的空隙。然后对高于共聚物层206的层间介质材料层进行化学机械研磨,当研磨至共聚物层206顶面与层间介质材料层顶面相平时,上述化学机械研磨操作停止。此时,层间介质层208就形成了。
接着,参考图9和图10,在所述共聚物层206内形成至少一个通孔209,所述通孔209底部露出催化金属层205。
本实施例中,在共聚物层206内形成通孔209的方法为退火处理。退火处理的温度为大于或等于140℃且小于或等于180℃。
经过上述退火后,聚甲基丙烯酸甲酯分子被去除,共聚物层206内只剩下交联的聚苯乙烯分子,且聚苯乙烯分子围成通孔209状。也就是说,形成聚苯乙烯层。本实施例中,通孔209的孔径为一个聚甲基丙烯酸甲酯分子的大小。这样,后续在通孔209内形成的导电插塞与第一金属层201、第二金属层的接触面积最小。
另外,本实施例中,由于在共聚物层206内形成通孔209的方法并不需要掩膜板,不需要光刻、刻蚀的步骤,因此,节省了工艺成本。
本实施例中,之所以选择上述温度进行退火,是因为,一方面,在不影响聚甲基丙烯酸甲酯分子与聚苯乙烯分子的特定顺序的排列下,可以将聚甲基丙烯酸甲酯去除,而且去除后,聚苯乙烯分子的特定顺序的排列仍然不受影响,从而使通孔的形貌维持一个良好状态。另一方面,基本上可以将聚甲基丙烯酸甲酯分子去除干净,上述温度退火后形成的通孔侧壁光滑。当共聚物层206内形成有多个通孔时,通孔的均一性比较好。再者,上述温度退火后形成聚苯乙烯层和层间介质层208的性能很相近,能够起到很好的隔离作用。
需要说明的是,本实施例中的退火温度优选160℃。这样在共聚层中形成通孔209的变形会最小,而且,聚甲基丙烯酸甲酯分子被去除的最干净,得到的通孔209的侧壁最光滑。而且多个通孔之间的均一性最好。
需要再次说明的是,本实施例中,在一个共聚物层206中只形成一个通孔209。该通孔209的孔径等于一个聚甲基丙烯酸甲酯分子大小。
其他实施例中,如果一个共聚物分子的大小为一个以上的聚甲基丙烯酸甲酯分子和所述聚甲基丙烯酸甲酯分子周围的多个聚苯乙烯分子自组装而成,则上述退火处理后,在多个聚苯乙烯分子内形成的通孔的孔径会大些,等于一个以上的聚甲基丙烯酸甲酯分子的大小。
其他实施例中,共聚物层内可以形成一个以上的通孔,每个通孔的孔径等于一个聚甲基丙烯酸甲酯分子的大小。每个通孔之间具有间隙。该间隙由聚苯乙烯分子组成。
其他实施例中,共聚物层内可以形成一个以上的通孔,每个通孔的孔径等于一个以上的聚甲基丙烯酸甲酯分子的大小。每个通孔之间具有间隙。该间隙由聚苯乙烯分子组成。
现有技术中,形成通孔的方法一般都是光刻、刻蚀。受光刻精度的影响,通孔的孔径无法继续缩小。而本实施例中,在共聚物层206内形成通孔209的方法并不受光刻精度的限制。采用本发明的方法能够形成尺寸非常小的通孔,能够形成孔径非常小的导电插塞,从而可以减小第一金属层201与后续形成的导电插塞、后续形成的导电插塞与后续形成的第二金属层之间的接触面积,进而可以减小流经第一金属层201、后续形成的导电插塞和第二金属层间的电流,减小后续形成的半导体器件的功耗。
本实施例中,通孔209的尺寸为大于或等于10纳米。因此,通孔209可达到的最小孔径远小于采用现有技术的方法形成的通孔的孔径。
接着,继续参考图10,对通孔209底部进行第一预处理,以对通孔209底部的催化金属层205表面附着的有机物进行清洁处理。具体如下:
所述第一预处理为氧等离子体处理,第一预处理气体包括氧气。其他实施例中,第一预处理气体还可以为水蒸气、臭氧或一氧化二氮。从抑制催化金属层205的过度氧化的观点出发,氧气的流量为120~180ml/min。
第一预处理气体还包括载气,用于调节第一预处理的压力。本实施例中,载气为氩气,从提高等离子体中的活性种生成效率的观点出发,氩气的流量为0~180ml/min。其他实施例中,载气还可以为氩气。
从防止等离子体体积增大的观点出发,第一预处理的温度为100~300℃。
从增加氧等离子体中自由基的生成的观点出发,第一预处理压力为1.5~1.8Torr。
从在等离子体中使活性种高效生成的观点出发,第一预处理的微波功率为600~900W。
从将催化金属层205的微粒化和活化设为最优的观点出发,第一预处理的时间为6~8min。
由氧等离子体除去通孔209底部的催化金属层205表面附着的有机物等杂质,由此,组成催化金属层205的金属原子变得易于运动,在催化金属层205的表面发生由加热产生的迁移,在构成催化金属层205的金属中发生适度的凝集,能够使微粒化易于进行。即,在氧等离子体处理中,通过热和等离子体,在催化金属层205中,只赋予金属表面的原子运动的能量,使金属原子以一定程度聚集。
继续参考图10,第一预处理完成后,接着,对通孔209底部的催化金属层205进行第二预处理。所述第二预处理的目的在于,对催化金属层205的活化,且将构成催化金属层205的金属微粒化且高密度化。
所述第二预处理的气体包括氢气或氨气。氢气或氮气能够产生氢等离子体,氢等离子体还原由第一预处理中的氧等离子体处理氧化的催化金属层205的表面,并使其表面发生活化。从抑制催化金属层205的过度氧化的观点出发,氢气或氨气的流量为400~1000ml/min,
第二预处理气体还包括载气,用于调节第二预处理的压力。本实施例中,载气为氩气,从提高等离子体中的活性种生成效率的观点出发,氩气的流量为0~150ml/min。其他实施例中,载气还可以为氮气。
从防止粒子体积增大的观点出发,第二预处理的温度为100~300℃;
从增加氧等离子体中自由基的生成的观点出发,第二预处理压力为70~100Pa;
从在等离子体中使活性种高效生成的观点出发,第二预处理的微波功率为600~800W;
从将催化金属层205的微粒化和活化设为最优的观点出发,第一预处理的时间为6~8min。
其他实施例中,不对通孔底部进行第一预处理或第二预处理,也属于本发明的保护范围。
其他实施例中,不对通孔底部进行第一预处理和第二预处理,也属于本发明的保护范围。
接着,参考图11,本实施例中,对通孔209下的催化金属层205进行第二预处理后,在所述通孔209底部露出的催化金属层205上形成至少一根碳纳米管。形成碳纳米管的方法在反应腔室中进行,具体形成方法如下:
向反应腔室通入反应气体,所述反应气体包括碳源气体、还原气体和载气。本实施例中,所述碳源气体为乙烯(C2H4),还原气体为氢气,所述载气用于调节反应腔室的压力。本实施例中为氩气。从在等离子体中使活性种有效生成的观点出发,C2H4气体流量为5~200ml/min,氢气的流量为100~2000ml/min,氩气体流量为0~1000ml/min。
从在等离子体中使活性种有效生成的观点出发,反应腔室的微波功率为250~2000W。
从防止催化金属层205活性下降的观点出发,在反应腔室中的反应时间优选为1~60min。
另外,在碳纳米管的生长反应中,碳源气体不限于乙烯气体,还可以为甲烷气体、乙烷气体,丙烷气体、乙炔气体等其他的烃气体。另外,作为还原气体,不限于氢气,还可以适用氨气等其他气体。还可以将氮气等不活泼气体作为载气使用。
采用本实施例的上述条件形成的碳纳米管具有以下优点,具体如下:
(1)碳纳米管的直径小,从而可以减小对碳纳米管的操作电压。
(2)碳纳米管致密,对通孔209的填充能力强。例如,当通孔209的孔径大于一个聚甲基丙烯酸甲酯分子时,致密的碳纳米管能够提高后续形成的半导体器件的性能。
(3)碳纳米管的生长速度快。碳纳米管的生长过程如下:开始通入的碳源气体时,并不会立即生长碳纳米管,碳源气体的碳将首先向催化金属层的颗粒内部扩散,待扩散进入催化金属层颗粒中的碳达到饱和浓度时,才会析出,从而生长碳纳米管。采用本实施例的生长条件,能够提高扩散速度,从而提高碳纳米管的生长速度,从而提高工艺生产效率。
更进一步的,为了提高碳纳米管的准直性和取向性,需要对反应腔室内附加一个电场,该电场产生的方向与碳纳米管的生长方向相同,以引导碳纳米管的生长方向。电场产生的方向具体为通孔209底部指向通孔209顶部的方向。因此,生长形成的碳纳米管的准直性和取向性良好。且,当碳纳米管的个数为多个时,多个碳纳米管的均一性良好。
再次更进一步的,本实施例中,先采用沉积等方法在粘附材料层204a的表面形成催化金属材料层205a,然后将催化金属材料层205a进行刻蚀形成分立的催化金属层205。相对于直接在粘附层表面形成分立的催化金属层的工艺来说,前者形成的催化金属层更加均匀且致密,从而有利于提高后续在其上生长的纳米管的性能。
继续参考图11,生长碳纳米管的条件停止后,在通孔209内形成的碳纳米管210的长度大于共聚物层206的高度。
接着,参考图12,将高于共聚物层206的碳纳米管210去除,以使碳纳米管210的高度等于共聚物层206的高度,形成导电插塞。
将高于共聚物层206的碳纳米管210去除方法为化学机械研磨。
接着,参考图13,在层间介质层208、碳纳米管210和共聚物层206上形成介质层211。介质层211与介质层202、层间介质层208的材料相同。介质层211的形成方法可以参考介质层202的形成方法。
接着,继续参考图13,所述介质层211内形成有第二金属层212。介质层211内形成第二金属层212的方法请参考介质层202内形成第一金属层201的方法。
本实施例中,第二金属层212与碳纳米管210电连接。
其他实施例中,在第一隔离层上形成粘附层后,并不在粘附层上形成催化金属材料层,而是直接在粘附层上形成共聚物材料层。此时,膜层包括位于第一金属层上的隔离层、位于隔离层上的粘附层、位于粘附层上的共聚物层。其他实施例中,膜层包括位于第一金属层上的隔离层、位于隔离层上的共聚物层。其他实施例中,膜层包括位于第一金属层上的粘附层,位于粘附层的共聚物层。其他实施例中,膜层也可以为单层结构,具体为位于第一金属层上的共聚物层。在共聚物层上形成至少一个通孔之后,在通孔内采用沉积方法填充满金属层,形成导电插塞。
本实施例中,金属层的材料为钨,其他实施例中,也可以为铜。
本实施例中,如果通孔的孔径只为一个聚甲基丙烯酸甲酯分子时,采用沉积金属层的方法填充形成导电插塞时,导电插塞内部由于通孔的深宽比太大,容易产生孔隙。因此,采用沉积金属层的方法填充形成导电插塞的性能没有采用碳纳米管的方法形成的导电插塞的性能好。
实施例一中,即使共聚物层的通孔的孔径比较大,例如等于多个聚甲基丙烯酸甲酯分子的大小。采用碳纳米管的形成方法形成的碳纳米管也非常致密,碳纳米管之间基本上没有空隙。
因此,总体上来说,采用沉积金属层的方法填充形成导电插塞的性能没有采用碳纳米管的方法填充通孔形成导电插塞的性能好。
实施例二
参考图14至图19,本发明还提供一种接触插塞的形成方法,具体形成方法如下:
参考图14,本实施例中,基底包括半导体衬底300、在半导体衬底300上形成的栅极结构301、位于所述栅极结构301两侧的半导体衬底内的源极303和漏极304。所述栅极结构301顶部、源极顶部303和漏极304顶部分别具有第一金属层(图未示)。因此,基底顶面露出第一金属层。
半导体衬底300是硅衬底。其他实施例中,半导体衬底也可以为锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构,或金刚石衬底,或本领域技术人员公知的其他半导体材料衬底。
继续参考图14,在半导体衬底上形成栅极结构301。所述栅极结构301包括栅介质层及位于栅介质层上的栅极层。栅介质层的材料为氧化硅,栅极层的材料为多晶硅。栅极结构301的形成方法为本领域技术人员熟知技术。
接着,在栅极结构301的周围形成侧墙302。侧墙302的材料为氧化硅、氮化硅,或ONO(氮化硅-氧化硅-氮化硅)。形成侧墙302的方法也为本领域技术人员熟知技术。
接着,以侧墙302为掩膜,对侧墙302两侧的半导体衬底300进行离子注入,形成源极303和漏极304。其中,具体形成源极303和漏极304的方法为本领域技术人员熟知技术。
在栅极结构301、源极303和漏极304上形成第一金属层(图未示)。
接着,参考图14,在半导体衬底300、源极303上的第一金属层、栅极结构301上的第一金属层、侧墙302和漏极304上的第一金属层形成催化金属材料层305’。催化金属材料层305’的材料与形成方法请参考实施例一。
接着,参考图14,在所述催化金属材料层305’上形成共聚物材料层306’。
本实施例中,共聚物材料层306’的材料与形成方法请参考实施例一。
接着,参考图15,本实施例中,在共聚物材料层306’上形成图形化的掩膜层307,所述图形化的掩膜层307上具有贯穿其厚度的开口308。
接着,结合参考图15和图16,沿所述开口308刻蚀共聚物材料层306’和催化金属材料层305’,在栅极结构301上形成共聚物层306a和位于所述共聚物层306a下的催化金属层305a。在源极303上形成共聚物层306b和位于共聚物层306b层下的催化金属层305b。在漏极304上形成共聚物层306c和位于共聚物层306c下的催化金属层305c。
此时,共聚物层306a连同其下的催化金属层305a、共聚物层306b连同其下的催化金属层305b和共聚物层306c连同其下的催化金属层305c呈分立结构。
其他实施例中,在所述栅极结构、源极和漏极中的至少其中一个上形成共聚物层,也属于本发明的保护范围。也就是说,可以单独的在栅极结构、源极或漏极上形成共聚物层,也可以在栅极结构和源极上形成共聚物层,也可以在栅极结构和漏极结构上形成共聚物层,也可以在源极和漏极上形成共聚物层。
接着,继续参考图16,在半导体衬底300、源极303上形成的共聚物层306b、侧墙302、栅极结构上形成的共聚物层306a、漏极304上形成的共聚物层306c上形成隔离固定层309。隔离固定层309的材料与形成方法请参考上实施例一。
接着,参考图17,在隔离固定层309上形成层间介质层310,且层间介质层310与栅极结构301上的共聚物层306a、源极303上的共聚物层306b、漏极304上的共聚物层306c相平。层间介质层310的材料与形成方法请参考实施例一中的层间介质层的材料与形成方法。
接着,继续参考图17,在栅极结构301上的共聚物层306a内形成栅极接触孔311a,所述栅极接触孔311a露出栅极结构301上的催化金属层305a。在所述源极303上的共聚物层306b内形成源极接触孔311b,所述源极接触孔311b露出源极303上的催化金属层305b。在漏极304上的共聚物层306c内形成漏极接触孔311c,所述漏极接触孔311c露出漏极304上的催化金属层305c。
其他实施例中,在所述栅极结构上的共聚物层内形成栅极接触孔、在所述源极上的共聚物层内形成源极接触孔和在所述漏极上的共聚物层内形成漏极接触孔中的至少一个接触孔也属于本发明的保护范围。具体请参考实施例一。
本实施例中,栅极接触孔311a、源极接触孔311b和漏极接触孔311c的孔径分别为至少大于或等于一个聚甲基丙烯酸甲酯分子的大小。具体请参考实施例一。图17只是示意出栅极接触孔311a、源极接触孔311b和漏极接触孔311c的孔径等于三个聚甲基丙烯酸甲酯分子的大小。因此,图17只是举例说明,并不对本发明的所保护的范围进行限制。
接着,继续参考图17,对栅极接触孔311a、源极接触孔311b和漏极接触孔311c进行第一预处理。具体请参考实施例一。
接着对第一预处理后的栅极接触孔311a、源极接触孔311b和漏极接触孔311c进行第二预处理。具体请参考实施例一。
接着,参考图18,在栅极结构301的栅极接触孔311a底部的催化金属层305a上形成碳纳米管313a,在源极接触孔311b底部的催化金属层305b上形成碳纳米管313b,在漏极接触孔311c底部的催化金属层305c上形成碳纳米管313c。具体形成方法请参考实施例一。
接着,继续参考图19,采用化学机械研磨的方法将高于栅极结构301上的共聚物层306a的碳纳米管313a去除,将高于源极303上的共聚物层306b的碳纳米管313b去除,将高于漏极304上的共聚物层306c的碳纳米管313c去除。具体请参考实施例一。
其他实施例中,形成栅极结构、源极和漏极后,并不需要在半导体衬底、源极、栅极结构、侧墙和漏极上形成催化金属材料层。而是直接形成共聚物材料层。在共聚物层上形成至少一个通孔之后,在通孔内采用沉积方法填充满金属层,形成导电插塞。
采用沉积金属层的方法填充形成接触插塞的性能没有采用碳纳米管的方法填充接触孔形成接触插塞的性能好。具体请参考实施例一。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种导电插塞的形成方法,其特征在于,包括:
提供基底,所述基底表面露出第一金属层;
在所述第一金属层表面形成包含共聚物层的膜层;
在所述基底上形成层间介质层,所述层间介质层表面与所述共聚物层表面齐平;
进行退火处理,在所述共聚物层内形成至少一个通孔,所述通孔贯穿所述共聚物层的厚度;
在所述通孔内填充满导电层,所述导电层与所述共聚物层相平,形成导电插塞;
在形成层间介质层之前,还包括:在基底上及膜层侧壁形成隔离固定层。
2.如权利要求1所述的形成方法,其特征在于,所述共聚物层的制作方法为喷涂或旋涂。
3.如权利要求2所述的形成方法,其特征在于,所述共聚物层为聚苯乙烯和聚甲基丙烯酸甲酯共聚而成,所述聚苯乙烯的体积百分率为63%~77%,所述聚甲基丙烯酸甲酯的体积百分率为27%~33%。
4.如权利要求3所述的形成方法,其特征在于,一个共聚物分子为至少一个聚甲基丙烯酸甲酯分子和所述聚甲基丙烯酸甲酯分子周围的多个聚苯乙烯分子自组装而成。
5.如权利要求4所述的形成方法,其特征在于,所述通孔的孔径等于所述聚甲基丙烯酸甲酯分子的大小。
6.如权利要求4所述的形成方法,其特征在于,所述通孔的孔径大于或等于10纳米。
7.如权利要求1所述的形成方法,其特征在于,所述退火处理的温度为140℃~180℃。
8.如权利要求1所述的形成方法,其特征在于,所述导电层的材料为金属或碳纳米管。
9.如权利要求1所述的形成方法,其特征在于,所述膜层为单层结构或叠层结构。
10.如权利要求9所述的形成方法,其特征在于,当所述膜层为单层结构时,所述膜层为共聚物层。
11.如权利要求9所述的形成方法,其特征在于,当所述膜层为叠层结构时,所述膜层包括位于第一金属层上的催化金属层和位于催化金属层上的共聚物层。
12.如权利要求9所述的形成方法,其特征在于,当所述膜层为叠层结构时,所述膜层包括位于第一金属层上的隔离层、位于隔离层上的催化金属层和位于催化金属层上的共聚物层。
13.如权利要求9所述的形成方法,其特征在于,当所述膜层为叠层结构时,所述膜层包括位于第一金属层上的隔离层、位于隔离层上的粘附层、位于粘附层上的催化金属层和位于催化金属层上的共聚物层。
14.如权利要求9所述的形成方法,其特征在于,当所述膜层为叠层结构时,所述膜层包括位于第一金属层上的隔离层、位于隔离层上的共聚物层。
15.如权利要求9所述的形成方法,其特征在于,当所述膜层为叠层结构时,所述膜层包括位于第一金属层上的隔离层、位于隔离层上的粘附层、位于粘附层上的共聚物层。
16.如权利要求11至13任一项所述的形成方法,其特征在于,所述催化金属层形成步骤包括:形成催化金属材料层;
刻蚀所述催化金属材料层,形成球形排列的催化金属层。
17.如权利要求1所述的形成方法,其特征在于,所述隔离固定层的材料为氧化硅或氮化硅。
18.如权利要求17所述的形成方法,其特征在于,所述隔离固定层的形成方法为原子层沉积。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410392081.4A CN105405804B (zh) | 2014-08-11 | 2014-08-11 | 导电插塞的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410392081.4A CN105405804B (zh) | 2014-08-11 | 2014-08-11 | 导电插塞的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105405804A CN105405804A (zh) | 2016-03-16 |
CN105405804B true CN105405804B (zh) | 2018-10-16 |
Family
ID=55471206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410392081.4A Active CN105405804B (zh) | 2014-08-11 | 2014-08-11 | 导电插塞的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105405804B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103094182A (zh) * | 2011-10-28 | 2013-05-08 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体器件制作方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5694109B2 (ja) * | 2011-09-26 | 2015-04-01 | 株式会社東芝 | パターン形成方法 |
JP6088800B2 (ja) * | 2012-11-07 | 2017-03-01 | 株式会社東芝 | パターン形成方法 |
-
2014
- 2014-08-11 CN CN201410392081.4A patent/CN105405804B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103094182A (zh) * | 2011-10-28 | 2013-05-08 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体器件制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105405804A (zh) | 2016-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW494532B (en) | Method for fabricating an air gap metallization scheme that reduces inter-metal capacitance of interconnect structures | |
TWI296817B (en) | Method of controlling the film properties of a cvd-deposited silicon nitride film | |
TWI243448B (en) | Semiconductor device, and production method for manufacturing such semiconductor device | |
RU2342315C2 (ru) | Вертикальные структуры полупроводниковых устройств с использованием нанотрубок и способы их формирования | |
CN102097297B (zh) | 一种电场诱导的在石墨烯表面原子层淀积高k栅介质的方法 | |
US8274072B2 (en) | Ultrathin spacer formation for carbon-based FET | |
US20140084472A1 (en) | Compound dielectric anti-copper-diffusion barrier layer for copper connection and manufacturing method thereof | |
KR20160044977A (ko) | 비정질 탄소원자층의 형성방법 및 비정질 탄소원자층을 포함하는 전자소자 | |
KR20040094065A (ko) | 탄소나노튜브를 이용한 반도체 소자의 배선 형성 방법 및이 방법에 의해 제조된 반도체 소자 | |
TW200939902A (en) | Plasma processing device and plasma processing method semiconductor substrate | |
CN102712477A (zh) | 碳纳米管的形成方法和碳纳米管成膜装置 | |
JP2009010351A5 (zh) | ||
Samukawa | A neutral beam process for controlling surface defect generation and chemical reactions at the atomic layer | |
US20110006304A1 (en) | Semiconductor device with alternately arranged p-type and n-type thin semiconductor layers and method for manufacturing the same | |
Zhitenev et al. | Single-and Multigrain Nanojunctions with a Self-Assembled Monolayer<? format?> of Conjugated Molecules | |
EA036020B1 (ru) | Способ изготовления графенового тонкопленочного транзистора | |
Pal et al. | Fabrication of foldable metal interconnections by hybridizing with amorphous carbon ultrathin anisotropic conductive film | |
Wang et al. | Effect of hydrogen/deuterium incorporation on electroforming voltage of SiOx resistive random access memory | |
TW201618312A (zh) | 具有石墨烯結構之電容器、包括電容器之半導體裝置及其形成方法 | |
CN102386064A (zh) | 金属-氧化物-金属电容的制作方法 | |
TW200540924A (en) | Method for end point detection of polysilicon chemical mechanical polishing in an anti-fuse memory device | |
TWI234847B (en) | A dielectric diffusion barrier | |
CN101859704B (zh) | 一种高温、高功率场效应晶体管的制备方法 | |
CN105405804B (zh) | 导电插塞的形成方法 | |
CN101548375A (zh) | 半导体装置以及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |