CN105280543A - 晶片的加工方法 - Google Patents

晶片的加工方法 Download PDF

Info

Publication number
CN105280543A
CN105280543A CN201510408612.9A CN201510408612A CN105280543A CN 105280543 A CN105280543 A CN 105280543A CN 201510408612 A CN201510408612 A CN 201510408612A CN 105280543 A CN105280543 A CN 105280543A
Authority
CN
China
Prior art keywords
wafer
expansion
chuck table
chip
upgrading layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510408612.9A
Other languages
English (en)
Other versions
CN105280543B (zh
Inventor
服部笃
植木笃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN105280543A publication Critical patent/CN105280543A/zh
Application granted granted Critical
Publication of CN105280543B publication Critical patent/CN105280543B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Laser Beam Processing (AREA)

Abstract

提供晶片的加工方法，抑制扩展带因***而引起的从卡盘工作台的翻卷。晶片的加工方法具有：改质层形成步骤，在晶片(11)上形成改质层(25)；晶片单元准备步骤，准备借助于扩展带(21)利用框架(23)支承晶片的晶片单元(1)；扩张步骤，以将载置有晶片的卡盘工作台(14)相对于框架保持构件(32)顶起的方式扩张扩展带，以改质层为起点将晶片分割成芯片(27a、27b)并扩张芯片的间隔；顶起解除步骤，维持芯片的间隔并解除顶起状态；去除松弛的松弛去除步骤，在改质层形成步骤中，借助规定的分割预定线(17)以除了外周剩余区域(15)以外的方式形成改质层。

Description

晶片的加工方法
技术领域
本发明涉及晶片的加工方法，在该晶片的加工方法中，形成作为分割的起点的改质层而将晶片分割成多个芯片。
背景技术
在以移动电话为代表的小型且重量轻的电子设备中，具有IC等器件的器件芯片是必要的结构。例如通过下述过程制造器件芯片(以下，称为芯片)：利用被称为间隔道的多条分割预定线来划分由硅等材料制成的晶片的正面，并在各区域中形成器件之后，沿着该间隔道对晶片进行分割。
近年来，实用化一种沿着晶片的间隔道形成作为分割的起点的改质层并施加外力而将晶片分割成多个芯片的分割方法。在该分割方法中，例如在形成有改质层的晶片上粘贴扩展带的中央部，并以将该中央部顶起的方式扩张扩展带从而对晶片施加外力。
此外，为了维持扩张扩展带而扩大的芯片的间隔，提出了如下的方法：对将扩展带的外周部固定的环状的框架的内周与晶片的外周之间的区域进行加热，使扩张后的扩展带的松弛部分部分性地收缩(例如，参照专利文献1)。如果利用该方法来维持扩大芯片的间隔的状态，则能够容易地进行后续的处理等。并且，根据该方法，能够防止因带的松弛导致的芯片之间的磨损而能够避免破损。
专利文献1：日本特开2007-27562号公报
发明内容
在上述的方法中，在对框架的内周与晶片的外周之间的区域进行加热之前，利用卡盘工作台对扩张后的扩展带进行吸引来维持芯片的间隔，同时解除对扩展带的顶起而将晶片与框架定位在相同的高度。
然而，当解除扩展带的顶起时，有时扩展带会在框架的内周与晶片的外周之间挠曲而***，且扩展带从卡盘工作台翻卷。在该情况下，特别是在扩展带的翻卷的部分，无法适当地维持芯片的间隔。
本发明是鉴于该问题点而完成的，其目的在于提供给一种晶片的加工方法，抑制扩展带因***而引起的从卡盘工作台的翻卷。
根据本发明，提供一种晶片的加工方法，所述晶片在正面上具有：器件区域，在该器件区域中，通过分割预定线划分出多个器件；以及外周剩余区域，其围绕该器件区域，在所述晶片的加工方法中，沿着该分割预定线对所述晶片进行分割，其特征在于，所述晶片的加工方法具有如下步骤：改质层形成步骤，利用透过晶片的波长的激光光线在晶片的内部形成沿着该分割预定线的改质层；晶片单元准备步骤，准备晶片单元，该晶片单元在环状的框架的开口中借助于扩展带而支承晶片；扩张准备步骤，在实施了该改质层形成步骤和该晶片单元准备步骤之后，隔着该扩展带将该晶片单元的晶片载置在卡盘工作台的保持面上，并且利用框架保持构件保持该框架；扩张步骤，在实施了该扩张准备步骤之后，以将该卡盘工作台相对于该框架保持构件顶起的方式使该卡盘工作台与该框架保持构件相对移动而扩张该扩展带，以该改质层为起点将晶片沿着该分割预定线分割成多个芯片并扩张该芯片的间隔；顶起解除步骤，在实施了该扩张步骤之后，借助于该扩展带通过该卡盘工作台的该保持面吸引保持晶片而维持该芯片的间隔，并解除该卡盘工作台相对于该框架保持构件的顶起状态；以及松弛去除步骤，在实施了该顶起解除步骤之后，对在该扩张步骤中被扩张而产生松弛的该卡盘工作台外周与该框架内周之间的该扩展带施加刺激，而去除松弛，在该改质层形成步骤中，通过按照规定的该分割预定线以除该外周剩余区域以外的方式形成该改质层，增大形成在该外周剩余区域中的边料芯片的面积，即使在该顶起解除步骤中该卡盘工作台外周与该框架内周之间的该扩展带***，仍防止由该保持面保持的该扩展带从该保持面翻卷而无法维持该芯片的间隔的情况。
在本发明中，在该改质层形成步骤中，以在该扩张步骤中将该器件区域分割成多个该芯片的程度在该外周剩余区域中形成该改质层。
在本发明的晶片的加工方法中，在改质层形成步骤中，按照规定的分割预定线以除了外周剩余区域以外的方式形成改质层，使边料芯片实现大面积化，因此即使扩展带因挠曲而***也难以从卡盘工作台翻卷。这样，根据本发明，能够提供一种晶片的加工方法，抑制扩展带因***而引起的从卡盘工作台的翻卷。
附图说明
图1是示意性地示出本实施方式的晶片单元的立体图。
图2是示意性地示出改质层形成步骤的局部剖视侧视图。
图3是示意性地示出扩展带的方向和改质层之间的关系的立体图。
图4中的(A)是示意性地示出扩张准备步骤的图，图4中的(B)是示意性地示出扩张步骤的图。
图5中的(A)是示意性地示出顶起解除步骤的图，图5中的(B)是示意性地示出松弛去除步骤的图。
标号说明
1：晶片单元；11：晶片；11a：正面；11b：背面；13：器件区域；15：外周剩余区域；17：间隔道(分割预定线)；19：器件；21：扩展带；21a：***；23：框架；25：改质层；27a：芯片；27b：边料芯片；2：激光加工装置；4：保持工作台；4a：保持面；6：夹具；8：激光加工头；12：芯片间隔维持装置；14：卡盘工作台；16：框体；18：多孔质部件；18a：支承面；20：吸引路；22：阀；24：吸引源；26：卡盘工作台升降机构；28：缸筒；30：活塞杆；32：框架保持工作台(框架保持构件)；34：支承腿；36：板；38：远红外线加热器(刺激施加构件)。
具体实施方式
参照附图对本发明的实施方式进行说明。本实施方式的晶片的加工方法包含晶片单元准备步骤(参照图1)、改质层形成步骤(参照图2)、扩张准备步骤(参照图4中的(A))、扩张步骤(参照图4中的(B))、顶起解除步骤(参照图5中的(A))以及松弛去除步骤(参照图5中的(B))。
在晶片单元准备步骤中，准备经由扩展带而将晶片而支承在环状的框架上的晶片单元。在改质层形成步骤中，使激光光线聚光在晶片的内部，形成沿着间隔道(分割预定线)的改质层。
在扩张准备步骤中，将晶片载置在芯片间隔维持装置所具有的卡盘工作台上，利用框架保持工作台(框架保持构件)保持框架。在扩张步骤中，以相对于框架保持工作台将卡盘工作台顶起的方式进行移动而扩张扩展带。由此，沿着形成有改质层的间隔道将晶片分割成多个芯片，并且扩大芯片的间隔。
在顶起解除步骤中，利用卡盘工作台吸引保持晶片而维持芯片的间隔，并且解除卡盘工作台的顶起状态。在松弛去除步骤中，在卡盘工作台的外周与框架的内周之间对扩展带施加刺激，去除扩展带的松弛。以下，对本实施方式的晶片的加工方法进行详细描述。
首先，实施准备晶片单元的晶片单元准备步骤。图1是示意性地示出本实施方式的晶片单元的立体图。如图1所示，晶片单元1例如包含由硅等材料形成的圆盘状的晶片11。
晶片11的正面11a被分成中央的器件区域13和包围器件区域13的外周剩余区域15。该器件区域13和外周剩余区域15被排列成格子状的间隔道(分割预定线)17进一步划分成多个小区域，在器件区域13内的各个小区域中形成有IC等器件19。
在晶片单元准备步骤中，例如在晶片11的背面11b侧粘贴直径大于晶片11的扩展带21。扩展带21由树脂等材料形成，能够通过对其施加外力而扩张。在该扩展带21的外周部上粘贴有环状的框架23，该环状的框架23具有大致圆形的开口。
由此，晶片11经由扩展带21而被支承在环状的框架23上。另外，在图1中，在晶片11的背面11b侧粘贴有扩展带21，但是也可以在晶片11的正面11a侧粘贴扩展带21。
在晶片单元准备步骤之后，实施沿着晶片11的间隔道17形成改质层的改质层形成步骤。图2是示意性地示出改质层形成步骤的局部剖视侧视图。例如利用图2所示的激光加工装置2来实施该改质层形成步骤。
激光加工装置2具有吸引保持晶片11的保持工作台4。保持工作台4与电动机等旋转驱动源(未图示)连结，而绕铅直轴旋转。并且，在保持工作台4的下方设置有移动机构(未图示)，保持工作台4借助该移动机构而在水平方向上移动。
保持工作台4的上表面成为对晶片11的背面11b侧(扩展带21侧)进行吸引保持的保持面4a。吸引源(未图示)的负压通过形成于保持工作台4的内部的流路(未图示)而作用于保持面4a，产生吸引晶片11的吸引力。在保持工作台4的周围配置有夹持固定环状的框架23的多个夹具6。
在保持工作台4的上方配置有激光加工头8。激光加工头8使由激光振荡器(未图示)振荡出的激光束L聚光吸引保持在保持工作台4上的晶片11的内部。激光振荡器构成为能够振荡出难以被晶片11吸收的波长(透过晶片11的波长)的激光束L。
在改质层形成步骤中，首先，使晶片11的背面11b侧(扩展带21侧)与保持工作台4的保持面4a接触，并作用吸引源的负压。由此，晶片11以正面11a侧向上方露出的状态被保持工作台4吸引保持。
接着，使保持工作台4移动、旋转而将激光加工头8定位在加工对象的间隔道17的上方。然后，从激光加工头8朝向晶片11照射激光束L，并且使保持工作台4在与加工对象的间隔道17平行的方向上移动。由此，在激光束L的聚光点附近产生多光子吸收，而能够形成沿着间隔道17的改质层25。
在该改质层形成步骤中，如图1所示，不沿着一部分的间隔道17在外周剩余区域15内形成改质层25。即，沿着规定的间隔道17仅在器件区域13中形成改质层25。
这样，如果按照规定的间隔道17以除了外周剩余区域15以外的方式形成改质层25，则能够使在外周剩余区域15中被分割的边料芯片大面积化。其结果为，如后所述，即使在晶片11的外周与框架23的内周之间，扩展带21因挠曲而***，扩展带21也难以翻卷。
另外，当这种规定的间隔道17(仅在器件区域13中形成改质层25的间隔道17)的条数增多时，无法适当地分割晶片11的器件区域13。因此，将规定的间隔道17的条数调整为能够适当地分割器件区域13的程度。
并且，例如在使用卷绕成卷状的扩展带21的情况下，优选根据扩展带21的方向等来设定上述的规定的间隔道17。图3是示意性地示出扩展带21的方向与改质层25之间的关系的立体图。
如图3所示，对于卷绕成卷状的扩展带21而言，在与绕出方向D1垂直的宽度方向D2上，与绕出方向D1相比难以扩张并且易于收缩，因此易于挠曲。因此，对于扩展带21而言，在宽度方向D2上容易在晶片11的外周与框架23的内周之间***而从保持工作台4翻卷。
因此，在这种情况下，以在与宽度方向D2的端部A对应的外周剩余区域15中边料芯片更加大面积化的方式设定规定的间隔道17。由此，能够更适当地防止扩展带21的翻卷。
当沿着所有的间隔道17形成改质层25时，改质层形成步骤结束。另外，在本实施方式中，在实施了晶片单元准备步骤之后实施改质层形成步骤，但是也可以在实施了改质层形成步骤之后实施晶片单元准备步骤。
在晶片单元准备步骤和改质层形成步骤之后，实施扩张准备步骤，在该扩张准备步骤中进行用于扩张扩展带21的准备。图4中的(A)是示意性地示出扩张准备步骤的图。
利用图4中的(A)等所示的芯片间隔维持装置12来实施扩张准备步骤及其之后的步骤。芯片间隔维持装置12具有保持晶片11的卡盘工作台14。卡盘工作台14包含由不锈钢等金属材料制成的圆盘状的框体16和配置在框体16的上表面中央部的多孔质部件18。
多孔质部件18形成为直径大于晶片11的圆盘状，经由设置于卡盘工作台14的下方的吸引路20、阀22等而与吸引源24连接。多孔质部件18的上表面成为保持晶片11的保持面18a，作用吸引源24的负压而能够吸引保持晶片11。
在框体16的下方设置有卡盘工作台升降机构26。卡盘工作台升降机构26具有缸筒28和贯插于缸筒28的活塞杆30，在活塞杆30的上端部固定有框体16。利用该卡盘工作台升降机构26来调节卡盘工作台14的高度位置。
在框体16的外侧设置有用于载置框架23的框架保持工作台(框架保持构件)32。在框架保持工作台32的中央部形成有与卡盘工作台14对应的圆形的开口，卡盘工作台14被定位在该开口内。在框架保持工作台32的下方设置有用于支承框架保持工作台32的支承腿34。
在框架保持工作台32的上方设置有板36，该板36从上方对载置于框架保持工作台32的框架23进行固定。在板36的中央部形成有与框架保持工作台32的开口对应的开口。晶片11与扩展带21的一部分从板36的开口向上方露出。
在扩张准备步骤中，以晶片11的正面11a侧向上方露出的方式将框架23载置于框架保持工作台32的上表面，并利用板36进行固定。由此，框架23被保持在框架保持工作台32上，晶片11隔着扩展带21而载置于卡盘工作台14的保持面18a。另外，在该扩张准备步骤中，关闭吸引路20的阀22。
在扩张准备步骤之后，实施扩张步骤。图4中的(B)是示意性地示出扩张步骤的图。在扩张步骤中，以将卡盘工作台14相对于框架保持工作台32顶起的方式使其相对移动。具体而言，如图4中的(B)所示，利用卡盘工作台升降机构26使卡盘工作台14上升。
另外，在该扩张步骤中，仍关闭吸引路20的阀22，使卡盘工作台14不吸引晶片11。由于利用框架保持工作台32和板36来夹持固定环状框架23，因此当使卡盘工作台14相对于框架保持工作台32上升时，扩展带21扩张。
由此，对晶片11施加将扩展带21扩张的方向的外力。其结果为，晶片11的器件区域13沿着形成有改质层21的间隔道17被分割成多个芯片27a，并且，晶片11的外周剩余区域15沿着形成有改质层21的间隔道17被分割成多个边料芯片27b。
在本实施方式中，由于按照规定的间隔道17以除了外周剩余区域15以外的方式形成改质层25，因此晶片11的外周剩余区域15被分割成面积比较大的边料芯片27b。另外，借助该扩展带21的扩张，分割后的芯片27a和边料芯片27b的间隔充分地扩大。
在扩张步骤之后，实施解除卡盘工作台14的顶起状态的顶起解除步骤。图5中的(A)是示意性地示出顶起解除步骤的图。在顶起解除步骤中，如图5中的(A)所示，打开吸引路20的阀22，使吸引源24的负压作用于保持面18a。
由此，能够利用卡盘工作台14隔着扩展带21对处于间隔被扩大后的状态的芯片27a和边料芯片27b进行吸引保持。在吸引保持了芯片27a和边料芯片27b之后，使卡盘工作台14下降到与框架保持工作台32大致相同的高度。
由于扩展带21在先前的扩张步骤中被扩张，因此当使卡盘工作台14下降到与框架保持工作台32大致相同高度时，扩展带21在晶片11的外周与框架23的内周之间松弛，而产生***21a。
在本实施方式中，由于如上所述将边料芯片27b大面积化，因此能够使卡盘工作台14的吸引力充分作用于各边料芯片27b，而能够抑制因***21a引起的扩展带21的翻卷。
在顶起解除步骤之后，实施松弛去除步骤，该松弛去除步骤中，去除晶片11的外周与框架23的内周之间的扩展带21的松弛。图5中的(B)是示意性地示出松弛去除步骤的图。在松弛去除步骤中，如图5中的(B)所示，例如，将远红外线加热器(刺激施加构件)38定位在晶片11的外周与框架23的内周之间，而向扩展带21照射远红外线。
具体而言，例如，从远红外线加热器38照射将扩展带21加热到大约180℃的远红外线。另外，在该松弛去除步骤中，也打开吸引路20的阀22。由此，继续利用卡盘工作台14吸引保持芯片27a和边料芯片27b，并在晶片11的外周与框架23的内周之间的区域对扩展带21加热使其收缩，而能够去除松弛。
如上所述，在本实施方式的晶片的加工方法中，在改质层形成步骤中，由于按照规定的间隔道(分割预定线)17以除了外周剩余区域15以外的方式形成改质层25，而使边料芯片27b大面积化，因此能够利用卡盘工作台14充分地吸引保持边料芯片27b。因此，即使扩展带21挠曲而产生***21a，扩展带21也难以从卡盘工作台14翻卷。
因此，能够利用卡盘工作台14适当地维持芯片27a与边料芯片27b之间的间隔。根据上述的原理，本实施方式的晶片的加工方法针对芯片27a的面积较小的情况尤其有效。
另外，本发明不限于上述实施方式的记载，也可以进行各种变更而实施。例如，在上述实施方式中，在松弛去除步骤中对扩展带21照射远红外线，但是也可以对扩展带21施加其他的刺激而去除松弛。
除此之外，上述实施方式的结构、方法等在不脱离本发明的目的的范围内也可以进行适当变更而实施。

Claims (2)

1.一种晶片的加工方法，所述晶片在正面上具有：器件区域，在该器件区域中，通过分割预定线划分出多个器件；以及外周剩余区域，其围绕该器件区域，在所述晶片的加工方法中，沿着该分割预定线对所述晶片进行分割，其特征在于，所述晶片的加工方法具有如下步骤：
改质层形成步骤，利用透过晶片的波长的激光光线在晶片的内部形成沿着该分割预定线的改质层；
晶片单元准备步骤，准备晶片单元，该晶片单元在环状的框架的开口中借助于扩展带而支承晶片；
扩张准备步骤，在实施了该改质层形成步骤和该晶片单元准备步骤之后，隔着该扩展带将该晶片单元的晶片载置在卡盘工作台的保持面上，并且利用框架保持构件保持该框架；
扩张步骤，在实施了该扩张准备步骤之后，以将该卡盘工作台相对于该框架保持构件顶起的方式使该卡盘工作台与该框架保持构件相对移动而扩张该扩展带，以该改质层为起点将晶片沿着该分割预定线分割成多个芯片并扩张该芯片的间隔；
顶起解除步骤，在实施了该扩张步骤之后，借助于该扩展带通过该卡盘工作台的该保持面吸引保持晶片而维持该芯片的间隔，并解除该卡盘工作台相对于该框架保持构件的顶起状态；以及
松弛去除步骤，在实施了该顶起解除步骤之后，对在该扩张步骤中被扩张而产生松弛的该卡盘工作台外周与该框架内周之间的该扩展带施加刺激而去除松弛，
在该改质层形成步骤中，通过按照规定的该分割预定线以除该外周剩余区域以外的方式形成该改质层，增大形成在该外周剩余区域中的边料芯片的面积，即使在该顶起解除步骤中该卡盘工作台外周与该框架内周之间的该扩展带***，仍防止由该保持面保持的该扩展带从该保持面翻卷而无法维持该芯片的间隔的情况。
2.根据权利要求1所述的晶片的加工方法，其中，
在该改质层形成步骤中，以在该扩张步骤中将该器件区域分割成多个该芯片的程度在该外周剩余区域中形成该改质层。
CN201510408612.9A 2014-07-15 2015-07-13 晶片的加工方法 Active CN105280543B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014144722A JP6366393B2 (ja) 2014-07-15 2014-07-15 ウェーハの加工方法
JP2014-144722 2014-07-15

Publications (2)

Publication Number Publication Date
CN105280543A true CN105280543A (zh) 2016-01-27
CN105280543B CN105280543B (zh) 2020-01-31

Family

ID=55149336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510408612.9A Active CN105280543B (zh) 2014-07-15 2015-07-13 晶片的加工方法

Country Status (4)

Country Link
JP (1) JP6366393B2 (zh)
KR (1) KR102356848B1 (zh)
CN (1) CN105280543B (zh)
TW (1) TWI682501B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630739A (zh) * 2017-03-22 2018-10-09 东芝存储器株式会社 半导体装置及其制造方法
CN108987339A (zh) * 2017-06-05 2018-12-11 株式会社迪思科 芯片的制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6844992B2 (ja) * 2016-11-24 2021-03-17 株式会社ディスコ ウェーハの加工方法
JP6870974B2 (ja) * 2016-12-08 2021-05-12 株式会社ディスコ 被加工物の分割方法
KR102048747B1 (ko) 2018-04-16 2019-11-26 한국기계연구원 마이크로 소자 전사방법
JP2020102569A (ja) * 2018-12-25 2020-07-02 東レエンジニアリング株式会社 保持テーブル

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101878090A (zh) * 2007-11-30 2010-11-03 浜松光子学株式会社 加工对象物切断方法
JP2013055137A (ja) * 2011-09-01 2013-03-21 Disco Abrasive Syst Ltd チップ間隔維持方法
CN103247573A (zh) * 2012-02-09 2013-08-14 株式会社迪思科 被加工物的分割方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4734903B2 (ja) * 2004-11-29 2011-07-27 株式会社デンソー 半導体ウェハのダイシング方法
JP2007027562A (ja) 2005-07-20 2007-02-01 Disco Abrasive Syst Ltd ウエーハに装着された接着フィルムの破断方法
JP4783381B2 (ja) * 2005-11-24 2011-09-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007235069A (ja) * 2006-03-03 2007-09-13 Tokyo Seimitsu Co Ltd ウェーハ加工方法
JP5495695B2 (ja) * 2009-09-30 2014-05-21 株式会社ディスコ ウエーハの加工方法
JP5800646B2 (ja) * 2011-09-01 2015-10-28 株式会社ディスコ チップ間隔維持方法
JP5964580B2 (ja) * 2011-12-26 2016-08-03 株式会社ディスコ ウェーハの加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101878090A (zh) * 2007-11-30 2010-11-03 浜松光子学株式会社 加工对象物切断方法
JP2013055137A (ja) * 2011-09-01 2013-03-21 Disco Abrasive Syst Ltd チップ間隔維持方法
CN103247573A (zh) * 2012-02-09 2013-08-14 株式会社迪思科 被加工物的分割方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630739A (zh) * 2017-03-22 2018-10-09 东芝存储器株式会社 半导体装置及其制造方法
CN108630739B (zh) * 2017-03-22 2021-12-21 东芝存储器株式会社 半导体装置及其制造方法
CN108987339A (zh) * 2017-06-05 2018-12-11 株式会社迪思科 芯片的制造方法
CN108987339B (zh) * 2017-06-05 2023-12-15 株式会社迪思科 芯片的制造方法

Also Published As

Publication number Publication date
CN105280543B (zh) 2020-01-31
KR102356848B1 (ko) 2022-01-28
JP2016021501A (ja) 2016-02-04
TWI682501B (zh) 2020-01-11
KR20160008961A (ko) 2016-01-25
JP6366393B2 (ja) 2018-08-01
TW201604995A (zh) 2016-02-01

Similar Documents

Publication Publication Date Title
CN105280543A (zh) 晶片的加工方法
CN105280553A (zh) 芯片间隔维持装置
JP4739900B2 (ja) 転着装置及び転着方法
JP2014236034A (ja) ウェーハの加工方法
MY179206A (en) Wafer processing method
CN105097482A (zh) 晶片的加工方法
CN107039261B (zh) 分割装置以及晶片的分割方法
JP5409280B2 (ja) チップ間隔拡張方法
JP5641766B2 (ja) ウェーハの分割方法
JP2017511604A (ja) インプリント方法、そのためのコンピュータプログラム及び装置
CN107026122A (zh) 晶片的加工方法
JP2015204362A (ja) チップ間隔維持方法
KR102004588B1 (ko) 몰드, 임프린트 장치, 및 물품 제조 방법
JP6266429B2 (ja) チップ間隔維持装置及びチップ間隔維持方法
US10493747B2 (en) Method and device for embossing of a nanostructure
TWI529793B (zh) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
US20150328827A1 (en) Imprint apparatus and article manufacturing method
US10103055B2 (en) Expansion sheet, expansion sheet manufacturing method, and expansion sheet expanding method
JP2015201529A (ja) 加工方法
JP2014232782A (ja) チップ間隔維持装置
TWI761558B (zh) 晶圓加工方法以及用於晶圓加工的輔助器具
CN107442943B (zh) 扩展片
JP2009004611A (ja) 剥離装置及び剥離方法
KR101217398B1 (ko) 웨이퍼 다이싱 장치 및 이를 이용한 웨이퍼 다이싱 방법
JP6198627B2 (ja) ウェーハユニットの加工方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant