JP4783381B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4783381B2
JP4783381B2 JP2007546326A JP2007546326A JP4783381B2 JP 4783381 B2 JP4783381 B2 JP 4783381B2 JP 2007546326 A JP2007546326 A JP 2007546326A JP 2007546326 A JP2007546326 A JP 2007546326A JP 4783381 B2 JP4783381 B2 JP 4783381B2
Authority
JP
Japan
Prior art keywords
dicing
semiconductor wafer
semiconductor
cut
outer peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007546326A
Other languages
English (en)
Other versions
JPWO2007060724A1 (ja
Inventor
肇 油井
尚 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of JPWO2007060724A1 publication Critical patent/JPWO2007060724A1/ja
Application granted granted Critical
Publication of JP4783381B2 publication Critical patent/JP4783381B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)

Description

本発明は、半導体装置の製造技術に関し、特に、半導体ウェハから複数の半導体チップを個片化するダイシング工程に適用して有効な技術に関するものである。
特開平９−１５４２号公報（特許文献１）には、半導体ウェハなどの薄板状素材から規定寸法の複数部材を切り出す切断工程において、薄板状素材の周辺部に存在する小片が飛散して切断ブレードや薄板状素材に当たり、これらの破損を回避する技術が開示されている。具体的には、半導体ウェハに沿う切断ストローク（切断領域）をスクライブラインの全長より短く設定して、半導体ウェハの周辺部に切断しない部分を残すとしている。
特開２００２−４３２５４号公報（特許文献２）には、半導体ウェハの外端を検知する手段を備えたダイシング装置によって、ダイシングを行なう技術が開示されている。具体的には、半導体ウェハの外端を検知する手段によって検知した外端のデータを記憶させ、このデータに基づき、外端の一方から一定の範囲内方から切削を開始する。そして、外端の他方から一定の範囲内方まで切削するとしている。
特開平５−９０４０６号公報（特許文献３）には、半導体ウェハをカットするときに、半導体ウェハ周縁部外からダイシングする第一のカットラインと、半導体ウェハの周縁部内からダイシングする第二のカットラインとを縦横両ダイシング方向に交互に設ける技術が開示されている。
特開平６−２２４２９８号公報（特許文献４）には、切断を中止してダイシングテーブルから半導体ウェハを一旦取り外した後、切断を再開しても、不良部分の発生が少ないように改良された半導体ウェハのダイシング方法が開示されている。具体的には、カッティングライン上で一部切り残し部分が生じるようにして半導体ウェハを切断する。そして、切断を中止してダイシングテーブルから半導体ウェハを取り外す。その後、ブレードを交換して再び半導体ウェハの切断を開始する。このとき、カッティングライン上で一部切り残した部分を切断するとしている。
また、２段階の切断工程で1つのダイシングラインを形成する技術（ステップカット）が開示されている（非特許文献１）。
特開平９−１５４２号公報 特開２００２−４３２５４号公報 特開平５−９０４０６号公報 特開平６−２２４２９８号公報 SEMICONDUCTOR MANUFACTURING HANDBOOK（項目20.4.2参照）
半導体装置の製造工程では、いわゆる前工程によって半導体ウェハのチップ領域上に回路素子および多層配線が形成される。その後、回路素子および多層配線が形成された半導体ウェハは、いわゆる後工程の一部であるダイシング工程によって、個々の半導体チップに切断される。
ダイシング工程は、ダイシングテープを貼り付けたダイシングフレーム上に半導体ウェハを搭載し、半導体ウェハの縦横に形成されているスクライブラインに沿って、半導体ウェハを切断することにより行なわれる。このダイシング工程で形成される切断線である複数のダイシングラインのそれぞれは、半導体ウェハを完全に切断している。すなわち、半導体ウェハに対して縦横に形成されるダイシングラインは、半導体ウェハの端部から端部まで切断し半導体チップを切り離している。
ところが、半導体ウェハは略円形状をしているのに対し、個片化される半導体チップは、矩形形状をしている。つまり、半導体ウェハの中央部では、矩形形状の良品を取得することができるが、半導体ウェハの外周部では、矩形形状とは異なる例えば三角形状をした異形の小片が形成される。すなわち、半導体ウェハを完全に切断するようにダイシングラインを形成すると、半導体ウェハの外周部で例えば三角形状をした小片が切り離されて生成されることになる。ダイシングは、半導体ウェハをダイシングテープに貼り付けている状態で実施されるため、通常、三角形状をした小片もダイシングテープに貼り付いている。
しかし、半導体ウェハから個片化する半導体チップのサイズが小さくなりつつある。したがって、半導体ウェハに形成されるダイシングラインの間隔も狭くなってきている。このため、ダイシングにより形成される小片のサイズが小さくなる。特に、液晶表示装置のドライバとして使用される半導体チップは例えば長方形の形状をしており、長方形の短辺方向を形成するダイシングラインの間隔は狭くなっている。
ダイシングにより形成される小片が小さくなると、ダイシングテープとの接着面積が小さくなるので、小片とダイシングテープとの接着力が低下する。このため、小片がダイシングにより切り離される瞬間、ダイシングの際の勢いで小片が飛散し、飛散方向によっては、半導体ウェハ上に形成されている良品チップの表面に接触する。これにより、良品チップを傷つけてしまい、製造歩留まりを低下させる問題点が発生する。
本発明の目的は、ダイシングの際形成される異形の小片の飛散を防止することにより、半導体装置の製造歩留まりを向上させることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本願で開示される１つの発明は、以下の工程を備える。（ａ）半導体ウェハの第１方向に沿ってダイシングすることにより複数の第１ダイシングラインからなる第１ダイシングライン群を形成する工程、（ｂ）前記第１方向と直交する第２方向に沿って前記半導体ウェハをダイシングすることにより複数の第２ダイシングラインからなる第２ダイシングライン群を形成する工程。ここで、前記（ａ）工程は、前記半導体ウェハの外部からダイシングを開始し、前記半導体ウェハを切断した後、前記半導体ウェハの外部でダイシングを終了し、前記（ｂ）工程は以下の工程を含む。（ｂ１）前記半導体ウェハの外部からダイシングを開始し、前記半導体ウェハを切断した後、前記半導体ウェハの外部でダイシングを終了する工程、（ｂ２）前記半導体ウェハの外部からダイシングを開始し、前記半導体ウェハの内部でダイシングを終了する工程。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
半導体ウェハの外周部に形成される異形の小片を切り離さないようにダイシングラインを形成するので、小片が半導体ウェハから切り離されることを防止することができる。したがって、小片が切り離されて半導体ウェハの良品チップ上に飛散することにより、良品チップを傷つけることがないので、半導体装置の製造歩留まりを向上させることができる。
ダイシングテープを貼り付けたダイシングフレーム内に半導体ウェハを配置した状態を示す平面図である。 図１のＡ−Ａ線で切断した断面を示す断面図である。 本発明の実施の形態１におけるダイシングを実施した状態を示す平面図である。 図３のＡ−Ａ線で切断した断面を示す断面図である。 半導体ウェハをダイシングするダイシング装置を示す図である。 ダイシング動作を説明する部分断面図である。 図６に続くダイシング動作を説明する部分断面図である。 図７に続くダイシング動作を説明する部分断面図である。 ダイシング動作を説明する部分断面図である。 図９に続くダイシング動作を説明する部分断面図である。 図１０に続くダイシング動作を説明する部分断面図である。 ステップカットを説明する図である。 図１２に続くステップカットを説明する図である。 ダイシング動作を説明する平面図である。 図１４に続くダイシング動作を説明する平面図である。 図１５に続くダイシング動作を説明する平面図である。 図１６に続くダイシング動作を説明する平面図である。 図１７に続くダイシング動作を説明する平面図である。 図１８に続くダイシング動作を説明する平面図である。 ダイシングをする他の構成を示した平面図である。 半導体ウェハの外周部近傍を拡大した図であって、半導体ウェハの表面から見た平面図である。 半導体ウェハの外周部近傍を拡大した図であって、半導体ウェハの裏面から見た平面図である。 図２１のＡ−Ａ線で切断した断面を示す断面図である。 図２３の一部を拡大した図である。 半導体ウェハの外周部近傍を拡大した図であって、半導体ウェハの表面から見た平面図である。 半導体ウェハの外周部近傍を拡大した図であって、半導体ウェハの裏面から見た平面図である。 小片の飛散方向を検討した図である。 半導体ウェハに紫外線を照射する工程を示した平面図である。 図２８のＡ−Ａ線で切断した断面を示す断面図である。 半導体ウェハを示す平面図である。 ダイシングラインの幅を拡張した半導体ウェハを示す平面図である。 半導体ウェハの外周部近傍を拡大した図であって、半導体ウェハの裏面から見た平面図である。 ダイシングラインの幅を拡張した半導体ウェハの外周部近傍を拡大した図であって、半導体ウェハの裏面から見た平面図である。 半導体チップをピックアップする状態を示す図である。 半導体チップをピックアップする状態を示す図である。 ＬＣＤドライバ用の半導体チップを示す平面図である。 ＬＣＤドライバ用の半導体チップをガラス基板に実装した状態を示す断面図である。 液晶表示装置を示す図である。 裏面を研削した半導体ウェハの端部とダイシングテープとが接着している状態を示す断面図である。 裏面を研削していない半導体ウェハの端部とダイシングテープとが接着している状態を示す断面図である。 小片の面積と飛散率の関係を示すグラフである。 実施の形態２における半導体ウェハを示す平面図である。 半導体ウェハの外周部近傍を拡大した図であって、半導体ウェハの表面から見た平面図である。 半導体ウェハの外周部近傍を拡大した図であって、半導体ウェハの裏面から見た平面図である。 図４２のＡ領域を拡大した図である。 縦方向および横方向のダイシングラインをステップカットにより形成した場合の半導体ウェハの一部を拡大した図である。
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
半導体ウェハとは、集積回路の製造に用いるシリコン単結晶基板（一般にほぼ平面円形状）、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板を言う。また、本願において半導体装置というときは、シリコンウェハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、ＴＦＴ（Thin-Film-Transistor）およびＳＴＮ（Super-Twisted-Nematic）液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。
ダイシングとは、多数の半導体装置が作り込まれた半導体ウェハを切断して、半導体ウェハを個々の半導体チップに分離することをいう。
ダイシングラインとは、半導体ウェハを切断する個々の切断線をいい、通常半導体ウェハの第１方向と、この第１方向に直交する第２方向に沿って形成される。
ダイシングライン群とは、所定方向に沿って形成された複数のダイシングラインをいう。
外周部とは、直交するダイシングラインにより切り取られた場合に、正常な良品の半導体チップの形状と異なる形状になる領域をいい、小片を生じない領域をいう。
異形外周部とは、直交するダイシングラインにより切り取られた場合に、正常な良品の半導体チップの形状と異なる形状になる領域のうち、略三角形の形状をした領域であって、小片を生じる領域をいう。したがって、異形外周部は、外周部に比べて小さい領域となっている。
小片とは、異形外周部を切断した場合に生成される略三角形の形状のもののうち、ダイシングテープとの接着面積が小さいために接着力が弱く、ダイシングの際飛散するおそれがあるものをいう。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態１では、液晶表示装置に使用されるＬＣＤ（Liquid Crystal Display）ドライバ（半導体装置）の製造方法について説明する。
まず、略円盤状をした半導体ウェハのチップ領域上に、周知の技術を使用してＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの回路素子を形成する。そして、半導体ウェハ上に形成したＭＩＳＦＥＴの上層に多層配線を形成する。多層配線は、例えば酸化シリコン膜からなる層間絶縁膜を介して形成された、例えばアルミニウム膜あるいはアルミニウムを主要成分とするアルミニウム合金膜からなる金属配線などから形成される。なお、多層配線を構成する一部の層またはほぼ全部の層を銅膜あるいは銅を主成分とする膜から構成するようにしてもよい（ダマシン配線）。そして、多層配線上には、例えば、金膜よりなるバンプ電極が形成される。このようにして、半導体ウェハ上にＭＩＳＦＥＴおよび多層配線を形成する。
次に、図１および図２に示すように、粘着性を有するダイシングテープ２を貼り付けたダイシングフレーム１を用意する。そして、ダイシングテープ２上に半導体ウェハ３を固着する。半導体ウェハ３は、ＭＩＳＦＥＴや多層配線を形成した素子形成面（主面）と反対側の面である裏面をダイシングテープ２に接着するように配置される。なお、ダイシングテープ２の粘着性は、紫外線を照射することにより低下するような材質のものが使用される。
続いて、図３および図４に示すように、ダイシングテープ２上に配置した半導体ウェハ３をダイシングすることにより、複数の半導体チップに個片化する。このダイシングにより、半導体ウェハ３は縦横に切断されて、半導体ウェハ３に複数のダイシングラインが形成される。半導体ウェハ３の横方向（第１方向）には、第１方向のダイシングライン群（第１ダイシングライン群）として複数のダイシングライン（第１ダイシングライン）４が形成されている。個々のダイシングライン４は、半導体ウェハ３の外部から開始するように形成され、半導体ウェハ３を切断した後、半導体ウェハ３の外部で終了している。すなわち、個々のダイシングライン４は、半導体ウェハ３を完全に切断している。一方、ダイシングライン４に直交する方向（半導体ウェハ３の縦方向）（第２方向）には、第２方向のダイシングライン群（第２ダイシングライン群）として複数のダイシングライン（第２ダイシングライン）５ａ、５ｂが形成されている。ここで、直交する方向と記載しているが、非直交状態で交差するものを除外するものではない。半導体ウェハ３の縦方向に形成されたダイシングライン群（ダイシングライン５ａ、５ｂ）のうち、ダイシングライン５ａは、ダイシングライン４と同様に、半導体ウェハ３の外部から開始するように形成され、半導体ウェハ３を切断した後、半導体ウェハ３の外部で終了している。これに対し、ダイシングライン５ｂは、半導体ウェハ３の外部から開始するように形成され、半導体ウェハ３の内部で切断を終了するように形成されている。
このように、半導体ウェハ３の縦横に形成されたダイシングライン群のうち、一方向（例えば、半導体ウェハ３の縦方向）のダイシングライン群については、半導体ウェハ３を完全に切断するラインと半導体ウェハ３の切断を内部で停止するラインが存在する。この点が本願で開示される１つの発明の１つの特徴である。半導体ウェハ３は、略円盤状の形状をしているので、縦横に直線状に形成されるダイシングラインで切断すると、半導体ウェハ３の中央部の領域では、矩形形状をした半導体チップを取得できる。ここで、矩形形状とは、四隅の角度が直角である直角四辺形をいい、例えば長方形や正方形が含まれる。本実施の形態では、矩形形状をした半導体チップとして、主に長方形の形状をした半導体チップについて説明するが、正方形の形状をした半導体チップでもよいのはもちろんである。
一方、半導体ウェハ３の外周部では、半導体ウェハ３の外端が曲線形状をしているため、矩形形状とは異なる略三角形状の異形外周部５ｃが形成される。この異形外周部５ｃは、直交するダイシングラインにより切り取られた場合に、正常な良品の半導体チップの形状と異なる形状になる領域のうち、略三角形の形状をした領域をいい、小片を生じる領域として定義される。この異形外周部５ｃをダイシングラインによって切断してしまうと、略三角形状の小片が生成されてしまう。この小さな小片は、ダイシングテープ２との接着面積が小さいため接着力が弱く、ダイシングによる切断時の勢いによって、飛散してしまう。例えば、小片が良品の半導体チップ上に飛散すると、良品の半導体チップの表面を傷つけてしまう問題点が発生する。このため、半導体装置の製造歩留まりが低下してしまう。
そこで、本実施の形態１では、図３に示すように、異形外周部５ｃを切断するダイシングライン５ｂについては、異形外周部５ｃを切断する前に切断を停止している。これにより、異形外周部５ｃは、ダイシングライン５ｂによって切断されないので、異形外周部５ｃを切断することにより形成される小片の飛散を防止できる。つまり、本実施の形態１では、第２方向のダイシングライン群（複数のダイシングライン５ａ、５ｂ）のうち、異形外周部５ｃを切断してしまうダイシングライン５ｂに対してだけ半導体ウェハ３の内部で切断を停止し、それ以外のダイシングライン５ａに対しては、半導体ウェハ３の外部まで切断動作を行なっている。
半導体ウェハ３の内部で切断を停止するダイシングライン５ｂは、例えば、異形外周部５ｃを切断して小片を発生するおそれのある数本程度のダイシングラインである。それ以外のダイシングラインについては、図３に示すダイシングライン５ａのように、半導体ウェハ３を完全に切断している。したがって、異形外周部５ｃを含む外周部は、半導体ウェハ３の内部で切断を停止する数本のダイシングライン５ｂを介したダイシングライン５ａによって切断されることになる。しかし、数本のダイシングライン５ｂで異形外周部５ｃを切断しないため、ダイシングライン５ｂで異形外周部５ｃを切断するとした場合に形成される小片の飛散を防止できる。すなわち、数本のダイシングライン５ｂを介したダイシングライン５ａで切断される外周部の大きさは大きい。このため、ダイシングテープ２との接着力が強いため、切断される外周部が飛散することはない。
一方で、第１方向のダイシングライン群（複数のダイシングライン４）については、半導体ウェハ３の外部から開始するように形成され、半導体ウェハ３を切断した後、半導体ウェハ３の外部で終了している。同様に、第２方向のダイシングライン群のうち複数のダイシングライン５ａについても半導体ウェハ３の外部から開始するように形成され、半導体ウェハ３を切断した後、半導体ウェハ３の外部で終了している。したがって、半導体ウェハ３の内部で切断を停止するダイシングライン５ｂ以外のダイシングラインについては、半導体ウェハ３を完全に切断しているので、後述するダイシング幅拡張工程によって半導体チップ間のダイシング幅を充分に拡張することができる。このため、隣接する半導体チップ間の接触を防止しながらピックアップすることができ、半導体チップの割れや欠けを防止できる。
本実施の形態１は、例えばＬＣＤドライバのように長辺と短辺が存在する長方形状の半導体チップの短辺を切り取るダイシングライン群のように、間隔が狭いダイシングライン群を必要とする場合に有効である。この間隔の狭いダイシングライン群によって異形外周部を切断すると、接着面積の小さな小片が発生しやすいが、本実施の形態１のように、異形外周部５ｃを切断するおそれのある数本のダイシングラインについて、半導体ウェハ３の内部で切断を停止するように構成することで、接着面積の小さな小片の発生を防止できる。なお、半導体ウェハ３の内部で切断を停止するダイシングラインの本数は、数本に限らず、これ以上であっても以下であってもよい。要は、切断される外周部の大きさがダイシングテープ２との接着力を維持して剥がれない程度の大きさになるようにすればよい。
次に、本実施の形態１におけるダイシング工程についてさらに説明する。図５は、半導体ウェハ３をダイシングするダイシング装置６を示す図である。図５に示すように、ダイシング装置６は、ブレード７およびブレード洗浄ノズル８を有している。ブレード７は、回転して半導体ウェハ３を切断できるように構成されており、ブレード洗浄ノズル８は、ブレード７を洗浄する洗浄水を放出できるように構成されている。また、図５に示してはいないが、ブレード７の奥には、半導体ウェハ３を切断する際に使用する切削水を出す切削水ノズルが設けられている。
続いて、このように構成されたダイシング装置６を用いてダイシングする動作について、図面を参照しながら説明する。まず、図３に示すダイシングラインのうち、半導体ウェハ３を完全に切断するダイシングライン４、５ａを形成する動作について説明する。
図６に示すように、多孔質セラミックチャック９に半導体ウェハ３を真空吸着させる。このとき、半導体ウェハ３は、ダイシングフレーム１に貼り付けたダイシングテープ２上に配置されている。そして、半導体ウェハ３の外部において、回転するブレード７をダイシングテープ２の上方からダイシングテープ２上に移動させることにより、ダイシングを開始する。つまり、ダイシングは、半導体ウェハ３の外部から開始する。
次に、図７に示すように、ブレード７を回転させながら移動させることにより、半導体ウェハ３の切断を行なう。そして、図８に示すように、半導体ウェハ３の切断した後、半導体ウェハ３の外部までダイシングを行なう。その後、ダイシングを終了すると、半導体ウェハ３の外部において、ブレード７をダイシングテープ２上から上方に退避させる。この動作を繰り返すことにより、第１方向のダイシングライン群（複数のダイシングライン４）および第２方向のダイシングライン群のうち複数のダイシングライン５ａを形成することができる。
続いて、半導体ウェハ３の内部でダイシングを停止するダイシングライン５ｂを形成する動作について説明する。
図９に示すように、回転するブレード７によって半導体ウェハ３の外部からダイシングを開始する。つまり、ダイシングライン５ｂを形成する場合もダイシングライン４、５ａを形成する場合と同様に、半導体ウェハ３の外部からダイシングを開始する。
次に、図１０に示すように、ブレード７を回転させながら移動させることにより、半導体ウェハ３の切断を行なう。そして、図１１に示すように、半導体ウェハ３の内部でダイシングを停止し、停止した位置でブレード７を半導体ウェハ３から上方に退避させる。この動作を繰り返すことにより、第２方向のダイシングライン群のうち複数のダイシングライン５ｂを形成することができる。
ここで、実際に行なわれるダイシングは、例えば、ステップカットで実施される。ステップカットとは、ダイシングによって形成するダイシングラインを２段階で形成するものである。このステップカットについて図面を参照しながら説明する。以下に示すように、本実施の形態１では、このステップカットによるダイシングを適用する場合について説明する。
まず、図１２に示すように、第１幅を有するブレード１０ａを使用して、半導体ウェハ３に切り込みを入れる。すなわち、ダイシングの第１段階では、半導体ウェハ３をすべて切断せずに途中の厚さまで切断する。この第１段階は、比較的厚いブレード１０ａを使用することにより、ダイシングライン形成領域上に形成されているテグ（メタルパターン）を完全に除去する機能を有している。つまり、ＭＩＳＦＥＴおよび多層配線を形成する前工程において、テストのために使用するテグを、後工程であるダイシング工程によって完全に除去する。これにより、実装不良を残さないようにすることができる。
次に、ダイシングの第２段階として、図１３に示すように、半導体ウェハ３を厚さ方向に切断することにより、ダイシングラインを形成する。このとき使用するブレード１０ｂは、第１段階で使用したブレード１０ａの第１幅よりも薄くなっている。テグは、半導体ウェハ３の表面に形成されており、このテグは第１段階で使用するブレード１０ａによって完全に除去される。したがって、第２段階では、テグを除去する必要はなく、半導体ウェハ３を切断すればよいため、ブレード１０ｂの幅は、ブレード１０ａの幅より薄くなっている。なお、ブレード１０ｂの幅をブレード１０ａの幅と同じ厚さになるように構成してもよい。
続いて、上述したステップカットを用いて半導体ウェハ３をダイシングする本実施の形態１の方法について、図面を参照しながら説明する。まず、図１４に示すように、ダイシングテープ２を貼り付けたダイシングフレーム１の中央部に半導体ウェハ３を配置する。始めに、半導体ウェハ３に形成されているオリエンテーションフラットと並行な方向にダイシングライン群を形成する。このため、半導体ウェハ３のオリエンテーションフラットの向きとブレード１０ａの向きが並行になるように半導体ウェハ３をセットする。
次に、図１５に示すように、ブレード１０ａによって半導体ウェハ３に切り込みライン１１ａを形成する（ダイシングの第１段階）。ブレード１０ａによる切り込みライン１１ａ（点線）の形成は、半導体ウェハ３の外部から開始する。そして、半導体ウェハ３に切り込みライン１１ａを形成した後、半導体ウェハ３の外部で終了する。このようにして、１本の切り込みライン１１ａを形成することができ、同様の動作を繰り返すことで、複数の切り込みライン１１ａを形成することができる。切り込みライン１１ａは、半導体ウェハ３の厚さの途中まで切断しており、半導体ウェハ３を完全に切断してはいない。ここで、図１６に示すように、ブレード１０ａに所定の距離を置いて相対するようにブレード１０ｂが配置されている。このブレード１０ｂは、ブレード１０ａによって形成された切り込みライン１１ａ上を移動することにより、切り込みライン１１ａに沿って半導体ウェハ３を完全に切断する（ダイシングの第２段階）。これにより、半導体ウェハ３を厚さ方向に切断するダイシングライン１１ｂ（実線）を形成することができる。ダイシングライン１１ｂの形成においても、半導体ウェハ３の外部から開始し、半導体ウェハ３を切断した後、半導体ウェハ３の外部で終了する。本実施の形態１では、まず、半導体ウェハ３上にブレード１０ａを使用して切り込みライン１１ａを形成し、その後、数ライン後から切り込みライン１１ａに沿ってブレード１０ｂを使用することにより、ダイシングライン１１ｂを形成している。切り込みライン１１ａおよびダイシングライン１１ｂは、ブレード１０ａ、１０ｂを図６〜図８に示す動作をさせることにより形成される。
このようにして、半導体ウェハ３のオリエンテーションフラットと並行する方向のダイシングを終了する。次に、図１７に示すように、半導体ウェハ３の位置を９０度回転させることにより、オリエンテーションフラットと直交する方向のダイシングを行なう。この場合も、図１８に示すように、ブレード１０ａを使用して、複数の切り込みライン１２ａを形成する。この切り込みライン１２ａの形成も半導体ウェハ３の外部から開始し、半導体ウェハ３に切り込みライン１２ａを形成した後、半導体ウェハ３の外部で終了する。
続いて、図１９に示すように、ブレード１０ｂを使用することにより、複数のダイシングライン１２ｂを形成する。ここで、複数のダイシングライン１２ｂのうち、ほとんどのものは、半導体ウェハ３の外部から形成を開始し、半導体ウェハ３を切断した後、半導体ウェハ３の外部で終了している。したがって、半導体ウェハ３のほとんどの領域では、縦横に形成されたダイシングライン１１ｂ、１２ｂによって半導体チップに個片化される。しかし、半導体ウェハ３に形成される異形外周部５ｃを切断して小片を発生させるおそれのある一部のダイシングライン１２ｂについては、異形外周部５ｃに達する前に半導体ウェハ３の切断を停止させている。すなわち、異形外周部５ｃを切断して小片を飛散させるおそれのあるダイシングライン１２ｂについては、半導体ウェハ３の外部から形成を開始し、半導体ウェハ３の内部で切断を停止している。この点が本実施の形態１における１つの特徴である。つまり、異形外周部５ｃを切断すると小片が発生し、この小片がダイシング時の勢いで飛散することがある。小片の飛散方向によっては、小片が半導体ウェハ上に形成されている良品チップを傷つけることがある。すると、良品チップが不良となり製造歩留まりが低下する。そこで、本実施の形態１では、異形外周部５ｃを切断して小片を発生させるおそれのあるダイシングライン１２ｂについては、異形外周部５ｃに達する前に半導体ウェハ３の切断を停止している。これにより、小片が発生しないので、小片の飛散による良品チップの破損を防止でき、半導体チップの製造歩留まりを向上させることができる。なお、切り込みライン１２ａおよび半導体ウェハ３の外部で切断を終了するダイシングライン１２ｂについては、ブレード１０ａ、１０ｂを図６〜図８で示す動作をさせることにより形成する。一方、異形外周部５ｃを切断する前に切断を終了するダイシングライン１２ｂ（複数のダイシングライン１２ｂのうち一部のダイシングライン１２ｂ）については、ブレード１０ｂを図９〜図１１に示すように動作させることにより形成する。
ここで、ステップカットで形成される切り込みライン１２ａは、異形外周部５ｃについても形成されている。なぜなら、切り込みライン１２ａは、半導体ウェハ３の厚さ方向に完全に切断していないため、異形外周部５ｃに切り込みライン１２ａが形成されても、この切り込みライン１２ａによって異形外周部５ｃが切断されることはないからである。これに対し、ダイシングライン１２ｂは、半導体ウェハ３の厚さ方向に完全に切断する。このため、小片を発生させるおそれのあるダイシングライン１２ｂについては、異形外周部５ｃに達する前に切断を停止している。
本実施の形態１では、図１４〜図１９に示したように、半導体ウェハ３のオリエンテーションフラットに並行な方向からダイシングを開始し、続いて、オリエンテーションフラットに直交する方向のダイシングをするように構成した。しかし、本実施の形態１のダイシング方法はこれに限らず、例えば、オリエンテーションフラットに直交する方向からダイシングを開始し、その後、オリエンテーションフラットに並行する方向のダイシングをするようにしてもよい。この場合、後に実施されるオリエンテーションフラットに並行する方向のダイシングにおいて、異形外周部を切断して小片を発生させるおそれのあるダイシングラインが異形外周部に達する前に切断を停止する。また、本実施の形態１では、並列に並んで配置されたブレード１０ａおよびブレード１０ｂにより、ステップカットを実施している。しかし、例えば、図２０に示すように、ブレード１０ａおよびブレード１０ｂを直列に配置してステップカットを実施する場合にも適用することができる。
図２１は、本実施の形態１におけるステップカットを実施した外周部１４近傍の一例を示す平面図である。図２１は、半導体ウェハの素子形成面（表面）側から見た平面図を示している。図２１に示すように、横方向に形成された切り込みライン１１ａおよびダイシングライン１１ｂと、縦方向に形成された一番右側の切り込みライン１２ｇおよびダイシングライン１２ｈによって半導体チップ１３や外周部１４が切り取られていることがわかる。そして、この外周部１４には、３本の切り込みライン１２ａ、１２ｃ、１２ｅによって切り込みが入れられている。しかし、３本の切り込みライン１２ａ、１２ｃ、１２ｅに対応した３本のダイシングライン１２ｂ、１２ｄ、１２ｆは、外周部１４に達する前に切断を停止している。このように外周部１４には、３本のダイシングライン１２ｂ、１２ｄ、１２ｆによる切断がなされていないために、切り残し部１５が形成されている。したがって、外周部１４は、これ以上小さな領域に分割されることはなく、例えば、異形外周部１４ａ〜１４ｃが切断されることはない。つまり、異形外周部１４ａは、一番左側のダイシングライン１２ｂによって切断されないため、異形外周部１４ａを切断した際に生じる小片の飛散を防止することができる。同様に、ダイシングライン１２ｄによって異形外周部１４ｂが切断されないため、異形外周部１４ｂをダイシングライン１２ｄで切断した際に生じる小片の飛散を防止できる。さらに、ダイシングライン１２ｆによって異形外周部１４ｃが切断されないため、異形外周部１４ｃをダイシングライン１２ｆで切断した際に生じる小片の飛散を防止できる。一方、外周部１４は、ダイシングライン１２ｈによって切断されるが、異形外周部１４ａ〜１４ｃに比べて大きい。このため、半導体ウェハの裏面に貼られているダイシングテープと外周部１４との接着力は強くなるので、ダイシングにより剥がれることはない。
具体的な数値について説明すると、まず、例えば半導体ウェハのサイズはφ２００ｍｍであって、その厚さはＬＣＤドライバ用の半導体ウェハで２８０μｍ〜５５０μｍである。ステップカットにより形成される切り込みライン１１ａおよびこれに直交する切り込みライン１２ａ、１２ｃ、１２ｅ、１２ｇの幅は例えば７５μｍであり、これに使用されるブレードは径が４５ｍｍ、刃厚が６０μｍ〜７０μｍである。また、ステップカットにより形成されるダイシングライン１１ｂおよびこれに直交するダイシングライン１２ｂ、１２ｄ、１２ｆ、１２ｈの幅は例えば５５μｍであり、これに使用されるブレードは径が４５ｍｍ、刃厚が４５μｍ〜５０μｍである。切断される半導体チップ１３のサイズは、例えば、短辺方向の長さが１ｍｍ、長辺方向の長さが１２ｍｍである。小片の発生源となる異形外周部の大きさは例えば、２．５ｍｍ２程度以下である。さらに、ダイシングライン１２ｂ、１２ｄ、１２ｆで切断されない長さは、ダイシングラインによって異なるが、半導体ウェハのエッジから５ｍｍ程度である。本実施の形態１では、φ２００ｍｍの半導体ウェハを例に説明しているが、φ１５０ｍｍやφ３００ｍｍなどの他のサイズの半導体ウェハについても適用することができる。例えばφ３００ｍｍの半導体ウェハに適用する場合は、半導体ウェハの曲率が変わってくるが、小片を発生させる異形外周部の大きさがφ２００ｍｍの半導体ウェハと同程度の大きさのものについて切断しないようにする点は同じである。さらに、ダイシングラインの幅、ブレード径や刃厚、半導体チップサイズについてはφ２００ｍｍの半導体ウェハと同様である。
図２２は、図２１と反対側の面、すなわち、半導体ウェハの裏面側から見た平面図を示している。図２２を見てわかるように、外周部１４は、ダイシングライン１２ｂ、１２ｄ、１２ｆによって切断されていない。したがって、図２１に示した異形外周部１４ａ〜１４ｃがダイシングライン１２ｂ、１２ｄ、１２ｆにより切断されていないことがわかる。なお、図２１および図２２では、異形外周部１４ａ〜１４ｃにダイシングライン１２ｂ、１２ｄ、１２ｆが達しないことにより、異形外周部１４ａ〜１４ｃを切断しない例を示しているが、例えば、ダイシングライン１２ｂ、１２ｄ、１２ｆが異形外周部１４ａ〜１４ｃに達しているが完全に切断しないようにすることによっても、小片の飛散を防止できる。
図２３は、図２１のＡ−Ａ線で切断した断面を示す断面図であり、図２４は、図２３の一部を拡大した拡大図である。図２３および図２４に示すように、半導体ウェハ３には、複数のダイシングライン１１ｂが形成されており、この複数のダイシングライン１１ｂに直交する方向にダイシングライン１２ｄが形成されている。このダイシングライン１２ｄによって外周部１４は完全に切断されておらず、切り残し部１５が形成されていることがわかる。つまり、ダイシングライン１２ｄは、外周部１４を切断しないように形成されている。
図２１〜図２３に示す破線は、ブレードの中心位置を半導体ウェハ上に射影した位置を示している。すなわち、ブレードの中心位置を破線で示した線上で停止させることにより、半導体ウェハに切り残し部１５を形成でき、異形外周部を切断することにより発生する小片の飛散を防止することができる。
図２５は、本発明者らが検討した図であって、ステップカットにより外周部１４をすべて切断した場合を示す図である。さらに、図２５は、半導体ウェハの素子形成面（表面）側から見た平面図である。また、図２６は、半導体ウェハの裏面から見た平面図である。図２５および図２６に示すように、外周部１４は、切り込みライン１２ａ、１２ｃ、１２ｅおよびダイシングライン１２ｂ、１２ｄ、１２ｆによって分割されている。このため、例えば、切り込みライン１２ａおよびダイシングライン１２ｂによって異形外周部１４ａが分離されてしまう。この異形外周部１４ａは、外周部１４に比べて極めて大きさが小さいので、異形外周部１４ａとダイシングテープを接着している接着力は極めて弱くなる。したがって、ダイシングライン１２ｂによって異形外周部１４ａを切断すると、その切断時の勢いによって、ダイシングテープから異形外周部１４ａを切断した小片が飛散する。小片が飛散すると、その飛散方向によって良品の半導体チップに当たり、良品の半導体チップを傷つけることになるため、半導体チップの製造歩留まりが低下する。
ここで、本発明者らは、半導体ウェハに形成されている異形外周部と異形外周部を切断することにより発生する小片の飛散方向について検討を行なった結果、以下に示す事実を見出した。
図２７は、半導体ウェハに形成される異形外周部の位置と異形外周部を切断することにより発生する小片の飛散方向を示した図である。図２７に示すように、異形外周部は、領域１６ａ〜１６ｌに示す領域に存在すると考えることができる。そして、ブレード１０ｂの回転方向およびブレード洗浄ノズル８から射出される洗浄水の方向を考えると、領域１６ａ〜１６ｆに存在する異形外周部においては、切断した際に生じる小片の飛散方向が半導体ウェハの外部であることが判明した。このため、領域１６ａ〜１６ｆで発生する小片の影響は無視できることがわかる。一方、領域１６ｇ〜１６ｌに存在する異形外周部においては、切断した際に生じる小片の飛散方向が半導体ウェハの内部であるため、良品の半導体チップを傷つけるおそれがあることが判明した。
そこで、問題とならない領域１６ａ〜１６ｆがブレード１０ｂを半導体ウェハへ切り込む側にあり、問題となる領域１６ｇ〜１６ｌがブレード１０ｂを半導体ウェハから切り抜ける側にあることに本発明者らは着目した。すなわち、半導体ウェハの外周部に形成される複数の異形外周部のうち、切断された場合に半導体ウェハ上に飛散するものについては、異形外周部を切断する前にダイシングを終了する。そして、切断された場合に半導体ウェハ上に飛散する異形外周部は、ダイシングを行なうブレード１０ｂが半導体ウェハを切り抜ける際に通過する半導体ウェハの外周部に形成されているものである。つまり、問題とならない領域１６ａ〜１６ｆに対しては、ブレード１０ｂを通過させ、問題となる領域１６ｇ〜１６ｌに対しては、ブレード１０ｂにより切断しないようにする。言い換えれば、ブレード１０ｂによるダイシングラインの形成において、半導体ウェハの外部から処理（ダイシング）を開始し、半導体ウェハを厚さ方向に切断する。このとき、領域１６ａ〜１６ｆも切断されるが、切断によって生じる小片の飛散方向が半導体ウェハの外部であるので問題ない。続いて、半導体ウェハの切断を続行し、その後、領域１６ｇ〜１６ｌに達する前にダイシングラインの形成を終了する。これにより、異形外周部を切断することで発生する小片の半導体ウェハ上への飛散を防止することができる。
本実施の形態１の特徴の１つは、複数のダイシングラインの形成のうち、一部のダイシングラインの形成において、半導体ウェハの外部からダイシングを開始し、半導体ウェハの大部分を切断した後、ブレードを切り抜ける側にある異形外周部に達する前にダイシングを終了することにある。これにより、半導体ウェハ上に飛散する小片を、異形外周部を切断しないことによって生成しないので、小片が良品の半導体チップを傷つけることなく、半導体チップの製造歩留まりを向上させることができる。
また、半導体ウェハの外部からダイシングを開始するため、ブレードの刃損を防止することができる。例えば、異形外周部はブレード１０ｂを切り込む側の領域１６ａ〜１６ｆにも存在するため、この領域１６ａ〜１６ｆを切断することにより小片の形成を防止する必要があると考える場合がある。この場合、ブレード１０ｂを半導体ウェハの外部から開始させずに、領域１６ａ〜１６ｆを切断しないように半導体ウェハの途中からダイシングを開始する必要がある。しかし、半導体ウェハの途中からダイシングを開始する場合、ブレード１０ｂにかかる切削負荷が大きくなり、ブレード１０ｂが刃損してダイシングできない問題点が発生する。たとえブレード１０ｂが刃損しないにしても、切断するダイシングラインのずれ、あるいは、ブレード１０ｂの蛇行があって正確に切断できない。この点に関し、本実施の形態１では、ブレード１０ｂを切り込む側に存在する異形外周部は、問題とならないことを見出している。したがって、ブレード１０ｂによるダイシングラインの形成を半導体ウェハの途中から行なうことなく、半導体ウェハの外部から行なうことができる。このため、ブレードの刃損およびダイシングラインのずれを防止することができるのである。
さらに、複数のダイシングラインの形成のうち、一部のダイシングラインの形成において、半導体ウェハの外部からダイシングを開始し、半導体ウェハの大部分を切断した後、ブレードを切り抜ける側にある異形外周部に達する前にダイシングを終了している。したがって、複数のダイシングラインのすべてを半導体ウェハの外部まで形成する場合に比べて、ダイシングする距離を短くすることができる。このため、ダイシング工程におけるスループットを向上させることができる。
また、小片が飛散することを防止できるので、飛散した小片がブレードにかみこむ、あるいは、当たるなどしてブレードを刃損することを低減することができ、ブレードに要する費用を低減できる。さらに、刃損によるブレード交換を低減することができるので、交換に要する時間を節約することができる。また、刃損したブレードと交換した直後のブレードは、刃先調整（ダイヤモンド粒子の目立てや芯円度出し）ができないため、ダイシングによって個片化される半導体チップのチッピング（シリコンのかけ）が悪化するが、本実施の形態１によれば、ブレードの刃損そのものを低減できるので、半導体チップにおけるチッピングの悪化を防止できる。このように半導体チップのチッピングを悪化させることがないので、半導体チップの抗せつ強度の確保および半導体チップの歩留まり向上を図ることができる。
以上のようにして本実施の形態１におけるダイシング工程を終了する。次に、ダイシング工程終了後の工程について図面を参照しながら説明する。図２８は、ダイシングフレーム１に固定された半導体ウェハ３に紫外線ランプ１７により紫外線を照射する様子を示した図である。また、図２９は、図２８のＡ−Ａ線で切断した断面を示す断面図である。図２９に示すように、ダイシングテープ２に貼り付けた半導体ウェハ３を紫外線ランプ１７に相対するように配置する。そして、紫外線ランプ１７を動作させることにより、紫外線ランプ１７から紫外線を射出する。紫外線ランプ１７の下方には反射板１８が設けてあり、紫外線ランプ１７から射出した紫外線が半導体ウェハ３上に効率良くあたるように構成されている。半導体ウェハ３に紫外線が照射されると、半導体ウェハ３に接着しているダイシングテープ２の粘着力が低下する。このように紫外線を照射することにより、ダイシングテープ２の粘着力を低下させる目的は、ダイシングにより個片化された半導体チップをピックアップしやすくするためである。
次に、図３０に示すように、ダイシングによって縦横にダイシングラインが形成され、このダイシングラインによって切断区分けされた複数の半導体チップ１９を有する半導体ウェハ３が形成される。そして、図３１に示すように、半導体ウェハ３に形成されている複数のダイシングラインの幅を拡張することにより、個々に切断された半導体チップ間の間隔を広げて分離し、個々の半導体チップ１９をピックアップしやすくする。ダイシングラインの幅を拡張するには、半導体ウェハ３を貼り付けているダイシングテープに引張り力を与えることにより行なわれる。このダイシングライン幅拡張工程は、隣接する半導体チップ１９間の間隔を広げるために行なわれる。半導体チップ１９間の幅を広げる理由は、ピックアップ時に隣接する半導体チップ１９に接触して半導体チップ１９の周囲にかけや傷などがつくのを防止するためである。
図３２は、半導体ウェハ３の外周部１４近傍を示した平面図である。この図３２は、半導体ウェハの素子形成面（表面）と反対側の裏面から見た平面図である。図３２に示すように、本実施の形態１のダイシング工程では、外周部１４にダイシングライン１２ｂ、１２ｄ、１２ｆが達していない。このため、外周部１４内にある異形外周部がダイシングライン１２ｂ、１２ｄ、１２ｆによって切断されることはないので、小片の飛散を防止できる。この状態で、ダイシングラインの幅を拡張すると、図３３に示すようになる。図３３は、ダイシングテープに引張力を与えることにより、半導体ウェハ３に形成されたダイシングライン１１ｂ、１２ｂ、１２ｄ、１２ｆの幅が拡張している様子を示した平面図である。図３３を見てわかるように、ダイシングライン１２ｂ、１２ｄ、１２ｆと、直交するダイシングライン１１ｂとの間に形成されている切り残し部がダイシングテープの引張力によって割れて個々の半導体チップ１９に個片化されている（完全に分離されている）。このように、半導体ウェハ３の内部で切断を終了しているダイシングライン１２ｂ、１２ｄ、１２ｆを形成しても、ダイシングライン幅拡張工程で、切り残し部が割れて間隔が広がることにより、半導体チップ１９が個片化され、正常にダイシングライン１２ｂ、１２ｄ、１２ｆの幅が均一に拡張されていることがわかる。したがって、正常な形状の半導体チップ１９をピックアップする際に隣接する半導体チップ１９が接触することを防止できる。一方、外周部１４は、ダイシングラインによって切断されていないため、拡張することはない。しかし、外周部は、良品となる半導体チップ１９とは異なるため、問題はない。
ここで、ダイシングライン幅拡張工程において、切り残し部が割れた後、間隔が広がるが、この切り残し部が割れた際に破片が飛散し、半導体チップ１９の表面を傷つけるかが問題となる。しかし、本実施の形態１では、ステップカットを実施している。このため、半導体ウェハ３の表面には切り込みラインが形成され、切り込みラインにより形成された溝の内部に切り残し部が存在する。すなわち、切り残し部は、半導体ウェハ３の表面側には露出せず、裏面側に形成されていることになる。したがって、ダイシングライン幅拡張工程によって、切り残し部が割れても、切り残し部が割れた際に発生する破片は、半導体チップ１９の表面には飛散せず、裏面側に飛散する。以上のことから、ダイシング幅拡張工程において、切り残し部が割れることにより発生する破片が半導体チップ１９の表面に飛散することはなく、半導体チップ１９の表面を傷つけることはない。
なお、半導体ウェハの全体にわたって半導体ウェハの内部からダイシングを開始し、半導体ウェハの内部でダイシングを終了する技術がある。すなわち、半導体ウェハのすべての外周部を切断せずにダイシングする技術である。この技術によっても、異形外周部を切断することによって生じる小片の飛散を防止できる。しかし、外周部全体にわたってダイシングラインが形成されていないため、ダイシング幅拡張工程によって外周部近傍に存在するダイシングラインの幅を均一に拡張することができない。したがって、半導体チップを隣接する半導体チップに接触しないようにしてピックアップすることができない。仮に、強引にダイシングラインを拡張させて、ダイシングラインを形成していない外周部にわれが発生すると、割れた破片（シリコン破片）が良品の半導体チップの表面に飛散し、良品の半導体チップを傷つけることになる。特に、１回の処理でダイシングラインを形成するシングルカットの場合は、割れた破片が半導体チップの表面に飛散する可能性が高くなる。
さらに、半導体ウェハの外部からダイシングを開始し、半導体ウェハを切断した後、半導体ウェハの外部でダイシングを終了するダイシングラインと、半導体ウェハの内部からダイシングを開始し、半導体ウェハの内部でダイシングを終了するダイシングラインとを交互に設ける技術がある。この技術によっても、個片化する半導体チップが大きい場合、上述した技術と同様に、ダイシング幅拡張工程によって外周部近傍に存在するダイシングラインの幅を均一に拡張することができない。したがって、半導体チップを隣接する半導体チップに接触しないようにしてピックアップすることができない。強引にダイシングラインを拡張させて、ダイシングラインを形成していない外周部にわれが発生すると、割れた破片（シリコン破片）が良品の半導体チップの表面に飛散し、良品の半導体チップを傷つけることになる。一方、個片化する半導体チップの大きさが小さい場合には、ダイシング幅拡張工程によってダイシングラインの幅を拡張することはできると思われる。しかし、シングルカットの場合、ダイシングラインを形成していない外周部にわれが発生すると、割れた破片（シリコン破片）が良品の半導体チップの表面に飛散し、良品の半導体チップを傷つけることになる。また、個片化する半導体チップの大きさが小さくなると、ダイシングに使用するブレードの径も小さくする必要がある。しかし、ブレードの径を小さくするとスループットが低下するので、ブレードの回転数を上げる必要があり適用は困難となる。
次に、ダイシングライン幅拡張工程を終了すると、個片化された半導体チップをピックアップして容器に収納する。図３４は、半導体ウェハ３を個片化することにより得られた半導体チップ１９をピックアップして容器２１に収納する様子を示す図である。図３４に示すように、個片化された半導体チップ１９のうち良品については、ピックアップコレット２０によってピックアップされる。そして、このピックアップコレット２０を移動機構によって移動させることにより、容器２１に良品の半導体チップ１９を収納する。
図３５は、半導体チップ１９をピックアップする様子を示した部分断面図である。図３５において、ダイシングフレーム１は、引き伸ばしステージ２２上に配置され、上部から引き伸ばしリング２３によってダイシングフレーム１は固定される。このとき、ダイシングフレーム１に貼り付けられたダイシングテープ２は引き伸ばされるので、ダイシングテープ２上に形成されている半導体ウェハ３のダイシングライン幅を拡張することができる。続いて、チップ突き上げピン２４によって、半導体チップ１９を突き上げる。この際、ダイシングライン幅は拡張されているので、半導体チップ１９が隣接する半導体チップ１９に接触することはない。このため、半導体チップ１９の周囲にかけや傷などがつくのを防止することができる。そして、突き上げられた半導体チップ１９は、ピックアップコレット２０によって保持されたまま移動することにより、容器２１に収納される。
最後に、容器に入れられた半導体チップ１９に対して、外観検査が実施された後、梱包されて出荷される。以上述べたようにして、ＬＣＤドライバに使用される半導体装置を製造することができる。
次に、上述した工程を経ることにより形成されたＬＣＤドライバ用の半導体チップについて説明する。図３６は、本実施の形態１における半導体チップ３０（半導体装置）の構成を示した平面図である。本実施の形態１における半導体チップ３０は、ＬＣＤ用ドライバである。図３６において、半導体チップ３０は、例えば細長い長方形状に形成された半導体基板３１を有しており、その主面には、例えば液晶表示装置を駆動するＬＣＤ用ドライバが形成されている。このＬＣＤドライバは、ＬＣＤを構成するセルアレイの各画素に電圧を供給して液晶分子の向きを制御する機能を有しており、ゲート駆動回路３２、ソース駆動回路３３、液晶駆動回路３４、グラフィックＲＡＭ（Random Access Memory）３５および周辺回路３６を有している。
半導体チップ３０の外周近傍には、複数のバンプ電極３７が半導体チップ３０の外周に沿って所定の間隔毎に配置されている。これら複数のバンプ電極３７は、半導体チップ３０の素子や配線が配置されたアクティブ領域上に配置されている。複数のバンプ電極３７の中には集積回路の構成に必要な集積回路用のバンプ電極と、集積回路の構成には必要とされないダミーバンプ電極が存在する。半導体チップ３０の１つの長辺および２つの短辺近傍には、バンプ電極３７が千鳥状に配置されている。この千鳥状に配置されている複数のバンプ電極３７は、主として、ゲート出力信号用あるいはソース出力信号用のバンプ電極である。半導体チップ３０の長辺中央に千鳥配置されたバンプ電極３７がソース出力信号用のバンプ電極であり、半導体チップ３０の長辺の両角近傍および半導体チップ３０の両短辺に千鳥配置されたバンプ電極３７がゲート出力信号用のバンプ電極である。このような千鳥配置を採用することにより、半導体チップ３０のサイズの増大を抑制しつつ、多くの数を必要とするゲート出力信号用のバンプ電極やソース出力信号用のバンプ電極を配置することができる。すなわち、チップサイズを縮小しつつ、バンプ電極の数を増やすことができる。
また、半導体チップ３０の他方の長辺近傍には、千鳥配置ではなく一直線状に並ぶようにバンプ電極３７が配置されている。この一直線状に並ぶように配置されたバンプ電極３７は、デジタル入力信号用またはアナログ入力信号用のバンプ電極である。さらに、半導体チップ３０の四隅近傍にはダミーバンプ電極が形成されている。なお、図３６では、ゲート出力信号用あるいはソース出力信号用のバンプ電極３７を千鳥配置にし、デジタル入力信号用あるいはアナログ入力信号用のバンプ電極３７を一直線状に配置している例について説明した。しかし、ゲート出力信号用あるいはソース出力信号用のバンプ電極３７を一直線状に配置し、デジタル入力信号用あるいはアナログ入力信号用のバンプ電極３７を千鳥配置にする構成も可能である。
半導体チップ３０の外形寸法は、例えば短辺方向の長さが１．０ｍｍ、長辺方向の長さが１２．０ｍｍのものや、短辺方向の長さが１．０ｍｍ、長辺方向の長さが１０．０ｍｍのものがある。さらに、例えば、短辺方向の長さが、２．０ｍｍ、長辺方向の長さが２０．０ｍｍのものもある。このようにＬＣＤドライバに使用されている半導体チップ３０は、長方形の形状をしている。具体的には、短辺の長さと長辺の長さの比が１：８〜１：１２であるものが多い。さらに、長辺方向の長さが５ｍｍ以上であるものがある。
ＬＣＤドライバ用の半導体チップ３０は上述したように長方形の形状をしている。この形状の半導体チップ３０を半導体ウェハから取得する際、特に、長さの短い短辺方向を切断するダイシングラインが密に配置されることになるので、異形外周部を切断することにより発生する小片の飛散が問題となりやすい。しかし、本実施の形態１によれば、複数のダイシングラインのうち異形外周部を切断して小片を発生させるおそれのあるダイシングラインについては、異形外周部を切断する前に切断を停止している。このため、小片の半導体ウェハ上への飛散を防止することができる。特に、短辺方向の長さが短いＬＣＤドライバ用の半導体チップ３０をダイシングする工程において、本実施の形態１によるダイシング方法は顕著な効果を奏する。
次に、ＬＣＤドライバ用の半導体チップ３０を実装基板に接着して実装した様子を示す。図３７は、半導体チップ３０をガラス基板４０ａに実装する場合（ＣＯＧ：Chip On Glass）を示したものである。図３７に示すように、ガラス基板４０ａにはガラス基板４０ｂが搭載されており、これによりＬＣＤの表示部が形成される。そして、ＬＣＤの表示部の近傍のガラス基板４０ａ上には、ＬＣＤ用のドライバである半導体チップ３０が搭載されている。半導体チップ３０にはバンプ電極３７が形成されており、バンプ電極３７とガラス基板４０ａ上に形成された端子とは異方導電フィルム（Anisotropic Conductive Film）４２を介して接続されている。また、ガラス基板４０ａとフレキシブルプリント基板（Flexible Printed Circuit）４１も異方導電フィルム４２によって接続されている。このようにガラス基板４０ａ上に搭載された半導体チップ３０において、出力用のバンプ電極３７はＬＣＤの表示部に電気的に接続され、入力用のバンプ電極３７はフレキシブルプリント基板４１に接続されている。
図３８は、ＬＣＤの全体構成を示した図である。図３８に示すように、ガラス基板上にＬＣＤの表示部４３が形成されており、この表示部４３に画像が表示される。表示部４３の近傍のガラス基板上にはＬＣＤ用のドライバである半導体チップ３０が搭載されている。半導体チップ３０の近傍にはフレキシブルプリント基板４１が搭載されており、フレキシブルプリント基板４１とＬＣＤの表示部４３の間にＬＣＤドライバである半導体チップ３０が搭載されている。このようにして、半導体チップ３０をガラス基板上に搭載することができる。
ダイシングの際生じる小片の飛散によって良品の半導体チップの表面に傷がつくが、表面に傷がついた半導体チップをガラス基板に実装して液晶表示装置を構成すると、表示不良が発生する。しかし、本実施の形態１によれば、小片の半導体ウェハ上への飛散を防止できるので、良品の半導体チップの表面に傷がつくことを防止できる。このため、ＬＣＤドライバ用の半導体チップを実装した液晶表示装置において、表示不良の発生を防止することができる。つまり、本実施の形態１によれば、液晶表示装置の信頼性向上を図ることができる。
次に、半導体ウェハの裏面を研削している場合と半導体ウェハの裏面を研削していない場合で、小片の飛散率に相違がある点について説明する。まず、裏面研削の有無によって小片の飛散率に相違がある点について定性的に説明する。
図３９は、半導体ウェハ３の裏面を研削した場合において、ダイシングテープ２と半導体ウェハ３の端部とが接着している様子を示した断面図である。図３９に示すように、半導体ウェハ３の裏面が研削されているので、半導体ウェハ３の端部に形成される曲線形状が削られて、裏面が平坦化されていることがわかる。したがって、ダイシングテープ２と半導体ウェハ３の異形外周部とは、しっかり接着される。このため、異形外周部を切断した際に発生する小片の飛散を抑制できることがわかる。
一方、図４０は、半導体ウェハ３の裏面を研削しない場合において、ダイシングテープ２と半導体ウェハ３の端部とが接着している様子を示した断面図である。図４０に示すように、半導体ウェハ３の裏面が研削されていないので、半導体ウェハ３の端部に形成される曲線形状が裏面にまで形成されていることがわかる。このため、半導体ウェハ３の端部は曲線状になっているので、ダイシングテープ２との接着性が良くないことがわかる。したがって、異形外周部を切断した際に発生する小片の飛散が起こりやすい。以上のことから、半導体ウェハ３の裏面を研削しない場合には、小片の飛散が起こりやすいが、本実施の形態１におけるダイシング方法を適用すれば、小片の飛散を防止することができる。つまり、本実施の形態１は、裏面を研削せずにダイシングを実施する工程に適用して、特に有効であることがわかる。もちろん、裏面を研削した場合であっても、本実施の形態１におけるダイシング方法を実施することにより、小片の飛散を防止でき、半導体チップの歩留まり向上を図ることができる。
続いて、裏面研削の有無によって小片の飛散率に相違がある点について定量的に説明する。図４１は、小片面積と小片の飛散率との関係を示したグラフである。図４１において、横軸は小片面積（ｍｍ２）を示しており、縦軸は小片の飛散率（％）を示している。ダイシングテープの粘着力は、紫外線照射前が４００ｇ／２５ｍｍであり、紫外線照射後が２５ｇ／２５ｍｍとなっている。図４１中、丸印は半導体ウェハの裏面を研削した場合を示し、四角印は半導体ウェハの裏面を研削しない場合を示している。図４１に示すように、小片の面積が１．２ｍｍ２以上であると、小片の飛散は生じず、小片の面積が１．２ｍｍ２から小さくなるにしたがって、小片の飛散率が上昇することがわかる。これは、裏面研削の有無にかかわらず言えることである。小片の面積（異形外周部の面積）が１．２ｍｍ２を境界にして小片が飛散するかあるいはしないか分かれる。
小片の面積を同じとすると、裏面を研削している場合の方が裏面を研削していない場合に比べて小片の飛散率が高いことがわかる。例えば、小片の面積が０．２ｍｍ２である場合、裏面を研削している場合の飛散率は約３０％であるのに対し、裏面を研削していない場合の飛散率は約６０％にもなる。
（実施の形態２）
前記実施の形態１では、縦方向のダイシングライン群と横方向のダイシングライン群の両方をステップカットで形成する例について説明した。本実施の形態２では、縦方向あるいは横方向のいずれか一方のダイシングライン群（第２ダイシングライン群）をシングルカットで形成し、他方のダイシングライン群（第１ダイシングライン群）をステップカットで形成する場合について説明する。
図４２は、本実施の形態２におけるダイシングを実施した半導体ウェハ３を示している。図４２に示すように、半導体チップはＬＣＤドライバに使用されるものであり、良品のチップ領域は、長方形の形状をしていることがわかる。
図４３は、半導体ウェハ３の外周部１４近傍を拡大した平面図であり、半導体ウェハ３の素子形成面（表面）から見た平面図である。図４４は、半導体ウェハ３の外周部１４近傍を拡大した平面図であり、半導体ウェハ３の裏面から見た平面図である。
図４３および図４４に示すように、外周部１４は、横方向に形成された切り込みライン１１ａおよびダイシングライン１１ｂと、縦方向に形成されたダイシングライン４５ｄによって切り取られている。しかし、この外周部１４の大きさは大きいため、小片になることはない。図４３および図４４では、横方向のダイシングにステップカットを使用し、縦方向のダイシングにシングルカットを使用している。シングルカットとは、１回のダイシングでダイシングラインを形成する方法であり、２段階のダイシングでダイシングラインを形成するステップカットとは異なる。シングルカットによれば、ステップカットに比べてダイシングラインの幅を狭くすることができるので、高密度にダイシングラインを形成するのに適している。
図４３および図４４に示すように、ダイシングライン４５ａ〜４５ｃは、外周部１４に達する前に切断を停止している。このため、例えば、ダイシングライン４５ａで異形外周部１４ａを切断した場合に生じる小片の飛散を防止することができる。本実施の形態２では、ダイシングライン４５ａ〜４５ｃをシングルカットで形成しているが、ダイシングライン４５ａ〜４５ｃを形成するブレードは円形状をしている。したがって、ダイシングライン４５ａ〜４５ｃは、完全に切断される領域と完全に切断されない領域に分かれるのではなく、完全に切断される領域の前には、部分的に切り込まれる領域が存在する。すなわち、図４３に示すように、ダイシングライン４５ａ〜４５ｃは、外周部１４に達する前まで完全に切断されているが、それより前の領域では、ブレードの円形形状により切り込まれる領域が存在する。図４３では、切り込まれる領域を斜線で示しているが、この領域は部分的に切断されており、切り残し部１５が形成される。切り残し部１５は外周部１４の内部にまで達している。ダイシングライン４５ａ〜４５ｃのように異形外周部を切断する前に停止するダイシングラインをシングルカットでも形成できることがわかる。以上のことから、本実施の形態２においても、異形外周部を切断する前にダイシングライン４５ａ〜４５ｃを停止させているので、小片の半導体ウェハ上への飛散を防止することができ、良品の半導体チップの表面を傷つけることを防止できる。このため、半導体チップの歩留まり向上を図ることができる。
図４５は、図４２のＡ領域を拡大した図である。図４５に示すように、個々の半導体チップ１３は、横方向に形成された切り込みライン１１ａおよびダイシングライン１１ｂと、縦方向に形成されたダイシングライン４５によって切断されている。このとき、ダイシングライン４５はシングルカットで形成され、ブレードの刃厚は２５μｍ〜３０μｍである。この刃厚のブレードによって形成されるダイシングライン４５の幅Ｂは３０μｍである。横方向に形成される切り込みライン１１ａは、刃厚６０μｍ〜７０μｍのブレードで切り込まれることにより形成され、その幅Ｃは７５μｍである。ダイシングライン１１ｂは、刃厚２５μｍ〜３０μｍのブレードで切断することにより形成され、その幅Ｄは３０μｍである。このように、横方向に形成されるダイシングライン（切り込みライン１１ａおよびダイシングライン１１ｂを含む）と縦方向に形成されるダイシングライン４５の幅は異なり、縦方向に形成されるダイシングライン４５の幅の方が狭くなっている。
ステップカットとシングルカットとを併用したダイシング方法について説明する。例えば、横方向のダイシングをステップカットによって行なう。具体的には、横方向のダイシングの第１段階としてブレードを用いて半導体ウェハに切り込みライン１１ａを形成する。続いて、横方向のダイシングの第２段階として、切り込みライン１１ａを完全に切断してダイシングライン１１ｂを形成する。このようにしてダイシングをステップカットで行なうことができる。次に、縦方向のダイシングをシングルカットで行なう。具体的には、ブレードを用いた１段階のダイシングによってダイシングライン４５を形成する。
ここで、切り込みライン１１ａおよびダイシングライン１１ｂの形成は、半導体ウェハの外部から開始し、半導体ウェハを切り込むかあるいは切断を行なった後、半導体ウェハの外部で終了するように行なわれる。同様に、複数のダイシングライン４５の大部分についても、半導体ウェハの外部から開始し、半導体ウェハの切断を行なった後、半導体ウェハの外部で終了するように行なわれる。しかし、複数のダイシングライン４５のうち異形外周部を切断して小片を発生させるおそれがあるものについては、半導体ウェハに外部からダイシングライン４５の形成を開始し、半導体ウェハを途中まで切断した後、異形外周部に達する前に切断を停止する。このようにして、本実施の形態２におけるダイシングを実施することができる。本実施の形態２によれば、小片の飛散を防止できるので、良品の半導体チップの製造歩留まりを向上させることができる。
図４６は、縦方向および横方向ともステップカットでダイシングラインを形成する場合の例を示す図である。図４６に示すように、個々の半導体チップ１３は、横方向に形成された切り込みライン１１ａおよびダイシングライン１１ｂと、縦方向に形成された切り込みライン１２ａおよびダイシングライン１２ｂによって切断されている。このとき、切り込みライン１１ａ、１２ａは、刃厚６０μｍ〜７０μｍのブレードで切り込まれることにより形成され、その幅Ｅ、Ｇは７５μｍである。一方、ダイシングライン１１ｂ、１２ｂは、刃厚４５μｍ〜５０μｍのブレードによって切断され、その幅Ｆ、Ｈは５５μｍである。
図４５と図４６を比較すると、本実施の形態２を示す図４５の方が前記実施の形態１を示す図４６よりも高密度に半導体チップを配列できることがわかる。具体的に、半導体ウェハのサイズをφ２００ｍｍとし、半導体チップのサイズを１．０ｍｍ（短辺）×１２．０ｍｍ（長辺）とすると、図４６に示す場合では、半導体ウェハ１枚あたり２０５０個の半導体チップを取得することができる。これに対し、図４５に示す場合では、半導体ウェハ１枚あたり２１８５個の半導体チップを取得することができる。つまり、本実施の形態２に示すＬＣＤドライバ用の半導体チップにおいて、短辺方向のダイシングをシングルカットで形成することにより、半導体チップの取得率を約６．５％上昇させることができる。以上のことから、本実施の形態２によれば、半導体チップの取得率を向上させながら、小片の飛散を防止することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態では、ステップカットあるいはステップカットとシングルカットを併用する例について説明したが、本願で開示される１つの発明は、シングルカットだけを使用する場合にも適用することができる。
また、前記実施の形態では、ＬＣＤドライバ用の半導体チップ（半導体装置）について説明したが、それ以外の用途に使用される半導体チップのダイシング工程にも本願で開示される１つの発明を適用することができる。
本願で開示される１つの発明は、半導体装置を製造する製造業に幅広く利用することができる。

Claims (23)

  1. 半導体装置の製造方法であって、
    （ａ）半導体ウェハの第１方向に沿ってダイシングすることにより複数の第１ダイシングラインからなる第１ダイシングライン群を形成する工程と、
    （ｂ）前記第１方向と直交する第２方向に沿って前記半導体ウェハをダイシングすることにより複数の第２ダイシングラインからなる第２ダイシングライン群を形成する工程と、を有し、
    前記（ａ）工程は、前記半導体ウェハの外部からダイシングを開始し、前記半導体ウェハを切断した後、前記半導体ウェハの外部でダイシングを終了し、
    前記（ｂ）工程は、
    （ｂ１）前記半導体ウェハの外部からダイシングを開始し、前記半導体ウェハを切断した後、前記半導体ウェハの外部でダイシングを終了する工程と、
    （ｂ２）前記半導体ウェハの外部からダイシングを開始し、前記半導体ウェハの内部でダイシングを終了する工程と、を有し
    前記（ｂ２）工程は、前記半導体ウェハ内にある矩形形状をしたチップ領域の一辺を切断した後、前記半導体ウェハの外周部に形成される略三角形状の異形外周部を切断する前にダイシングを終了する半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法であって、
    前記（ｂ２）工程は、前記半導体ウェハの外周部に形成される略三角形状の前記異形外周部に達する前にダイシングを終了する。
  3. 請求項１記載の半導体装置の製造方法であって、
    前記半導体ウェハの外周部に形成される複数の前記異形外周部のうち、切断された場合に前記半導体ウェハ上に飛散するものについては、前記（ｂ２）工程を実施して切断する前にダイシングを終了する。
  4. 請求項３記載の半導体装置の製造方法であって、
    切断された場合に前記半導体ウェハ上に飛散する前記異形外周部は、ダイシングを行なうブレードが前記半導体ウェハを切り抜ける際に通過する前記半導体ウェハの外周部に形成されているものである。
  5. 請求項１記載の半導体装置の製造方法であって、
    前記（ａ）工程を実施した後、前記（ｂ）工程を実施する。
  6. 請求項１記載の半導体装置の製造方法であって、
    前記第２ダイシングライン群のうち一部は、前記（ｂ１）工程を実施することにより形成し、前記第２ダイシングライン群のうち他の一部は、前記（ｂ２）工程を実施することにより形成する。
  7. 請求項１記載の半導体装置の製造方法であって、
    前記第２ダイシングライン群のうち、前記（ｂ１）工程を実施すると前記異形外周部を切断してしまうダイシングラインに対してだけ前記（ｂ２）工程を実施し、それ以外のダイシングラインに対しては前記（ｂ１）工程を実施する。
  8. 請求項１記載の半導体装置の製造方法であって、
    前記（ａ）工程は、前記第１ダイシングライン群に含まれる前記複数の第１ダイシングラインのそれぞれを２段階の工程で形成し、前記（ｂ）工程は、前記第２ダイシングライン群に含まれる前記複数の第２ダイシングラインのそれぞれを２段階の工程で形成する。
  9. 請求項８記載の半導体装置の製造方法であって、
    前記２段階の工程は、
    （ｃ）前記半導体ウェハの厚さの途中まで切り込みを入れる工程と、
    （ｄ）途中まで切り込みを入れた前記半導体ウェハを切断して１つのダイシングラインを形成する工程からなる。
  10. 請求項９記載の半導体装置の製造方法であって、
    前記（ｃ）工程は、前記半導体ウェハを第１の幅で切り込み、
    前記（ｄ）工程は、前記第１の幅よりも狭い第２の幅で前記半導体ウェハを切断する。
  11. 請求項９記載の半導体装置の製造方法であって、
    前記第２ダイシングライン群のうち一部のダイシングラインを形成する際、
    前記（ｃ）工程は、前記半導体ウェハの外部から処理を開始し、前記半導体ウェハに切り込みを入れた後、前記半導体ウェハの外部で処理を終了することにより実施し、
    前記（ｄ）工程は、前記半導体ウェハの外部から処理を開始し、前記半導体ウェハの内部で処理を終了することにより実施する。
  12. 請求項１１記載の半導体装置の製造方法であって、
    前記一部のダイシングラインは、前記（ｄ）工程における前記半導体ウェハの切断を前記半導体ウェハの外部で終了するとした場合に、前記半導体ウェハの外周部に形成される前記異形外周部を切断するものである。
  13. 請求項１１記載の半導体装置の製造方法であって、
    前記（ｄ）工程は、前記半導体ウェハの外周部に形成される前記異形外周部に達する前に前記半導体ウェハの切断を終了する。
  14. 請求項１記載の半導体装置の製造方法であって、
    前記（ａ）工程は、前記第１ダイシングライン群に含まれる前記複数の第１ダイシングラインのそれぞれを２段階の工程で形成し、
    前記（ｂ）工程は、前記第２ダイシングライン群に含まれる前記複数の第２ダイシングラインのそれぞれを１段階の工程で形成する。
  15. 請求項１４記載の半導体装置の製造方法であって、
    前記第１ダイシングライン群に含まれる前記複数の第１ダイシングラインの間隔と、前記第２ダイシングライン群に含まれる前記複数の第２ダイシングラインの間隔とは異なるものである。
  16. 請求項１５記載の半導体装置の製造方法であって、
    前記第２ダイシングライン群に含まれる前記複数の第２ダイシングラインの間隔は、前記第１ダイシングライン群に含まれる前記複数の第１ダイシングラインの間隔よりも狭いものである。
  17. 請求項１記載の半導体装置の製造方法であって、
    さらに、前記第１ダイシングライン群および前記第２ダイシングライン群を形成した前記半導体ウェハにおいて、前記第１ダイシングライン群に含まれる前記複数の第１ダイシングラインの幅および前記第２ダイシングライン群に含まれる前記複数の第２ダイシングラインの幅を拡張する工程を備える。
  18. 請求項１７記載の半導体装置の製造方法であって、
    さらに、前記複数の第１ダイシングラインの幅および前記複数の第２ダイシングラインの幅を拡張した前記半導体ウェハから、前記複数の第１ダイシングラインおよび前記複数の第２ダイシングラインで区分けされた複数の半導体チップを取得する工程を備える。
  19. 請求項１８記載の半導体装置の製造方法であって、
    前記複数の半導体チップのそれぞれは、長方形の形状をしている。
  20. 請求項１９記載の半導体装置の製造方法であって、
    前記複数の半導体チップのそれぞれは、短辺の長さと長辺の長さの比が１対８から１対１２である。
  21. 請求項１９記載の半導体装置の製造方法であって、
    前記複数の半導体チップのそれぞれは、長辺の長さが５ｍｍ以上である。
  22. 請求項１８記載の半導体装置の製造方法であって、
    前記複数の半導体チップのそれぞれは、ＬＣＤドライバに使用されるものである。
  23. 請求項１記載の半導体装置の製造方法であって、
    前記半導体ウェハは、裏面にダイシングテープを貼り付けた状態でダイシングが行なわれ、前記半導体ウェハの裏面は研削されていない。
JP2007546326A 2005-11-24 2005-11-24 半導体装置の製造方法 Active JP4783381B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/021605 WO2007060724A1 (ja) 2005-11-24 2005-11-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2007060724A1 JPWO2007060724A1 (ja) 2009-05-07
JP4783381B2 true JP4783381B2 (ja) 2011-09-28

Family

ID=38066966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007546326A Active JP4783381B2 (ja) 2005-11-24 2005-11-24 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7662699B2 (ja)
JP (1) JP4783381B2 (ja)
CN (1) CN101297393B (ja)
TW (1) TW200737331A (ja)
WO (1) WO2007060724A1 (ja)

Families Citing this family (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008098278A1 (en) * 2007-02-15 2008-08-21 The Australian National University A method for processing elongate substrates and a substrate securing apparatus
KR20090024408A (ko) * 2007-09-04 2009-03-09 삼성전자주식회사 스크라이브 래인 내의 금속 버를 제거하는 노즐을 갖는웨이퍼 소잉 장치, 웨이퍼 소잉 방법 및 이를 이용하여제작된 반도체 패키지
JP5395407B2 (ja) * 2008-11-12 2014-01-22 ルネサスエレクトロニクス株式会社 表示装置駆動用半導体集積回路装置および表示装置駆動用半導体集積回路装置の製造方法
US9577642B2 (en) * 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
JP5657302B2 (ja) * 2010-08-04 2015-01-21 株式会社ディスコ 切削方法
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
JP5146618B1 (ja) * 2012-05-30 2013-02-20 富士ゼロックス株式会社 発光素子の製造方法
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
JP6084883B2 (ja) * 2013-04-08 2017-02-22 株式会社ディスコ 円形板状物の分割方法
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US9224650B2 (en) * 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
CN103802160A (zh) * 2014-02-28 2014-05-21 成都先进功率半导体股份有限公司 一种分离元器件的切割框架
US10720495B2 (en) * 2014-06-12 2020-07-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
JP6366393B2 (ja) * 2014-07-15 2018-08-01 株式会社ディスコ ウェーハの加工方法
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
JP6621771B2 (ja) * 2017-01-25 2019-12-18 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7045841B2 (ja) * 2017-12-08 2022-04-01 株式会社ディスコ 切削装置
JP6964945B2 (ja) * 2018-01-05 2021-11-10 株式会社ディスコ 加工方法
CN108437246A (zh) * 2018-04-03 2018-08-24 江阴市瑞尔嘉新能源科技有限公司 一种硅芯边皮切割成品硅芯的方法和设备
WO2020195808A1 (ja) * 2019-03-26 2020-10-01 リンテック株式会社 半導体装置の製造方法及び積層体
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590406A (ja) * 1991-09-26 1993-04-09 Nec Corp 半導体ウエハのダイシング方法
JPH06224298A (ja) * 1993-01-26 1994-08-12 Sony Corp ダイシング方法
JPH091542A (ja) * 1995-06-23 1997-01-07 Matsushita Electron Corp 薄板状素材の切断方法
JPH11233458A (ja) * 1998-02-18 1999-08-27 Hitachi Ltd 半導体素子の製造方法およびその製造に用いる半導体ウエハ
JP2002043254A (ja) * 2000-07-27 2002-02-08 Hitachi Ltd ダイシング装置及びダイシング方法
JP2002075919A (ja) * 2000-08-30 2002-03-15 Sharp Corp 半導体ウエハのダイシング方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0678904A1 (en) * 1994-04-12 1995-10-25 Lsi Logic Corporation Multicut wafer saw process
US5803797A (en) * 1996-11-26 1998-09-08 Micron Technology, Inc. Method and apparatus to hold intergrated circuit chips onto a chuck and to simultaneously remove multiple intergrated circuit chips from a cutting chuck
TWI241674B (en) * 2001-11-30 2005-10-11 Disco Corp Manufacturing method of semiconductor chip

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590406A (ja) * 1991-09-26 1993-04-09 Nec Corp 半導体ウエハのダイシング方法
JPH06224298A (ja) * 1993-01-26 1994-08-12 Sony Corp ダイシング方法
JPH091542A (ja) * 1995-06-23 1997-01-07 Matsushita Electron Corp 薄板状素材の切断方法
JPH11233458A (ja) * 1998-02-18 1999-08-27 Hitachi Ltd 半導体素子の製造方法およびその製造に用いる半導体ウエハ
JP2002043254A (ja) * 2000-07-27 2002-02-08 Hitachi Ltd ダイシング装置及びダイシング方法
JP2002075919A (ja) * 2000-08-30 2002-03-15 Sharp Corp 半導体ウエハのダイシング方法

Also Published As

Publication number Publication date
US7662699B2 (en) 2010-02-16
US20090162993A1 (en) 2009-06-25
CN101297393A (zh) 2008-10-29
JPWO2007060724A1 (ja) 2009-05-07
WO2007060724A1 (ja) 2007-05-31
CN101297393B (zh) 2010-05-12
TW200737331A (en) 2007-10-01

Similar Documents

Publication Publication Date Title
JP4783381B2 (ja) 半導体装置の製造方法
US6451671B1 (en) Semiconductor device production method and apparatus
US20050158967A1 (en) Semiconductor chip singulation method
US20060169680A1 (en) Integrated, integrated circuit singulation system
JP2005332982A (ja) 半導体装置の製造方法
US9337098B1 (en) Semiconductor die back layer separation method
KR20050067019A (ko) 반도체 집적회로장치의 제조방법
JP2011091293A (ja) ウエーハの加工方法
JP2006222119A (ja) 半導体装置の製造方法
JP2007165706A (ja) 半導体集積回路装置の製造方法
KR20000057915A (ko) 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
JP2004146487A (ja) 半導体装置の製造方法
KR20000057928A (ko) 반도체장치 및 그의 제조방법
JP2001127010A (ja) 半導体装置及びその製造方法
JP5101267B2 (ja) ウエーハの加工方法
US20030077880A1 (en) Method of making semiconductor device that has improved structural strength
JPWO2019009123A1 (ja) 基板処理方法及び基板処理システム
KR20200137971A (ko) 웨이퍼의 제조 방법 및 적층 디바이스칩의 제조 방법
JP2005109155A (ja) 半導体ウェーハの加工方法
JP2000091274A (ja) 半導体チップの形成方法およびそれを用いた半導体装置の製造方法
CN111564367B (zh) 一种晶圆研磨前裂片异常的处理方法
JP2002043254A (ja) ダイシング装置及びダイシング方法
JP2005340431A (ja) 半導体装置の製造方法
JP2007251098A (ja) 半導体チップの製造方法
JP2007019478A (ja) ウエハのダイシング方法、ダイシング装置および半導体素子

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110708

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4783381

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350