CN105277864A - 半导体芯片的试验装置、试验方法及试验电路 - Google Patents
半导体芯片的试验装置、试验方法及试验电路 Download PDFInfo
- Publication number
- CN105277864A CN105277864A CN201510187825.3A CN201510187825A CN105277864A CN 105277864 A CN105277864 A CN 105277864A CN 201510187825 A CN201510187825 A CN 201510187825A CN 105277864 A CN105277864 A CN 105277864A
- Authority
- CN
- China
- Prior art keywords
- test
- chip
- backlight unit
- diode
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明提供能够抑制试验电极的损伤的半导体芯片的试验装置、试验方法及试验电路。通过设置迂回电路(G),使回流电流(IF4)转流到迂回电路(G)上,通过减小流过试验电极(13)的电流能够防止试验电极(13)的损伤。
Description
技术领域
本发明涉及半导体芯片的试验装置、试验方法及试验电路,特别是涉及二极管芯片的反向恢复特性的试验装置及试验方法。
背景技术
图13是现有的二极管芯片的反向恢复特性的试验电路图和试验波形图,(a)是试验电路图,(b)是试验波形图。这里,二极管芯片为例如FWD(续流二极管)芯片4。
FWD芯片4的反向恢复特性试验是指通过使构成试验电路500a的IGBT3导通和关断,使FWD芯片4进行反向恢复动作,确认FWD芯片4在预定的条件下没有损坏。另外,上述反向恢复特性试验是测定反向恢复特性(反向恢复电流和/或反向恢复时间等)并与标准值比较来判定FWD芯片4的优劣的测试。通过在芯片阶段去除不合格品能够减少制造成本。
在图13中,在由电源1充电的电源电容器2上连接IGBT3和与IGBT3反向串联的FWD4(标有与芯片相同的符号),其中,FWD4在IGBT3的发射极和电源1之间以阴极连接到IGBT3的发射极的方式连接。通过导通、关断IGBT3使电流在与FWD4并联连接的负载线圈5上流动。在该IGBT3的第一次关断时回流电流IF4经过负载线圈5和FWD4而流动。在第二次导通时,短路电流I1流动,通过该短路电流I1抵消回流电流IF4,FWD4进入反向恢复动作。如果反向恢复动作结束,由电源电容器2提供的供给电流作为电流I2经过IGBT3和负载线圈5返回电源电容器2。然后,通过第二次关断切断电源电容器2,回流电流IF4再次流动。在该第二次的回流电流IF4变为零时,反向恢复特性试验结束。
前述反向恢复特性试验的试验条件(反向恢复电流的-di/dt等)受到连结电容器2、开关IGBT3、FWD4的主电路布线F的电感的影响。如果该电感大,则难以进行施加用于获得标准的电力损耗的-di/dt的反向恢复特性试验。
在图13(b)中,在t1导通IGBT3,在t2关断TGBT3使回流电流IF4流动。在t3再次导通IGBT3进行反向恢复特性试验。在t4再次关断IGBT3,使回流电流IF4在FWD4上流动。该回流电流IF4的衰减时间需要花费极长的时间。该衰减时间常数τ为将负载线圈5的电感除以回流电流IF4的流经通路的布线电阻而得到的值,因为布线电阻小所以τ值变大。
专利文献1中记载了如下的内容,即在半导体芯片上以实施高精度、稳定的特性试验为目的而实现芯片接触部的低电感结构。
图14是专利文献1记载的芯片C的特性试验装置的构成图。检查用保持部件具备可搭载芯片C的基台30、搭载在基台30上的确定芯片C位置的销42和遍及搭载芯片C的搭载区域和不搭载芯片C的裸露区域而形成的金属膜40。在芯片C的检查时,将芯片C固定在检查用保持部件的搭载区域,使探针10a与芯片C的上表面端子C1接触,使其他探针10c与裸露区域的金属膜40接触。由此,实现试验电路的电阻和电感的降低。应予说明,对于图中的符号,31为芯片搭载部、41为金属膜、43为吸引口、44为旁路吸引口、44a为开口部、60为测试电路、61为熔合电路、62为开关电路。
图15是现有的FWD芯片的反向恢复特性的试验装置500的主要部分构成图。该试验装置500具备搭载FWD芯片4的试验电极13、按压FWD芯片4而使电流流过的接触探针10、主电路布线F、IGBT3、负载线圈5、电源电容器2和电源1。主电路布线F由布线11a构成。
在FWD芯片4的反向恢复试验中,反向恢复特性试验结束后试验电流转流到FWD芯片4和负载线圈5上,成为回流电流IF4,并在FWD芯片4上长时间流动。FWD芯片4通过接触探针10压接到试验电极13。但是,在试验电极13与接触探针10的接触部处的接触电阻大,则在该接触部处的电力损耗大。如果长时间产生上述大的电力损耗,会给试验电极13带来损伤。
另外,关于FWD芯片4的反向恢复特性试验,欲施加-di/dt以产生预定损耗,如果仅是减少专利文献1记载的芯片接触部的电感,则只能降低FWD的阳极-阴极间的电感,是不够的。
现有技术文献
专利文献
专利文献1:日本特开2008-101944号公报
发明内容
技术问题
本发明的目的在于提供能够抑制试验电极的损伤的半导体芯片的试验装置、试验方法及试验电路。
技术方案
为了实现前述目的,本发明的第一实施方式如下:
试验被试验用二极管芯片的反向恢复特性的芯片的试验装置具备电源、高电位端子连接到前述电源的正极的第一开关元件、一端通过第一布线与前述第一开关元件的低电位端子连接的含有电感的负载、与前述负载的一端连接并用于接触搭载前述被试验用二极管的阴极的试验电极、经由第二开关元件连接前述负载的另一端和前述电源的负极的第二布线、用于接触前述被试验用二极管的阳极的接触探针、具备支持前述接触探针的第一支持部和支持用于使前述接触探针的另一端与前述第二布线接触的接触件的第二支持部的支持部件、阴极连接到前述负载的一端的电路用二极管、和低电位端子与前述电路用二极管的阳极连接且高电位端子连接到前述负载的另一端的第三开关元件,其中,前述第二开关元件的高电位侧端子连接到前述负载,前述第二开关元件的低电位端子连接到前述第二布线。
技术效果
根据本发明,能够提供能抑制试验电极的损伤的半导体芯片的试验装置及试验方法。
附图说明
图1是本发明的第一实施例的半导体芯片的试验装置100的主要部分构成图。
图2是图1的试验装置100的试验波形图。
图3是说明本发明的第二实施例的试验方法的说明图。
图4是接图3说明本发明的第二实施例的试验方法的说明图。
图5是接图4说明本发明的第二实施例的试验方法的说明图。
图6是接图5说明本发明的第二实施例的试验方法的说明图。
图7是接图6说明本发明的第二实施例的试验方法的说明图。
图8是接图7说明本发明的第二实施例的试验方法的说明图。
图9是接图8说明本发明的第二实施例的试验方法的说明图。
图10是接图9说明本发明的第二实施例的试验方法的说明图。
图11是本发明的第三实施例的半导体芯片的试验装置200的说明图,(a)是试验装置200的主要部分构成图,(b)是试验电路200a的电路图。
图12是各部分的波形图。
图13是现有的二极管芯片的反向恢复特性的试验电路图和试验波形图,(a)是试验电路图,(b)是试验波形图。
图14是专利文献1记载的芯片C的特性试验装置的构成图。
图15是现有的FWD芯片的反向恢复特性的试验装置500的主要部分构成图。
符号说明
1:电源
2:电源电容器
3、7、8:IGBT
4:FWD或FWD芯片
5:负载线圈
6:电路用二极管
9:支持部件
10:接触探针
11:接触件
12:平行平板基板
12a:上侧的平板
12b:下侧的平板
12c:绝缘板
13:试验电极
14、15、16:导体
R:电阻
100、200:试验装置
具体实施方式
根据下面的实施例说明实施方式。与现有技术相同的部分标有相同符号。
【实施例一】
图1是本发明的第一实施例的半导体芯片的试验装置100的主要部分构成图。该试验装置100为对FWD芯片4的反向恢复特性进行试验的试验装置,能够实现试验电路100a的主电路布线F的低电感化和防止试验电极13的损伤。
该试验装置100具备载置FWD芯片4的试验电极13、按压FWD芯片4而使电流流过的接触探针10、接触件11和接触模块9。接触件11由针状的导电性部件构成,配置有多根。试验电极13设置为可装卸以在受到损伤时能够拆卸。装卸处为试验电极13与下侧的平板12b的连接点。另外,具备构成主电路布线F的平行平板基板12、IGBT3、使回流电流停止的IGBT8。此外,具备电源1、电源电容器2、负载线圈5以及迂回电路G。迂回电路G具备IGBT7和电路用二极管6。电源电容器2经由正极2a的导体16连接到IGBT3的集电极C,负电极2b连接到平行平板基板12的上侧的平板12a。IGBT8、IGBT7、负载线圈5经由导体14互相连接。IGBT7和电路用二极管6经由导体15连接。电源电容器2的正极2a经由导体16连接到IGBT3的集电极端子,负极端子2b连接到平行平板基板12的上侧的铜板12a。
另外,就前述平行平板基板12而言,隔着绝缘板12c上下粘贴导电性平板12a、12b以减少自感和互感。
在图1中,具有搭载了与作为被试验芯片的FWD芯片4(标有与FWD相同的符号)的上表面接触的接触探针10的支持部件9,有与其一体构成的接触件11。支持部件9由作为第一支持部的接触模块91、作为第二支持部的支持部件92和板状的导电部件93构成。接触件11被固定于支持部件92。另外,支持部件92固定于导电部件93且具备使接触件11和导电部件93进行电连接的布线。该支持部件9具备升降机构,以在FWD芯片试验时下降。如果下降,则接触探针10和接触件11同时接触到搭载在基台13上的FWD芯片4和平行平板基板12的正面侧的平板12a,利用短布线构建试验电路100a的电路。进一步地,对于作为被试验芯片的FWD芯片4与电容器2和IGBT3的闭合电路的连接利用该平行平板基板12的上下平板。
通过利用该平行平板基板12能够降低电感,能够施加产生预定损耗的-di/dt进行反向恢复特性试验。
应予说明,图中用小字表示的C为集电极、E为发射极、A为阳极、K为阴极。
图2是图1的试验装置100的试验波形图。VGE3为IGBT3的栅极电压、VGE7为IGBT7的栅极电压、VGE8为IGBT8的栅极电压。IF4为流过FWD4的回流电流、IF6为通过电路用二极管6而流动的电流、IL为流过负载线圈5的电流。
在t1导通IGBT3,在t2断开IGBT3使回流电流IF4在FWD4上流动。在t3再次导通IGBT3进行FWD4的反向恢复特性试验(也包含反向恢复容许量试验)。在t4再次断开IGBT3,切断电源电容器2。此时回流电流IF4再次在FWD4上流动。在t5导通IGBT7,关断IGBT8,使回流电流IF4转流向由电路用二极管6和IGBT7构成的迂回电路G,使电流IF6流过。在该电流IF6减少变为零的时刻反向恢复特性试验结束。因此,回流电流IF4在FWD4上流动的是t2-t3之间和t4-t5之间这两处。在该实施例一中,是缩短在t4-t5之间流动的电流(电流波形中的J处)的流动时间来防止试验电极13的损伤。
【实施例二】
图3~图10是说明本发明的第二实施例的试验方法的说明图。(a)为试验装置的截面图,(b)为试验电路图。
首先,在图3,在图1所示的试验电极13上搭载FWD芯片4。
然后,在图4,使接触探针10接触到FWD芯片4的阳极A,使FWD芯片4的阴极K与试验电极13压接。另外,使接触件11接触到平行平板基板12的上侧的平板12a。将IGBT8设置为导通状态,将IGBT3设置为断开状态。
然后,在图5,将IGBT3设置为导通,使电流Io(例如,100A)经由负载线圈5、IGBT8流动。
然后,在图6,将IGBT3断开,使经由负载线圈和IGBT8返回电源1的电流转流到FWD4上。该转流电流作为回流电流IF4经由负载线圈5、IGBT8回流。该回流电流IF4成为FWD4的预定的正向电流(例如,100A)。
然后,在图7,再次将IGBT3导通,使预定的-di/dt的短路电流Is(Io)从由电源1充电的电源电容器2经由IGBT3流向FWD芯片4。通过该短路电流Is,在FWD芯片4上流动的回流电流IF4(FWD芯片4的正向电流)被抵消,FWD芯片4进入反向恢复阶段。在FWD芯片4上流过预定的-di/dt的反向恢复电流,施加反向恢复电压。对于该反向恢复负担,FWD芯片4如果能够承受则合格,如果损坏则不合格。使该短路电流Is流动的-di/dt依赖于主电路布线F的电感。减小该电感,在大的-di/dt下进行反向恢复特性试验是非常重要的。另外,测量反向恢复电流和/或反向恢复电压等的反向恢复特性。
然后,在图8,在FWD芯片4的反向恢复试验后回流电流IF4作为电流Io流向电源1。
然后,在图9,再次断开IGBT3,回流电流IF4再次在FWD4芯片上流动。
然后,在图10,在导通IGBT7的同时断开IGBT8,使在负载线圈5上流动的电流IL转流向迂回电路G,断开在FWD芯片4上流动的回流电流IF4。转流向迂回电路G并在电路用二极管6上流动的电流IF6变为零的阶段,将FWD芯片4从试验电极13取出,反向恢复特性试验结束。
通过使在FWD芯片4上流动的回流电流IF4转流到迂回电路G上,能够大幅缩短在FWD芯片4上流动的回流电流IF4的流通期间,能够防止试验电极13的损伤。就该试验电极13的损伤而言在FWD芯片4在反向恢复特性试验中损坏的情况下,芯片的熔融会对试验电极13产生影响而导致损伤。因此,只有在FWD芯片4合格的情况下能够防止试验电极13的损伤。
【实施例三】
图11是本发明的第三实施例的半导体芯片的试验装置200的说明图,(a)为试验装置200的主要部分构成图,(b)为试验装置200的电路图200a。与图1的试验装置100的区别在于,删除迂回电路G,在IGBT8上并联连接了电阻R。使在FWD4上流动的回流电流IF4由于电阻R迅速减小,防止试验电极13的损伤。因为没有迂回电路G所以电路变得简单,另外,未图示的驱动电路也会变得简单。
图12是各部分的波形图。Q部的回流电流IF4的衰减由于电阻R而变大,能够防止试验电极13的损伤。
应予说明,在前述的实施例一、二中示出了使用IGBT作为试验用开关元件的例子,但并不限于此,也可以使用MOSFET或双极型晶体管等。
Claims (9)
1.一种芯片的试验装置,其特征在于,是对被试验用二极管芯片的反向恢复特性进行试验的芯片的试验装置,具备:
电源;
第一开关元件,第一开关元件的高电位端子连接到所述电源的正极;
负载,一端通过第一布线与所述第一开关元件的低电位端子连接,并且含有电感;
试验电极,与所述负载的一端连接并用于以与所述被试验用二极管芯片的阴极接触的方式搭载所述被试验用二极管芯片的阴极;
第二布线,经由第二开关元件连接所述负载的另一端和所述电源的负极;
接触探针,用于接触所述被试验用二极管芯片的阳极;
支持部件,具备支持所述接触探针的第一支持部和支持用于使所述接触探针的另一端与所述第二布线接触的接触件的第二支持部;
电路用二极管,电路用二极管的阴极连接到所述负载的一端;
第三开关元件,第三开关元件的低电位端子与所述电路用二极管的阳极连接,第三开关元件的高电位端子连接到所述负载的另一端,
其中,所述第二开关元件的高电位侧端子连接到所述负载,所述第二开关元件的低电位端子连接到所述第二布线。
2.一种芯片的试验装置,其特征在于,是对被试验用二极管芯片的反向恢复特性进行试验的芯片的试验装置,具备:
电源;
第一开关元件,第一开关元件的高电位端子连接到所述电源的正极;
负载,一端通过第一布线与所述第一开关元件的低电位端子连接,并且含有电感;
试验电极,与所述负载的一端连接并用于以与所述被试验用二极管芯片的阴极接触的方式搭载所述被试验用二极管芯片的阴极;
第二布线,经由第二开关元件连接所述负载的另一端和所述电源的负极;
接触探针,用于接触所述被试验用二极管芯片的阳极;
支持部件,具备支持所述接触探针的第一支持部和支持用于使所述接触探针的另一端与所述第二布线接触的接触件的第二支持部;
电阻,与所述第二开关元件并联连接,
其中,所述第二开关元件的高电位侧端子连接到所述负载,所述第二开关元件的低电位端子连接到所述第二布线。
3.根据权利要求1或2所述的芯片的试验装置,其特征在于,所述第一布线和第二布线为中间隔着绝缘板的平行平板基板。
4.根据权利要求1所述的芯片的试验装置,其特征在于,所述电路用二极管和所述第三开关元件构成迂回电路。
5.根据权利要求1或2所述的芯片的试验装置,其特征在于,所述支持部件具备升降机构。
6.一种芯片的试验方法,其特征在于,
在权利要求1或2所述的芯片的试验装置中,使所述接触探针接触到所述被试验用二极管芯片的阳极,同时使所述接触件接触到所述第二布线以进行反向恢复特性试验。
7.根据权利要求6所述的芯片的试验方法,其特征在于,所述被试验用二极管芯片为FWD芯片、pn结二极管芯片、MOSFET芯片的体二极管中的任一个。
8.一种芯片的试验电路,其特征在于,所述试验电路具备:
电源;
第一开关元件,第一开关元件的高电位端子连接到所述电源的正极;
负载,一端与所述第一开关元件的低电位端子连接,并含有电感;
被试验用二极管芯片,被试验用二极管芯片的阴极与所述负载的一端连接;
第二开关元件,第二开关元件的高电位侧端子与所述负载的另一端连接,第二开关元件的低电位端子与所述电源的负极连接;
电路用二极管,电路用二极管的阴极连接到所述负载的一端;
第三开关元件,第三开关元件的低电位端子与所述电路用二极管的阳极连接,第三开关元件的高电位端子连接到所述负载的另一端,
其中,所述第二开关元件的低电位侧端子与所述被试验用二极管芯片的阳极连接。
9.一种芯片的试验电路,其特征在于,所述试验电路具备:
电源;
第一开关元件,第一开关元件的高电位端子连接到所述电源的正极;
负载,一端与所述第一开关元件的低电位端子连接,并含有电感;
被试验用二极管芯片,被试验用二极管芯片的阴极与所述负载的一端连接;
第二开关元件,第二开关元件的高电位侧端子与所述负载的另一端连接,第二开关元件的低电位端子与所述电源的负极连接;
电阻,与所述第二开关元件并联连接,
其中,所述第二开关元件的低电位侧端子与所述被试验用二极管芯片的阳极连接。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014119568A JP6369151B2 (ja) | 2014-06-10 | 2014-06-10 | 半導体チップの試験装置、試験方法および試験回路 |
JP2014-119568 | 2014-06-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105277864A true CN105277864A (zh) | 2016-01-27 |
CN105277864B CN105277864B (zh) | 2019-05-10 |
Family
ID=54934026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510187825.3A Active CN105277864B (zh) | 2014-06-10 | 2015-04-20 | 半导体芯片的试验装置、试验方法及试验电路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6369151B2 (zh) |
CN (1) | CN105277864B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109073705A (zh) * | 2016-11-16 | 2018-12-21 | 富士电机株式会社 | 半导体测试电路、半导体测试装置和半导体测试方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6332165B2 (ja) * | 2015-06-25 | 2018-05-30 | 株式会社デンソー | 半導体素子の検査装置および検査方法 |
JP7052409B2 (ja) * | 2017-05-26 | 2022-04-12 | 富士電機株式会社 | パルス電流印加回路およびその制御方法 |
JP7304299B2 (ja) | 2020-01-29 | 2023-07-06 | 株式会社アドバンテスト | 電源モジュール |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008175700A (ja) * | 2007-01-19 | 2008-07-31 | Matsushita Electric Ind Co Ltd | 半導体装置の検査装置および検査方法 |
CN102313864A (zh) * | 2010-06-02 | 2012-01-11 | 富士电机株式会社 | 测试设备及测试方法 |
JP2013057589A (ja) * | 2011-09-08 | 2013-03-28 | Fuji Electric Co Ltd | 半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法 |
CN203178427U (zh) * | 2013-01-30 | 2013-09-04 | 苏州同冠微电子有限公司 | 一种二极管反向恢复特性测试仪 |
CN104167374A (zh) * | 2013-05-17 | 2014-11-26 | 富士电机株式会社 | 半导体芯片的试验装置以及试验方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4663930B2 (ja) * | 2001-09-12 | 2011-04-06 | 日本インター株式会社 | 逆回復時間特性測定装置 |
KR101091202B1 (ko) * | 2009-09-28 | 2011-12-09 | 한국전기연구원 | 고속 전력반도체의 역방향 회복시간 측정을 위한 정밀계측기 |
JP5413349B2 (ja) * | 2010-09-30 | 2014-02-12 | 富士電機株式会社 | 半導体試験装置および半導体試験回路の接続装置 |
JP5742681B2 (ja) * | 2011-11-18 | 2015-07-01 | トヨタ自動車株式会社 | 半導体素子の試験装置及びその試験方法 |
-
2014
- 2014-06-10 JP JP2014119568A patent/JP6369151B2/ja active Active
-
2015
- 2015-04-20 CN CN201510187825.3A patent/CN105277864B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008175700A (ja) * | 2007-01-19 | 2008-07-31 | Matsushita Electric Ind Co Ltd | 半導体装置の検査装置および検査方法 |
CN102313864A (zh) * | 2010-06-02 | 2012-01-11 | 富士电机株式会社 | 测试设备及测试方法 |
JP2013057589A (ja) * | 2011-09-08 | 2013-03-28 | Fuji Electric Co Ltd | 半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法 |
CN203178427U (zh) * | 2013-01-30 | 2013-09-04 | 苏州同冠微电子有限公司 | 一种二极管反向恢复特性测试仪 |
CN104167374A (zh) * | 2013-05-17 | 2014-11-26 | 富士电机株式会社 | 半导体芯片的试验装置以及试验方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109073705A (zh) * | 2016-11-16 | 2018-12-21 | 富士电机株式会社 | 半导体测试电路、半导体测试装置和半导体测试方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2015232501A (ja) | 2015-12-24 |
CN105277864B (zh) | 2019-05-10 |
JP6369151B2 (ja) | 2018-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109073705B (zh) | 半导体测试电路、半导体测试装置和半导体测试方法 | |
JP5413349B2 (ja) | 半導体試験装置および半導体試験回路の接続装置 | |
CN105277864A (zh) | 半导体芯片的试验装置、试验方法及试验电路 | |
JP5016892B2 (ja) | 検査装置及び検査方法 | |
CN115616371B (zh) | 一种半导体器件测试装置和测试分类机 | |
CN102713650A (zh) | 探针装置 | |
JP2014128031A (ja) | 電力半導体モジュールのスイッチングテスト装置 | |
US7586317B2 (en) | Inspection apparatus, probe card and inspection method | |
CN104167374A (zh) | 半导体芯片的试验装置以及试验方法 | |
CN110824325A (zh) | 一种uis测试电路及其mosfet雪崩能量补偿方法 | |
CN103913695A (zh) | 一种测试*** | |
CN102565657B (zh) | 测试装置 | |
CN101320938B (zh) | 一种多用途功率模块 | |
CN112154337B (zh) | 用于测试半导体装置的装置和方法 | |
KR20150003019A (ko) | 반도체 소자의 온오프 시험 장치 및 그 방법 | |
Li | Packaging design of IGBT power module using novel switching cells | |
JP2018179618A (ja) | 半導体素子の検査装置 | |
CN108051737B (zh) | 一种开关器件筛选***及方法 | |
US8884383B2 (en) | Semiconductor device and method of testing the same | |
CN107305852B (zh) | 一种基于开关特性测量的igbt芯片筛选结构 | |
TW201411860A (zh) | 提高太陽能電池之電極導電性的方法與裝置、以及太陽能電池 | |
Li et al. | New high power 3.3 kV/1500A IGBT module packaging | |
CN109474180A (zh) | 非隔离升降压电源电路及电源模块 | |
CN109786367A (zh) | 一种具有内部集成温度保护装置的Mosfet半导体器件 | |
CN217739379U (zh) | 一种回路对称的开关器件双脉冲测试叠层母排及测试*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |