CN105185740B - 一种阵列基板及其制备方法、显示面板和显示装置 - Google Patents

一种阵列基板及其制备方法、显示面板和显示装置 Download PDF

Info

Publication number
CN105185740B
CN105185740B CN201510369478.6A CN201510369478A CN105185740B CN 105185740 B CN105185740 B CN 105185740B CN 201510369478 A CN201510369478 A CN 201510369478A CN 105185740 B CN105185740 B CN 105185740B
Authority
CN
China
Prior art keywords
conductive pattern
metal
sub
connecting line
contact wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510369478.6A
Other languages
English (en)
Other versions
CN105185740A (zh
Inventor
张治超
郭总杰
刘正
张小祥
陈曦
刘明悬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510369478.6A priority Critical patent/CN105185740B/zh
Priority to PCT/CN2015/093387 priority patent/WO2016206268A1/zh
Priority to EP15892061.1A priority patent/EP3316284B1/en
Priority to US15/325,597 priority patent/US20180226476A1/en
Publication of CN105185740A publication Critical patent/CN105185740A/zh
Application granted granted Critical
Publication of CN105185740B publication Critical patent/CN105185740B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种阵列基板及其制备方法、显示面板和显示装置，所述制备方法包括：在衬底基板上形成第一导电图形、第二导电图形和金属连接线，所述金属连接线连接所述第一导电图形和所述第二导电图形；对所述金属连接线进行刻蚀，以使所述第一导电图形和所述第二导电图形相互绝缘。本发明提供的金属连接线连接第一导电图形和第二导电图形，以平衡工艺过程中第一导电图形和第二导电图形之间的电势差，从而降低工艺过程中静电释放现象的发生概率，提高产品良率。

Description

一种阵列基板及其制备方法、显示面板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板和显示装置。
背景技术
在薄膜晶体管液晶显示(Thin Film Transistor-Liquid Crystal Display，简称TFT-LCD)行业中，高级超维场转换技术(High Advanced Super Dimension Switch，简称HADS)具有开口率高等特点，广泛应用于小尺寸产品的制作工艺中。然而，HADS模式的显示面板存在静电释放(Electro-Static discharge，简称ESD)的问题。ESD的发生与金属线之间存在电势差有关。在阵列基板的制作工艺中，由于设备静电、摩擦静电或工艺放电等原因，基板上已经制作完成的金属块或金属线会集聚电荷。由于电路设置的原因，金属块或金属线之间积累的电荷极性不同，而且无法相互抵消，最终导致两者之间产生电势差。当电势差达到一定数值时，金属块或金属线之间就会发生ESD。
发明内容
为解决上述问题，本发明提供一种阵列基板及其制备方法、显示面板和显示装置，用于解决现有技术中阵列基板的金属块或金属线之间发生ESD的问题。
为此，本发明提供一种阵列基板的制备方法，包括：
在衬底基板上形成第一导电图形、第二导电图形和金属连接线，所述金属连接线连接所述第一导电图形和所述第二导电图形；
对所述金属连接线进行刻蚀，以使所述第一导电图形和所述第二导电图形相互绝缘。
可选的，所述第一导电图形包括第一栅极金属图形，所述第二导电图形包括第二栅极金属图形，所述栅极金属图形包括栅极和栅线。
可选的，所述在衬底基板上形成第一导电图形、第二导电图形和金属连接线的步骤包括：
在衬底基板上形成第一栅极金属图形、第二栅极金属图形和金属连接线，所述金属连接线连接所述第一栅极金属图形和所述第二栅极金属图形；
所述在衬底基板上形成第一栅极金属图形、第二栅极金属图形和金属连接线的步骤之后包括：
在所述第一栅极金属图形、第二栅极金属图形和金属连接线之上形成栅绝缘层和有源层，所述栅绝缘层和所述有源层上设置有与所述金属连接线对应的第一过孔；
所述对所述金属连接线进行刻蚀，以使所述第一导电图形和所述第二导电图形相互绝缘的步骤包括：
在所述有源层之上形成透明电极薄膜；
对所述透明电极薄膜和所述金属连接线进行刻蚀以形成第一透明电极。
可选的，所述在衬底基板上形成第一导电图形、第二导电图形和金属连接线的步骤包括：
在衬底基板上形成第一栅极金属图形、第二栅极金属图形和金属连接线，所述金属连接线连接所述第一栅极金属图形和所述第二栅极金属图形；
所述在衬底基板上形成第一栅极金属图形、第二栅极金属图形和金属连接线的步骤之后包括：
在所述第一栅极金属图形、第二栅极金属图形和金属连接线的上方形成钝化层，所述钝化层上设置有与所述金属连接线对应的第一过孔；
所述对所述金属连接线进行刻蚀，以使所述第一导电图形和所述第二导电图形相互绝缘的步骤包括：
在所述钝化层之上形成透明电极薄膜；
对所述透明电极薄膜和所述金属连接线进行刻蚀以形成第二透明电极。
可选的，所述第一导电图形包括源极金属图形，所述第二导电图形包括漏极金属图形，所述源极金属图形包括源极和数据线，所述漏极金属图形包括漏极。
可选的，所述在衬底基板上形成第一导电图形、第二导电图形和金属连接线的步骤包括：
在衬底基板上形成源极金属图形、漏极金属图形和金属连接线，所述金属连接线连接所述源极金属图形和所述漏极金属图形；
所述在衬底基板上形成源极金属图形、漏极金属图形和金属连接线的步骤之后包括：
在所述源极金属图形、漏极金属图形和金属连接线之上形成钝化层，所述钝化层上设置有与所述金属连接线对应的第一过孔；
所述对所述金属连接线进行刻蚀，以使所述第一导电图形和所述第二导电图形相互绝缘的步骤包括：
在所述钝化层之上形成透明电极薄膜；
对所述透明电极薄膜和所述金属连接线进行刻蚀以形成第二透明电极。
可选的，所述金属连接线包括相互连接的第一子连接线和第二子连接线，所述第一子连接线与所述第一导电图形连接，所述第二子连接线与所述第二导电图形连接，所述第一导电图形包括栅极金属图形，所述第二导电图形包括源极金属图形或者漏极金属图形，所述栅极金属图形包括栅极和栅线，所述源极金属图形包括源极和数据线，所述漏极金属图形包括漏极。
可选的，所述在衬底基板上形成第一导电图形、第二导电图形和金属连接线的步骤包括：
在衬底基板上形成栅极金属图形和第一子连接线，所述第一子连接线与所述栅极金属图形连接；
在所述栅极金属图形和所述第一子连接线之上形成栅绝缘层和有源层，所述栅绝缘层和所述有源层上设置有与所述第一子连接线对应的第二过孔；
在所述栅绝缘层和所述有源层的上方形成源极金属图形、漏极金属图形和第二子连接线，所述第二子连接线与所述源极金属图形连接，所述第二子连接线通过所述第二过孔与所述第一子连接线连接；
所述对所述金属连接线进行刻蚀，以使所述第一导电图形和所述第二导电图形相互绝缘的步骤之前包括：
在所述源极金属图形、漏极金属图形和第二子连接线之上形成钝化层，所述钝化层上设置有与所述第一子连接线或者所述第二子连接线对应的第一过孔；
所述对所述金属连接线进行刻蚀，以使所述第一导电图形和所述第二导电图形相互绝缘的步骤包括：
在所述钝化层之上形成透明电极薄膜；
对所述透明电极薄膜和所述第一子连接线或者所述第二子连接线进行刻蚀以形成第二透明电极。
可选的，所述在衬底基板上形成第一导电图形、第二导电图形和金属连接线的步骤包括：
在衬底基板上形成栅极金属图形和第一子连接线，所述第一子连接线与所述栅极金属图形连接；
在所述栅极金属图形和所述第一子连接线之上形成栅绝缘层和有源层，所述栅绝缘层和所述有源层上设置有与所述第一子连接线对应的第二过孔；
在所述栅绝缘层和所述有源层的上方形成源极金属图形、漏极金属图形和第二子连接线，所述第二子连接线与所述漏极金属图形连接，所述第二子连接线通过所述第二过孔与所述第一子连接线连接；
所述对所述金属连接线进行刻蚀，以使所述第一导电图形和所述第二导电图形相互绝缘的步骤之前包括：
在所述源极金属图形、漏极金属图形和第二子连接线之上形成钝化层，所述钝化层上设置有与所述第一子连接线或者所述第二子连接线对应的第一过孔；
所述对所述金属连接线进行刻蚀，以使所述第一导电图形和所述第二导电图形相互绝缘的步骤包括：
在所述钝化层之上形成透明电极薄膜；
对所述透明电极薄膜和所述第一子连接线或者所述第二子连接线进行刻蚀以形成第二透明电极。
可选的，所述刻蚀工艺包括湿法刻蚀。
本发明还提供一种阵列基板，其根据上述任一方法制备而成。
本发明还提供一种显示面板，包括上述阵列基板。
本发明还提供一种显示装置，包括上述显示面板。
本发明具有下述有益效果：
本发明提供的阵列基板及其制备方法、显示面板和显示装置中，所述制备方法包括：在衬底基板上形成第一导电图形、第二导电图形和金属连接线，所述金属连接线连接所述第一导电图形和所述第二导电图形；对所述金属连接线进行刻蚀，以使所述第一导电图形和所述第二导电图形相互绝缘。本发明提供的金属连接线连接第一导电图形和第二导电图形，以使工艺过程中的第一导电图形和第二导电图形的电压保持相同，从而平衡第一导电图形和第二导电图形之间的电势差，避免静电释放现象的发生，最终增大产品对静电释放现象的耐受能力，提高产品良率。另外，本发明通过刻蚀工艺去除金属连接线，以使第一导电图形和第二导电图形相互绝缘，从而避免影响第一导电图形和第二导电图形的工作性能。
附图说明
图1为本发明实施例一提供的一种阵列基板的制备方法的流程图；
图2a～图2f为实施例一形成阵列基板的平面图；
图3a～图3f为图2a～图2f所示平面图对应的截面图；
图4a～图4f为实施例二形成阵列基板的平面图；
图5a～图5f为图4a～图4f所示平面图对应的截面图；
图6a～图6f为实施例四形成阵列基板的平面图；
图7a～图7f为图6a～图6f所示平面图对应的截面图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的阵列基板及其制备方法、显示面板和显示装置进行详细描述。需要说明的是，本发明只针对HADS模式的阵列基板进行描述，但是其它显示模式，例如，TN模式、VA模式或IPS模式的阵列基板也属于本发明的保护范围。另外，本发明只针对HADS 5Mask工艺进行描述，但是HADS 4Mask工艺或者其它与本发明相关的制备工艺也属于本发明的保护范围。
实施例一
图1为本发明实施例一提供的一种阵列基板的制备方法的流程图。如图1所示，所述阵列基板的制备方法包括：
步骤1001、在衬底基板上形成第一导电图形、第二导电图形和金属连接线，所述金属连接线连接所述第一导电图形和所述第二导电图形。
本实施例中，所述第一导电图形包括第一栅极金属图形，所述第二导电图形包括第二栅极金属图形，所述栅极金属图形包括栅极和栅线。
图2a～图2f为实施例一形成阵列基板的平面图，图3a～图3f为图2a～图2f所示平面图对应的截面图。如图2a～图2f和图3a～图3f所示，在衬底基板上形成第一栅极金属图形101、第二栅极金属图形102和金属连接线103，所述金属连接线103连接所述第一栅极金属图形101和所述第二栅极金属图形102。本实施例提供的金属连接线103连接第一栅极金属图形101和第二栅极金属图形102，以使工艺过程中的第一栅极金属图形101和第二栅极金属图形102的电压保持相同，从而平衡第一栅极金属图形101和第二栅极金属图形102之间的电势差，避免静电释放现象的发生，最终增大产品对静电释放现象的耐受能力，提高产品良率。
本实施例中，在所述第一栅极金属图形101、第二栅极金属图形102和金属连接线103之上形成栅绝缘层和有源层104。需要说明的是，由于栅绝缘层和有源层是通过一次构图工艺形成，为了方便描述，图2a～图2f和图3a～图3f中没有示出栅绝缘层。所述栅绝缘层和所述有源层104上形成有与所述金属连接线103对应的第一过孔105，所述第一过孔105曝露所述金属连接线103。
步骤1002、对所述金属连接线进行刻蚀，以使所述第一导电图形和所述第二导电图形相互绝缘。
本实施例中，在所述有源层104之上形成透明电极薄膜，对所述透明电极薄膜和所述金属连接线103进行刻蚀以形成第一透明电极106。优选的，所述刻蚀工艺包括湿法刻蚀。本实施例通过刻蚀工艺去除金属连接线103，使得所述第一栅极金属图形101和所述第二栅极金属图形102断开连接，从而避免影响第一栅极金属图形101和第二栅极金属图形102的工作性能。
本实施例中，在所述有源层104的上方形成源极金属图形和漏极金属图形，所述源极金属图形包括源极和数据线，所述漏极金属图形包括漏极。本实施例中，源极金属图形和漏极金属图形统称为源漏极金属图形。在所述源漏极金属图形107和所述第一透明电极106之上形成钝化层108，在所述钝化层108之上形成第二透明电极109。所述第一透明电极106和所述第二透明电极109之中，与漏极连接的为像素电极，另一个为公共电极。
本实施例提供的阵列基板的制备方法包括：在衬底基板上形成第一导电图形、第二导电图形和金属连接线，所述金属连接线连接所述第一导电图形和所述第二导电图形；对所述金属连接线进行刻蚀，以使所述第一导电图形和所述第二导电图形相互绝缘。本实施例提供的金属连接线连接第一导电图形和第二导电图形，以使工艺过程中的第一导电图形和第二导电图形的电压保持相同，从而平衡第一导电图形和第二导电图形之间的电势差，避免静电释放现象的发生，最终增大产品对静电释放现象的耐受能力，提高产品良率。另外，本实施例通过刻蚀工艺去除金属连接线，以使第一导电图形和第二导电图形相互绝缘，从而避免影响第一导电图形和第二导电图形的工作性能。
实施例二
本实施例提供一种阵列基板的制备方法。参见图1，所述制备方法包括：
步骤1001、在衬底基板上形成第一导电图形、第二导电图形和金属连接线，所述金属连接线连接所述第一导电图形和所述第二导电图形。
本实施例中，所述第一导电图形包括第一栅极金属图形，所述第二导电图形包括第二栅极金属图形，所述栅极金属图形包括栅极和栅线。
图4a～图4f为实施例二形成阵列基板的平面图，图5a～图5f为图4a～图4f所示平面图对应的截面图。如图4a～图4f和图5a～图5f所示，在衬底基板上形成第一栅极金属图形101、第二栅极金属图形102和金属连接线103，所述金属连接线103连接所述第一栅极金属图形101和所述第二栅极金属图形102。本实施例提供的金属连接线103连接第一栅极金属图形101和第二栅极金属图形102，以使工艺过程中的第一栅极金属图形101和第二栅极金属图形102的电压保持相同，从而平衡第一栅极金属图形101和第二栅极金属图形102之间的电势差，避免静电释放现象的发生，最终增大产品对静电释放现象的耐受能力，提高产品良率。
本实施例中，在所述第一栅极金属图形101、第二栅极金属图形102和金属连接线103之上形成栅绝缘层和有源层104。需要说明的是，由于栅绝缘层和有源层是通过一次构图工艺形成，为了方便描述，图4a～图4f和图5a～图5f中没有示出栅绝缘层。
步骤1002、对所述金属连接线进行刻蚀，以使所述第一导电图形和所述第二导电图形相互绝缘。
本实施例中，在所述有源层104之上形成第一透明电极106。在所述有源层104的上方形成源极金属图形和漏极金属图形，所述源极金属图形包括源极和数据线，所述漏极金属图形包括漏极。本实施例中，源极金属图形和漏极金属图形统称为源漏极金属图形。在所述源漏极金属图形107和所述第一透明电极106之上形成钝化层108，所述钝化层108上形成有与所述金属连接线103对应的第一过孔105，所述第一过孔105曝露所述金属连接线103。
本实施例中，在所述钝化层108之上形成透明电极薄膜，对所述透明电极薄膜和所述金属连接线103进行刻蚀以形成第二透明电极109。优选的，所述刻蚀工艺包括湿法刻蚀。本实施例通过刻蚀工艺去除金属连接线103，使得所述第一栅极金属图形101和所述第二栅极金属图形102断开连接，从而避免影响第一栅极金属图形101和第二栅极金属图形102的工作性能。另外，所述第一透明电极106和所述第二透明电极109之中，与漏极连接的为像素电极，另一个为公共电极。
本实施例提供的阵列基板的制备方法包括：在衬底基板上形成第一导电图形、第二导电图形和金属连接线，所述金属连接线连接所述第一导电图形和所述第二导电图形；对所述金属连接线进行刻蚀，以使所述第一导电图形和所述第二导电图形相互绝缘。本实施例提供的金属连接线连接第一导电图形和第二导电图形，以使工艺过程中的第一导电图形和第二导电图形的电压保持相同，从而平衡第一导电图形和第二导电图形之间的电势差，避免静电释放现象的发生，最终增大产品对静电释放现象的耐受能力，提高产品良率。另外，本实施例通过刻蚀工艺去除金属连接线，以使第一导电图形和第二导电图形相互绝缘，从而避免影响第一导电图形和第二导电图形的工作性能。
实施例三
本实施例提供一种阵列基板的制备方法。参见图1，所述制备方法包括：
步骤1001、在衬底基板上形成第一导电图形、第二导电图形和金属连接线，所述金属连接线连接所述第一导电图形和所述第二导电图形。
本实施例中，所述第一导电图形包括源极金属图形，所述第二导电图形包括漏极金属图形，所述源极金属图形包括源极和数据线，所述漏极金属图形包括漏极。
本实施例中，在衬底基板上形成栅极金属图形，所述栅极金属图形包括栅极和栅线。在所述栅极金属图形之上形成栅绝缘层和有源层，在所述有源层之上形成第一透明电极。在所述有源层的上方形成源极金属图形、漏极金属图形和金属连接线，所述金属连接线连接所述源极金属图形和所述漏极金属图形。本实施例提供的金属连接线连接源极金属图形和漏极金属图形，以使工艺过程中的源极金属图形和漏极金属图形的电压保持相同，从而平衡源极金属图形和漏极金属图形之间的电势差，避免静电释放现象的发生，最终增大产品对静电释放现象的耐受能力，提高产品良率。
步骤1002、对所述金属连接线进行刻蚀，以使所述第一导电图形和所述第二导电图形相互绝缘。
在所述源极金属图形、漏极金属图形和所述第一透明电极之上形成钝化层，所述钝化层上形成有与所述金属连接线对应的第一过孔，所述第一过孔曝露所述金属连接线。
本实施例中，在所述钝化层之上形成透明电极薄膜，对所述透明电极薄膜和所述金属连接线进行刻蚀以形成第二透明电极。本实施例通过刻蚀工艺去除金属连接线，使得所述源极金属图形和漏极金属图形断开连接，从而避免影响源极金属图形和漏极金属图形的工作性能。另外，所述第一透明电极和所述第二透明电极之中，与漏极连接的为像素电极，另一个为公共电极。
本实施例提供的阵列基板的制备方法包括：在衬底基板上形成第一导电图形、第二导电图形和金属连接线，所述金属连接线连接所述第一导电图形和所述第二导电图形；对所述金属连接线进行刻蚀，以使所述第一导电图形和所述第二导电图形相互绝缘。本实施例提供的金属连接线连接第一导电图形和第二导电图形，以使工艺过程中的第一导电图形和第二导电图形的电压保持相同，从而平衡第一导电图形和第二导电图形之间的电势差，避免静电释放现象的发生，最终增大产品对静电释放现象的耐受能力，提高产品良率。另外，本实施例通过刻蚀工艺去除金属连接线，以使第一导电图形和第二导电图形相互绝缘，从而避免影响第一导电图形和第二导电图形的工作性能。
实施例四
本实施例提供一种阵列基板的制备方法。参见图1，所述制备方法包括：
步骤1001、在衬底基板上形成第一导电图形、第二导电图形和金属连接线，所述金属连接线连接所述第一导电图形和所述第二导电图形。
本实施例中，所述金属连接线包括相互连接的第一子连接线和第二子连接线，所述第一子连接线与所述第一导电图形连接，所述第二子连接线与所述第二导电图形连接，所述第一导电图形包括栅极金属图形，所述第二导电图形包括源极金属图形或者漏极金属图形。本实施例提供的第二导电图形为源极金属图形，关于第二导电图形为漏极金属图形的内容参见实施例五。所述栅极金属图形包括栅极和栅线，所述源极金属图形包括源极和数据线，所述漏极金属图形包括漏极。
图6a～图6f为实施例四形成阵列基板的平面图，图7a～图7f为图6a～图6f所示平面图对应的截面图。如图6a～图6f和图7a～图7f所示，在衬底基板上形成栅极金属图形201和第一子连接线202，所述第一子连接线202与所述栅极金属图形201连接。在所述栅极金属图形201和所述第一子连接线202之上形成栅绝缘层和有源层。需要说明的是，由于栅绝缘层和有源层是通过一次构图工艺形成，为了方便描述，图6a～图6f和图7a～图7f中没有示出栅绝缘层。所述栅绝缘层和所述有源层上设置有与所述第一子连接线202对应的第二过孔203，所述第二过孔203曝露所述第一子连接线202。
本实施例中，在所述有源层104之上形成第一透明电极106，在所述有源层104的上方形成源极金属图形、漏极金属图形和第二子连接线204。需要说明的是，由于源极金属图形和漏极金属图形是通过一次构图工艺形成，为了方便描述，图6a～图6f和图7a～图7f中没有示出漏极金属图形。所述第二子连接线204与所述源极金属图形205连接，所述第二子连接线204通过所述第二过孔203与所述第一子连接线202连接，所述源极金属图形包括源极和数据线，所述漏极金属图形包括漏极。本实施例提供的第一子连接线202和第二子连接线204连接栅极金属图形201和源极金属图形205，以使工艺过程中的栅极金属图形201和源极金属图形205的电压保持相同，从而平衡栅极金属图形201和源极金属图形205之间的电势差，避免静电释放现象的发生，最终增大产品对静电释放现象的耐受能力，提高产品良率。
步骤1002、对所述金属连接线进行刻蚀，以使所述第一导电图形和所述第二导电图形相互绝缘。
本实施例中，在所述源极金属图形205和所述第一透明电极106之上形成钝化层108，所述钝化层108上形成有与所述第二子连接线204对应的第一过孔105，所述第一过孔105曝露所述第二子连接线204。当然，也可以在所述钝化层108上形成与所述第一子连接线202对应的第一过孔105。
本实施例中，在所述钝化层108之上形成透明电极薄膜，对所述透明电极薄膜和所述第二子连接线204进行刻蚀以形成第二透明电极109。本实施例通过刻蚀工艺去除第二子连接线204，使得所述栅极金属图形201和源极金属图形205断开连接，从而避免影响栅极金属图形201和源极金属图形205的工作性能。另外，所述第一透明电极106和所述第二透明电极109之中，与漏极连接的为像素电极，另一个为公共电极。
本实施例提供的阵列基板的制备方法包括：在衬底基板上形成第一导电图形、第二导电图形和金属连接线，所述金属连接线连接所述第一导电图形和所述第二导电图形；对所述金属连接线进行刻蚀，以使所述第一导电图形和所述第二导电图形相互绝缘。本实施例提供的金属连接线连接第一导电图形和第二导电图形，以使工艺过程中的第一导电图形和第二导电图形的电压保持相同，从而平衡第一导电图形和第二导电图形之间的电势差，避免静电释放现象的发生，最终增大产品对静电释放现象的耐受能力，提高产品良率。另外，本实施例通过刻蚀工艺去除金属连接线，以使第一导电图形和第二导电图形相互绝缘，从而避免影响第一导电图形和第二导电图形的工作性能。
实施例五
本实施例提供一种阵列基板的制备方法。参见图1，所述制备方法包括：
步骤1001、在衬底基板上形成第一导电图形、第二导电图形和金属连接线，所述金属连接线连接所述第一导电图形和所述第二导电图形。
本实施例中，所述金属连接线包括相互连接的第一子连接线和第二子连接线，所述第一子连接线与所述第一导电图形连接，所述第二子连接线与所述第二导电图形连接，所述第一导电图形包括栅极金属图形，所述第二导电图形包括漏极金属图形，所述栅极金属图形包括栅极和栅线，所述源极金属图形包括源极和数据线，所述漏极金属图形包括漏极。
步骤1002、对所述金属连接线进行刻蚀，以使所述第一导电图形和所述第二导电图形相互绝缘。
本实施例提供的制备方法与上述实施例四提供的制备方法区别在于：本实施例中第二子连接线与漏极金属图形连接，而上述实施例四中第二子连接线与源极金属图形连接，其它完全相同。因此，具体内容可参照上述实施例四的描述，此处不再赘述。
本实施例提供的阵列基板的制备方法包括：在衬底基板上形成第一导电图形、第二导电图形和金属连接线，所述金属连接线连接所述第一导电图形和所述第二导电图形；对所述金属连接线进行刻蚀，以使所述第一导电图形和所述第二导电图形相互绝缘。本实施例提供的金属连接线连接第一导电图形和第二导电图形，以使工艺过程中的第一导电图形和第二导电图形的电压保持相同，从而平衡第一导电图形和第二导电图形之间的电势差，避免静电释放现象的发生，最终增大产品对静电释放现象的耐受能力，提高产品良率。另外，本实施例通过刻蚀工艺去除金属连接线，以使第一导电图形和第二导电图形相互绝缘，从而避免影响第一导电图形和第二导电图形的工作性能。
实施例六
本实施例提供一种阵列基板，其根据上述实施例一至实施例五任一所述的方法制备而成，关于阵列基板的制备方法的具体内容可参照上述实施例一至实施例五的描述，此处不再赘述。
本实施例提供的阵列基板中，所述阵列基板的制备方法包括：在衬底基板上形成第一导电图形、第二导电图形和金属连接线，所述金属连接线连接所述第一导电图形和所述第二导电图形；对所述金属连接线进行刻蚀，以使所述第一导电图形和所述第二导电图形相互绝缘。本实施例提供的金属连接线连接第一导电图形和第二导电图形，以使工艺过程中的第一导电图形和第二导电图形的电压保持相同，从而平衡第一导电图形和第二导电图形之间的电势差，避免静电释放现象的发生，最终增大产品对静电释放现象的耐受能力，提高产品良率。另外，本实施例通过刻蚀工艺去除金属连接线，以使第一导电图形和第二导电图形相互绝缘，从而避免影响第一导电图形和第二导电图形的工作性能。
实施例七
本实施例提供一种显示面板，包括上述实施例六提供的阵列基板，具体内容可参照上述实施例六的描述，此处不再赘述。
本实施例提供的显示面板中，所述阵列基板的制备方法包括：在衬底基板上形成第一导电图形、第二导电图形和金属连接线，所述金属连接线连接所述第一导电图形和所述第二导电图形；对所述金属连接线进行刻蚀，以使所述第一导电图形和所述第二导电图形相互绝缘。本实施例提供的金属连接线连接第一导电图形和第二导电图形，以使工艺过程中的第一导电图形和第二导电图形的电压保持相同，从而平衡第一导电图形和第二导电图形之间的电势差，避免静电释放现象的发生，最终增大产品对静电释放现象的耐受能力，提高产品良率。另外，本实施例通过刻蚀工艺去除金属连接线，以使第一导电图形和第二导电图形相互绝缘，从而避免影响第一导电图形和第二导电图形的工作性能。
实施例八
本实施例提供一种显示装置，包括上述实施例七提供的显示面板，具体内容可参照上述实施例七的描述，此处不再赘述。
本实施例提供的显示装置中，所述阵列基板的制备方法包括：在衬底基板上形成第一导电图形、第二导电图形和金属连接线，所述金属连接线连接所述第一导电图形和所述第二导电图形；对所述金属连接线进行刻蚀，以使所述第一导电图形和所述第二导电图形相互绝缘。本实施例提供的金属连接线连接第一导电图形和第二导电图形，以使工艺过程中的第一导电图形和第二导电图形的电压保持相同，从而平衡第一导电图形和第二导电图形之间的电势差，避免静电释放现象的发生，最终增大产品对静电释放现象的耐受能力，提高产品良率。另外，本实施例通过刻蚀工艺去除金属连接线，以使第一导电图形和第二导电图形相互绝缘，从而避免影响第一导电图形和第二导电图形的工作性能。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (5)

1.一种阵列基板的制备方法，其特征在于，包括：
在衬底基板上形成第一导电图形、第二导电图形和金属连接线，所述金属连接线连接所述第一导电图形和所述第二导电图形；
对所述金属连接线进行刻蚀，以使所述第一导电图形和所述第二导电图形相互绝缘；
所述金属连接线包括相互连接的第一子连接线和第二子连接线，所述第一子连接线与所述第一导电图形连接，所述第二子连接线与所述第二导电图形连接，所述第一导电图形包括栅极金属图形，所述第二导电图形包括源极金属图形或者漏极金属图形，所述栅极金属图形包括栅极和栅线，所述源极金属图形包括源极和数据线，所述漏极金属图形包括漏极；
所述在衬底基板上形成第一导电图形、第二导电图形和金属连接线的步骤包括：
在衬底基板上形成栅极金属图形和第一子连接线，所述第一子连接线与所述栅极金属图形连接；
在所述栅极金属图形和所述第一子连接线之上形成栅绝缘层和有源层，所述栅绝缘层和所述有源层上设置有与所述第一子连接线对应的第二过孔；
在所述栅绝缘层和所述有源层的上方形成源极金属图形、漏极金属图形和第二子连接线，所述第二子连接线与所述源极金属图形或者漏极金属图形连接，所述第二子连接线通过所述第二过孔与所述第一子连接线连接；
所述对所述金属连接线进行刻蚀，以使所述第一导电图形和所述第二导电图形相互绝缘的步骤之前包括：
在所述源极金属图形、漏极金属图形和第二子连接线之上形成钝化层，所述钝化层上设置有与所述第一子连接线或者所述第二子连接线对应的第一过孔；
所述对所述金属连接线进行刻蚀，以使所述第一导电图形和所述第二导电图形相互绝缘的步骤包括：
在所述钝化层之上形成透明电极薄膜；
对所述透明电极薄膜和所述第一子连接线或者所述第二子连接线进行刻蚀以形成第二透明电极。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述刻蚀工艺包括湿法刻蚀。
3.一种阵列基板，其特征在于，其根据权利要求1或2所述的方法制备而成。
4.一种显示面板，其特征在于，包括权利要求3所述的阵列基板。
5.一种显示装置，其特征在于，包括权利要求4所述的显示面板。
CN201510369478.6A 2015-06-26 2015-06-26 一种阵列基板及其制备方法、显示面板和显示装置 Active CN105185740B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510369478.6A CN105185740B (zh) 2015-06-26 2015-06-26 一种阵列基板及其制备方法、显示面板和显示装置
PCT/CN2015/093387 WO2016206268A1 (zh) 2015-06-26 2015-10-30 阵列基板及其制造方法、显示面板和显示装置
EP15892061.1A EP3316284B1 (en) 2015-06-26 2015-10-30 Manufacturing method for a matrix panel of a display device
US15/325,597 US20180226476A1 (en) 2015-06-26 2015-10-30 Array substrate and manufacturing method thereof, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510369478.6A CN105185740B (zh) 2015-06-26 2015-06-26 一种阵列基板及其制备方法、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN105185740A CN105185740A (zh) 2015-12-23
CN105185740B true CN105185740B (zh) 2019-01-15

Family

ID=54907732

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510369478.6A Active CN105185740B (zh) 2015-06-26 2015-06-26 一种阵列基板及其制备方法、显示面板和显示装置

Country Status (4)

Country Link
US (1) US20180226476A1 (zh)
EP (1) EP3316284B1 (zh)
CN (1) CN105185740B (zh)
WO (1) WO2016206268A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206607B (zh) * 2016-08-08 2019-12-10 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示面板
CN111430302A (zh) * 2020-04-02 2020-07-17 合肥鑫晟光电科技有限公司 一种阵列基板、其制作方法及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030006463A1 (en) * 2001-07-05 2003-01-09 Kenji Ichikawa Protection transistor with improved edge structure
US20050186715A1 (en) * 2004-02-23 2005-08-25 Toppoly Optoelectronics Corp. Method of an array of structures sensitive to ESD and structure made therefrom
CN104658973A (zh) * 2015-02-28 2015-05-27 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US582435A (en) * 1897-05-11 Truck for railway-cars
JP3642876B2 (ja) * 1995-08-04 2005-04-27 株式会社半導体エネルギー研究所 プラズマを用いる半導体装置の作製方法及びプラズマを用いて作製された半導体装置
JP4319517B2 (ja) * 2003-10-28 2009-08-26 東芝モバイルディスプレイ株式会社 アレイ基板および平面表示装置
US7768590B2 (en) * 2005-04-26 2010-08-03 Sharp Kabushiki Kaisha Production method of active matrix substrate, active matrix substrate, and liquid crystal display device
US8716605B2 (en) * 2010-10-22 2014-05-06 Lg Display Co., Ltd. Structure for shorting line connecting signal lines of flat panel display device
CN102540524B (zh) * 2010-12-30 2015-10-07 北京京东方光电科技有限公司 防止静电击穿的方法、阵列基板的制造方法和显示背板
CN102945846B (zh) * 2012-09-28 2016-03-30 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104392990B (zh) * 2014-11-25 2018-07-13 合肥鑫晟光电科技有限公司 一种阵列基板及显示装置
JP6832624B2 (ja) * 2015-12-22 2021-02-24 三菱電機株式会社 液晶表示装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030006463A1 (en) * 2001-07-05 2003-01-09 Kenji Ichikawa Protection transistor with improved edge structure
US20050186715A1 (en) * 2004-02-23 2005-08-25 Toppoly Optoelectronics Corp. Method of an array of structures sensitive to ESD and structure made therefrom
CN104658973A (zh) * 2015-02-28 2015-05-27 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
EP3316284B1 (en) 2022-05-18
US20180226476A1 (en) 2018-08-09
EP3316284A1 (en) 2018-05-02
CN105185740A (zh) 2015-12-23
EP3316284A4 (en) 2019-02-20
WO2016206268A1 (zh) 2016-12-29

Similar Documents

Publication Publication Date Title
US10573595B2 (en) Array substrate, fabricating method thereof, and display device
CN104571758B (zh) 一种阵列基板和显示面板
CN104900633B (zh) 一种阵列基板制造方法、阵列基板和显示装置
CN104966721B (zh) 一种阵列基板及其制备方法、显示面板和显示装置
CN104900589B (zh) 阵列基板及其制作方法、显示器件
CN105428355A (zh) 阵列基板及其制作方法、显示装置
CN103022052B (zh) 一种阵列基板及显示装置
CN103676354A (zh) 电极结构及制备方法、阵列基板及制备方法和显示装置
CN103474471A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN106449653B (zh) 一种显示基板及其制备方法、显示面板、显示装置
CN106200172A (zh) 一种阵列基板及显示装置
CN103996683B (zh) 阵列基板及其制作方法和显示装置
CN102945846A (zh) 阵列基板及其制造方法、显示装置
CN106783889A (zh) 显示基板及其制备方法、显示装置
CN105185740B (zh) 一种阵列基板及其制备方法、显示面板和显示装置
CN104538413B (zh) 阵列基板及其制作方法、显示装置
JP2015525369A (ja) Ｔｆｔアレイ基板及びその製造方法、表示装置
CN103235456B (zh) 阵列基板及其制造方法和显示装置
CN105425492B (zh) 阵列基板及其制备方法
CN104617049B (zh) 一种阵列基板及其制作方法、显示装置
CN102645811B (zh) 电子纸有源基板及其制造方法和电子纸显示屏
CN105870136A (zh) 一种阵列基板及其制作方法、显示装置
CN104979217B (zh) 阵列基板及其制作方法以及显示装置
CN108400139A (zh) 阵列基板及其制作方法以及显示装置
CN105931985A (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant