CN104979217B - 阵列基板及其制作方法以及显示装置 - Google Patents

阵列基板及其制作方法以及显示装置 Download PDF

Info

Publication number
CN104979217B
CN104979217B CN201510451457.9A CN201510451457A CN104979217B CN 104979217 B CN104979217 B CN 104979217B CN 201510451457 A CN201510451457 A CN 201510451457A CN 104979217 B CN104979217 B CN 104979217B
Authority
CN
China
Prior art keywords
active layer
layer
grid
gate insulation
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510451457.9A
Other languages
English (en)
Other versions
CN104979217A (zh
Inventor
韩承佑
严允晟
郑皓亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510451457.9A priority Critical patent/CN104979217B/zh
Publication of CN104979217A publication Critical patent/CN104979217A/zh
Application granted granted Critical
Publication of CN104979217B publication Critical patent/CN104979217B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及一种阵列基板制作方法、阵列基板以及显示装置，上述方法包括：在基底上形成栅极；在所述栅极上形成栅绝缘层；在所述栅绝缘层中形成第一过孔；在所述栅绝缘层上形成有源层，以使所述有源层通过所述第一过孔电连接至所述栅极。连接至栅极，可以减少有源层和栅极之间的堆积电荷，进而避免在两者之间发生静电释放。

Description

阵列基板及其制作方法以及显示装置
技术领域
本发明涉及显示技术领域，具体而言，涉及一种阵列基板制作方法、一种阵列基板和一种显示装置。
背景技术
现有技术在制作薄膜晶体管(TFT)时，由于工艺原因，在形成栅极和形成有源层时容易产生静电，从而在栅极和有源层中产生堆积电荷，两者之间的堆积电荷容易发生静电释放(即ESD)，会对薄膜晶体管的性能造成影响。
发明内容
本发明所要解决的技术问题是，如何在制作薄膜晶体管时避免静电释放。
为此目的，本发明提出了一种阵列基板制作方法，包括：
在基底上形成栅极；
在所述栅极上形成栅绝缘层；
在所述栅绝缘层中形成第一过孔；
在所述栅绝缘层上形成有源层，以使所述有源层通过所述第一过孔电连接至所述栅极。
优选地，还包括：
对所述有源层进行蚀刻，以去除所述第一过孔对应的有源层。
优选地，还包括：
对所述有源层进行蚀刻，以将所述第一过孔对应的有源层与源极和漏极对应的有源层绝缘。
优选地，在对所述有源层进行蚀刻之前还包括：
在所述有源层之上形成钝化层，
则对所述有源层进行蚀刻包括：
蚀刻所述钝化层和所述有源层，将所述第一过孔对应的有源层与源极和漏极对应的有源层绝缘。
优选地，在所述栅绝缘层中形成第一过孔时，在所述栅绝缘层中形成第二过孔，在所述栅绝缘层上形成有源层时，使所述有源层通过所述第二过孔电连接至所述栅极，
则对所述有源层进行蚀刻还包括：
蚀刻所述钝化层和所述有源层，将所述第二过孔对应的有源层与源极和漏极对应的有源层绝缘，其中，所述第一过孔和所述第二过孔以所述源极和漏极对应的有源层的等分线为对称轴。
本发明还提出了一种阵列基板，包括：
基底；
栅极，设置在所述基底之上；
栅绝缘层，设置在所述栅极之上，其中，在所述栅绝缘层中设置有第一过孔；
第一有源层，设置在所述栅绝缘层之上；
第二有源层，与所述第一有源层位于同一层，且与所述第一有源层绝缘，通过所述第一过孔电连接至所述栅极；
源极和漏极，设置在所述第一有源层之上。
优选地，还包括：
钝化层，设置在所述第一有源层之上，所述源极和漏极通过所述钝化层中的过孔与所述第一有源层电连接，
其中，在所述钝化层中设置有第三过孔，与所述第一有源层和所述第二有源层之间的区域相对应。
优选地，还包括：
第三有源层，与所述第一有源层位于同一层，且与所述第一有源层绝缘，
其中，在所述栅绝缘层还设置有第二过孔，所述第一过孔和所述第二过孔以所述第一有源层的等分线为对称轴，所述第三有源层通过所述第二过孔电连接至所述栅极。
优选地，在所述钝化层中还设置有第四过孔，与所述第一有源层和所述第三有源层之间的区域相对应。
本发明还提出了一种显示装置，包括上述阵列基板。
根据上述技术方案，通过在制作薄膜晶体管的过程中将有源层电连接至栅极，可以减少有源层和栅极之间的堆积电荷，进而避免在两者之间发生静电释放。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1示出了根据本发明一个实施例的阵列基板制作方法的示意流程图；
图2至图9示出了根据本发明一个实施例的阵列基板制作方法的具体示意流程图。
附图标号说明：
1-基底；2-栅极；3-栅绝缘层；4-有源层；41-第一有源层；42-第二有源层；43-第三有源层；5-源极；6-漏极；7-钝化层。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
如图1所示，根据本发明一个实施例的阵列基板制作方法包括：
S1，在基底1上形成栅极2，如图2所示；
S2，在栅极2上形成栅绝缘层3，如图3所示；
S3，在栅绝缘层3中形成第一过孔，如图4所示；
S4，在栅绝缘层3上形成有源层4，以使有源层4通过第一过孔电连接至栅极2，如图5所示。
通过在制作薄膜晶体管的过程中将有源层4电连接至栅极2，当有源层4中的静电荷极性与栅极2中的静电荷极性相反时，可以使得有源层4中的静电荷与栅极2中的静电荷中和，从而减少有源层4和栅极2之间的堆积电荷，进而降低两者之间的静电释放；当有源层4中的静电荷极性与栅极2中的静电荷极性相同时，由于栅极2连接至栅线，因此有源层4和栅极2中的大部分电荷可以通过栅线导出，从而减少有源层4和栅极2之间的堆积电荷，进而避免在两者之间发生静电释放。
如图6所示，优选地，还包括：
对有源层4进行蚀刻，以去除第一过孔对应的有源层4。
由于第一过孔对应的有源层4与栅极2电连接，而在薄膜晶体管工作过程中，栅极2的作用在于开启有源层4，进而使得有源层4导通源极5和漏极6。通过去除第一过孔对应的有源层4，可以使得其他区域的有源层4，例如源极5和漏极6对应的有源层4，与栅极2绝缘，从而保证在薄膜晶体管工作过程中栅极2能够正常控制有源层4的开启。在图6所示的结构上继续形成钝化层7和源极5、漏极6等结构得到的阵列基板如图7所示。
优选地，还包括：
S5，对有源层4进行蚀刻，以将第一过孔对应的有源层(即第二有源层42)，与源极5和漏极6对应的有源层(即第一有源层41)绝缘，如图8所示。
通过将第一有源层41与第二有源层42绝缘(例如蚀刻掉第一有源层41和第二有源层42之间的有源层材料)，可以使得其他区域的有源层4与栅极2绝缘，从而保证在薄膜晶体管工作过程中栅极2能够正常控制有源层4的开启。
本实施例相对于图7所示的结构无需对过孔区域进行蚀刻，工艺难度较低，易于控制。
优选地，在对有源层4进行蚀刻之前还包括：
在有源层4之上形成钝化层7，
则对有源层4进行蚀刻包括：
蚀刻钝化层7和有源层4，将第一过孔对应的有源层4与源极5和漏极6对应的有源层4绝缘。
直接对有源层4进行蚀刻操作，需要在有源层4的表面上进行涂覆光刻胶等工艺，仍会导致有源层4上产生少量静电。本实施例在有源层4上形成钝化层7之后，再对钝化层7和有源层4一起蚀刻，可以避免在有源层4的表面进行蚀刻工艺，从而避免再次在有源层4中产生静电，进一步避免了栅极2和有源层4之间产生静电释放。
优选地，在栅绝缘层3中形成第一过孔时，在栅绝缘层3中形成第二过孔，在栅绝缘层3上形成有源层4时，使有源层3通过第二过孔电连接至栅极2，如图9所示，对有源层4进行蚀刻还包括：
蚀刻钝化层7和有源层4，将第二过孔对应的有源层(即第三有源层43)与源极5和漏极6对应的有源层绝缘，其中，第一过孔和第二过孔以源极5和漏极6对应的有源层4的等分线为对称轴。
本实施例可以使得有源层4中缺失的区域对称，即第一有源层41与第二有源层42之间的区域和第一有源层41与第三有源层43之间的区域相对应，从而保证最终形成的有源层4(即第一有源层41)的结构对称，进而保证有源层具有对称的电学性能，以良好地导通源极和漏极。
其中，上述流程所采用的形成工艺例如可包括：沉积、溅射等成膜工艺和刻蚀等构图工艺。
需要说明的是，以上实施例仅对底栅结构的阵列基板制作过程进行了说明，实际上本实施例在制作薄膜晶体管过程中将有源层4和栅极2电连接的工艺，也可以应用于顶栅结构。例如在基底1上形成有源层4之后，在有源层4之上形成栅绝缘层3，然后在栅绝缘层3中形成过孔，再在栅绝缘层3之上形成栅极2，使得栅极2通过过孔与有源层4电连接，也可以消除栅极2与有源层4之间的电荷积累，避免两者之间发生静电释放。
本发明还提出了一种阵列基板，包括：
基底1；
栅极2，设置在基底1之上；
栅绝缘层3，设置在栅极2之上，其中，在栅绝缘层3中设置有第一过孔；
第一有源层41，设置在栅绝缘层3之上；
第二有源层42，与第一有源层41位于同一层，且与第一有源层41绝缘，通过第一过孔电连接至栅极2，如图8所示；
源极5和漏极6，设置在第一有源层41之上。
优选地，还包括：
钝化层7，设置在第一有源层41之上，源极5和漏极6通过钝化层7中的过孔与所述第一有源层41电连接，
其中，在钝化层7中设置有第三过孔，与第一有源层41和第二有源层42之间的区域相对应。
如图9所示，优选地，还包括：
第三有源层43，与第一有源层41位于同一层，且与第一有源层41绝缘，
其中，在栅绝缘层3还设置有第二过孔，第一过孔和第二过孔以第一有源层41的等分线为对称轴，第三有源层通过第二过孔电连接至栅极。
优选地，在钝化层7中还设置有第四过孔，与第一有源层41和第三有源层43之间的区域相对应。
本发明还提出了一种显示装置，包括根上述阵列基板。
需要说明的是，本实施例中的显示装置可以为：电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上结合附图详细说明了本发明的技术方案，考虑到相关技术中，制作薄膜晶体管时容易在有源层和栅极之间产生静电释放。根据本发明的技术方案，通过在制作薄膜晶体管的过程中将有源层电连接至栅极，可以减少有源层和栅极之间的堆积电荷，进而避免在两者之间发生静电释放。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间惟一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
在本发明中，术语“第一”、“第二”、“第三”、“第四”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上，除非另有明确的限定。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种阵列基板制作方法，其特征在于，包括：
在基底上形成栅极；
在所述栅极上形成栅绝缘层；
在所述栅绝缘层中形成第一过孔；
在所述栅绝缘层上形成有源层，以使所述有源层通过所述第一过孔电连接至所述栅极；
对所述有源层进行刻蚀，以使所述刻蚀后的有源层与所述栅极绝缘。
2.根据权利要求1所述的阵列基板制作方法，其特征在于，所述对有源层进行刻蚀包括：
对所述有源层进行第一蚀刻，以去除所述第一过孔对应的有源层。
3.根据权利要求1所述的阵列基板制作方法，其特征在于，所述对有源层进行刻蚀包括：
对所述有源层进行第二蚀刻，以将所述第一过孔对应的有源层与源极和漏极对应的有源层绝缘。
4.根据权利要求3所述的阵列基板制作方法，其特征在于，在对所述有源层进行第二蚀刻之前还包括：
在所述有源层之上形成钝化层，
则对所述有源层进行第二蚀刻包括：
蚀刻所述钝化层和所述有源层，将所述第一过孔对应的有源层与源极和漏极对应的有源层绝缘。
5.根据权利要求4所述的阵列基板制作方法，其特征在于，在所述栅绝缘层中形成第一过孔时，在所述栅绝缘层中形成第二过孔，在所述栅绝缘层上形成有源层时，使所述有源层通过所述第二过孔电连接至所述栅极，
则对所述有源层进行第二蚀刻还包括：
蚀刻所述钝化层和所述有源层，将所述第二过孔对应的有源层与源极和漏极对应的有源层绝缘，其中，所述第一过孔和所述第二过孔以所述源极和漏极对应的有源层的等分线为对称轴。
6.一种阵列基板，其特征在于，包括：
基底；
栅极，设置在所述基底之上；
栅绝缘层，设置在所述栅极之上，其中，在所述栅绝缘层中设置有第一过孔；
第一有源层，设置在所述栅绝缘层之上；
第二有源层，与所述第一有源层位于同一层，且与所述第一有源层绝缘，通过所述第一过孔电连接至所述栅极；
源极和漏极，设置在所述第一有源层之上；
钝化层，设置在所述第一有源层之上，所述源极和漏极通过所述钝化层中的过孔与所述第一有源层电连接，
其中，在所述钝化层中设置有第三过孔，与所述第一有源层和所述第二有源层之间的区域相对应；
第三有源层，与所述第一有源层位于同一层，且与所述第一有源层绝缘，
其中，在所述栅绝缘层还设置有第二过孔，所述第一过孔和所述第二过孔以所述第一有源层的等分线为对称轴，所述第三有源层通过所述第二过孔电连接至所述栅极。
7.根据权利要求6所述的阵列基板，其特征在于，在所述钝化层中还设置有第四过孔，与所述第一有源层和所述第三有源层之间的区域相对应。
8.一种显示装置，其特征在于，包括根据权利要求6至7中任一项所述的阵列基板。
CN201510451457.9A 2015-07-28 2015-07-28 阵列基板及其制作方法以及显示装置 Active CN104979217B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510451457.9A CN104979217B (zh) 2015-07-28 2015-07-28 阵列基板及其制作方法以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510451457.9A CN104979217B (zh) 2015-07-28 2015-07-28 阵列基板及其制作方法以及显示装置

Publications (2)

Publication Number Publication Date
CN104979217A CN104979217A (zh) 2015-10-14
CN104979217B true CN104979217B (zh) 2017-11-07

Family

ID=54275612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510451457.9A Active CN104979217B (zh) 2015-07-28 2015-07-28 阵列基板及其制作方法以及显示装置

Country Status (1)

Country Link
CN (1) CN104979217B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489596B (zh) 2016-01-04 2019-05-21 京东方科技集团股份有限公司 一种阵列基板及制作方法
CN109449157A (zh) * 2019-01-28 2019-03-08 南京中电熊猫平板显示科技有限公司 静电防护电路及制造方法、静电防护模块及液晶显示装置
CN112259612B (zh) * 2020-10-23 2024-07-05 合肥鑫晟光电科技有限公司 显示基板及其制作方法、显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080088024A (ko) * 2007-03-28 2008-10-02 엘지디스플레이 주식회사 수평 전계형 액정표시패널 및 그 제조 방법
CN103021943B (zh) * 2012-12-14 2015-07-15 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103915431B (zh) * 2013-06-17 2017-10-20 上海天马微电子有限公司 一种tft阵列基板、显示装置及阵列基板制作方法
CN103456744B (zh) * 2013-09-05 2016-08-17 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN104979217A (zh) 2015-10-14

Similar Documents

Publication Publication Date Title
US10573595B2 (en) Array substrate, fabricating method thereof, and display device
CN103700706B (zh) 薄膜晶体管制备方法和阵列基板制备方法
CN103928406B (zh) 阵列基板的制备方法、阵列基板、显示装置
CN109671726A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN103730475B (zh) 一种阵列基板及其制造方法、显示装置
CN102842587B (zh) 阵列基板及其制作方法、显示装置
CN103579115B (zh) 互补式薄膜晶体管及其制备方法、阵列基板、显示装置
CN107452808A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN105185714B (zh) 薄膜晶体管及其制作方法、显示基板和显示装置
CN104134672B (zh) 薄膜晶体管基板和使用薄膜晶体管基板的有机发光装置
EP3091579B1 (en) Thin film transistor, method for manufacturing the same, display device and electronic product
CN102945846B (zh) 阵列基板及其制造方法、显示装置
CN104979217B (zh) 阵列基板及其制作方法以及显示装置
TW538541B (en) Active matrix substrate of liquid crystal display device and the manufacturing method thereof
CN105810695A (zh) 阵列基板及显示装置
CN104701315B (zh) 一种薄膜晶体管阵列基板及其制备方法、显示装置
CN105428313A (zh) 阵列基板及其制备方法、显示装置
US20140183541A1 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
CN103474439B (zh) 一种显示装置、阵列基板及其制作方法
WO2017156885A1 (zh) 薄膜晶体管、阵列基板及其制作和驱动方法、显示装置
CN104538413B (zh) 阵列基板及其制作方法、显示装置
EP2784575B1 (en) Manufacturing method for electronic paper active substrate
JP2017535961A (ja) 薄膜トランジスタ基板の製造方法及び製造装置
CN106373967A (zh) 阵列基板及其制备方法、显示装置
US10622387B2 (en) Method for manufacturing active array switch

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant