KR20200120835A - 주사 구동부 및 표시 장치 - Google Patents

주사 구동부 및 표시 장치 Download PDF

Info

Publication number
KR20200120835A
KR20200120835A KR1020190043233A KR20190043233A KR20200120835A KR 20200120835 A KR20200120835 A KR 20200120835A KR 1020190043233 A KR1020190043233 A KR 1020190043233A KR 20190043233 A KR20190043233 A KR 20190043233A KR 20200120835 A KR20200120835 A KR 20200120835A
Authority
KR
South Korea
Prior art keywords
signal
clock signal
scan
voltage level
node
Prior art date
Application number
KR1020190043233A
Other languages
English (en)
Inventor
김원태
서해관
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190043233A priority Critical patent/KR20200120835A/ko
Priority to CN202010110744.4A priority patent/CN111816108A/zh
Priority to US16/804,795 priority patent/US11475861B2/en
Publication of KR20200120835A publication Critical patent/KR20200120835A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는, 타이밍 제어부를 포함한다. 타이밍 제어부는 클럭 신호, 개시 신호 및 영상 데이터를 생성한다. 주사 구동부는 복수의 스테이지들은 개시 신호에 응답하여 클럭 신호를 주사 신호로서 순차적으로 출력하는 복수의 스테이지들을 포함한다. 데이터 구동부는 영상 데이터에 기초하여 데이터 신호를 생성한다. 표시부는 주사 신호에 응답하여 데이터 신호에 대응하는 휘도로 발광하는 화소들을 구비한다. 타이밍 제어부는 주사 구동부가 주사 신호를 순차적으로 출력하는 제1 프레임 구간 중 일부 구간에서 클럭 신호를 마스킹한다.

Description

주사 구동부 및 표시 장치{SCAN DRIVER AND DISPLAY DEVICE}
본 발명의 실시예는 주사 구동부 및 표시 장치에 관한 것이다.
표시 장치는 표시 패널 및 구동부를 포함한다. 표시 패널은 주사선들, 데이터선들 및 화소들을 포함한다. 구동부는 주사선들에 주사 신호를 순차적으로 제공하는 주사 구동부 및 데이터선들에 데이터 신호를 제공하는 데이터 구동부를 포함한다. 화소들 각각은 해당 주사선을 통해 제공되는 주사 신호에 응답하여 해당 데이터선을 통해 제공되는 데이터 신호에 대응하는 휘도로 발광할 수 있다.
표시 장치는, 소비 전력의 감소시키기 위해, 일부 프레임 영상만 표시하거나 표시 패널의 일부만을 구동시킬 수 있다.
표시 패널의 일부 영역만을 구동시키기 위해, 주사 구동부는 일부 영역에 대응되는 주사선들만을 선택하여 주사 신호를 제공할 수 있다.
그러나, 주사선들 중 일부만을 선택하기 위한 회로 구성이 추가되어, 주사 구동부의 회로 구성이 복잡해 질 수 있다.
본 발명의 일 목적은 주사 구동부의 회로 구성이 복잡해지는 것을 방지하면서도, 표시 패널의 일부 영역만을 구동시켜 소비 전력을 절감시킬 수 있는 주사 구동부 및 표시 장치를 제공하는 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는, 클럭 신호, 개시 신호 및 영상 데이터를 생성하는 타이밍 제어부; 상기 개시 신호에 응답하여 상기 클럭 신호를 주사 신호로서 순차적으로 출력하는 복수의 스테이지들을 구비하는 주사 구동부; 상기 영상 데이터에 기초하여 데이터 신호를 생성하는 데이터 구동부; 및 상기 주사 신호에 응답하여 상기 데이터 신호에 대응하는 휘도로 발광하는 화소들을 구비하는 표시부를 포함한다. 여기서, 상기 타이밍 제어부는 상기 주사 구동부가 상기 주사 신호를 순차적으로 출력하는 제1 프레임 구간 중 일부 구간에서 상기 클럭 신호를 마스킹한다.
일 실시예에 의하면, 상기 복수의 스테이지들 각각은, 캐리 신호에 응답하여 상기 클럭 신호를 상기 주사 신호로서 출력하며, 상기 복수의 스테이지들 중 제1 스테이지는 상기 개시 신호를 상기 캐리 신호로서 수신하고, 상기 복수의 스테이지들 중 상기 제1 스테이지를 제외한 나머지 스테이지들은 이전 스테이지의 주사 신호를 상기 캐리 신호로서 수신할 수 있다.
일 실시예에 의하면, 상기 클럭 신호는 제1 클럭 신호 및 제2 클럭 신호를 포함하고, 상기 제1 클럭 신호는 펄스 파형을 가지며, 상기 제2 클럭 신호는 상기 제1 클럭 신호가 반 주기만큼 시프트된 신호일 수 있다.
일 실시예에 의하면, 상기 복수의 스테이지들 중 상기 제1 스테이지는 상기 제2 클럭 신호를 상기 주사 신호로서 출력하며, 상기 복수의 스테이지들 중 상기 제1 스테이지에 인접한 제2 스테이지는 상기 제1 클럭 신호를 상기 주사 신호로서 출력할 수 있다.
일 실시예에 의하면, 상기 타이밍 제어부는, 상기 프레임 구간 중 상기 일부 구간에서 상기 제1 클럭 신호 및 상기 제2 클럭 신호 중 적어도 하나를 마스킹할 수 있다.
일 실시예에 의하면, 상기 타이밍 제어부는, 상기 프레임 구간 중 상기 일부 구간에서 상기 제2 클럭 신호를 마스킹하고, 상기 제1 클럭 신호를 마스킹하지 않을 수 있다.
일 실시예에 의하면, 상기 제2 클럭 신호는 제1 시점 및 제2 시점 사이에서 제1 전압 레벨의 펄스를 가지고, 제3 시점 및 제4 시점에서 상기 제1 전압 레벨과 다른 제2 전압 레벨로 유지되며, 상기 제1 시점, 상기 제2 시점, 상기 제3 시점, 및 상기 제4 시점은 상기 제2 클럭 신호의 반 주기만큼 순차적으로 이격되고, 상기 제3 시점 및 상기 제4 시점은 상기 일부 구간에 포함될 수 있다.
일 실시예에 의하면, 상기 제1 클럭 신호는 상기 제2 시점 및 상기 제3 시점 사이에서 상기 제1 전압 레벨의 펄스를 가지고, 상기 제4 시점 및 제5 시점 사이에서 상기 제1 전압 레벨의 펄스를 가지며, 상기 제5 시점은 상기 제4 시점으로부터 상기 제1 클럭 신호의 반주기만큼 이격될 수 있다.
일 실시예에 의하면, 상기 일부 구간은 상기 복수의 스테이지들 중 적어도 하나의 스테이지에 대응할 수 있다.
일 실시예에 의하면, 상기 일부 구간은 상기 제1 클럭 신호의 상기 주기보다 작을 수 있다.
일 실시예에 의하면, 상기 복수의 스테이지들 중 상기 적어도 하나의 스테이지는 턴-오프 전압 레벨의 상기 주사 신호를 출력하고, 상기 턴-오프 전압 레벨은 상기 화소들 각각에 구비되고 상기 주사 신호를 수신하는 트랜지스터를 턴-오프시키는 전압 레벨일 수 있다.
일 실시예에 의하면, 상기 제1 스테이지는, 상기 제1 클럭 신호 및 상기 제2 클럭 신호에 기초하여 상기 캐리 신호를 제1 노드에 전달하는 제1 노드 제어부; 및 상기 제1 노드의 제1 노드 전압에 기초하여 상기 제2 클럭 신호를 상기 주사 신호로서 출력하는 버퍼부를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 스테이지는, 상기 제1 노드의 제1 노드 전압에 기초하여 상기 제1 클럭 신호를 제2 노드에 전달하는 제2 노드 제어부를 더 포함하고, 상기 버퍼부는 상기 제2 노드의 제2 노드 전압에 기초하여 상기 주사 신호의 전압 레벨을 턴-오프 전압 레벨로 천이시킬 수 있다.
일 실시예에 의하면, 상기 타이밍 제어부는 상기 제1 프레임 구간 중 제1 구간에서 상기 클럭 신호를 마스킹하며, 제2 프레임 구간 중 제2 구간에서 상기 클럭 신호를 마스킹하며, 상기 제2 프레임 구간 내 상기 제2 구간의 제1 위치는, 상기 제1 프레임 구간 내 상기 제1 구간의 제2 위치와 다를 수 있다.
일 실시예에 의하면, 상기 타이밍 제어부는, 상기 제1 위치 및 상기 제2 위치 간의 차이에 기초하여 상기 영상 데이터를 시프팅하여 출력할 수 있다.
일 실시예에 의하면, 상기 데이터 구동부는 상기 프레임 구간 중 상기 일부 구간 이후의 나머지 구간에서 상기 데이터 신호의 출력을 차단할 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 주사 구동부는, 제1 클럭 신호선, 제2 클럭 신호선, 제1 클럭 신호 및 제2 클럭 신호를 상기 제1 클럭 신호선 및 상기 제2 클럭 신호선에 각각 전달하되, 상기 제1 클럭 신호 및 상기 제2 클럭 신호 중 적어도 하나를 부분적으로 마스킹하는 마스킹부; 및 상기 제1 클럭 신호선 및 상기 제2 클럭 신호선에 연결되고 상기 제1 클럭 신호 및 상기 제2 클럭 신호에 기초하여 주사 신호를 순차적으로 출력하는 복수의 스테이지들을 포함하며, 상기 복수의 스테이지들 각각은, 캐리 신호에 응답하여 상기 클럭 신호를 상기 주사 신호로서 출력하고, 상기 복수의 스테이지들 각각은, 이전 스테이지의 주사 신호를 상기 캐리 신호로서 수신한다.
일 실시예에 의하면, 상기 마스킹부는, 상기 제2 클럭 신호를 수신하는 제1 전극, 상기 제2 클럭 신호선에 연결되는 제2 전극, 및 마스킹 제어 신호를 수신하는 게이트 전극을 구비하는 스위칭 소자를 포함할 수 있다.
본 발명의 실시예들에 따른 표시 장치 및 주사 구동부는, 하나의 프레임 구간 중 일부 구간에서 클럭 신호들 중 하나를 마스킹함으로써, 마스킹 된 클럭 신호에 대응하는 스테이지의 출력, 즉, 주사 신호(또는 캐리 신호)를 마스킹 할 수 있다. 따라서, 표시 장치는, 별도의 회로 구성의 추가 업이, 표시 패널의 일부 영역만을 구동하고, 소비 전력을 감소시킬 수 있다.
또한, 상기 표시 장치는, 상기 일부 구간에서 데이터 구동부의 출력단의 임피던스를 상승시키거나 출력을 차단시킴으로써, 소비 전력을 보다 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이다.
도 3은 도 2의 화소에서 측정된 신호들의 일 예를 나타내는 파형도이다.
도 4는 도 1의 표시 장치에 포함된 주사 구동부의 일 예를 나타내는 블록도이다.
도 5는 도 4의 주사 구동부에 포함된 제1 스테이지의 일 예를 나타내는 회로도이다.
도 6은 도 5의 제1 스테이지에서 측정된 신호의 일 예를 나타내는 파형도이다.
도 7은 도 5의 제1 스테이지에서 측정된 신호의 비교예를 나타내는 파형도이다.
도 8은 도 5의 제1 스테이지에서 측정된 신호의 다른 일 예를 나타내는 파형도이다.
도 9는 도 8의 파형도에 따른 표시 장치의 동작을 설명하는 도면이다.
도 10은 도 1의 표시 장치에서 측정된 신호의 일 예를 나타내는 파형도이다.
도 11은 도 1의 표시 장치에 포함된 주사 구동부의 다른 예를 나타내는 블록도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예를 도면에 예시하고 본문에 상세하게 설명하고자 한다. 다만, 본 발명은 이하에서 개시되는 실시예에 한정되지는 않으며, 다양한 형태로 변경되어 실시될 수 있을 것이다.
한편, 도면에서 본 발명의 특징과 직접적으로 관계되지 않은 일부 구성 요소는 본 발명을 명확하게 나타내기 위하여 생략되었을 수 있다. 또한, 도면 상의 일부 구성 요소는 그 크기나 비율 등이 다소 과장되어 도시되었을 수 있다. 도면 전반에서 동일 또는 유사한 구성 요소들에 대해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 참조 번호 및 부호를 부여하고, 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(100)는 표시부(110), 주사 구동부(120)(또는, scan driver, gate driver), 데이터 구동부(130)(또는, data driver, source driver), 타이밍 제어부(140)(또는, timing controller), 및 발광 구동부(150)(또는, emission driver)를 포함할 수 있다.
표시부(110)는 주사선들(SL1 내지 SLn, 단, n은 양의 정수)(또는, 게이트선들), 데이터선들(DL1 내지 DLm, 단, m은 양의 정수), 발광 제어선들(EL1 내지 ELn), 및 화소(PX)를 포함할 수 있다. 화소(PX)는 주사선들(SL1 내지 SLn), 데이터선들(DL1 내지 DLm), 및 발광 제어선들(EL1 내지 ELn)에 의해 구획된 영역(예를 들어, 화소 영역)에 배치될 수 있다.
화소(PX)는 주사선들(SL1 내지 SLn) 중 적어도 하나, 데이터선들(DL1 내지 DLm) 중 하나, 및 발광 제어선들(EL1 내지 ELn) 중 적어도 하나에 연결될 수 있다. 예를 들어, 화소(PX)는 주사선(SLi), 주사선(SLi)에 인접한 이전 주사선(SLi-1), 데이터선(DLj), 및 발광 제어선(ELi)에 연결될 수 있다(단, i 및 j 각각은 양의 정수).
화소(PX)는 이전 주사선(SLi-1)을 통해 제공되는 주사 신호(또는, 이전 시점에 제공된 주사 신호, 이전 게이트 신호)에 응답하여 초기화되고, 주사선(SLi)을 통해 제공되는 주사 신호(또는, 현재 시점에 제공된 주사 신호, 게이트 신호)에 응답하여 데이터선(DLj)을 통해 제공되는 데이터 신호를 저장하거나 기록하며, 발광 제어선(ELi)을 통해 제공되는 발광 제어 신호에 응답하여 저장된 데이터 신호에 대응하는 휘도로 발광할 수 있다.
표시부(110)에는 제1 및 제2 전원전압들(VDD, VSS)이 제공될 수 있다. 전원전압들(VDD, VSS)은 화소(PX)의 동작에 필요한 전압들이며, 제1 전원전압(VDD)은 제2 전원전압(VSS)의 전압 레벨 보다 높은 전압 레벨을 가질 수 있다.
주사 구동부(120)는 주사 제어 신호(SCS)에 기초하여 주사 신호를 생성하고, 주사 신호를 주사선들(SL1 내지 SLn)에 순차적으로 제공할 수 있다. 여기서, 주사 제어 신호(SCS)는 개시 신호, 클럭 신호들 등을 포함하고, 타이밍 제어부(140)로부터 제공될 수 있다. 예를 들어, 주사 구동부(120)는 클럭 신호들을 이용하여 펄스 형태의 개시 신호에 대응하는 펄스 형태의 주사 신호를 순차적으로 생성 및 출력하는 시프트 레지스터(shift register)(또는, 스테이지)를 포함할 수 있다.
주사 구동부(120)의 구체적인 구성에 대해서는 도 4를 참조하여 후술하기로 한다.
발광 구동부(150)는 발광 구동 제어 신호(ECS)에 기초하여 발광 제어 신호를 생성하고, 발광 제어 신호를 발광 제어선들(EL1 내지 ELn)에 순차적으로 또는 동시에 제공할 수 있다. 여기서, 발광 구동 제어 신호(ECS)는 발광 개시 신호, 발광 클럭 신호들 등을 포함하고, 타이밍 제어부(140)로부터 제공될 수 있다. 예를 들어, 발광 구동부(150)는 발광 클럭 신호들을 이용하여 펄스 형태의 발광 개시 신호에 대응하는 펄스 형태의 발광 제어 신호를 순차적으로 생성 및 출력하는 시프트 레지스터(shift register)를 포함할 수 있다.
데이터 구동부(130)는 타이밍 제어부(140)로부터 제공되는 영상 데이터(DATA2) 및 데이터 제어 신호(DCS)에 기초하여 데이터 신호들을 생성하고, 데이터 신호들을 표시부(110)(또는, 화소(PX))에 제공할 수 있다. 여기서, 데이터 제어 신호(DCS)는 데이터 구동부(130)의 동작을 제어하는 신호이며, 유효 데이터 신호의 출력을 지시하는 로드 신호(또는, 데이터 인에이블 신호) 등을 포함할 수 있다.
실시예들에서, 데이터 구동부(130)는 하나의 프레임 구간 중 적어도 일부 구간에서 데이터 신호의 출력을 차단할 수 있다. 여기서, 하나의 프레임 구간은 하나의 프레임 영상을 표시하는 구간일 수 있다. 데이터 구동부(130)가 데이터 신호의 출력을 차단하는 시점에 대해서는 도 10을 참조하여 후술하기로 한다.
타이밍 제어부(140)는 외부(예를 들어, 그래픽 프로세서)로부터 입력 영상 데이터(DATA1) 및 제어 신호(CS)를 수신하고, 제어 신호(CS)에 기초하여 주사 제어 신호(SCS) 및 데이터 제어 신호(DCS)를 생성하며, 입력 영상 데이터(DATA1)를 변환하여 영상 데이터(DATA2)를 생성할 수 있다. 예를 들어, 타이밍 제어부(140)는 RGB 포맷의 입력 영상 데이터(DATA1)를 표시부(110) 내 화소 배열에 부합하는 RGBG 포맷의 영상 데이터(DATA2)로 변환할 수 있다.
일 실시예에서, 타이밍 제어부(140)는 하나의 프레임 구간 중 일부 구간에서 클럭 신호들 중 적어도 하나를 마스킹할 수 있다. 예를 들어, 클럭 신호들 중 제1 클럭 신호는 제1 전압 레벨(예를 들어, 스위칭 소자 또는 트랜지스터를 턴-오프 시키는 턴-오프 전압 레벨)을 가지되 주기적으로 제2 전압 레벨(예를 들어, 스위칭 소자 또는 트랜지스터를 턴-온 시키는 턴-온 전압 레벨)로 천이(transition)되는 펄스 파형을 가지며, 타이밍 제어부(140)는 일부 구간에서 제1 클럭 신호의 제2 전압 레벨로의 천이를 생략(skip)할 수 있다. 즉, 제1 클럭 신호는 주기적으로 턴-온 전압 레벨을 가지는 펄스들을 가지며, 타이밍 제어부(140)는 일부 구간에서 제1 클럭 신호의 적어도 하나의 펄스를 마스킹 또는 제거할 수 있다. 따라서, 제1 클럭 신호는 일부 구간에서 제2 전압 레벨 대신 제1 전압 레벨을 가질 수 있다.
이 경우, 주사 구동부(120)는 하나의 프레임 구간 중 일부 구간 전까지 제2 전압 레벨을 가지는 펄스 형태의 주사 신호를 순차적으로 출력하다가, 하나의 프레임 구간 중 일부 구간에서(또한, 일부 구간 이후에서), 제1 전압 레벨만을 가지는 주사 신호를 출력할 수 있다. 따라서, 표시부(110)의 일부 영역(즉, 하나의 프레임 구간 중 일부 구간 전까지의 구간에 대응하는 영역) 내 화소들만이 선택되어 발광할 수 있다.
타이밍 제어부(140)의 클럭 신호들 중 적어도 하나에 대한 마스킹 동작만으로, 주사선들(SL1 내지 SLn) 중 일부에만 주사 신호(즉, 제2 전압 레벨을 가지는 펄스 형태의 주사 신호)가 인가될 수 있다. 따라서, 표시 장치(100)는 별도의 회로 구성의 추가나, 주사 구동부(120)의 변형 없이, 주사선들(SL1 내지 SLn) 중 일부에만 주사 신호를 제공하며, 표시부(110)를 부분 구동시키고, 소비 전력을 감소시킬 수 있다.
한편, 주사 구동부(120), 데이터 구동부(130), 타이밍 제어부(140), 및 발광 구동부(150) 중 적어도 하나는 표시부(110)에 형성되거나, IC로 구현되어 테이프 캐리어 패키지 형태로 표시부(110)에 연결될 수 있다. 또한, 주사 구동부(120), 데이터 구동부(130), 타이밍 제어부(140), 및 발광 구동부(150) 중 적어도 2개는 하나의 IC로 구현될 수도 있다.
도 2는 도 1의 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이다.
도 2를 참조하면, 화소(PXL)는 제1 내지 제7 트랜지스터들(T1 내지 T7), 스토리지 커패시터(Cst) 및 발광 소자(LD)를 구비할 수 있다.
제1 내지 제7 트랜지스터들(T1 내지 T7) 각각은 P형 트랜지스터로 구현될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제1 내지 제7 트랜지스터들(T1 내지 T7) 중 적어도 일부는 N형 트랜지스터로 구현될 수도 있다.
제1 트랜지스터(T1; 구동 트랜지스터)의 제1 전극은 제2 노드(N2)에 연결되거나, 제5 트랜지스터(T5)를 경유하여 제1 전원선에 접속될 수 있다. 제1 트랜지스터(T1)의 제1 노드(N1)에 연결되거나, 제6 트랜지스터(T6)를 경유하여 발광 소자(LD)의 애노드에 접속될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제3 노드(N3)에 접속될 수 있다. 제1 트랜지스터(T1)는 제3 노드(N3)의 전압에 대응하여 제1 전원선(즉, 제1 전원전압(VDD)을 전달하는 전원선)으로부터 발광 소자(LD)를 경유하여 제2 전원선(즉, 제2 전원전압(VSS)을 전달하는 전원선)으로 흐르는 전류량을 제어할 수 있다.
제2 트랜지스터(T2)는 데이터선(DLj)과 제2 노드(N2) 사이에 접속될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 주사선(SLi)에 접속될 수 있다. 제2 트랜지스터(T2)는 주사선(SLi)으로 주사 신호가 공급될 때 턴-온되어 데이터선(DLj)과 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킬 수 있다.
제3 트랜지스터(T3)는 제1 노드(N1) 및 제3 노드(N3) 사이에 접속될 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 주사선(SLi)에 접속될 수 있다. 제3 트랜지스터(T3)는 주사선(SLi)으로 주사 신호가 공급될 때 턴-온되어 제1 노드(N1) 및 제3 노드(N3)를 전기적으로 접속시킬 수 있다. 따라서, 제3 트랜지스터(T3)가 턴-온 될 때 제1 트랜지스터(T1)는 다이오드 형태로 접속될 수 있다.
스토리지 커패시터(Cst)는 제1 전원선과 제3 노드(N3) 사이에 접속될 수 있다. 스토리지 커패시터(Cst)는 데이터 신호 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장할 수 있다.
제4 트랜지스터(T4)는 제3 노드(N3)와 초기화 전원선(즉, 초기화 전원전압(Vint)을 전달하는 전원선) 사이에 접속될 수 있다. 제4 트랜지스터(T4)의 게이트 전극은 이전 주사선(SLi-1)에 접속될 수 있다. 제4 트랜지스터(T4)는 이전 주사선(SLi-1)으로 주사 신호가 공급될 때 턴-온되어 제1 노드(N1)로 초기화 전원전압(Vint)을 공급할 수 있다. 여기서, 초기화 전원전압(Vint)은 데이터 신호보다 낮은 전압 레벨을 갖도록 설정될 수 있다.
제5 트랜지스터(T5)는 제1 전원선과 제2 노드(N2) 사이에 접속될 수 있다. 제5 트랜지스터(T5)의 게이트 전극은 발광 제어선(ELi)에 접속될 수 있다. 제5 트랜지스터(T5)는 발광 제어선(ELi)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온될 수 있다.
제6 트랜지스터(T6)는 제1 노드(N1)와 발광 소자(LD) 사이에 접속될 수 있다. 제6 트랜지스터(T6) 게이트 전극은 발광 제어선(ELi)에 접속될 수 있다. 제6 트랜지스터(T6)는 발광 제어선(ELi)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온될 수 있다.
제7 트랜지스터(T7)는 초기화 전원선과 발광 소자(LD)의 애노드 사이에 접속될 수 있다. 제7 트랜지스터(T7)의 게이트 전극은 주사선(SLi)에 접속될 수 있다. 제7 트랜지스터(T7)는 주사선(SLi)으로 주사 신호가 공급될 때 턴-온되어 초기화 전원전압(Vint)을 발광 소자(LD)의 애노드로 공급할 수 있다.
발광 소자(LD)의 애노드는 제6 트랜지스터(T6)를 경유하여 제1 트랜지스터(T1)에 접속되고, 캐소드는 제2 전원선에 접속될 수 있다. 발광 소자(LD)는 제1 트랜지스터(T1)로부터 공급되는 전류에 대응하여 소정 휘도의 빛을 생성할 수 있다. 발광 소자(LD)로 전류가 흐르도록, 제1 전원전압(VDD)은 제2 전원전압(VSS)보다 높은 전압 레벨을 갖도록 설정될 수 있다.
도 3은 도 2의 화소에서 측정된 신호들의 일 예를 나타내는 파형도이다. 도 3에는, 하나의 프레임 구간 내에서, 이전 주사선(SLi-1)에 제공되는 이전 주사 신호(SCAN[i-1]), 주사선(SLi)에 제공되는 주사 신호(SCAN[i]), 발광 제어선(EM[i])에 제공되는 발광 제어 신호(EM[i]), 및 데이터 신호(DATA)가 도시되어 있다.
도 2 및 도 3을 참조하면, 제1 시점(t1) 및 제2 시점(t2) 사이에서, 이전 주사 신호(SCAN[i-1])는 턴-오프 전압 레벨에서 턴-온 전압 레벨로 천이되었다가, 다시 턴-오프 전압 레벨로 천이될 수 있다. 이전 주사 신호(SCAN[i-1])가 턴-온 전압 레벨을 가지는 제1 펄스폭(PW1)은 1 수평 시간(1H) 보다 작을 수 있다.
턴-온 전압 레벨의 이전 주사 신호(SCAN[i-1])에 응답하여, 제4 트랜지스터(T4)가 턴-온되고, 제3 노드(N3) 또는 스토리지 커패시터(Cst)가 초기화 전원전압(Vint)에 의해 초기화될 수 있다. 따라서, 제1 시점(t1) 및 제2 시점(t2) 사이의 구간은 초기화 구간으로 호칭되거나 정의될 수 있다.
제2 시점(t2) 및 제3 시점(t3) 사이에서, 주사 신호(SCAN[i])는 턴-오프 전압 레벨에서 턴-온 전압 레벨로 천이되었다가, 다시 턴-오프 전압 레벨로 천이될 수 있다.
턴-온 전압 레벨의 주사 신호(SCAN[i])에 응답하여, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴-온되고, 데이터 신호(즉, 주사 신호(SCAN[i])에 대응하는 데이터 신호(DATA[i]))가 스토리지 커패시터(Cst)에 저장될 수 있다. 따라서, 제2 시점(t2) 및 제3 시점(t3) 사이의 구간은 기록 구간으로 호칭되거나 정의될 수 있다.
또한, 제2 시점(t2) 및 제3 시점(t3) 사이에서, 턴-온 전압 레벨의 주사 신호(SCAN[i])에 응답하여, 제7 트랜지스터(T7)가 턴-온되고, 발광 소자(LD)의 애노드 전극이 초기화 전원전압(Vint)에 의해 초기화될 수 있다.
제3 시점(t3) 이후에, 발광 제어 신호(EM[i])는 턴-오프 전압 레벨에서 턴-온 전압 레벨로 천이될 수 있다.
턴-온 전압 레벨의 발광 제어 신호(EM[i])에 응답하여, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴-온되고, 제3 노드(N3)의 전압 레벨(즉, 주사 신호(SCAN[i])에 대응하는 데이터 신호(DATA[i]))에 대응하는 전류가 제1 전원선으로부터 발광 소자(LD)에 제공되고, 발광 소자(LD)는 전류에 대응하는 휘도로 발광할 수 있다. 따라서, 하나의 프레임 구간 중 제3 시점(t3) 이후의 구간은 발광 구간으로 호칭되거나 정의될 수 있다.
도 4는 도 1의 표시 장치에 포함된 주사 구동부의 일 예를 나타내는 블록도이다.
도 4를 참조하면, 주사 구동부(120)는 스테이지들(ST1 내지 ST4)(또는, 주사 스테이지들, 주사 스테이지 회로들)을 포함할 수 있다. 스테이지들(ST1 내지 ST4)은 각각 대응하는 주사선들(SL1 내지 SL4)에 연결되고, 클럭 신호선들(즉, 클럭 신호들(CLK1, CLK2)을 전송하는 신호선들)에 공통적으로 연결될 수 있다. 스테이지들(ST1 내지 ST4)은 실질적으로 동일한 회로 구조를 가질 수 있다.
스테이지들(ST1 내지 ST4) 각각은 제1 입력 단자(101), 제2 입력 단자(102), 제3 입력 단자(103), 및 출력 단자(104)를 포함할 수 있다.
제1 입력 단자(101)는 캐리 신호를 수신할 수 있다. 여기서, 캐리 신호는 개시 신호(FLM)(또는, 스타트 펄스) 또는 이전 스테이지(또는, 전단 스테이지)의 출력 신호(즉, 주사 신호)를 포함할 수 있다. 예를 들어, 제1 스테이지(ST1)의 제1 입력 단자(101)는 개시 신호(FLM)를 수신하고, 나머지 스테이지들(ST2 내지 ST4)의 제1 입력 단자(101)는 이전 스테이지의 주사 신호를 수신할 수 있다. 즉, 해당 스테이지의 이전 스테이지의 주사 신호가 캐리 신호로서 해당 스테이지에 제공될 수 있다.
제1 스테이지(ST1)의 제2 입력 단자(102)는 제1 클럭 신호선과 연결되어 제1 클럭 신호(CLK1)를 수신하고, 제3 입력 단자(103)는 제2 클럭 신호선과 연결되어 제2 클럭 신호(CLK2)를 수신할 수 있다. 제2 스테이지(ST2)의 제2 입력 단자(102)는 제2 클럭 신호선과 연결되어 제2 클럭 신호(CLK2)를 수신하고, 제3 입력 단자(103)는 제1 클럭 신호선과 연결되어 제1 클럭 신호(CLK1)를 수신할 수 있다. 제1 스테이지(ST1)와 유사하게, 제3 스테이지(ST3)의 제2 입력 단자(102)는 제1 클럭 신호선과 연결되어 제1 클럭 신호(CLK1)를 수신하고, 제3 입력 단자(103)는 제2 클럭 신호선과 연결되어 제2 클럭 신호(CLK2)를 수신할 수 있다. 제2 스테이지(ST2)와 유사하게, 제4 스테이지(ST4)의 제2 입력 단자(102)는 제2 클럭 신호선과 연결되어 제2 클럭 신호(CLK2)를 수신하고, 제3 입력 단자(103)는 제1 클럭 신호선과 연결되어 제1 클럭 신호(CLK1)를 수신할 수 있다. 즉, 제1 클럭 신호선 및 제2 클럭 신호선은 각 스테이지의 제2 입력 단자(102) 및 제3 입력 단자(103)에 교번하여 연결되거나, 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)는 각 스테이지의 제2 입력 단자(102) 및 제3 입력 단자(103)에 교번하여 제공될 수 있다.
후술하여 설명하겠지만, 제1 클럭 신호선을 통해 제공되는 제1 클럭 신호(CLK1)의 펄스들 및 제2 클럭 신호선을 통해 제공되는 제2 클럭 신호(CLK2)의 펄스들은 시간적으로 서로 중첩되지 않을 수 있다. 이때, 펄스들 각각은 턴-온 전압 레벨일 수 있다.
스테이지들(ST1 내지 ST4)은 제1 전압(VGH)(또는, 고전압 레벨) 및 제2 전압(VGL)(또는, 저전압 레벨)을 수신할 수 있다. 제1 전압(VGH)은 턴-오프 전압 레벨로, 제2 전압(VGL)은 턴-온 전압 레벨로 설정될 수 있다.
도 5는 도 4의 주사 구동부에 포함된 제1 스테이지의 일 예를 나타내는 회로도이다. 도 4에 도시된 스테이지들(ST1 내지 ST4)은 클럭 신호들(CLK1, CLK2)을 수신하는 구성을 제외하고, 상호 실질적으로 동일하므로, 이하에서는, 스테이지들(ST1 내지 ST4)을 포괄하여, 제1 스테이지(ST1)에 대해 설명하기로 한다.
도 4 및 도 5를 참조하면, 제1 스테이지(ST1)는 제1 노드 제어부(SST1), 제2 노드 제어부(SST2), 및 버퍼부(SST3)를 포함할 수 있다.
제1 노드 제어부(SST1)는 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)에 기초하여 개시 신호(FLM)(또는, 캐리 신호) 또는 제1 전압(VGH)을 제1 노드(Q)에 전달할 수 있다. 제1 노드 제어부(SST1)는 제1 스위칭 소자(M1), 제2 스위칭 소자(M2) 및 제3 스위칭 소자(M3)를 포함할 수 있다.
제1 스위칭 소자(M1)는 제1 입력 단자(101)에 연결되거나 개시 신호(FLM)(또는, 캐리 신호)를 수신하는 제1 전극, 제1 노드(Q)에 연결되는 제2 전극, 및 제2 입력 단자(102)에 연결되거나 제1 클럭 신호(CLK1)를 수신하는 게이트 전극을 포함할 수 있다.
제2 스위칭 소자(M2)는 제1 전압(VGH)을 수신하는 제1 전극, 제1 노드(Q)에 제1 전압(VGH)을 제공하는 제2 전극, 및 제2 노드(QB)의 신호를 수신하는 게이트 전극을 포함할 수 있다.
제3 스위칭 소자(M3)는 제2 스위칭 소자(M2)의 제2 전극에 연결되는 제1 전극, 제1 노드(Q)에 연결되는 제2 전극, 및 제3 입력 단자(103)에 연결되거나 제2 클럭 신호(CLK2)를 수신하는 게이트 전극을 포함할 수 있다. 여기서, 제2 및 제3 스위칭 소자들(M2, M3)은 서로 직렬로 연결될 수 있다.
제2 노드 제어부(SST2)는 제1 클럭 신호(CLK1) 및 제1 노드(Q)의 신호(또는, 전압 레벨)에 기초하여 제1 직류 전압보다 낮은 제2 전압(VGL) 또는 제1 클럭 신호(CLK1)를 제2 노드(QB)에 전달할 수 있다. 제2 노드 제어부(SST2)는 제4 스위칭 소자(M4) 및 제5 스위칭 소자(M5)를 포함할 수 있다.
제4 스위칭 소자(M4)는 제1 클럭 신호(CLK1)를 수신하는 제1 전극, 제2 노드(QB)에 연결되는 제2 전극, 및 제1 노드(Q)의 신호를 수신하는 게이트 전극을 포함할 수 있다.
제5 스위칭 소자(M5)는 제2 전압(VGL)을 수신하는 제1 전극, 제2 노드(QB)에 연결되는 제2 전극, 및 제1 클럭 신호(CLK1)를 수신하는 게이트 전극을 포함할 수 있다.
버퍼부(SST3)는 제1 노드(Q)의 신호 및 제2 노드(QB)의 신호에 기초하여 제2 클럭 신호(CLK2)를 펄스로서 포함하는 제1 주사 신호(SCAN[1])(또는, 주사 신호)를 출력할 수 있다. 즉, 버퍼부(SST3)는 제1 노드(Q)의 신호 및 제2 노드(QB)의 신호에 기초하여 제2 클럭 신호(CLK2)를 제1 주사 신호(SCAN[1])(또는, 주사 신호)로서 출력할 수 있다. 제1 주사 신호(SCAN[1])는 제2 스테이지(ST2, 도 4 참조)(또는, 이후 스테이지, 후단 스테이지)에 캐리 신호로서 제공될 수 있다.
버퍼부(SST3)는 제6 스위칭 소자(M6)(또는, 풀업 스위칭 소자) 및 제7 스위칭 소자(M7)(또는, 풀다운 스위칭 소자)를 포함할 수 있다. 제6 스위칭 소자(M6)는 제1 전압(VGH)을 수신하는 제1 전극, 출력 단자(104)에 연결되는 제2 전극, 및 제2 노드(QB)에 연결되는 게이트 전극을 포함할 수 있다.
제7 스위칭 소자(M7)는 출력 단자(104)에 연결되는 제1 전극, 제2 클럭 신호(CLK2)를 수신하는 제2 전극, 및 제1 노드(Q)에 연결되는 게이트 전극을 포함할 수 있다.
버퍼부(SST3)는 제1 커패시터(C1) 및 제2 커패시터(C2)를 더 포함할 수 있다.
제1 커패시터(C1)는 제7 스위칭 소자(M7)의 제1 전극 및 제7 스위칭 소자(M7)의 게이트 전극 사이에 연결될 수 있다.
제2 커패시터(C2)는 제6 스위칭 소자(M6)의 제1 전극 및 제6 스위칭 소자(M6)의 게이트 전극 사이에 연결될 수 있다.
도 5에서, 제1 내지 제7 스위칭 소자들(M1 내지 M7)은 P형 트랜지스터로 구현되는 것으로 도시되어 있으나, 이는 예시적인 것으로 이에 한정되는 것은 아니다. 예를 들어, 제1 내지 제7 스위칭 소자들(M1 내지 M7)은 N형 트랜지스터로 구현될 수도 있다.
도 6은 도 5의 제1 스테이지에서 측정된 신호의 일 예를 나타내는 파형도이다. 도 6에서 제1 내지 제6 시점들(TP1 내지 TP6)은 1 수평 시간(1H)을 간격으로 설정되었다.
도 5 및 도 6을 참조하면, 제1 시점(TP1) 및 제2 시점(TP2) 사이에서, 제1 클럭 신호(CLK1)는 턴-오프 전압 레벨에서 턴-온 전압 레벨로 천이되었다가 다시 턴-오프 전압 레벨로 천이될 수 있다. 즉, 제1 시점(TP1) 및 제2 시점(TP2) 사이에서, 제1 클럭 신호(CLK1)는 턴-온 전압 레벨의 펄스를 가질 수 있다. 제1 클럭 신호(CLK1)의 턴-온 전압 레벨의 펄스의 폭은 도 3을 참조하여 설명한 제1 펄스폭(PW1)과 실질적으로 동일할 수 있다.
이후, 제2 시점(TP2) 및 제3 시점(TP3)에서, 제2 클럭 신호(CLK2)는 턴-오프 전압 레벨에서 턴-온 전압 레벨로 천이되었다가 다시 턴-오프 전압 레벨로 천이될 수 있다. 즉, 제2 시점(TP2) 및 제3 시점(TP3) 사이에서, 제2 클럭 신호(CLK2)는 턴-온 전압 레벨의 펄스를 가질 수 있다.
제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)는 상호 동일한 주기(예를 들어, 2 수평 시간)를 가지며, 제2 클럭 신호(CLK2)의 펄스는 제1 클럭 신호(CLK1)의 펄스보다 1 수평 시간(1H) 이후에 나타날 수 있다. 즉, 제2 클럭 신호(CLK2)는 제1 클럭 신호(CLK1)가 1 수평 시간(1H)(또는, 제1 클럭 신호(CLK1)의 반주기)만큼 시프트된 신호일 수 있다.
제1 시점(TP1) 및 제3 시점(TP3) 사이의 제1 구간(P1)에서 개시 신호(FLM)는 턴-오프 전압 레벨을 유지할 수 있다. 즉, 제1 구간(P1)은 턴-온 전압 레벨의 개시 신호(FLM)가 인가되기 이전으로, 초기화 구간으로 정의 될 수 있다.
제3 시점(TP3) 및 제4 시점(TP4) 사이의 제2 구간(P2)에서, 개시 신호(FLM)는 턴-온 전압 레벨의 펄스를 가질 수 있다. 예를 들어, 제1 서브 시점(TPS1)에서, 개시 신호(FLM)는 턴-오프 전압 레벨에서 턴-온 전압 레벨로 천이되고, 제2 서브 시점(TPS2)에서, 개시 신호(FLM)는 턴-온 전압 레벨에서 턴-오프 전압 레벨로 천이될 수 있다.
또한, 제1 클럭 신호(CLK1)는 턴-온 전압 레벨의 펄스를 가질 수 있다.
이 경우, 제1 스위칭 소자(M1)는 제1 클럭 신호(CLK1)에 응답하여 턴-온되고, 제1 노드(Q)에 개시 신호(FLM)를 전달할 수 있다. 따라서, 제1 노드(Q)는 개시 신호(FLM)에 대응하여 턴-온 전압 레벨(또는, 제2 전압(VGL))을 가질 수 있다.
제7 스위칭 소자(M7)는 제1 노드(Q)의 신호(V_Q)에 응답하여 턴-온되고, 제1 주사 신호(SCAN[1])(또는, 주사 신호(SCAN[i])를 풀다운하며, 제2 클럭 신호(CLK2)가 제1 주사 신호(SCAN[1])로서 출력될 수 있다.
다만, 제2 클럭 신호(CLK2)는 턴-오프 전압 레벨을 가지므로, 제1 주사 신호(SCAN[1])는 턴-오프 전압 레벨을 가질 수 있다.
제1 커패시터(C1)는 제1 노드(Q)의 신호(V_Q)(또는, 제1 노드(Q)의 전압 레벨)와 제1 주사 신호(SCAN[1])에 따라 턴-오프 전압 레벨과 턴-온 전압 레벨간의 전압차를 저장할 수 있다.
제5 스위칭 소자(M5)는 제1 클럭 신호(CLK1)에 응답하여 턴-온되고, 제2 노드(Q2)에 제2 전압(VGL)을 전달할 수 있다. 따라서, 제2 노드(Q2)는 제2 전압(VGL)(또는, 턴-온 전압 레벨)을 가질 수 있다.
즉, 제2 구간(P2)에서, 제1 스테이지(ST1)는 개시 신호(FLM)(또는, 이전 게이트 신호)에 응답하여 제1 주사 신호(SCAN[1])의 출력을 준비할 수 있다. 제2 구간(P2)은, 제1 스테이지(ST1)가 주사 신호의 출력을 준비하는, 준비 구간(또는, 개시 신호(FLM)의 검출 기간)으로 정의 될 수 있다.
제4 시점(TP4) 및 제5 시점(TP5) 사이의 제3 구간(P3)에서, 제2 클럭 신호(CLK2)는 턴-온 전압 레벨의 펄스를 가질 수 있다. 예를 들어, 제3 서브 시점(TPS3)에서, 제2 클럭 신호(CLK2)는 턴-오프 전압 레벨에서 턴-온 전압 레벨로 천이되고, 제4 서브 시점(TPS4)에서, 제2 클럭 신호(CLK2)는 턴-온 전압 레벨에서 턴-오프 전압 레벨로 천이될 수 있다.
이 경우, 제1 노드(Q)는 제1 커패시터(C1)에 의해 턴-온 전압 레벨을 가지므로, 제7 스위칭 소자(M7)는 제1 노드(Q)의 신호(V_Q)에 응답하여 턴-온 상태를 유지할 수 있다. 따라서, 제1 주사 신호(SCAN[1])는 제2 클럭 신호(CLK2)에 따라 턴-온 전압 레벨을 가질 수 있다. 한편, 제1 노드(Q)는 제1 커패시터(C1)의 부트 스트랩에 의해 턴-온 전압 레벨 보다 낮은 전압 레벨(예를 들어, 제2 턴-온 전압 레벨)을 가질 수 있다.
제4 스위칭 소자(M4)는 제1 노드(Q)의 신호에 응답하여 턴-온되고, 제1 클럭 신호(CLK1)를 제2 노드(Q2)에 전달 할 수 있다. 따라서, 제2 노드(Q2)는 턴-오프 전압 레벨을 가지는 제1 클럭 신호(CLK1)에 따라 턴-오프 전압 레벨(또는, 제1 전압(VGH))을 가질 수 있다.
즉, 제3 구간(T3)에서, 제1 스테이지(ST1)는 턴-온 전압 레벨을 가지는 제1 주사 신호(SCAN[1])를 출력하고, 제3 구간(T3)은 출력 구간으로 정의될 수 있다.
한편, 제1 스테이지(ST1)의 제1 주사 신호(SCAN[1])를 캐리 신호로서 수신하는 제2 스테이지(ST2, 도 4 참조)는, 턴-온 전압 레벨의 제1 주사 신호(SCAN[1])에 응답하여 제2 주사 신호(SCAN[2])(또는, 주사 신호(SCAN[i+1])의 출력을 준비할 수 있다.
이후, 제5 시점(TP5) 및 제6 시점(TP6) 사이에서, 제1 클럭 신호(CLK1)는 턴-온 전압 레벨의 펄스를 가질 수 있다.
제5 서브 시점(TPS5)에서, 제1 스위칭 소자(M1)는 제1 클럭 신호(CLK1)에 응답하여 턴-온되고, 제1 노드(Q)는 제1 입력 단자(101)에 연결될 수 있다. 제5 시점(TP5) 및 제6 시점(TP6) 사이에서, 제1 입력 단자(101)에는 턴-오프 전압 레벨의 개시 신호(FLM)가 인가되므로, 제1 노드(Q)는 턴-오프 전압 레벨(또는, 제1 전압(VGH))로 천이될 수 있다.
또한, 제5 스위칭 소자(M5)는 제1 클럭 신호(CLK1)에 응답하여 턴-온되고, 제2 노드(QB)에 제2 전압(VGL)이 전달될 수 있다. 제6 스위칭 소자(M6)는 제2 노드(QB)의 신호(V_QB)에 응답하여 턴-온되고, 제1 주사 신호(SCAN[1])(또는, 주사 신호(SCAN[i]))를 풀업하며, 제1 전압(VGH)이 제1 주사 신호(SCAN[1])로서 출력될 수 있다.
제2 스테이지(ST2, 도 4 참조)는 제3 구간(P3)에서의 제1 스테이지(ST1)와 동일하거나 유사하게 동작하며, 턴-온 전압 레벨을 가지는 제2 주사 신호(SCAN[2])를 출력할 수 있다.
이후, 1 수평 시간(1H)을 간격으로, 이후 스테이지들(예를 들어, 도 4를 참조하여 설명한 제3 스테이지(ST3), 제4 스테이지(ST4))이 순차적으로 주사 신호를 출력할 수 있다.
도 7은 도 5의 제1 스테이지에서 측정된 신호의 비교예를 나타내는 파형도이다. 도 7에는 도 6의 파형도에 대응하는 파형도가 도시되어 있으며, 도 6의 파형도가 점선 형태로 도시되어 있다.
도 5 내지 도 7을 참조하면, 제3 시점(TP3) 및 제4 시점(TP4) 사이의 구간에서, 개시 신호(FLM)는 턴-온 전압 레벨의 펄스를 가지지 않으며, 턴-오프 전압 레벨로 유지될 수 있다. 예를 들어, 도 1을 참조하여 설명한 타이밍 제어부(140)는 개시 신호(FLM)를 생략(skip)하고, 턴-오프 전압 레벨의 개시 신호(FLM)를 제공할 수 있다.
이 경우, 제1 스테이지(ST1)는 제1 시점(TP1) 및 제2 시점(TP2) 사이의 구간에서의 동일하게 동작할 수 있다. 따라서, 제1 노드(Q)의 신호(V_Q)는 턴-오프 전압 레벨(또는, 제1 전압(VGH))로 유지되며, 또한, 제2 노드(QB)의 신호(V_QB)는 턴-온 전압 레벨(또는, 제2 전압(VGL))로 유지될 수 있다.
또한, 제3 시점(TP3) 및 제4 시점(TP4) 사이에서의 제1 스테이지(ST1)의 동작에 따라, 제4 시점(TP4) 및 제5 시점(TP5)에서, 제1 스테이지(ST1)는 제2 시점(TP2) 및 제3 시점(TP3) 사이의 구간에서의 동일하게 동작할 수 있다. 따라서, 제1 노드(Q)의 신호(V_Q)는 턴-오프 전압 레벨(또는, 제1 전압(VGH))로 유지되며, 또한, 제2 노드(QB)의 신호(V_QB)는 턴-온 전압 레벨(또는, 제2 전압(VGL))로 유지될 수 있다. 따라서, 제1 주사 신호(SCAN[1])(또는, 주사 신호(SCAN[i]))는 턴-오프 전압 레벨을 가질 수 있다.
제4 시점(TP4) 및 제5 시점(TP5)에서 제1 주사 신호(SCAN[1]), 즉, 제2 스테이지(ST2, 도 4 참조)에 캐리 신호로 제공되는 제1 주사 신호(SCAN[1])는 턴-오프 전압 레벨을 가지므로, 제5 시점(T5) 및 제6 시점(T6)에서, 제2 주사 신호(SCAN[2])(또는, 주사 신호(SCAN[i+1]))는 턴-오프 전압 레벨을 가질 수 있다.
따라서, 한 프레임 구간 동안, 주사 구동부(120, 도 1 참조)는 턴-온 전압 레벨의 주사 신호를 출력하지 않으며, 턴-오프 전압 레벨의 주사 신호만을 출력할 수 있다. 한 프레임 구간 동안, 주사 구동부(120) 내 스테이지들(ST1 내지 ST4)은 주사 신호의 토글(toggle) 동작을 수행하지 않으므로, 소비 전력이 감소될 수 있다.
다만, 개시 신호(FLM)를 마스킹함에 따라, 도 1을 참조하여 설명한 주사선들(SL1 내지 SLn) 중 일부, 및 이들에 대응하는 화소들에 대한 선택 구동이 이루어질 수 없다.
따라서, 본 발명의 실시예들에 따른 표시 장치(100, 도 1 참조)는, 개시 신호(FLM) 대신 클럭 신호들(CLK1, CLK2) 중 적어도 하나를 마스킹함으로써 주사선들(SL1 내지 SLn) 중 일부, 및 이들에 대응하는 화소들을 선택 구동할 수 있다.
도 8은 도 5의 제1 스테이지에서 측정된 신호의 다른 일 예를 나타내는 파형도이다. 도 8에는 도 6의 파형도에 대응하는 파형도가 도시되어 있으며, 도 6의 파형도가 점선 형태로 도시되어 있다.
도 5, 도 6 및 도 8을 참조하면, 제3 시점(TP3) 및 제4 시점(TP4) 사이의 구간에서, 개시 신호(FLM)는 턴-온 전압 레벨의 펄스를 가질 수 있다. 즉, 도 1을 참조하여 설명한 타이밍 제어부(140)는 개시 신호(FLM)를 정상적으로 출력할 수 있다. 또한, 제1 클럭 신호(CLK1)는 턴-온 전압 레벨의 펄스를 가질 수 있다.
이 경우, 제1 스위칭 소자(M1)는 제1 클럭 신호(CLK1)에 응답하여 턴-온되고, 제1 노드(Q)에 개시 신호(FLM)를 전달할 수 있다. 따라서, 제1 노드(Q)는 개시 신호(FLM)에 대응하여 턴-온 전압 레벨(또는, 제2 전압(VGL))을 가질 수 있다.
제7 스위칭 소자(M7)는 제1 노드(Q)의 신호(V_Q)에 응답하여 턴-온되고, 제1 주사 신호(SCAN[1])(또는, 주사 신호(SCAN[i])를 풀다운하며, 제2 클럭 신호(CLK2)가 제1 주사 신호(SCAN[1])로서 출력될 수 있다.
다만, 제2 클럭 신호(CLK2)는 턴-오프 전압 레벨을 가지므로, 제1 주사 신호(SCAN[1])는 턴-오프 전압 레벨을 가질 수 있다.
제1 커패시터(C1)는 제1 노드(Q)의 신호(V_Q)(또는, 제1 노드(Q)의 전압 레벨)와 제1 주사 신호(SCAN[1])에 따라 턴-오프 전압 레벨과 턴-온 전압 레벨간의 전압차를 저장할 수 있다.
제5 스위칭 소자(M5)는 제1 클럭 신호(CLK1)에 응답하여 턴-온되고, 제2 노드(Q2)에 제2 전압(VGL)을 전달할 수 있다. 따라서, 제2 노드(Q2)는 제2 전압(VGL)(또는, 턴-온 전압 레벨)을 가질 수 있다.
즉, 제2 구간(P2)에서, 제1 스테이지(ST1)는 개시 신호(FLM)(또는, 이전 게이트 신호)에 응답하여 제1 주사 신호(SCAN[1])의 출력을 준비할 수 있다.
제4 시점(TP4) 및 제5 시점(TP5) 사이의 제3 구간(P3)에서, 제2 클럭 신호(CLK2)는 턴-온 전압 레벨의 펄스를 가지는 대신, 턴-오프 전압 레벨로 유지될 수 있다.
예를 들어, 타이밍 제어부(120, 도 1 참조)는, 제1 스테이지(ST1)에 대응하는 제3 구간(P3)(즉, 제1 스테이지(ST1)의 출력 구간)에서 제2 클럭 신호(CLK2)를 마스킹하여 턴-오프 전압 레벨의 제2 클럭 신호(CLK2)를 출력하거나, 제2 클럭 신호(CLK2)의 출력을 차단할 수 있다.
이 경우, 제1 노드(Q)는 제1 커패시터(C1)에 의해 턴-온 전압 레벨을 가지므로, 제7 스위칭 소자(M7)는 제1 노드(Q)의 신호(V_Q)에 응답하여 7턴-온 상태를 유지할 수 있다. 따라서, 제1 주사 신호(SCAN[1])는 제2 클럭 신호(CLK2)에 따라 턴-오프 전압 레벨로 유지될 수 있다.
이후, 제5 시점(TP5) 및 제6 시점(TP6) 사이에서, 제1 클럭 신호(CLK1)는 턴-온 전압 레벨의 펄스를 가질 수 있다.
이 경우, 제1 스위칭 소자(M1)는 제1 클럭 신호(CLK1)에 응답하여 턴-온되고, 제1 노드(Q)는 제1 입력 단자(101)에 연결될 수 있다. 제5 시점(TP5) 및 제6 시점(TP6) 사이에서, 제1 입력 단자(101)에는 턴-오프 전압 레벨의 개시 신호(FLM)가 인가되므로, 제1 노드(Q)는 턴-오프 전압 레벨(또는, 제1 전압(VGH))로 천이될 수 있다.
참고로, 제5 시점(TP5) 및 제6 시점(TP6) 사이에서, 제1 클럭 신호(CLK1)가 턴-오프 전압 레벨을 가지는 경우, 제1 노드(Q)의 신호(V_Q)는 턴-온 전압 레벨(또는, 제2 전압(VGL))로 유지될 수 있다. 이 경우, 이후 구간에서(예를 들어, 제6 시점(TP6) 이후에), 턴-온 전압 레벨의 제2 클럭 신호(CLK2)가 제1 스캔 신호(SCAN[1])로서 출력될 수 있다. 따라서, 제3 구간(P3)에서 제2 클럭 신호(CLK2)가 마스킹 되는 경우, 제3 구간(P3) 직후의 구간(즉, 제5 시점(TP5) 내지 제6 시점(TP6)) 사이에서 제1 클럭 신호(CLK1)는 턴-온 전압 레벨의 펄스를 가져야 한다.
한편, 제4 시점(TP4) 및 제5 시점(TP5)에서 제1 주사 신호(SCAN[1]), 즉, 제2 스테이지(ST2, 도 4 참조)에 캐리 신호로 제공되는 제1 주사 신호(SCAN[1])는 턴-오프 전압 레벨을 가지므로, 제5 시점(T5) 및 제6 시점(T6)에서, 제2 주사 신호(SCAN[2])(또는, 주사 신호(SCAN[i+1]))는 턴-오프 전압 레벨을 가질 수 있다.
즉, 표시 장치(100, 도 1 참조)(또는, 타이밍 제어부(140))는 클럭 신호들(CLK1, CLK2) 중 하나를 마스킹함으로써, 마스킹된 클럭 신호에 대응하는 스테이지(예를 들어, 제1 스테이지(ST1))의 출력(또는, 주사 신호, 캐리 신호)를 마스킹 할 수 있다.
따라서, 한 프레임 구간 동안 주사 구동부(120)는 주사 신호를 출력하지 않을 수 있을 뿐만 아니라, 한 프레임 구간 내에서 특정 구간에서만, 즉, 주사선들(SL1 내지 SLn) 중 일부에 대해서만 선택적으로 주사 신호를 제공할 수 있으며, 이에 따라, 일부 화소들에 대한 선택 구동이 가능할 수 있다. 예를 들어, 제3 구간(P3)에서 제2 클럭 신호(CLK2)가 마스킹 되는 대신에, 제5 시점(TP5) 및 제6 시점(TP6) 사이의 구간에서 제1 클럭 신호(CLK1)가 마스킹 되는 경우, 제1 주사 신호(SCAN[1])는 턴-온 전압 레벨을 가지고, 제2 주사 신호(SCAN[2])는 턴-오프 전압 레벨을 가질 수 있다. 즉, 제1 주사 신호(SCAN[1])가 인가되는 제1 주사선(SL1, 도 1 참조)만이 선택될 수 있다.
도 9는 도 8의 파형도에 따른 표시 장치의 동작을 설명하는 도면이다. 도 9에는 제1 모드(MODE1)(또는, 제1 프레임 구간)에서의 표시 장치(100)의 동작과, 제2 모드(MODE2)(또는, 제2 프레임 구간)에서의 표시 장치(100)의 동작이 도시되어 있다. 도 10은 도 1의 표시 장치에서 측정된 신호의 일 예를 나타내는 파형도이다. 도 10에는 제1 모드(MODE1)에서의 표시 장치(100)의 동작에 따른 주사 신호들 및 데이터 신호(DATA)가 도시되어 있다.
도 1, 도 8 및 도 9를 참조하면, 제1 모드(MODE1)에서, 타이밍 제어부(120)는 표시부(110)의 X번째 행(X-th ROW)(단, X는 양의 정수)에 대응하여, 클럭 신호들(CLK1, CLK2) 중 적어도 하나를 마스킹할 수 있다. 즉, 하나의 프레임 구간 중 X번째 행(X-th ROW)에 대응하는 일부 구간에서, 클럭 신호들(CLK1, CLK2) 중 적어도 하나는 턴-온 전압 레벨을 펄스를 가지는 대신에, 턴-오프 전압 레벨로 유지될 수 있다.
이 경우, 도 10에 도시된 바와 같이, 표시부(110)의 첫번째 행(1st ROW)으로부터 X번째 행(X-th ROW) 이전까지의 행들(또는, 화소(PX))에 대해서는, 주사 구동부(120)로부터 턴-온 전압 레벨의 주사 신호(즉, 제1 내지 제X-1 주사 신호들(SCAN[1] 내지 SCAN[X-1]))가 순차적으로 제공되고, 표시부(110)의 X번째 행(X-th ROW)으로부터 n번째 행(n-th ROW)(즉, 마지막 행)까지의 행들에 대해서는, 주사 구동부(120)로부터 주사 신호가 제공되지 않거나, 턴-오프 전압 레벨의 주사 신호(예를 들어, 제X 주사 신호(SCAN[X]), 제X+1 주사 신호(SCAN[X+1]))가 제공될 수 있다.
하나의 프레임 구간에 대응하는 프레임 영상이 유효한 제1 객체 이미지(OBJ1)를 포함하고, 프레임 영상 중 제1 객체 이미지(OBJ1)를 제외한 나머지 부분은 무의미한 경우, 즉, 표시부(110) X번째 행(X-th ROW) 이전에 유효한 영상이 표시되는 경우, 제1 모드(MODE1)에 따른 표시 장치(100)의 동작이 유효할 수 있다.
일 실시예에서, 표시부(110)의 X번째 행(X-th ROW)에 대응하여 클럭 신호들(CLK1, CLK2) 중 적어도 하나가 마스킹 된 경우, 데이터 구동부(130)는 X번째 행(X-th ROW) 이후의 행들에 대응하는 구간에서 데이터 신호의 출력을 차단할 수 있다.
도 10에 도시된 바와 같이, 첫번째 내지 X-1 행들에 대해, 데이터 구동부(130)로부터 표시부(110)에 제공되는 데이터 신호(DATA)는 유효한 값을 가지며, X번째 행 이후의 행들에 대해, 데이터 신호(DATA)는 유효한 값을 가지지 않을 수 있다.
예를 들어, 데이터 구동부(130)는 하나의 프레임 구간 중 X번째 행들에 대응하는 구간에서, 데이터 구동부(130)의 출력단들(즉, 데이터선들(DL1 내지 DLm)에 연결되는 출력단들)의 임피던스를 크게 상승시키거나, 데이터선들(DL1 내지 DLm)과의 연결을 차단할 수 있다.
따라서, 표시 장치(100)의 소비 전력이 보다 감소될 수 있다.
한편, 제2 모드(MODE2)에서, 타이밍 제어부(140)는 표시부(110)의 Y번째 행(Y-th ROW)(단, Y는 양의 정수)에 대응하여, 클럭 신호들(CLK1, CLK2) 중 적어도 하나를 마스킹할 수 있다. 즉, 하나의 프레임 구간 중 Y번째 행(Y-th ROW)에 대응하는 일부 구간에서, 클럭 신호들(CLK1, CLK2) 중 적어도 하나는 턴-온 전압 레벨을 펄스를 가지는 대신에, 턴-오프 전압 레벨로 유지될 수 있다.
이 경우, 표시부(110)의 첫번째 행(1st ROW)으로부터 Y번째 행(Y-th ROW) 이전까지의 행들(또는, 화소(PX))에 대해서는, 주사 구동부(120)로부터 턴-온 전압 레벨의 주사 신호가 순차적으로 제공되고, 표시부(110)의 Y번째 행(Y-th ROW)으로부터 n번째 행(n-th ROW)(즉, 마지막 행)까지의 행들에 대해서는, 주사 구동부(120)로부터 주사 신호가 제공되지 않거나, 턴-오프 전압 레벨의 주사 신호가 제공될 수 있다.
하나의 프레임 구간에 대응하는 프레임 영상이 유효한 제1 객체 이미지(OBJ1)를 포함하는 경우, 제1 객체 이미지(OBJ1)는 표시부(110) Y번째 행(Y-th ROW) 이전의 영역에 표시될 수 있다.
제2 모드(MODE2)에서 클럭 신호들(CLK1, CLK2)이 마스킹 되는 구간의 제2 위치(MASK2)(또는, 시점)은, 제1 모드(MODE1)에서 클럭 신호들(CLK1, CLK2)이 마스킹 되는 구간의 제1 위치(MASK1)와 다들 수 있다.
실시예들에서, 제1 모드(MODE1)(또는, 제1 프레임 구간)에서의 입력 데이터 영상(DATA1, 도 1 참조)과 제2 모드(MODE2)(또는, 제2 프레임 구간)에서의 입력 데이터 영상(DATA1)이 동일하거나 유사한 경우, 예를 들어, 제2 모드(MODE2)에서의 입력 데이터 영상(DATA1)이 제1 모드(MODE1)에서의 입력 데이터 영상(DATA1)에 포함된 제1 객체 이미지(OBJ1)의 위치와 동일한 위치에 배치되는 객체 이미지(OBJ)를 포함하는 경우, 데이터 구동부(130)는 제1 모드(MODE1)에서 클럭 신호들(CLK1, CLK2)이 마스킹되는 제1 위치(MASK1)(또는, 시점)와 제2 모드(MODE2)에서 클럭 신호들(CLK1, CLK2)이 마스킹되는 제2 위치(MASK2) 간의 차이에 기초하여 제2 모드(MODE2)에서의 입력 데이터 영상(DATA1)을 시프팅하여 출력할 수 있다.
예를 들어, 도 9에 도시된 바와 같이, 제1 모드(MODE1)에서와 같이 X번째 행(X-th ROW)에 인접하여 표시될 제1 객체 이미지(OBJ1)는 X번째 행(X-th ROW) 및 Y번째 행(Y-th ROW) 간의 차이만큼 시프트되어, Y번째 행(Y-th ROW)에 인접하여 표시될 수 있다.
참고로, 제1 객체 이미지(OBJ1)(예를 들어, 시계 영상)이 표시부(110)의 특정 영역에만 지속적으로 표시되는 경우, 특정 영역의 열화가 다른 영역에 비해 빠르게 진행될 수 있다. 따라서, 제1 객체 이미지(OBJ1)를 제1 모드(MODE1), 제2 모드(MODE2) 등에서와 같이, 다양한 위치들로 시프트시켜 표시함으로써, 표시부(110)의 특정 영역만이 열화되는 것이 방지되거나 완화될 수 있다.
도 9 및 도 10을 참조하여 설명한 바와 같이, 표시 장치(100)는 클럭 신호들(CLK1, CLK2) 중 적어도 하나를 마스킹 하는 시점만을 조절함으로써, 주사선들(SL1 내지 SLn) 중 일부 및 이에 대응하는 일부 화소들만을 선택 구동시킬 수 있다. 또한, 표시 장치(100)(또는, 데이터 구동부(130))는 선택된 주사선들(SL1 내지 SLn) 중 일부를 제외한 나머지에 대응하여, 데이터 신호의 출력을 차단할 수 있다. 따라서, 표시 장치(100)의 소비 전력이 보다 절감될 수 있다.
도 11은 도 1의 표시 장치에 포함된 주사 구동부의 다른 예를 나타내는 블록도이다.
도 1, 도 4, 및 도 11을 참조하면, 도 11의 주사 구동부(120)는 마스킹부(ST_MASK)를 더 포함한다는 점에서 도 4의 주사 구동부(120)와 상이하다. 마스킹부(ST_MASK)를 제외하고, 도 11의 주사 구동부(120)는 도 4의 주사 구동부(120)와 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
마스킹부(ST_MASK)는 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)를 제1 클럭 신호선 및 제2 클럭 신호선에 각각 전달하되, 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2) 중 적어도 하나를 부분적으로 마스킹할 수 있다.
일 실시예에서, 마스킹부(ST_MASK)는 스위칭 소자(SW)를 포함할 수 있다. 스위칭 소자(SW)는 제2 클럭 신호(CLK2)를 수신하는 제1 전극, 제2 클럭 신호선에 연결되는 제2 전극, 및 마스킹 제어 신호(SC_MASK)를 수신하는 게이트 전극을 포함할 수 있다. 여기서, 마스킹 제어 신호(SC_MASK)는 외부(예를 들어, 타이밍 제어부(140), 또는 데이터 구동부(130))로부터 제공되며, 하나의 펄스를 가지며, 예를 들어, 도 8을 참조하여 설명한 제3 구간(P3)에서 턴-온 전압 레벨을 가질 수 있다. 예를 들어, 마스킹 제어 신호(SC_MASK)는 도 9 및 도 10을 참조하여 설명한 데이터 구동부(130)의 출력을 차단하는 시점에 데이터 구동부(130)로부터 제공되거나, 데이터 구동부(130)의 출력을 차단하는 제어 신호와 동일할 수 있다.
이 경우, 도 8을 참조하여 설명한 제2 클럭 신호(CLK2)와 유사하게, 스테이지들(ST1 내지 ST4, 도 4 참조)에 제공되는 제1 클럭 신호(CLK1)는 스위칭 소자(SW)에 마스킹 될 수 있다.
한편, 도 11에서 스위칭 소자(SW)는 제2 클럭 신호(CLK2)를 수신하여 제2 클럭 신호선에 전달하거나 차단하는 것으로 도시되어 있으나, 스위칭 소자(SW)가 이에 한정되는 것은 아니다. 예를 들어, 스위칭 소자(SW)의 제1 전극은 제2 클럭 신호(CLK2)를 수신하는 대신, 제1 전압(VGH, 도 4) 참조에 연결될 수 있다. 마스킹 제어 신호(SC_MASK)에 의해 스위칭 소자(SW)가 턴-온되는 경우, 제2 클럭 신호선에 제1 전압(VGH)(또는, 턴-오프 전압 레벨의 전압)이 인가되므로, 제2 클럭 신호(CLK2)는 턴-오프 전압 레벨을 유지할 수 있다.
또한, 도 11에서 마스킹부(ST_MASK)는 하나의 스위칭 소자(SW)를 포함하는 것으로 도시되어 있으나, 마스킹부(ST_MASK)가 이에 한정되는 것은 아니다. 예를 들어, 마스킹부(ST_MASK)는 스위칭 소자(SW)와 유사하게, 제1 클럭 신호(CLK1)를 수신하여 제1 클럭 신호선에 전달하는 부가 스위칭 소자를 더 포함하고, 부가 스위칭 소자는 마스킹 제어 신호(SC_MASK) 또는 별도의 제어 신호에 응답하여 동작할 수도 있다.
본 발명의 기술 사상은 전술한 실시예에 따라 구체적으로 기술되었으나, 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형 예가 가능함을 이해할 수 있을 것이다.
본 발명의 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라, 특허 청구범위에 의해 정해져야만 할 것이다. 또한, 특허 청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치 101: 제1 입력 단자
102: 제2 입력 단자 103: 제3 입력 단자
104: 출력 단자 110: 표시부
120: 주사 구동부 130: 데이터 구동부
140: 타이밍 제어부 150: 발광 구동부
SST1: 제1 노드 제어부 SST2: 제2 노드 제어부
SST3: 버퍼부 ST_MASK: 마스킹부
ST1, ST2, ST3, ST4: 제1 내지 제4 스테이지들

Claims (18)

  1. 클럭 신호, 개시 신호 및 영상 데이터를 생성하는 타이밍 제어부;
    상기 개시 신호에 응답하여 상기 클럭 신호를 주사 신호로서 순차적으로 출력하는 복수의 스테이지들을 구비하는 주사 구동부;
    상기 영상 데이터에 기초하여 데이터 신호를 생성하는 데이터 구동부; 및
    상기 주사 신호에 응답하여 상기 데이터 신호에 대응하는 휘도로 발광하는 화소들을 구비하는 표시부를 포함하고,
    상기 타이밍 제어부는 상기 주사 구동부가 상기 주사 신호를 순차적으로 출력하는 제1 프레임 구간 중 일부 구간에서 상기 클럭 신호를 마스킹하는, 표시 장치.
  2. 제1 항에 있어서, 상기 복수의 스테이지들 각각은, 캐리 신호에 응답하여 상기 클럭 신호를 상기 주사 신호로서 출력하며,
    상기 복수의 스테이지들 중 제1 스테이지는 상기 개시 신호를 상기 캐리 신호로서 수신하고,
    상기 복수의 스테이지들 중 상기 제1 스테이지를 제외한 나머지 스테이지들은 이전 스테이지의 주사 신호를 상기 캐리 신호로서 수신하는, 표시 장치.
  3. 제2 항에 있어서, 상기 클럭 신호는 제1 클럭 신호 및 제2 클럭 신호를 포함하고,
    상기 제1 클럭 신호는 펄스 파형을 가지며,
    상기 제2 클럭 신호는 상기 제1 클럭 신호가 반 주기만큼 시프트된 신호인, 표시 장치.
  4. 제3 항에 있어서, 상기 복수의 스테이지들 중 상기 제1 스테이지는 상기 제2 클럭 신호를 상기 주사 신호로서 출력하며,
    상기 복수의 스테이지들 중 상기 제1 스테이지에 인접한 제2 스테이지는 상기 제1 클럭 신호를 상기 주사 신호로서 출력하는, 표시 장치.
  5. 제3 항에 있어서, 상기 타이밍 제어부는, 상기 프레임 구간 중 상기 일부 구간에서 상기 제1 클럭 신호 및 상기 제2 클럭 신호 중 적어도 하나를 마스킹하는, 표시 장치.
  6. 제5 항에 있어서, 상기 타이밍 제어부는, 상기 프레임 구간 중 상기 일부 구간에서 상기 제2 클럭 신호를 마스킹하고, 상기 제1 클럭 신호를 마스킹하지 않는, 표시 장치.
  7. 제6 항에 있어서, 상기 제2 클럭 신호는 제1 시점 및 제2 시점 사이에서 제1 전압 레벨의 펄스를 가지고, 제3 시점 및 제4 시점에서 상기 제1 전압 레벨과 다른 제2 전압 레벨로 유지되며,
    상기 제1 시점, 상기 제2 시점, 상기 제3 시점, 및 상기 제4 시점은 상기 제2 클럭 신호의 반 주기만큼 순차적으로 이격되고,
    상기 제3 시점 및 상기 제4 시점은 상기 일부 구간에 포함되는, 표시 장치.
  8. 제7 항에 있어서, 상기 제1 클럭 신호는 상기 제2 시점 및 상기 제3 시점 사이에서 상기 제1 전압 레벨의 펄스를 가지고, 상기 제4 시점 및 제5 시점 사이에서 상기 제1 전압 레벨의 펄스를 가지며,
    상기 제5 시점은 상기 제4 시점으로부터 상기 제1 클럭 신호의 반주기만큼 이격된, 표시 장치.
  9. 제5 항에 있어서, 상기 일부 구간은 상기 복수의 스테이지들 중 적어도 하나의 스테이지에 대응하는, 표시 장치.
  10. 제9 항에 있어서, 상기 일부 구간은 상기 제1 클럭 신호의 상기 주기보다 작은, 표시 장치.
  11. 제9 항에 있어서, 상기 복수의 스테이지들 중 상기 적어도 하나의 스테이지는 턴-오프 전압 레벨의 상기 주사 신호를 출력하고,
    상기 턴-오프 전압 레벨은 상기 화소들 각각에 구비되고 상기 주사 신호를 수신하는 트랜지스터를 턴-오프시키는 전압 레벨인, 표시 장치.
  12. 제3 항에 있어서, 상기 제1 스테이지는,
    상기 제1 클럭 신호 및 상기 제2 클럭 신호에 기초하여 상기 캐리 신호를 제1 노드에 전달하는 제1 노드 제어부; 및
    상기 제1 노드의 제1 노드 전압에 기초하여 상기 제2 클럭 신호를 상기 주사 신호로서 출력하는 버퍼부를 포함하는, 표시 장치.
  13. 제12 항에 있어서, 상기 제1 스테이지는,
    상기 제1 노드의 제1 노드 전압에 기초하여 상기 제1 클럭 신호를 제2 노드에 전달하는 제2 노드 제어부를 더 포함하고,
    상기 버퍼부는 상기 제2 노드의 제2 노드 전압에 기초하여 상기 주사 신호의 전압 레벨을 턴-오프 전압 레벨로 천이시키는, 표시 장치.
  14. 제1 항에 있어서, 상기 타이밍 제어부는 상기 제1 프레임 구간 중 제1 구간에서 상기 클럭 신호를 마스킹하며, 제2 프레임 구간 중 제2 구간에서 상기 클럭 신호를 마스킹하며,
    상기 제2 프레임 구간 내 상기 제2 구간의 제1 위치는, 상기 제1 프레임 구간 내 상기 제1 구간의 제2 위치와 다른, 표시 장치.
  15. 제14 항에 있어서, 상기 타이밍 제어부는, 상기 제1 위치 및 상기 제2 위치 간의 차이에 기초하여 상기 영상 데이터를 시프팅하여 출력하는, 표시 장치.
  16. 제1 항에 있어서, 상기 데이터 구동부는 상기 프레임 구간 중 상기 일부 구간 이후의 나머지 구간에서 상기 데이터 신호의 출력을 차단하는, 표시 장치.
  17. 제1 클럭 신호선,
    제2 클럭 신호선,
    제1 클럭 신호 및 제2 클럭 신호를 상기 제1 클럭 신호선 및 상기 제2 클럭 신호선에 각각 전달하되, 상기 제1 클럭 신호 및 상기 제2 클럭 신호 중 적어도 하나를 부분적으로 마스킹하는 마스킹부; 및
    상기 제1 클럭 신호선 및 상기 제2 클럭 신호선에 연결되고 상기 제1 클럭 신호 및 상기 제2 클럭 신호에 기초하여 주사 신호를 순차적으로 출력하는 복수의 스테이지들을 포함하며,
    상기 복수의 스테이지들 각각은, 캐리 신호에 응답하여 상기 클럭 신호를 상기 주사 신호로서 출력하고,
    상기 복수의 스테이지들 각각은, 이전 스테이지의 주사 신호를 상기 캐리 신호로서 수신하는, 주사 구동부.
  18. 제17 항에 있어서, 상기 마스킹부는,
    상기 제2 클럭 신호를 수신하는 제1 전극, 상기 제2 클럭 신호선에 연결되는 제2 전극, 및 마스킹 제어 신호를 수신하는 게이트 전극을 구비하는 스위칭 소자를 포함하는, 주사 구동부.
KR1020190043233A 2019-04-12 2019-04-12 주사 구동부 및 표시 장치 KR20200120835A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190043233A KR20200120835A (ko) 2019-04-12 2019-04-12 주사 구동부 및 표시 장치
CN202010110744.4A CN111816108A (zh) 2019-04-12 2020-02-24 扫描驱动部以及显示装置
US16/804,795 US11475861B2 (en) 2019-04-12 2020-02-28 Scan driver and display device including scan driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190043233A KR20200120835A (ko) 2019-04-12 2019-04-12 주사 구동부 및 표시 장치

Publications (1)

Publication Number Publication Date
KR20200120835A true KR20200120835A (ko) 2020-10-22

Family

ID=72748027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190043233A KR20200120835A (ko) 2019-04-12 2019-04-12 주사 구동부 및 표시 장치

Country Status (3)

Country Link
US (1) US11475861B2 (ko)
KR (1) KR20200120835A (ko)
CN (1) CN111816108A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102591507B1 (ko) * 2019-07-22 2023-10-23 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4424872B2 (ja) 2001-03-29 2010-03-03 三洋電機株式会社 表示装置の駆動方法及び駆動回路
US20010052887A1 (en) 2000-04-11 2001-12-20 Yusuke Tsutsui Method and circuit for driving display device
KR100658284B1 (ko) * 2005-09-30 2006-12-14 삼성에스디아이 주식회사 주사 구동회로와 이를 이용한 유기 전계발광 장치
US8907939B2 (en) * 2010-09-02 2014-12-09 Novatek Microelectronics Corp. Frame maintaining circuit and frame maintaining method
KR102083609B1 (ko) * 2013-05-09 2020-03-03 삼성디스플레이 주식회사 표시장치, 주사 구동 장치 및 그 구동 방법
KR20160045215A (ko) 2014-10-16 2016-04-27 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102390093B1 (ko) * 2015-05-28 2022-04-26 삼성디스플레이 주식회사 게이트 구동 회로 및 표시 장치
KR102485165B1 (ko) 2015-08-21 2023-01-09 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN105139795B (zh) * 2015-09-22 2018-07-17 上海天马有机发光显示技术有限公司 一种栅极扫描电路及其驱动方法、栅极扫描级联电路
KR102486445B1 (ko) * 2016-04-01 2023-01-10 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20200327861A1 (en) 2020-10-15
US11475861B2 (en) 2022-10-18
CN111816108A (zh) 2020-10-23

Similar Documents

Publication Publication Date Title
US11557255B2 (en) Display device
CN110021264B (zh) 像素电路及其驱动方法、显示面板
KR102582551B1 (ko) 픽셀 구동 회로 및 그 구동 방법, 및 디스플레이 패널
KR102629873B1 (ko) 표시 장치
JP7482936B2 (ja) ゲート駆動部およびこれを用いた電界発光表示装置
EP3843073A1 (en) Emission driver
CN111986599B (zh) 显示设备
KR102649600B1 (ko) 클럭 생성기 및 이를 포함하는 표시 장치
KR20210114603A (ko) 스테이지 회로 및 이를 포함하는 스캔 구동부
WO2020082233A1 (en) Pixel driving circuit, method, and display apparatus
US20230290309A1 (en) Electroluminescent display panel having the emission driving circuit
CN113838423A (zh) 显示装置
CN113129839A (zh) 选通驱动器和包括其的有机发光显示装置
KR102657137B1 (ko) 표시 장치
US11475861B2 (en) Scan driver and display device including scan driver
US11545078B2 (en) Display device with gate driver capable of providing high resolution and reducing deterioration of image quality
KR20190136396A (ko) 표시 장치
KR102498990B1 (ko) 표시 장치
KR102485956B1 (ko) 표시 장치
US11887541B2 (en) Further reduction of power consumption in display device with low-frequency driving
US11910662B2 (en) Display device using a simultaneous light emitting method and driving method thereof
JP2023039901A (ja) 表示装置及びその制御方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal