TWI697210B - 具自動頻帶選擇器之鎖相迴路及其多頻帶壓控振盪器 - Google Patents

具自動頻帶選擇器之鎖相迴路及其多頻帶壓控振盪器 Download PDF

Info

Publication number
TWI697210B
TWI697210B TW108116251A TW108116251A TWI697210B TW I697210 B TWI697210 B TW I697210B TW 108116251 A TW108116251 A TW 108116251A TW 108116251 A TW108116251 A TW 108116251A TW I697210 B TWI697210 B TW I697210B
Authority
TW
Taiwan
Prior art keywords
signal
band
type
electrically connected
control signal
Prior art date
Application number
TW108116251A
Other languages
English (en)
Other versions
TW202042508A (zh
Inventor
王朝欽
蔡宗毅
王鼎勝
Original Assignee
國立中山大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立中山大學 filed Critical 國立中山大學
Priority to TW108116251A priority Critical patent/TWI697210B/zh
Application granted granted Critical
Publication of TWI697210B publication Critical patent/TWI697210B/zh
Publication of TW202042508A publication Critical patent/TW202042508A/zh

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一種具自動頻帶選擇器之鎖相迴路包含一頻率相位偵測器、一電荷泵、一低通濾波器、一自動頻帶選擇器、一多頻帶壓控振盪器及一除頻器，該電荷泵接收頻率相位偵測器輸出之上升訊號及下降訊號並輸出類比電壓，類比電壓經由低通濾波器濾波為控制訊號並傳送至多頻帶壓控振盪器進行頻率控制，其中該自動頻帶選擇器能夠根據控制訊號改變該多頻帶壓控振盪器的頻帶，在製程變異大導致頻率偏移不在預期操作頻率時，仍可藉由頻帶的改變而正常動作。

Description

具自動頻帶選擇器之鎖相迴路及其多頻帶壓控振盪器
本發明是關於一種鎖相迴路，特別是關於一種具自動頻帶選擇之鎖相迴路及其多頻帶壓控振盪器。
鎖相迴路(Phase-locked loops)為一種回授系統，其藉由回授訊號與參考訊號之間頻率相位的比對進行壓控振盪器的控制，使得鎖相迴路輸出之訊號的頻率相位能與參考訊號同步，以提供一穩定的操作時脈而常使用於通訊系統中。一般鎖相迴路具有一頻率相位偵測器、一低通濾波器、一壓控振盪器及一除頻器，該頻率相位偵測器用以比對一參考訊號與該分頻器輸出之一回授訊號的頻率及相位而輸出一偵測訊號，該頻率相位偵測器輸出之該偵測訊號經由該低通濾波器濾除高頻訊號後傳送至該壓控振盪器進行控制，該壓控振盪器輸出之一輸出訊號經由該除頻器除頻為該回授訊號再回授至該頻率相位偵測器，經由數次之回授及鎖相後即可讓壓控振盪器輸出之頻率相位與參考訊號同步，而可提供頻率穩定的輸出訊號。隨著半導體製程的演進，半導體元件的尺寸越來越小，使得製程變異已成為不可忽視的問題之一，而若壓控振盪器製程偏移量過大時，可能會導致其輸出頻率不在預期操作頻率範圍內，讓鎖相迴路更甚是整體電路無法正常動作。
本發明的主要目的在於提供具自動頻帶選擇器之鎖相迴路，可藉由自動頻帶選擇器改變多頻帶壓控振盪器的操作頻帶，使多頻帶壓控振盪器在製程變異大時仍可正常動作。
本發明之一種具自動頻帶選擇器之鎖相迴路包含一頻率相位偵測器、一電荷泵、一低通濾波器、一自動頻帶選擇器、一多頻帶壓控振盪器及一除頻器，該頻率相位偵測器接收一參考訊號及一回授訊號，該頻率相位偵測器用以比對該參考訊號及該回授訊號的頻率相位並輸出一上升訊號及一下降訊號，該電荷泵電性連接該頻率相位偵測器，該電荷泵接收該上升訊號及該下降訊號，且該電荷泵輸出一類比電壓，該低通濾波器電性連接該電荷泵，該低通濾波器接收該類比電壓，且該低通濾波器輸出一控制訊號，該自動頻帶選擇器電性連接該低通濾波器，該自動頻帶選擇器接收該控制訊號，該自動頻帶選擇器將該控制訊號與一高電位訊號及一低電位訊號比對而輸出一P型頻帶控制訊號及一N型頻帶控制訊號，該多頻帶壓控振盪器電性連接該低通濾波器及該自動頻帶選擇器以接收該控制訊號、該P型頻帶控制訊號及該N型頻帶控制訊號，其中該P型頻帶控制訊號及該N型頻帶控制訊號用以改變該多頻帶壓控振盪器的一頻帶，該控制訊號用以控制該多頻帶壓控振盪器於該頻帶的一振盪頻率，該除頻器電性連接該多頻帶壓控振盪器及該頻率相位偵測器，該除頻器用以將該多頻帶壓控振盪器之一輸出訊號除頻為該回授訊號，並傳送至該頻率相位偵測器。
本發明藉由該自動頻帶選擇器根據該控制訊號的大小輸出頻帶控制訊號至該多頻帶壓控制振盪器，而改變該多頻帶壓控振盪器的頻帶，使得該多頻帶壓控制振盪器能夠有效地抵抗製程變異。
請參閱第1圖，其為本發明之一實施例，一種鎖相迴路100之功能方塊圖，該鎖相迴路100具有一頻率相位偵測器110、一電荷泵120、一低通濾波器130、一自動頻帶選擇器140、一多頻帶壓控振盪器150及一除頻器160。其中，該電荷泵120電性連接該頻率相位偵測器110，該低通濾波器130電性連接該電荷泵120，該自動頻帶選擇器140電性連接該低通濾波器130，該多頻帶壓控振盪器150電性連接該自動頻帶選擇器140及該低通濾波器130，該除頻器160電性連接該多頻帶壓控振盪器150及該頻率相位偵測器110。
請參閱第1及2圖，其中第2圖為本實施之該頻率相位偵測器110的電路圖，該頻率相位偵測器110用以比對一參考訊號S ref及一回授訊號S fed的頻率與相位，在本實施例中，該頻率相位偵測器110具有一第一動態偵測單元111、一第二動態偵測單元112、一NOR閘113、一第一反相器114、一第二反相器115及一突波消除電路116。該第一動態偵測單元111接收該參考訊號S ref，該第二動態偵測單元112接收該除頻器160輸出之該回授訊號S fed，該NOR閘113電性連接該第一動態偵測單元111及該第二動態偵測單元112，且該NOR閘113輸出之一邏輯訊號S L回傳至該第一動態偵測單元111及該第二動態偵測單元112，該第一反相器114電性連接該第一動態偵測單元111，該第二反相器115電性連接該第二動態偵測單元112，該突波消除電路116電性連接該第一反相器114及該第二反相器115，且該突波消除電路116輸出該上升訊號UP及該下降訊號DN。
請參閱第2圖，本實施例之該突波消除電路116具有一第三反相器116a、一第四反相器116b、一第一AND閘116c及一第二AND閘116d，該第三反相器116a電性連接該第一反相器114，該第四反相器116b電性連接該第二反相器115，該第一AND閘116c電性連接該第一反相器114及該第四反相器116b，且該第一AND閘116c根據該第一反相器114及該第四反相器116b輸出之電位產生該上升訊號UP，該第二AND閘116d電性連接該第二反相器115及該第三反相器116a，且該第二AND閘116d根據該第二反相器115及該第三反相器116a輸出之電位產生該下降訊號DN。
請參閱第2圖，該第一動態偵測單元111及該第二動態偵測訊號112輸出訊號之初始值為高電位，當該參考訊號S ref領先該回授訊號S fed時，該第一動態偵測單元111之輸出為低電位，該第二動態偵測單元112之輸出為高電位，使得該突波消除電路116輸出之該上升訊號UP為高電位，輸出之該下降訊號DN為低電位。當該參考訊號S ref落後該回授訊號S fed時，該第一動態偵測單元111之輸出為高電位，該第二動態偵測單元112之輸出為低電位，使得該突波消除電路116輸出之該上升訊號UP為低電位，輸出之該下降訊號DN為高電位，藉此讓後端電路能夠得知該參考訊號S ref及該回授訊號S fed之間的頻率相位差。而當該上升訊號UP及該下降訊號DN皆為高電位時，該NOR閘113輸出高電位，重置該第一動態偵測單元111及該第二動態偵測單元112，可減少該頻率相位偵測器110的死區。
請參閱第1及3圖，其中第3圖為本實施例之該電荷泵120的電路圖，該電荷泵120接收該頻率相位偵測器110輸出之該下降訊號DN，並經由一反相器接收該上升訊號UP，且該電荷泵120根據該下降訊號DN及反相之該上升訊號UP輸出一類比電壓V A，其中，當該上升訊號UP為高電位時反相之該上升訊號UP導通P型電晶體121，使該電荷泵120輸出之該類比電壓V A上升，而當該下降訊號DN為高電位時導通N型電晶體122，使該電荷泵120輸出之該類比電壓V A下降，藉此將數位之該上升訊號UP及該下降訊號DN轉換成類比之該類比電壓V A。
請參閱第1圖，該低通濾波器130接收該電荷泵120之該類比電壓V A，該低通濾波器130濾除該類比電壓V A中的高頻成份，且該低通濾波器130輸出一控制訊號V ctrl。
請參閱第1圖，該自動頻帶選擇器140接收該低通濾波器130輸出之該控制訊號V ctrl，在本實施例中，該自動頻帶選擇器140具有一第一比較器141、一第二比較器142、一溫度編碼計數器143及一數位類比轉換器144。其中，該第一比較器141接收該控制訊號V ctrl及一低電位訊號VL，該第一比較器141比對該控制訊號V ctrl及該低電位訊號VL的電位大小並輸出一第一比較訊號S c1，該第二比較器142接收該控制訊號V ctrl及一高電位訊號VH，該第二比較器142比對該控制訊號V ctrl及該高電位訊號VH的的電位大小並輸出一第二比較訊號S c2，該溫度編碼計數器143接收該第一比較訊號S c1及該第二比較訊號S c2，且該溫度編碼計數器143根據該第一比較訊號S c1及該第二比較訊號S c2輸出一溫度編碼訊號S TC，該數位類比轉換器144電性連接該溫度編碼計數器143，該數位類比轉換器144根據該溫度編碼訊號S TC輸出一P型頻帶控制訊號S cp及一N型頻帶控制訊號S cn至該多頻帶壓控振盪器150，以控制該多頻帶壓控振盪器150的頻帶。
請參閱第4圖，為本實施例之該溫度編碼計數器143的電路圖，該溫度編碼計數器143是由複數個邏輯電路及複數個D型正反器組成，由右至左的該D型正反器輸出之S 0~S 9訊號則分別為該溫度編碼訊號S TC之第0至9位元。其中，當該控制訊號V ctrl小於該低電位訊號VL及該高電位訊號VH時，該第一比較訊號S c1為高電位，該第二比較訊號S c2為低電位，這將使得該溫度編碼計數器143上數，例如，由0000000111上數至0000001111。而當該控制訊號V ctrl大於該高電位訊號VH及該低電位訊號VL時，該第一比較訊號S c1為低電位，該第二比較訊號S c2為高電位，這將使得該溫度編碼計數器143下數，例如，由0001111111下數至0000111111。
請參閱第5圖，為本實施例之該數位類比轉換器144的電路圖，該溫度編碼訊號S TC之各個位元S 0~S 9分別控制多個N型電晶體，而各該N型電晶體的導通或截止將改變電流I S的分流大小，進而改變該P型頻帶控制訊號S cp及該N型頻帶控制訊號S cn的電位。其中，若該溫度編碼訊號S TC之各個位元S 0~S 9為邏輯1較多而導通較多個N型電晶體時，電流I S的分流大小會提高，使得該P型頻帶控制訊號S cp上升並使N型頻帶控制訊號S cn下降。反之，該溫度編碼訊號S TC之各個位元S 0~S 9為邏輯1較少而導通較少個N型電晶體時，電流I S的分流大小會減少，使得該P型頻帶控制訊號S cp下降並使N型頻帶控制訊號S cn上升。
請參閱第1圖，該多頻帶壓控振盪器150接收該低通濾波器130輸出之該控制訊號V ctrl及該數位類比轉換器144輸出之該P型頻帶控制訊號S cp及該N型頻帶控制訊號S cn。其中該控制訊號V ctrl用以控制該多頻帶壓控振盪器150於該頻帶的一振盪頻率，該P型頻帶控制訊號S cp及該N型頻帶控制訊號S cn則用以改變該多頻帶壓控振盪器150的一頻帶。
請參閱第6圖，為本實施例之該多頻帶壓控振盪器150的電路圖，該多頻帶壓控振盪器150具有一控制電晶體151、一第一電流鏡152、一第一開關串153、一延遲元件串154、一第二開關串155及一第二電流鏡156。其中，該第一電流鏡152具有一P型參考電晶體152a及複數個P型電流鏡電晶體152b，該第一開關串153具有複數個P型電晶體153a，該第二電流鏡156具有一N型參考電晶體156a及複數個N型電流鏡電晶體156b，該第二開關串155具有複數個N型電晶體155a，該延遲元件串154具有複數個延遲元件154a。
其中，該控制電晶體151為一N型電晶體，該控制電晶體151之閘極接收該控制訊號V ctrl，該控制電晶體151之汲極電性連接該第一電流鏡152之該P型參考電晶體152a，該控制電晶體151之源極經由一電阻157接地，該第一電流鏡152之該P型參考電晶體152a之閘極及汲極電性連接該控制電晶體151之汲極，該P型參考電晶體152a之源極接收一電源電壓V DD，使該控制電晶體151之汲極經由該第一電流鏡152之該P型參考電晶體152a接收該電源電壓V DD，該些P型電流鏡電晶體152b之閘極電性連接該P型參考電晶體152a之閘極，該些P型電流鏡電晶體152b之源極接收電源電壓V DD。該第一開關串153之各該P型電晶體153a之源極電性連接各該P型電流鏡電晶體152b之汲極，各該P型電晶體153a之汲極電性連接各該延遲元件154a，各該P型電晶體153a之閘極接收該P型頻帶控制訊號S cp。該第二電流鏡156之該N型參考電晶體156a之汲極及閘極電性連接其中之一該P型電流鏡電晶體152b之汲極，該N型參考電晶體156a之源極接地，各該N型電流鏡電晶體156b之閘極電性連接該N型參考電晶體156a之閘極，各該N型電流鏡電晶體156b之源極接地。該第二開關串155之各該N型電晶體155a之源極電性連接各該N型電流靜電晶體156b之汲極，各該N型電晶體155a之汲極電性連接各該延遲元件154a，各該N型電晶體155a之閘極接收該N型頻帶控制訊號S cn。各該延遲元件154a為雙端延遲元件，各該延遲元件154a相互串聯，該延遲元件154a輸出一正振盪訊號V o+及一負振盪訊號V o-，在本實施例中，是以該延遲元件154a之該正振盪訊號V o+作為該多頻帶壓控振盪器150之一輸出訊號S O。其中，由於該控制訊號V ctrl的電位大小可改變流經該控制電晶體151的電流大小，進而改變流經該第一電流鏡152、該第二電流鏡156及該延遲元件串154的電流，而能控制該多頻帶壓控振盪器150的振盪頻率。
請參閱第1及6圖，當該控制訊號V ctrl大於該高電位訊號VH及該低電位訊號VL時，會讓該溫度編碼計數器143上數，令該P型頻帶控制訊號S cp上升及該N型頻帶控制訊號S cn下降，使得通過各該延遲元件154a的電流減少，反之，當該控制訊號V ctrl小於該高電位訊號VH及該低電位訊號VL時，會讓該溫度編碼計數器143下數，令該P型頻帶控制訊號S cp下降及該N型頻帶控制訊號S cn上升，使得通過各該延遲元件154a的電流增加。藉此，該自動頻帶選擇器140可在該控制電壓V ctrl大於該高電位訊號VH或小於該低電位訊號VL時以該P型頻帶控制訊號S cp及該N型頻帶控制訊號S cn改變該多頻帶壓控振盪器150之操作頻帶，而達成自動頻帶選擇之功效。
請參閱第1圖，該除頻器160接收該多頻帶壓控振盪器150之該輸出訊號S O，並將其除頻為該回授訊號S fed，最後再將該回授訊號S fed傳送至該頻率相位偵測器110進行頻率相位比對，而可在在數次回授後達成該鎖相迴路100之鎖相。
本發明藉由該自動頻帶選擇器140根據該控制訊號V ctrl輸出頻帶控制訊號至多頻帶壓控振盪器150，改變多頻帶壓控振盪器150的頻帶，使得多頻帶壓控振盪器150能夠有效地抵抗製程變異。
本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。
100:鎖相迴路 110:頻率相位偵測器 111:第一動態偵測單元 112:第二動態偵測單元 113:NOR閘 114:第一反相器 115:第二反相器 116:突波消除電路 116a:第三反相器 116b:第四反相器 116c:第一AND閘 116d:第二AND閘 120:電荷泵 130:低通濾波器 140:自動頻帶選擇器 141:第一比較器 142:第二比較器 143:溫度編碼計數器 144:數位類比轉換器 150:多頻帶壓控振盪器 151:控制電晶體 152:第一電流鏡 152a:P型參考電晶體 152b:P型電流鏡電晶體 153:第一開關串 153a:P型電晶體 154:延遲元件串 154a:延遲元件 155:第二開關串 155a:N型電晶體 156:第二電流鏡 156a:N型參考電晶體 156b:N型電流鏡電晶體 157:電阻 Sref:參考訊號 Sfed:回授訊號 UP:上升訊號 DN:下降訊號 VA:類比電壓 Vctrl:控制訊號 VH:高電位訊號 VL:低電位訊號 SO:輸出訊號 SL:邏輯訊號 Sc1:第一比較訊號 Sc2:第二比較訊號 Scp:P型頻帶控制訊號 Scn:N型頻帶控制訊號 VDD:電源電壓 STC:溫度編碼訊號
第1圖：依據本發明之一實施例，一種具自動頻帶選擇器之鎖相迴路的功能方塊圖。 第2圖：依據本發明之一實施例，一頻率相位偵測器的電路圖。 第3圖：依據本發明之一實施例，一電荷泵的電路圖。 第4圖： 依據本發明之一實施例，一自動頻帶選擇器之溫度編碼計數器的電路圖。 第5圖：依據本發明之一實施例，該自動頻帶選擇器之數位類比轉換器的電路圖。 第6圖：依據本發明之一實施例，一多頻帶壓控振盪器的電路圖。
100:鎖相迴路
110:頻率相位偵測器
120:電荷泵
130:低通濾波器
140:自動頻帶選擇器
141:第一比較器
142:第二比較器
143:溫度編碼計數器
144:數位類比轉換器
150:多頻帶壓控振盪器
160:除頻器
Sref:參考訊號
Sfed:回授訊號
UP:上升訊號
DN:下降訊號
VA:類比電壓
Vctrl:控制訊號
VL:低電位訊號
VH:高電位訊號
Sc1:第一比較訊號
Sc2:第二比較訊號
STC:溫度編碼訊號
Scn:N型頻帶控制訊號
Scp:P型頻帶控制訊號
SO:輸出訊號

Claims (7)

  1. 一種具自動頻帶選擇器之鎖相迴路，其包含：一頻率相位偵測器，接收一參考訊號及一回授訊號，該頻率相位偵測器用以比對該參考訊號及該回授訊號的頻率相位並輸出一上升訊號及一下降訊號；一電荷泵，電性連接該頻率相位偵測器，該電荷泵接收該上升訊號及該下降訊號，且該電荷泵輸出一類比電壓；一低通濾波器，電性連接該電荷泵，該低通濾波器接收該類比電壓，且該低通濾波器輸出一控制訊號；一自動頻帶選擇器，電性連接該低通濾波器，該自動頻帶選擇器接收該控制訊號，該自動頻帶選擇器將該控制訊號與一高電位訊號及一低電位訊號比對而輸出一P型頻帶控制訊號及一N型頻帶控制訊號；一多頻帶壓控振盪器，電性連接該低通濾波器及該自動頻帶選擇器以接收該控制訊號、該P型頻帶控制訊號及該N型頻帶控制訊號，其中該P型頻帶控制訊號及該N型頻帶控制訊號用以改變該多頻帶壓控振盪器的一頻帶，該控制訊號用以控制該多頻帶壓控振盪器於該頻帶的一振盪頻率；以及一除頻器，電性連接該多頻帶壓控振盪器及該頻率相位偵測器，該除頻器用以將該多頻帶壓控振盪器之一輸出訊號除頻為該回授訊號，並傳送至該頻率相位偵測器；其中該多頻帶壓控振盪器具有一控制電晶體、一第一電流鏡、一第一開關串、一延遲元件串、一第二開關串及一第二電流鏡，該控制電晶體接收該控制訊號，該第一電流鏡電性連接該控制電晶體，該第一開關串電性連接該第一電流鏡，該第一開關串經由該第一電流鏡耦接一電源電壓，該延遲元件串電性連接該 第一開關串，該第二開關串電性連接該延遲元件串，該第二電流鏡電性連接該第二開關串及該第一電晶體串，該第二開關串經由該第二電流鏡接地，其中該第一開關串受該P型頻帶控制訊號控制，該第二開關串受該N型頻帶控制訊號控制而改變該延遲元件串接收之電流大小，其中該第一電流鏡具有一P型參考電晶體及複數個P型電流鏡電晶體，該第一開關串具有複數個P型電晶體，該P型參考電晶體電性連接該控制電晶體，各該P型電晶體電性連接各該P型電流鏡電晶體，該第二電流鏡具有一N型參考電晶體及複數個N型電流鏡電晶體，該第二開關串具有複數個N型電晶體，該N型參考電晶體電性連接其中之一該P型電晶體，各該N型電晶體電性連接各該N型電流鏡電晶體，該延遲元件串具有複數個延遲元件，各該延遲元件電性連接各該P型電晶體及各該N型電晶體，且各該延遲元件相互串聯，其中之一該延遲元件輸出一正振盪訊號及一負振盪訊號。
  2. 如申請專利範圍第1項所述之具自動頻帶選擇器之鎖相迴路，其中該頻率相位偵測器具有一第一動態偵測單元、一第二動態偵測單元、一NOR閘、一第一反相器、一第二反相器及一突波消除電路，該第一動態偵測單元接收該參考訊號，該第二動態偵測單元接收該回授訊號，該NOR閘電性連接該第一動態偵測單元及該第二動態偵測單元，且該NOR閘輸出之一邏輯訊號回傳至該第一動態偵測單元及該第二動態偵測單元，該第一反相器電性連接該第一動態偵測單元，該第二反相器電性連接該第二動態偵測單元，該突波消除電路電性連接該第一反相器及該第二反相器，且該突波消除電路輸出該上升訊號及該下降訊號。
  3. 如申請專利範圍第2項所述之具自動頻帶選擇器之鎖相迴路，其中該突波消除電路具有一第三反相器、一第四反相器、一第一AND閘及一第二AND閘，該第三反相器電性連接該第一反相器，該第四反相器電性連接該第二反相 器，該第一AND閘電性連接該第一反相器及該第四反相器，且該第一AND閘輸出該上升訊號，該第二AND閘電性連接該第二反相器及該第三反相器，且該第二AND閘輸出該下降訊號。
  4. 如申請專利範圍第1項所述之具自動頻帶選擇器之鎖相迴路，其中該自動頻帶選擇器具有一第一比較器、一第二比較器、一溫度編碼計數器及一數位類比轉換器，該第一比較器及該第二比較器電性連接該低通濾波器，該第一比較器用以比對該控制訊號及該低電位訊號的大小並輸出一第一比較訊號，該第二比較器用以比對該控制訊號及該高電位訊號的大小並輸出一第二比較訊號，該溫度編碼計數器接收該第一比較訊號及該第二比較訊號，且該溫度編碼計數器輸出一溫度編碼訊號，該數位類比轉換器電性連接該溫度編碼計數器，該數位類比轉換器根據該溫度編碼訊號輸出該P型頻帶控制訊號及該N型頻帶控制訊號至該多頻帶壓控振盪器。
  5. 一種多頻帶壓控振盪器，其包含：一控制電晶體，接收一控制訊號並受該控制訊號控制；一第一電流鏡，電性連接該控制電晶體，該第一電流鏡接收一電源電壓，其中該第一電流鏡具有一P型參考電晶體及複數個P型電流鏡電晶體，該第一開關串具有複數個P型電晶體，該P型參考電晶體電性連接該控制電晶體，各該P型電晶體電性連接各該P型電流鏡電晶體；一第一開關串，電性連接該第一電流鏡，該第一開關串接收一P型頻帶控制訊號並受該P型頻帶控制訊號控制；一第二電流鏡，電性連接該第一電流鏡，且該第二電流鏡接地，其中該第二電流鏡具有一N型參考電晶體及複數個N型電流鏡電晶體，該第二開關串具有複 數個N型電晶體，該N型參考電晶體電性連接其中之一該P型電晶體，各該N型電晶體電性連接各該N型電流鏡電晶體；一第二開關串，電性連接該第二電流鏡，該第二開關串接收一N型頻帶控制訊號並受該N型頻帶控制訊號控制；以及一延遲元件串，電性連接該第一開關串及該第二開關串，其中該P型頻帶控制訊號及該N型頻帶控制訊號用以改變該延遲元件串之一頻帶，該控制訊號則用以改變該延遲元件串於該頻帶中的振盪頻率，其中該延遲元件串具有複數個延遲元件，各該延遲元件電性連接各該P型電晶體及各該N型電晶體，且各該延遲元件相互串聯，其中之一該延遲元件輸出一正振盪訊號及一負振盪訊號。
  6. 如申請專利範圍第5項所述之多頻帶壓控振盪器，其中該控制電晶體為一N型電晶體，該控制電晶體之一汲極經由該第一電流鏡之該P型參考電晶體接收該電源電壓，該控制電晶體之一源極經由一電阻接地，該控制電晶體之一閘極接收該控制訊號。
  7. 如申請專利範圍第5項所述之多頻帶壓控振盪器，其中各該延遲元件為雙端延遲元件。
TW108116251A 2019-05-10 2019-05-10 具自動頻帶選擇器之鎖相迴路及其多頻帶壓控振盪器 TWI697210B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108116251A TWI697210B (zh) 2019-05-10 2019-05-10 具自動頻帶選擇器之鎖相迴路及其多頻帶壓控振盪器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108116251A TWI697210B (zh) 2019-05-10 2019-05-10 具自動頻帶選擇器之鎖相迴路及其多頻帶壓控振盪器

Publications (2)

Publication Number Publication Date
TWI697210B true TWI697210B (zh) 2020-06-21
TW202042508A TW202042508A (zh) 2020-11-16

Family

ID=72176426

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108116251A TWI697210B (zh) 2019-05-10 2019-05-10 具自動頻帶選擇器之鎖相迴路及其多頻帶壓控振盪器

Country Status (1)

Country Link
TW (1) TWI697210B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI762354B (zh) * 2020-10-16 2022-04-21 恆景科技股份有限公司 具取樣電路的鎖相迴路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136260A (en) * 1991-03-08 1992-08-04 Western Digital Corporation PLL clock synthesizer using current controlled ring oscillator
US6011443A (en) * 1998-07-16 2000-01-04 Seiko Epson Corporation CMOS voltage controlled oscillator
JP2005057458A (ja) * 2003-08-04 2005-03-03 Sony Corp Ｐｌｌ回路
US7180334B2 (en) * 2003-04-03 2007-02-20 Altera Corporation Apparatus and method for decreasing the lock time of a lock loop circuit
US20080290917A1 (en) * 2005-11-29 2008-11-27 Motorola, Inc Multi-band frequency generation method and apparatus
US7538626B2 (en) * 2006-03-22 2009-05-26 Fujitsu Limited Voltage controlled oscillator circuit with different sized shunt transistors
US20100141347A1 (en) * 2008-12-05 2010-06-10 Mstar Semiconductor, Inc. Band Selecting Method Applied to Voltage Controlled Oscillator of Phase Locked Loop Circuit and Associated Apparatus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136260A (en) * 1991-03-08 1992-08-04 Western Digital Corporation PLL clock synthesizer using current controlled ring oscillator
US6011443A (en) * 1998-07-16 2000-01-04 Seiko Epson Corporation CMOS voltage controlled oscillator
US7180334B2 (en) * 2003-04-03 2007-02-20 Altera Corporation Apparatus and method for decreasing the lock time of a lock loop circuit
JP2005057458A (ja) * 2003-08-04 2005-03-03 Sony Corp Ｐｌｌ回路
US20080290917A1 (en) * 2005-11-29 2008-11-27 Motorola, Inc Multi-band frequency generation method and apparatus
US7538626B2 (en) * 2006-03-22 2009-05-26 Fujitsu Limited Voltage controlled oscillator circuit with different sized shunt transistors
US20100141347A1 (en) * 2008-12-05 2010-06-10 Mstar Semiconductor, Inc. Band Selecting Method Applied to Voltage Controlled Oscillator of Phase Locked Loop Circuit and Associated Apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI762354B (zh) * 2020-10-16 2022-04-21 恆景科技股份有限公司 具取樣電路的鎖相迴路

Also Published As

Publication number Publication date
TW202042508A (zh) 2020-11-16

Similar Documents

Publication Publication Date Title
KR100806117B1 (ko) 전압제어 발진기, 이를 구비한 위상동기루프 회로, 및위상동기루프 회로의 제어방법
GB2545752B (en) Phase locked loops
US10623008B2 (en) Reconfigurable fractional-N frequency generation for a phase-locked loop
CN110957998B (zh) 一种精确校正时钟信号占空比的电路
KR100717103B1 (ko) 전압제어 발진기의 발진 주파수를 자동 튜닝할 수 있는위상동기루프 회로, 및 지연라인의 지연시간을 자동 튜닝할수 있는 지연동기루프 회로
US11984899B2 (en) Dual mode phase-locked loop circuit, oscillator circuit, and control method of oscillator circuit
US6222420B1 (en) Minimizing recovery time
WO2019010088A1 (en) APPARATUS AND METHOD FOR REDUCING LATCH TIME
US4771249A (en) Phase locked loop having a filter with controlled variable bandwidth
JP2011040943A (ja) 位相ロックループ回路
TW201820790A (zh) 頻率合成裝置及其方法
US9948312B2 (en) Phase lock loop with a digital charge pump
TWI697210B (zh) 具自動頻帶選擇器之鎖相迴路及其多頻帶壓控振盪器
US9490824B1 (en) Phase-locked loop with frequency bounding circuit
TW201826715A (zh) 鎖相環電路
US20230344434A1 (en) Automatic Hybrid Oscillator Gain Adjustor Circuit
US9287853B2 (en) Signal conversion circuit, PLL circuit, delay adjustment circuit, and phase control circuit
CN114244350A (zh) 加速充电帮浦及锁相回路以及其操作方法
US8816732B2 (en) Capactive load PLL with calibration loop
US9438252B1 (en) Integrated circuits having low power, low interference and programmable delay generators therein and methods of operating same
Gimeno et al. Low-power half-rate dual-loop clock-recovery system in 28-nm FDSOI
Woo et al. A fast-locking CDR circuit with an autonomously reconfigurable charge pump and loop filter
US11418202B2 (en) Oscillator circuit and phase locked loop
US11601130B2 (en) Initialization circuit of delay locked loop
KR101720135B1 (ko) 다중-루프를 갖는 위상 고정 루프 회로

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees