CN103297041B - 锁相环电路 - Google Patents

锁相环电路 Download PDF

Info

Publication number
CN103297041B
CN103297041B CN201310064415.0A CN201310064415A CN103297041B CN 103297041 B CN103297041 B CN 103297041B CN 201310064415 A CN201310064415 A CN 201310064415A CN 103297041 B CN103297041 B CN 103297041B
Authority
CN
China
Prior art keywords
signal
oscillator
phase
path
scaling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310064415.0A
Other languages
English (en)
Other versions
CN103297041A (zh
Inventor
尹文婧
阿南德·高普兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Publication of CN103297041A publication Critical patent/CN103297041A/zh
Application granted granted Critical
Publication of CN103297041B publication Critical patent/CN103297041B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供了一种锁相环。PLL电路包括振荡器、检测块、积分路径以及比例路径。振荡器产生振荡信号。检测块检测在振荡信号和参考信号之间的相位差并产生表示相位差的积分值的积分信号以及表示相位差的当前值的比例信号。积分路径包括接收积分信号并将经调节的积分信号提供至振荡器的调节器，并且调节器具有包括误差放大器的反馈环。比例路径与积分信号分开地将比例信号提供至振荡器。振荡器产生具有由经调节的积分信号和比例信号两者控制的振荡频率的振荡信号，使得振荡信号的相位被锁定至参考信号的相位。

Description

锁相环电路
技术领域
本发明涉及锁相环电路。
背景技术
本文提供的背景技术说明用于大致描述公开的背景。所呈现的本发明人的工作在本背景技术部分中所述的工作、以及该说明在提交本发明时不能作为现有技术的方面的程度上既不明示地也不暗示地承认为针对本公开的现有技术。
锁相环(PLL)广泛应用于例如用于时钟产生、数据提取以及重定时的电子装置中。PLL理想的特征包括低抖动、低功率、小面积、宽操作范围、对处理、电压以及温度变化抗扰等等。
发明内容
本公开的方面提供一种锁相环电路。该锁相环电路包括振荡器、检测块、积分路径和比例路径。振荡器产生振荡信号并具有电源端子和控制端子。检测块检测在振荡信号的相位和参考信号的相位之间的相位差，并产生表示该相位差的积分或累积值的积分信号以及表示该相位差的当前值的比例信号。积分路径包括调节器，该调节器接收该积分信号并将经调节的积分信号供应至振荡器的电源端子，并且该调节器具有包括误差放大器的反馈环。比例路径与积分信号分开地将比例信号供应至振荡器的控制端子。振荡器产生具有由经调节的积分信号和比例信号两者控制的振荡频率的振荡信号，使得振荡信号的相位被锁定至参考信号的相位。
在一个实施例中，锁相环电路进一步包括分频器，该分频器将振荡信号分频以产生经分频的振荡信号，并且检测块通过将经分频的振荡信号的相位与参考信号的相位比较来检测相位差。
此外，在一个示例中，检测块产生基于相位差的上信号和下信号作为比例信号，并且比例路径将上信号和下信号供应至振荡器的控制端子。
根据本公开的一个方面，积分路径以模拟形式将经调节的积分信号供应至振荡器的电源端子，并且比例路径以数字形式将比例信号供应至振荡器的控制端子，以选择可选择的电路部件来调整振荡频率。
根据本公开的另一方面，振荡器是具有串联连接的多个延迟单元的环形振荡器。延迟单元中的每一个包括可选择的电路部件。
在一个实施例中，调节器是电压调节器，并且振荡器是电压控制振荡器，其产生具有取决于经调节的积分信号的电压的振荡频率的振荡信号。在一个示例中，振荡器是具有串联连接的多个延迟单元的环形振荡器。延迟单元中的每一个包括多个分支，其包括各自的反相器和将反相器彼此并联连接的开关。比例信号选择在延迟单元中的每一个中并联连接的分支的数量。
在另一个实施例中，调节器是电流调节器，并且振荡器是电流控制振荡器，其产生具有取决于经调节的积分信号的电流的振荡频率的振荡信号。
本公开的若干方面提供另一种锁相环电路。该锁相环电路也包括振荡器、检测块、积分路径以及比例路径。振荡器产生振荡信号。检测块检测在振荡信号的相位和参考信号的相位之间的相位差，并产生表示该相位差的积分值的积分信号以及表示该相位差的当前值的比例信号。积分路径包括调节器，该调节器接收积分信号并将经调节的积分信号供应至振荡器，并且该调节器具有包括误差放大器的反馈环。比例路径与积分信号分开地将比例信号供应至振荡器。振荡器产生具有由经调节的积分信号和比例信号两者控制的振荡频率的振荡信号，使得振荡信号的相位被锁定至参考信号的相位。
在一个示例中，振荡器是电感电容(LC)型振荡器，其具有至少一个可变电容器以及多个可选择的电容器。积分路径将经调节的积分信号提供至可变电容器以调整可变电容器的电容，并且比例信号选择振荡器中的可选择的电容器的数量。
附图说明
将参考附图详细说明作为示例提出的本公开的各个实施例，其中相同的附图标记代表相同的元件，并且其中：
图1示出根据本公开的一个实施例的锁相环100的示例性框图；
图2示出根据本公开的一个实施例的另一锁相环200的示例性框图；
图3示出根据本公开的一个实施例的另一锁相环300的示例性框图；
图4A和4B示出根据本公开的一个实施例的数字控制振荡器440的示例性框图；
图5示出根据本公开的一个实施例的另一数字控制振荡器540的示例性框图；以及
图6示出根据本公开的一个实施例的另一数字控制振荡器640的示例性框图。
具体实施方式
图1示出根据本公开的一个示例性实施例的锁相环(PLL)100的框图。PLL 100产生输出信号(OUT)，该输出信号(OUT)具有被锁定至参考信号(REF)的相位。PLL 100包括检测块110，该检测块110产生指示在OUT和REF之间的相位差的比例信号，以及指示累积相位差的相对低的频率分量的积分信号。PLL 100还包括：振荡器180，其具有至少两个可控参数；比例路径150，其基于比例信号控制该可控参数中的一个；以及积分路径160，其基于积分信号控制可控参数中的另一个。上述元件可以如图1中所示地耦合在一起。
检测块110可以使用任意适当的技术来产生比例信号和积分信号。在图1所示的示例中，检测块110包括相位差检测电路120以及滤波器电路130。相位差检测电路120接收信号OUT和REF，并产生指示在OUT和REF之间的相位差的比例信号。滤波器电路130接收并持续积分该值以产生积分信号。滤波器电路130还去除高频分量并平滑比例信号以产生积分信号。
在一个实施例中，相位差检测电路120被实现为相位频率检测器，其输出具有可变宽度脉冲的一对信号，诸如UP信号和DN信号。脉冲的宽度基于在OUT和REF之间的相位差变化。例如，当REF以正相位差先于OUT时，相位频率检测器在UP信号中输出脉冲，并且该脉冲具有与该正相位差成比例的脉冲宽度。当REF以正相位差落后于OUT时，相位频率检测器在DN信号中输出脉冲，并且该脉冲具有与该正相位差成比例的脉冲宽度。
此外，在一个实施例中，滤波器电路130被实现为数字环路滤波器以使用数字信号处理技术产生积分信号。在一个示例中，UP信号和DN信号被用于产生指示相位差的数字信号。然后，滤波器电路130包括累加器以产生具有达到平衡的高频分量的积分信号。应注意，也可以使用其他实现方式，例如使用时间数字转换器(TDC)来检测相位差、使用基于电荷泵的环路滤波器以滤除高频分量等。
振荡器180可以使用任意适当的技术来基于至少两个可控参数产生振荡信号OUT，该至少两个参数诸如基于比例信号和积分信号分开控制的C1和C2。根据控制参数调整振荡信号OUT的频率。
在一个实施例中，振荡器180被实现为电压控制振荡器(VCO)，振荡信号OUT的频率是控制电压的函数。此外，VCO具有另一个可控参数。当VCO具有包括串联连接的延迟单元的环形振荡器拓扑时，例如，延迟单元的数量、延迟单元的尺寸、延迟单元的负载电容的值、通过延迟单元的电流等都可以用于控制振荡信号OUT的频率。比例信号和积分信号例如被分开地用于调整控制电压和延迟单元的尺寸。
在另一个实施例中，振荡器180被实现为电感电容(LC)型振荡器。LC型振荡器的频率取决于LC型振荡器的电感和电容。在一个示例中，LC型振荡器的电容共同地由至少一个可变电容器和一个电容器组决定。可变电容器具有电压控制电容器，并且电容器组具有可选地包括在LC型振荡器中的多个电容器。比例信号和积分信号例如被分开地用于控制可变电容器的电容以及在电容器组中所选择的电容器的数量。
比例路径150包括任意适当的电路，以基于比例信号调整可控参数，诸如振荡器180的C1。在一个示例中，比例路径150使用UP和DN信号对来控制在振荡器180中的开关。在另一个示例中，比例路径150包括数模转换器，以将UP和DN信号对转换为模拟信号，并使用该模拟信号来调整可控参数。在一个实施例中，比例路径150使用相对高的路径增益，并且以相对高的速度响应于振荡信号OUT中的相位噪声以允许相对高的PLL带宽来抑制相位噪声。
积分路径160包括任意适当的电路以根据积分信号来调整诸如振荡器180的C2的可控参数。在一个实施例中，积分路径160包括诸如电压调节器、电流调节器等的调节器170以基于积分信号调节控制信号，并使用该控制信号来控制可控参数C2。在一个示例中，调节器170是电压调节器，其基于积分信号调节振荡器180的电源电压。积分路径160使用调节器170来抑制来自电源的噪声，并且因此改善了PLL100的电源抑制比(PSRR)。
应注意，PLL 100可以包括其他合适的部件。在一个倍频示例中，分频器可以用于将OUT的频率N(N是整数)分频。随后将经分频的OUT提供至检测块110。因此，OUT的频率是REF的频率的N倍。
图2示出根据本公开的一个实施例的另一PLL 200的示例性框图。PLL 200基于参考信号(REF)产生输出信号(OUT)。在图2中，PLL200包括分频器211，该分频器211将OUTN(N是整数)分频，并且因此PLL 200可以用于倍频电路中。PLL 200包括：检测块210，其产生指示在经分频的OUT和REF之间的相位差的比例信号以及指示该相位差的相对低频分量的积分信号；电压控制振荡器(VCO)280，其具有至少两个可控参数C1和C2；比例路径250，其基于比例信号控制C1；以及积分路径280，其基于积分信号控制C2。这些元件如图2中所示地耦合在一起。
检测块210包括相位频率检测器(PFD)220以及数字环路滤波器230。数字环路滤波器230包括开关式相位检测器(！！PD)231以及累加器232。PFD 220接收经分频的OUT以及REF，并产生具有可变宽度脉冲的一对信号(UP和DN)。脉冲宽度基于在经分频的OUT和REF之间的相位差而变化。例如，当经分频的OUT以正相位差先于REF时，DN信号具有与该正相位差成比例的较宽脉冲宽度。当经分频的OUT以正相位差落后于REF时，UP信号具有与该正相位差成比例的较宽脉冲宽度。
根据本公开的一个方面，UP和DN也可以对应于三级数字比例信号。该三级是经分频的OUT先于REF、经分频的OUT跟踪(track)REF以及经分频的OUT落后于REF。在一个示例中，当UP是逻辑“0”且DN是逻辑“1”时，三级数字比例信号指示经分频的OUT先于REF；当UP是逻辑“1”且DN是逻辑“0”时，三级数字比例信号指示经分频的OUT落后于REF；并且当UP和DN两者都是逻辑“1”或“0”时，三级数字比例信号指示经分频的OUT跟踪REF。
在数字环路滤波器230中，！！PD 231(也称为开关式PD)将UP和DN转换为数字相位误差，诸如双态信号(1或-1)等。！！PD 231可以利用D型触发器构造，其分别在D输入端子和时钟端子处接收UP和DN。累加器232累加数字相位误差以去除高频分量。在一个示例中，累加器232可以被实现为耦合至寄存器电路的加法器电路。
注意到数字环路滤波器230可以包括其他合适的部件。在一个示例中，数字环路滤波器230在！！PD 231和累加器232之间包括抽取电路(未示出)。抽取电路可以允许累加器在相对低频下操作。还注意到！！PD 231可以由其他合适的数字相位检测器取代，诸如多位数字相位检测器等。
VCO 280基于至少两个可控参数产生振荡信号OUT，该至少两个可控参数诸如基于比例信号和积分信号分开控制的C1和C2。根据控制参数调整振荡信号OUT的频率。在图2所示的示例中，可控参数C1和C2由模拟信号控制。
比例路径250包括任意合适的电路以基于比例信号(UP和DN)调整可控参数C1。在图2所示的示例中，比例路径250包括数模转换器(DAC)255。DAC 255将三级数字比例信号(UP和DN)转换成模拟信号，并使用该模拟信号控制可控参数C1。该模拟信号可以是施加至VCO 280的电压信号或在电流控制振荡器情况下的电流信号。应注意，比例路径250可以包括其他合适的电路部件，诸如调整用于比例路径250的路径增益的放大器等等。
积分路径260包括任意合适的电路以基于积分信号调整VCO 280的可控参数C2。在图2中，积分路径260包括DAC 261和调节器(REG)270。DAC 261将积分信号从数字形式转换成模拟形式。在一个示例中，调节器270是电压调节器，其基于积分信号调节VCO 280的电源电压。调节器270抑制来自电源的噪声，并且因此改善电源抑制比(PSRR)。
根据本公开的一个方面，使用数字电路实现检测块210。该PLL200的数字电路辅助实现方式提供对处理、电压和温度(PVT)变化的进一步抗扰。此外，PLL 200的数字电路辅助实现方式可以容易地从一种处理转向另一种处理，因为数字电路可以容易地从一种处理调整至另一处理。
此外，数字电路可以被紧凑在相对小的布局面积中，PLL 200可以具有相对小的覆盖面积。此外，数字电路消耗较低的功率，并且因此PLL 200可以具有降低的功耗。
根据本公开的另一个方面，PLL 200利用PFD 220和！！PD 231产生数字相位误差，并且与使用时间数字转换器(TDC)产生数字相位误差相比能够从相位误差量化降低确定性抖动。
此外，PLL 200利用分开的比例路径250和积分路径260来分别控制VCO 280的不同可控参数。比例路径250可以被实现为具有高路径增益以允许相对高的带宽来抑制VCO相位噪声。
图3示出根据本公开的一个实施例的另一PLL 300的示例性框图。PLL 300也利用与PLL 200中使用的部件相同或等效的某些部件；这些部件的说明已经在上面提供，并且在此出于清楚的目的将省略其说明。
在图3的示例中，比例信号(UP和DN)直接用于调整VCO 380的控制参数。比例路径被嵌入VCO 380中。
此外，在图3的示例中，积分路径包括DAC 361和电压调节器370。调节器370包括运算放大器(OA)371以及P型金属氧化物半导体(PMOS)晶体管372。PMOS晶体管372的源极端子耦合至电源VDD，PMOS晶体管372的漏极端子耦合至VCO 380以将电源电压Vvco提供至VCO380的电源端子。OA 371的输出控制PMOS晶体管372的栅极端子。
DAC 361将积分信号转换成控制电压Vctrl。OA 371将控制电压Vctrl与被提供至VCO 380的电压Vvco比较，并基于该比较调整PMOS晶体管372的栅极电压，使得电压Vvco跟踪控制电压Vctrl。调节器370抑制来自电源VDD的噪声，并且因此改善PLL 300的电源抑制比(PSRR)。
图4A和4B示出根据本公开的一个实施例的数字控制振荡器440的示例性框图。数字控制振荡器440可以在PLL 300中使用作为积分路径360和VCO 380的组合。
数字控制振荡器440包括DAC 461、电压调节器470以及VCO480。这些元件如图4A中所示地耦合在一起。
DAC 461以数字形式(Din)接收积分信号，并产生对应于积分信号的模拟形式的控制电压Vctrl。在图4A中，DAC 461是14位数模转换器。DAC 461可以包括抑制量化噪声的∑-△调制器(未示出)。但是应当理解DAC 461可以是具有任意适当分辨率的任意结构。
电压调节器470包括OA 471和PMOS晶体管472。PMOS晶体管472的源极端子耦合至电源VDD，PMOS晶体管472的漏极端子耦合至VCO 480以将电压Vvco提供至VCO 480。OA 471的输出控制PMOS晶体管472的栅极端子。此外，电压调节器470包括第一电容器473以及第二电容器474。第一电容器473耦合至VDD以及OA 471的输出，并且第二电容器474耦合至Vvco和接地端。
根据本公开的一个实施例，电压调节器470是两极***，其中两极可以通过为第一电容器473和第二电容器474选择适当的电容而被适当控制。在一个实施例中，两极中的一个可以被适当控制为占主要地位以避免不良的瞬态响应。根据本公开的一个方面，两极中的每一个可以被控制为占主要地位。在一个示例中，第一电容器473的电容被选择为相对大以使输出极占主要地位，并且电压调节器470具有改善的PSRR。在另一个示例中，为了节省面积和功率，第一电容器473的电容被选择为使输出极不占主要地位。
在图4A的示例中，VCO 480包括以环形振荡器拓扑连接的四个伪差分级。第一级包括反相器模块I1和I5，以及传输门T1和T2；第二级包括反相器模块I2和I6，以及传输门T3和T4；第三级包括反相器模块I3和I7，以及传输门T5和T6；并且第四级包括反相器模块I4和I8，以及传输门T7和T8。在一个实施例中，在各个级中，传输门被设置为已经导通，并且且以前反馈方式耦合至反相器模块以实现伪差分级。VCO 480从该四级中产生总共8个相位。
在图4A的示例中，DAC 461和电压调节器470形成积分路径以控制到反相器模块I1-I8中的每一个的电源电压Vvco，并且比例路径被嵌入反相器模块I1-I8中。
图4A中的反相器模块4B中的每一个例如可以具有图4B中所示的构造。图4B中所示的反相器模块490包括并联耦合的三个分支。第一分支包括反相器491以及总是闭合的开关494；第二分支包括反相器492以及由UP控制的开关495；并且第三分支包括反相器493以及由DN的反相控制的开关496。换言之，开关495在UP是逻辑“0”时断开，且在UP是逻辑“1”时闭合；并且开关496在是逻辑“0”(DN是逻辑“1”)时断开，且在是逻辑“1”(DN是逻辑“0”)时闭合。
应注意，分支中的每一个可以包括多于一个反相器，并且不同分支中的反相器可由具有相同宽长比或不同宽长比的晶体管形成。在一个实施例中，反相器491由具有比反相器492和493相对更大的宽长比的晶体管形成。
反相器模块490被设置为基于比例信号(UP和DN)而具有三个不同延迟。在一个示例中，当开关495和496中的一个闭合且另一个断开时，反相器模块490具有中间延迟；当开关495和开关496都闭合时，反相器模块490具有比中间延迟小的延迟；并且当开关495和开关496都断开时，反相器模块490具有比中间延迟大的延迟。即，在两个分支中的反相器被用作可选择的电路部件。比例信号选择可选择的电路部件以调整反相器模块490的延迟。
在操作期间，在一个示例中，当UP和DN两者都为逻辑“1”或逻辑“0”时，三级数字比例信号指示VCO 480的输出跟踪参考信号的相位。开关495和496中的一个闭合，而另一个断开。随后反相器模块490保持中间延迟。
当UP是逻辑“1”且DN是逻辑“0”时，三级数字比例信号指示VCO 480的输出的相位落后于参考信号。开关495和开关496两者都闭合。则反相器模块490具有比中间延迟小的延迟，从而加速VCO 480的输出，并且将VCO 480的输出的相位在参考信号的方向上拉。
当UP是逻辑“0”且DN是逻辑“1”时，三级数字比例信号指示VCO 480输出的输出的相位先于参考信号。开关495和开关496两者都断开。则反相器模块490具有比中间延迟大的延迟，从而减慢VCO480的输出，并且将VCO 480的输出的相位在参考信号的方向上拉。
图5示出根据本公开的一个实施例的另一数字控制振荡器540的示例性框图。数字控制振荡器540也采用与在数字控制振荡器440中使用的部件相同或等效的某些部件。这些部件的说明已经在上面提供，并且在此出于清楚的目的将省略其说明。
积分路径包括DAC 561和电流调节器570。DAC 561以数字形式(Din)接收积分信号并产生对应于积分信号的模拟形式的控制电流Ictrl。在图5中，DAC 561是14位数模转换器。应注意，DAC 561可以具有任意其他合适的位数。
电流调节器570基于控制电流Ictrl控制到环形振荡器580的电流ICCO。电流调节器570提供与电压调节器470类似的电源噪声抑制特性。
在图5中所示的实施例中，当前为电流控制振荡器(CCO)的振荡器560包括环形振荡器580以及附加电流模块590。从比例路径接收控制信号的该附加电流模块590包括并联耦合的两个电流分支。第一电流分支包括电流源591和开关593；并且第二电流分支包括电流源592和开关594。电流源591和592被用作可选择的电路部件以调整振荡器560的振荡频率。
当开关中的一个断开且另一个开关闭合时，附加电流模块590提供中间级附加电流。当两个开关都断开时，附加电流模块590不提供附加电流；并且当两个开关都闭合时，附加电流模块590提供更高级的附加电流。
在图5的示例中，当UP和DN两者是逻辑“1”或逻辑“0”时，三级数字比例信号指示CCO 560的输出跟踪参考信号的相位。开关593和594中的一个断开且另一个闭合。则附加电流模块590提供中间级附加电流。
当UP是逻辑“1”且DN是逻辑“0”时，三级数字比例信号指示CCO 560的输出的相位落后于参考信号。开关593和开关594两者都闭合。则附加电流模块590提供更高级的附加电流以加速CCO 560的输出，并且将CCO 560的输出的相位在参考信号的方向上拉。
当UP是逻辑“0”且DN是逻辑“1”时，三级数字比例信号指示CCO 560的输出的相位先于参考信号。开关593和开关594都断开。则附加电流模块590不提供附加电流、减缓CCO560的输出，并且将CCO 560的输出的相位在参考信号的方向上拉。
应注意，环形振荡器580内的反相器模块5B可以具有可选择的电路部件以调整反相器模块延迟。例如，反相器模块5B中的每一个可以包括反相器、负载电容器以及将负载电容器连接/不连接至反相器的输出端子的开关。比例路径可以被类似于图4B地构造，以控制开关来增大/降低负载电容，从而调整反相器模块。实际上，通常，附加电流模块590或反相器模块5B中的可选择的电路部件可以分别用于调整反相器模块延迟，但应当理解在不脱离本公开的情况下可以同时采用上述两者。
图6示出根据本公开的一个实施例的另一数字控制振荡器示例640的示例性框图。DAC 661和电压调节器670等同或等效于DAC 461和电压调节器470。已经在上文提供了这些部件的说明，并且在此出于清楚的目的将省略其说明。
数字控制振荡器640包括LC型振荡器680。LC型振荡器680包括电感器单元684、第一电容器单元681以及两个可切换电容器682和683。第一电容器单元681通过控制电压Vctrl控制，该控制电压Vctrl为积分信号(Din)的模拟形式。被提供作为可选择的电路部件的两个可切换电容器682和683通过比例信号(UP和DN)控制。
此外，LC型振荡器680包括串联连接的晶体管MN1和MP1，以及串联连接的晶体管MN2和MP2，如图6中所示。晶体管MN1和MP1以及晶体管MN2和MP2以差分形式交叉耦合以驱动一对输出Vout。电流参考Iref以及晶体管MN3和MN4被构造为电流镜以将电流提供至LC型振荡器680。
在图6中，第一电容器单元681包括具有电压控制电容的一对匹配的可变电容器。该一对匹配的可变电容器的阳极分别耦合至该一对输出，并且该一对匹配的可变电容器的阴极由控制电压Vctrl控制。两个可切换电容器682和683中的每一个耦合在该一对输出之间。电感器684也耦合在该一对输出之间。
控制两个可切换电容器682和683以在该一对输出之间提供附加并联电容。在一个示例中，当可切换电容器682和683中的一个被切换到LC型振荡器680时，LC型振荡器680的电容处于中间级；当可切换电容器682和683两者都被切换到LC型振荡器680时，LC型振荡器680的电容大于中间级；并且当可切换电容器682和683两者都不被切换到LC型振荡器680时，LC型振荡器680的电容小于中间级。
在图6的示例中，当UP和DN两者都是逻辑“1”或逻辑“0”时，三级数字比例信号指示LC型振荡器680的输出跟踪参考信号的相位。可切换电容器682和683中的一个切换成LC型振荡器680且另一个不切换为LC型振荡器680。则LC型振荡器680的电容处于中间级。
当UP是逻辑“1”且DN是逻辑“0”时，三级数字比例信号指示LC型680的输出的相位落后于参考信号。可切换电容器682和683两者都被断开。则LC型振荡器680的电容小于中间级以加速LC型680的输出，并且将LC型680的输出的相位在参考信号的方向上拉。
当UP是逻辑“0”且DN是逻辑“1”时，三级数字比例信号指示LC型680输出的相位先于参考信号。可切换电容器682和683两者都被切换到LC型振荡器680。则LC型振荡器680的电容大于中间级以减缓LC型680的输出，并且将LC型680的输出的相位在参考信号的方向上拉。
在各种示例性PLL中使用的各种示例性数字控制振荡器中，积分路径接收数字形式的积分信号，并使用具有适当分辨率的DAC产生模拟形式的控制信号。因此，能够抑制由于量化噪声导致的振荡信号中的抖动。此外，使用调节器调节模拟控制信号改善了PLL的电源抑制比。另一方面，比例路径与积分信号分开地将数字形式的比例信号提供至数字控制振荡器。因此，能够加宽PLL的带宽并抑制相位噪声。此外，因为积分路径中的调节器仅调节积分信号，所以能够在不增加调节器的供应能力的情况下加宽PLL的带宽。因此，能够抑制PLL的功耗。
虽然已经结合本发明作为示例提出的特定实施例说明了本发明，但是显然各种替换、改进以及变型对于本领域技术人员来说是显而易见的。因此，本文所述的本发明的实施例意图是说明性而非限制性的。在不脱离本发明的范围的情况下可以进行若干更改。

Claims (7)

1.一种锁相环电路，包括：
振荡器，所述振荡器产生振荡信号，所述振荡器具有电源端子和控制端子；
检测块，所述检测块检测在所述振荡信号的相位和参考信号的相位之间的相位差，并产生表示所述相位差的积分值的积分信号以及表示所述相位差的当前值的比例信号；
积分路径，所述积分路径包括调节器，所述调节器接收所述积分信号并将经调节的积分信号供应至所述振荡器的所述电源端子，所述调节器具有包括误差放大器的反馈环；以及
比例路径，所述比例路径将所述比例信号供应至所述振荡器的所述控制端子，其中所述比例信号与所述积分信号分开地被供应至所述振荡器，
其中，所述振荡器产生具有由所述经调节的积分信号和所述比例信号两者控制的振荡频率的振荡信号，使得所述振荡信号的相位被锁定至所述参考信号的相位，
所述积分路径以模拟形式将所述经调节的积分信号供应至所述振荡器的所述电源端子，
所述比例路径以数字形式将所述比例信号供应至所述振荡器的所述控制端子，以选择可选择的电路部件来调整所述振荡频率，
所述调节器是电压调节器，
所述振荡器是电压控制振荡器，所述电压控制振荡器产生具有取决于所述经调节的积分信号的电压的振荡频率的振荡信号，
所述振荡器是具有串联连接的多个延迟单元的环形振荡器，所述多个延迟单元中的每一个包括多个分支，所述多个分支的每一分支包括反相器和用于将所述反相器与其它分支中的反相器并联连接的开关，
所述比例信号选择在所述多个延迟单元中的每一个中并联连接的分支的数量。
2.根据权利要求1所述的锁相环电路，进一步包括分频器，所述分频器将所述振荡信号分频以产生经分频的振荡信号，
其中，所述检测块通过将所述经分频的振荡信号的相位与所述参考信号的相位比较来检测所述相位差。
3.根据权利要求1或2所述的锁相环电路，其中：
所述检测块基于所述相位差产生上信号和下信号作为所述比例信号；并且
所述比例路径将所述上信号和下信号供应至所述振荡器的所述控制端子。
4.一种锁相环电路，包括：
振荡器，所述振荡器产生振荡信号；
检测块，所述检测块检测在所述振荡信号的相位和参考信号的相位之间的相位差，并产生表示所述相位差的积分值的积分信号以及表示所述相位差的当前值的比例信号；
积分路径，所述积分路径包括调节器，所述调节器接收所述积分信号并将经调节的积分信号供应至所述振荡器，所述调节器具有包括误差放大器的反馈环；以及
比例路径，所述比例路径将所述比例信号供应至所述振荡器，其中所述比例信号与所述积分信号分开地被供应至所述振荡器，
其中，所述振荡器产生具有由所述经调节的积分信号和所述比例信号两者控制的振荡频率的振荡信号，使得所述振荡信号的相位被锁定至所述参考信号的相位，
所述振荡器是具有至少一个可变电容器和多个可选择的电容器的电感电容型振荡器；
所述积分路径提供所述经调节的积分信号以调整所述可变电容器的电容；以及
所述比例信号选择所述振荡器中的所述可选择的电容器的数量。
5.根据权利要求4所述的锁相环电路，进一步包括分频器，所述分频器将所述振荡信号分频以产生经分频的振荡信号，
其中，所述检测块通过将所述经分频的振荡信号的相位与所述参考信号的相位比较来检测所述相位差。
6.根据权利要求4或5所述的锁相环电路，其中：
所述检测块基于所述相位差产生上信号和下信号作为所述比例信号；并且
所述比例路径将所述上信号和下信号供应至所述振荡器。
7.根据权利要求4或5所述的锁相环电路，其中：
所述积分路径以模拟形式将所述经调节的积分信号供应至所述振荡器；并且
所述比例路径以数字形式将所述比例信号供应至所述振荡器，以选择可选择的电路部件来调整所述振荡频率。
CN201310064415.0A 2012-02-28 2013-02-28 锁相环电路 Active CN103297041B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/407,334 2012-02-28
US13/407,334 US8878614B2 (en) 2012-02-28 2012-02-28 Phase-locked loop

Publications (2)

Publication Number Publication Date
CN103297041A CN103297041A (zh) 2013-09-11
CN103297041B true CN103297041B (zh) 2017-08-29

Family

ID=49002195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310064415.0A Active CN103297041B (zh) 2012-02-28 2013-02-28 锁相环电路

Country Status (3)

Country Link
US (1) US8878614B2 (zh)
JP (1) JP6121749B2 (zh)
CN (1) CN103297041B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013154543A1 (en) * 2012-04-10 2013-10-17 Intel Corporation Re-circulating time-to-digital converter (tdc)
GB2504509B (en) * 2012-07-31 2018-11-14 Qualcomm Technologies Int Ltd Phase - locked loop
US8704566B2 (en) * 2012-09-10 2014-04-22 International Business Machines Corporation Hybrid phase-locked loop architectures
US9099995B2 (en) * 2013-03-14 2015-08-04 Qualcomm Incorporated Ring oscillator circuit and method
KR102044479B1 (ko) 2013-08-28 2019-11-13 삼성전자주식회사 디지털 제어 발진기 및 디지털 제어 발진기를 포함하는 전자 장치
US9300277B2 (en) * 2013-12-17 2016-03-29 Intel Corporation Apparatus for reducing periodic jitter in a ring oscillator
US9385859B2 (en) * 2013-12-27 2016-07-05 Realtek Semiconductor Corp. Multi-lane serial data link receiver and method thereof
US9306543B2 (en) * 2014-01-07 2016-04-05 Freescale Semiconductor, Inc. Temperature-compensated high accuracy clock
KR102210324B1 (ko) * 2014-12-03 2021-02-01 삼성전자주식회사 디지털 위상 고정 루프 및 그 동작방법
US9787314B2 (en) * 2015-02-03 2017-10-10 Treehouse Design, Inc. System and method for fast-capture multi-gain phase lock loop
US9485085B2 (en) * 2015-03-10 2016-11-01 Qualcomm Incorporated Phase locked loop (PLL) architecture
TWI565244B (zh) * 2015-03-19 2017-01-01 禾瑞亞科技股份有限公司 電源產生電路、頻率產生電路與頻率控制系統
CN106160738B (zh) * 2015-04-20 2019-02-12 中芯国际集成电路制造(上海)有限公司 环形压控振荡器电路
DE102015216479A1 (de) * 2015-08-28 2017-03-02 Robert Bosch Gmbh Verfahren und Vorrichtung zum Bestimmen einer Sensorspuleninduktivität
US10958414B2 (en) * 2016-02-23 2021-03-23 Google Llc Clock period randomization for defense against cryptographic attacks
JP6605988B2 (ja) 2016-02-26 2019-11-13 ルネサスエレクトロニクス株式会社 半導体装置
US9906230B2 (en) * 2016-04-14 2018-02-27 Huawei Technologies Co., Ltd. PLL system and method of operating same
WO2018020605A1 (ja) 2016-07-27 2018-02-01 株式会社ソシオネクスト 注入同期型ｐｌｌ回路
US10020813B1 (en) * 2017-01-09 2018-07-10 Microsoft Technology Licensing, Llc Scaleable DLL clocking system
JP6633566B2 (ja) * 2017-03-31 2020-01-22 株式会社メガチップス 表示制御装置及び表示制御方法
US10355702B2 (en) * 2017-07-18 2019-07-16 Qualcomm Incorporated Hybrid phase-locked loop
KR102366972B1 (ko) * 2017-12-05 2022-02-24 삼성전자주식회사 전류 제어 발진기를 이용한 클럭 및 데이터 복구장치 및 방법
US10804913B1 (en) 2018-09-10 2020-10-13 Inphi Corporation Clock and data recovery devices with fractional-N PLL
US10797712B1 (en) * 2019-09-06 2020-10-06 International Business Machines Corporation Maintaining a digitally controlled oscillator at an ideal state by changing the voltage supply
US10715155B1 (en) 2019-10-14 2020-07-14 Ciena Corporation Apparatus and methods for digital phase locked loop with analog proportional control function
US10826514B1 (en) * 2019-10-15 2020-11-03 Ciena Corporation Noise-shaping enhanced gated ring oscillator based analog-to-digital converters
US11411574B2 (en) 2020-04-06 2022-08-09 M31 Technology Corporation Clock and data recovery circuit with proportional path and integral path, and multiplexer circuit for clock and data recovery circuit
WO2022051904A1 (zh) * 2020-09-08 2022-03-17 深圳市汇顶科技股份有限公司 锁相方法及相关锁相环、芯片及电子装置
CN111817715B (zh) * 2020-09-08 2021-02-23 深圳市汇顶科技股份有限公司 锁相方法及相关锁相环、芯片及电子装置
US11036253B1 (en) * 2020-09-30 2021-06-15 Microsoft Technology Licensing, Llc Dynamic scaling of system clock signal in response to detection of supply voltage droop
US11418204B2 (en) * 2020-12-22 2022-08-16 Stmicroelectronics International N.V. Phase lock loop (PLL) with operating parameter calibration circuit and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4942370A (en) * 1988-04-08 1990-07-17 Ricoh Company, Ltd. PLL circuit with band width varying in accordance with the frequency of an input signal
CN1901375A (zh) * 2005-03-18 2007-01-24 阿瓦戈科技通用Ip(新加坡)股份有限公司 具有双调谐单元的线性锁相环路
US7177611B2 (en) * 2004-07-07 2007-02-13 Texas Instruments Incorporated Hybrid control of phase locked loops
US20100271140A1 (en) * 2009-04-26 2010-10-28 Qualcomm Incorporated Supply-Regulated Phase-Locked Loop (PLL) and Method of Using

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01258510A (ja) * 1988-04-08 1989-10-16 Ricoh Co Ltd Ｐｌｌ回路
US6157691A (en) * 1998-04-14 2000-12-05 Lsi Logic Corporation Fully integrated phase-locked loop with resistor-less loop filer
US6316987B1 (en) 1999-10-22 2001-11-13 Velio Communications, Inc. Low-power low-jitter variable delay timing circuit
JP2002185291A (ja) * 2000-12-12 2002-06-28 Seiko Epson Corp 電圧制御発振器およびｐｌｌ回路
US7009456B2 (en) 2003-08-04 2006-03-07 Agere Systems Inc. PLL employing a sample-based capacitance multiplier
AU2003267054A1 (en) * 2003-09-06 2005-03-29 Semtech Neuchatel Sa Phase locked loop
US7580497B2 (en) * 2005-06-29 2009-08-25 Altera Corporation Clock data recovery loop with separate proportional path
KR101566417B1 (ko) 2008-08-29 2015-11-05 삼성전자주식회사 전압제어 발진기, 위상 고정 루프 회로, 클럭 생성기 및 에이치디엠아이 송신기의 파이
US8467418B2 (en) 2008-11-10 2013-06-18 Rockstar Consortium Us Lp Differential timing transfer over synchronous ethernet using digital frequency generators and control word signaling
KR20110005056A (ko) * 2009-07-09 2011-01-17 삼성전자주식회사 지연응답특성이 선형적으로 변하는 단위 인버터 셀 및 상기 단위 인버터 셀을 구비하는 디지털제어발진기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4942370A (en) * 1988-04-08 1990-07-17 Ricoh Company, Ltd. PLL circuit with band width varying in accordance with the frequency of an input signal
US7177611B2 (en) * 2004-07-07 2007-02-13 Texas Instruments Incorporated Hybrid control of phase locked loops
CN1901375A (zh) * 2005-03-18 2007-01-24 阿瓦戈科技通用Ip(新加坡)股份有限公司 具有双调谐单元的线性锁相环路
US20100271140A1 (en) * 2009-04-26 2010-10-28 Qualcomm Incorporated Supply-Regulated Phase-Locked Loop (PLL) and Method of Using

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A 1.6mW 1.6ps-rms-Jitter 2.5GHz Digital PLL with;Wenjing Yin;《IEEE》;20101001;图2 *

Also Published As

Publication number Publication date
JP2013179590A (ja) 2013-09-09
US8878614B2 (en) 2014-11-04
JP6121749B2 (ja) 2017-04-26
US20130222067A1 (en) 2013-08-29
CN103297041A (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
CN103297041B (zh) 锁相环电路
US8773184B1 (en) Fully integrated differential LC PLL with switched capacitor loop filter
CN101814917B (zh) 可实现频段选择的自校正锁相环频率综合器
CN103297042A (zh) 一种可快速锁定的电荷泵锁相环电路
CN109644001A (zh) 具有采样相位检测器的锁相环
CN102684685B (zh) 锁相回路及其方法
CN108712169A (zh) 低功耗锁相环频率综合器
CN101414784A (zh) 电荷泵
US8723567B1 (en) Adjustable pole and zero location for a second order low pass filter used in a phase lock loop circuit
US10056911B2 (en) Continuous coarse-tuned phase locked loop
CN102710257A (zh) 一种对频率锁定的方法、一种压控振荡器以及频率产生单元
CN103107806B (zh) 一种低杂谱Sigma‑Delta小数‑N锁相环
CN107134997A (zh) 锁相回路与其相关校正方法
CN106982057B (zh) 锁相环***
Anand et al. A 2.75 Gb/s CMOS clock recovery circuit with broad capture range
CN101753138B (zh) 双环路频率综合器及其相位噪声分析方法
CN105610437A (zh) 一种快速宽带跳频源模块的环路滤波装置
CN203014778U (zh) 锁相环***
CN209805792U (zh) 锁相环频率综合器
CN103001629A (zh) 自适应可变带宽锁相环
US8664991B1 (en) Apparatus and methods for phase-locked loops
CN102801416B (zh) 锁相回路电路
US8373465B1 (en) Electronic device and method for phase locked loop
CN110429935A (zh) 一种切频锁相回路及其所运用的算法
CN109547017A (zh) 一种应用于fpga的双环路锁相环模拟核心电路及锁相环

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant