CN112187274A

CN112187274A - 提高逐次逼近型模数转换器参考电压稳定性的电路

Info

Publication number: CN112187274A
Application number: CN202011356870.4A
Authority: CN
Inventors: 杜翎; 吴霜毅; 李昌红
Original assignee: Chengdu Mecs Microelectronics Technology Co ltd
Current assignee: Chengdu Mecs Microelectronics Technology Co ltd
Priority date: 2020-11-27
Filing date: 2020-11-27
Publication date: 2021-01-05

Abstract

本发明公开了提高逐次逼近型模数转换器参考电压稳定性的电路，包括P端DAC、N端DAC、比较器、SAR逻辑电路及参考电压产生电路，还包括参考电压补偿电路，所述参考电压补偿电路设置编码电路、补偿电容控制电路及补偿电容阵列，所述编码电路接入SAR逻辑电路的输出信号，编码电路输出的编码信号作为补偿电容控制电路的输入信号，补偿电容控制电路的输出信号作为补偿电容阵列的电容切换控制信号，参考电压产生电路与补偿电容阵列相连接；本发明利用参考电压补偿电路从参考电压产生电路所生成的参考电压中进行额外的电荷抽取进行调节，进而使得整个电路结构从参考电压中抽取的电荷基本维持恒定，从而达到提高参考电压稳定性的目的。

Description

提高逐次逼近型模数转换器参考电压稳定性的电路

技术领域

本发明涉及模拟集成电路技术等领域，具体的说，是提高逐次逼近型模数转换器参考电压稳定性的电路。

背景技术

SAR_ADC（逐次逼近型模数转换器）是ADC（模数转换器）的一种常见架构。而采用电容阵列的电荷重分布型SAR_ADC由于良好的电容匹配和较低的静态功耗而成为目前SAR_ADC的主流结构。通常，N位SAR_ADC包含一个N位的二进制电容阵列，即1C、2C、4C、…、2N-1C，其中C为单位电容，2N-1C对应于MSB（最高位），1C对应于LSB（最低位）。

在电力线检测、继电器保护、多相电机控制以及一些数据采集***的应用中，ADC的输入通常是高压信号，例如0~10V。为了对高压信号进行采样和量化，ADC前端可以采用电阻串分压的结构，将高压信号变为0~V_REF（参考电压）的低压信号，再由后续的电路进行采样和量化。另一种方案是利用高压采样开关直接将输入信号采样到电荷重分配DAC（数模转换器）的电容上，利用采样电容与总电容的比例来等效地实现输入信号的衰减。

后一种设计方案无需让输入信号驱动阻性负载，模拟前端无静态功耗，并且通过改变采样电容的大小可以方便地调节输入信号的范围，因此在高压SAR_DAC的设计中更具有优势。

采样电容可以与量化电容合并，以减小电路的面积。由于采样电容需要参与采样和量化，因此其下极板需要有三个开关分别接高压输入信号（V_IN）、参考电压（V_REF）和参考地（REFGND），而这三个开关均必须为高压开关以实现足够的耐压；同时，在开关导通和关闭时，相互之间必须留有足够的非交叠时间。这些因素都会造成开关控制和驱动电路的复杂和开关速度的降低，不利于提高ADC的转换速度。

为了避免以上问题，采样电容可以与量化电容相独立，只在采样时接高压输入信号，采样结束后保持接参考地。而所有量化电容的下极板则只需要接参考电压和参考地，无需高压开关，从而简化开关控制和驱动电路，提高ADC的转换速度。

为了提高SAR_ADC的线性度，避免输出频谱上出现谐波，参考电压必须要足够稳定，不能随着输入信号的变化而变化。而对于上述SAR_ADC而言，在每个量化周期内，DAC电容从参考电压上抽取的电荷量都与输入信号相关。如果参考电压源被抽取的电荷量少，则参考电压趋向于增大；反之，参考电压则趋向于减小。尽管参考电压产生电路通常都有负反馈***来将参考电压稳定在设计目标值上，但上述因素所造成的参考电压的波动通常很小，仅毫伏甚至微伏量级，负反馈电路通常无法将这样微弱的变化及时消除。对于14位或者16位的高精度SAR_DAC而言，最低位对应的电压值通常就仅有几百甚至几十微伏，因此上述参考电压的波动已经足以造成ADC性能的下降。

发明内容

本发明的目的在于提供提高逐次逼近型模数转换器参考电压稳定性的电路，解决现有ASR_ADC参考电压稳定性差的不足之处，根据DAC从参考电压产生电路所生成的参考电压抽取电荷的大小，利用参考电压补偿电路从参考电压产生电路所生成的参考电压中进行额外的电荷抽取进行调节，进而使得整个电路结构从参考电压中抽取的电荷基本维持恒定，从而达到提高参考电压稳定性的目的。

本发明通过下述技术方案实现：提高逐次逼近型模数转换器参考电压稳定性的电路，包括P端DAC、N端DAC、比较器、SAR逻辑电路及参考电压产生电路，还包括参考电压补偿电路，所述参考电压补偿电路设置编码电路、补偿电容控制电路及补偿电容阵列，所述编码电路接入SAR逻辑电路的输出信号，编码电路输出的编码信号作为补偿电容控制电路的输入信号，补偿电容控制电路的输出信号作为补偿电容阵列的电容切换控制信号，参考电压产生电路与补偿电容阵列相连接。

进一步的为更好地实现本发明，特别采用下述设置方式：所述SAR逻辑电路的输出信号内ADC输出码字的高M位作为编码电路的输入信号；

所述编码电路输出的编码信号为2^M-1个温度计编码；

所述补偿电容控制电路输出信号为2^M-1个温度计编码；

所述补偿电容阵列设置有2^M-1个补偿电容，且所有补偿电容的一个极板接地，另一个极板分别通过两个开关与参考电压产生电路的参考电压V_REF和参考地REFGND相连接，且两个开关通过补偿电容控制电路输出的2^M-1个温度计编码进行切换控制。

进一步的为更好地实现本发明，特别采用下述设置方式：所述补偿电容控制电路包括或门阵列和SR锁存器阵列，或门阵列的同一输入端接入编码电路输出的编码信号，或门阵列的输出信号作为SR锁存器阵列的S端输入信号，SR锁存器阵列的输出信号作为补偿电容阵列的电容切换控制信号。

进一步的为更好地实现本发明，特别采用下述设置方式：所述编码电路的输入和输出皆为二进制编码。

进一步的为更好地实现本发明，特别采用下述设置方式：所述P端DAC的输出端和N端DAC的输出端分别连接比较器的两个输入端，比较器的输出连接SAR逻辑电路，SAR逻辑电路控制连接P端DAC及N端DAC。

进一步的为更好地实现本发明，特别采用下述设置方式：在所述P端DAC（102）上对模拟输入信号进行采样，在N端DAC（104）上对信号地进行采样。

进一步的为更好地实现本发明，特别采用下述设置方式：所述P端DAC、N端DAC都采用相同的DAC电路结构，且所述DAC电路结构包括量化电容阵列、采样电容阵列及开关S_G，所述量化电容阵列的所有电容的上极板和采样电容阵列所有电容的上极板共接且作为DAC电路结构的输出，量化电容阵列所有电容的下极板分别通过两个开关与参考电压产生电路的参考电压V_REF和参考地REFGND相连接，采样电容阵列所有电容的下极板分别通过两个开关与DAC电路结构的输入信号和参考地REFGND相连接，量化电容阵列的最高位电容的上极板与地之间连接开关S_G。

进一步的为更好地实现本发明，特别采用下述设置方式：所述P端DAC用于对高压输入信号进行采样、保持和量化，N端DAC对信号地进行采样和保持，并在量化过程中按照固定的电容切换方式进行动作，以提供量化过程中P端DAC的共模电压。比较器用于对P端DAC和N端DAC所形成的差分电压进行比较，并输出逻辑电平。SAR逻辑电路根据比较器的输出，控制P端DAC和N端DAC内连接到各电容阵列上的开关的切换。参考电压产生电路为SAR_ADC提供参考电压V_REF。参考电压补偿电路则在采样完成后，根据上一个周期SAR_ADC的输出结果，控制一定数量电容的下极板由参考地切换到参考电压上，以利用这些电容从参考电压抽取一定的电荷量，来保证每个量化周期内，整个ADC***从参考电压上抽取的电荷量（包括DAC电容和参考电压补偿电容）与输入信号基本无关，从而稳定参考电压的值，减小参考电压的波动。

本发明与现有技术相比，具有以下优点及有益效果：

（1）本发明解决现有ASR_ADC参考电压稳定性差的不足之处，根据DAC从参考电压产生电路所生成的参考电压抽取电荷的大小，利用参考电压补偿电路从参考电压产生电路所生成的参考电压中进行额外的电荷抽取进行调节，进而使得整个电路结构从参考电压中抽取的电荷基本维持恒定，从而达到提高参考电压稳定性的目的。

（2）本发明利用参考电压补偿电路从参考电压V_REF抽取额外的电荷。当DAC（P端DAC或/和N端DAC）从参考电压V_REF抽取的电荷较大时，参考电压补偿电路从参考电压V_REF抽取的电荷则减小；当DAC（P端DAC或/和N端DAC）从参考电压V_REF抽取的电荷较小时，参考电压补偿电路从参考电压V_REF抽取的电荷则增大；从而使得整个***从参考电压V_REF抽取的电荷基本维持恒定，不随输入信号的变化而变化，保证参考电压V_REF电压的稳定，避免输出频谱出现谐波，降低SAR_ADC的谐波失真，提高SAR_ADC的积分非线性。

附图说明

图1为本发明的架构图。

图2为本发明所述P端或N端DAC结构图。

图3为本发明所述参考电压补偿电路原理框图。

图4为一种具体的参考电压补偿电路图（补偿电容阵列设置有15位电容）。

图5为输入信号为0~10V时P端DAC各电容在采样、保持和量化阶段的状态（0表示对应电容下极板接参考电压地REFGND，1表示对应电容下极板接参考电压V_REF）。

图6为输入信号为0~10V时N端DAC各电容在采样、保持和量化阶段的状态（0表示对应电容下极板接参考电压地REFGND，1表示对应电容下极板接参考电压V_REF）。

图7为输入信号为0~5V时P端DAC各电容在采样、保持和量化阶段的状态（0表示对应电容下极板接参考电压地REFGND，1表示对应电容下极板接参考电压V_REF）。

图8为输入信号为0~5V时N端DAC各电容在采样、保持和量化阶段的状态（0表示对应电容下极板接参考电压地REFGND，1表示对应电容下极板接参考电压V_REF）。

图9为保持参考电压稳定的方法流程图。

其中，102-P端DAC、104-N端DAC、106-比较器、108-SAR逻辑电路、110-参考电压产生电路、112-参考电压补偿电路、202-量化电容阵列、204-采样电容阵列、302-编码电路、304补偿电容控制电路、306-补偿电容阵列、404-或门阵列、406-SR锁存器阵列。

具体实施方式

下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此。

为使本发明实施方式的目的、技术方案和优点更加清楚，下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。因此，以下对在附图中提供的本发明的实施方式的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、 “竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

实施例1：

本发明设计出提高逐次逼近型模数转换器参考电压稳定性的电路，如图1~图3所示，特别采用下述设置方式：包括P端DAC102、N端DAC104、比较器106、SAR逻辑电路108及参考电压产生电路110，还包括参考电压补偿电路112，所述参考电压补偿电路112设置编码电路302、补偿电容控制电路304及补偿电容阵列306，所述编码电路302接入SAR逻辑电路108的输出信号，编码电路302输出的编码信号作为补偿电容控制电路304的输入信号，补偿电容控制电路304的输出信号作为补偿电容阵列306的电容切换控制信号，参考电压产生电路110与补偿电容阵列306相连接。

作为优选的设置方案，如图1所示，SAR逻辑电路的输出信号包括：一组DAC电容的控制信号，一组含有ADC输出码字（Dout<N:1>，其中N表示该SAR_DAC的分辨率，Dout<N>为最高位，Dout<1>为最低位）的高M位的数字输出。参考电压产生电路110为SAR_ADC产生所需的参考电压V_REF，并接到P端DAC和N端DAC各电容下极板的开关上。同时，参考电压还连接到参考电压补偿电路112，参考电压补偿电路112采用SAR_ADC的数字输出作为它的输入信号。

实施例2：

本实施例是在上述实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，如图1~图3所示，进一步的为更好地实现本发明，特别采用下述设置方式：所述SAR逻辑电路108的输出信号内ADC输出码字的高M位作为编码电路302的输入信号，即参考电压补偿电路112采用SAR_ADC的数字输出（含有ADC输出码字（Dout<N:1>，其中N表示该SAR_DAC的分辨率，Dout<N>为最高位，Dout<1>为最低位）的高M位）作为它的输入信号；

所述编码电路302输出的编码信号为2^M-1个温度计编码，编码电路302采用二进制码转温度计编码电路，其能够将二进制码转换为N位温度计编码，N为不含0的自然数，M为编码电路302输入信号的位数；

所述补偿电容控制电路304输出信号为2^M-1个温度计编码；

所述补偿电容阵列306设置有2^M-1个补偿电容，且所有补偿电容的一个极板（上极板）接地，另一个极板（下极板）分别通过两个开关与参考电压产生电路110的参考电压V_REF和参考地REFGND相连接，且两个开关通过补偿电容控制电路304输出的2^M-1个温度计编码进行切换控制。

实施例3：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，如图1~图3所示，进一步的为更好地实现本发明，特别采用下述设置方式：所述补偿电容控制电路304包括或门阵列404和SR锁存器阵列406，或门阵列404的同一输入端接入编码电路302输出的编码信号，或门阵列404的输出信号作为SR锁存器阵列406的S端输入信号，SR锁存器阵列406的输出信号作为补偿电容阵列306的电容切换控制信号；所述编码电路302的输入和输出皆为二进制编码。

作为优选的设置方案，如图4所示的一种具体的参考电压补偿电路，包括编码电路（采用4位二进制码转温度计编码电路）302、或门阵列（15个或门构成）404和SR锁存器阵列（15个SR锁存器构成）406构成的补偿电容控制电路304以及补偿电容阵列（包括15位电容）306。SAR_ADC数字输出的高4位接二进制码转温度计编码电路（编码电路302），其15位输出分别接15个或门的一个输入端，15个或门的另一个输入端接信号hold_pls。或门阵列的15位输出接15个SR锁存器的S端（置位端），15个SR锁存器的R端（复位端）接信号conv。SR锁存器阵列406的15位输出分别控制补偿电容阵列306中的15位电容，各个电容的上极板都接地，下极板接两个开关，分别连接到参考电压V_REF和参考地REFGND。

应当注意的是，二进制码转温度计编码电路（编码电路302）的输入输出位数、或门阵列404和SR锁存器阵列406的个数，以及补偿电容阵列的补偿电容个数均可根据实际设计需要作出调整，但并不影响本发明的核心原理。

实施例4：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，如图1~图3所示，进一步的为更好地实现本发明，特别采用下述设置方式：所述P端DAC102的输出端和N端DAC104的输出端分别连接比较器106的两个输入端，比较器106的输出连接SAR逻辑电路108，SAR逻辑电路108控制连接P端DAC102及N端DAC104；在所述P端DAC102上对模拟输入信号进行采样，在N端DAC104上对信号地进行采样。

本发明的SAR_ADC属于伪差分输入类型，输入信号V_IN（模拟）接P端DAC102，而信号地接N端DAC104。P端DAC102的输出V_DACP和N端DAC104的输出V_DACN分别接到比较器106的两个输入端。比较器106的输出接SAR逻辑电路108。SAR逻辑电路的输出信号包括：一组DAC电容的控制信号，一组含有ADC输出码字（Dout<N:1>，其中N表示该SAR_DAC的分辨率，Dout<N>为最高位，Dout<1>为最低位）的高M位的数字输出。参考电压产生电路110为SAR_ADC产生所需的参考电压V_REF，并接到P端DAC和N端DAC各电容下极板的开关上。同时，参考电压还连接到参考电压补偿电路112，参考电压补偿电路112采用SAR_ADC的数字输出作为它的输入信号。

实施例5：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，如图1~图3所示，进一步的为更好地实现本发明，特别采用下述设置方式：所述P端DAC102、N端DAC104都采用相同的DAC电路结构，且所述DAC电路结构包括量化电容阵列202、采样电容阵列204及开关S_G，所述量化电容阵列202的所有电容的上极板和采样电容阵列204所有电容的上极板共接且作为DAC电路结构的输出，量化电容阵列202所有电容的下极板分别通过两个开关与参考电压产生电路110的参考电压V_REF和参考地REFGND相连接，采样电容阵列204所有电容的下极板分别通过两个开关与DAC电路结构的输入信号和参考地REFGND相连接，量化电容阵列202的最高位电容的上极板与地之间连接开关S_G。

本发明的P端DAC102、N端DAC104都采用相同的DAC电路结构，如图2所示，此处以一个二进制N位DAC为例作为示范。DAC电路结构由量化电容阵列202和采样电容阵列204组成。量化电容阵列由N+1个电容构成，分别是C₀~C_N。其中C_N为最高位电容，也是整个SAR_ADC的MSB电容；C₁为最低位电容，也是整个SAR_ADC的LSB电容；C₀为冗余电容。C_i （i=1,2,…,N）的值为2^i-1C，C₀的值与C₁相等，均为1C。采样电容阵列204由2个电容构成，分别是C_S1和C_S2，它们的值均为2^N-1C。C为DAC电路结构的单位电容。

应当注意的是，量化电容阵列202的结构和位数，以及采样电容阵列204的电容个数和大小均可根据实际设计需要作出调整，但并不影响本发明的核心原理。

实施例6：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，如图1~图3所示，进一步的为更好地实现本发明，特别采用下述设置方式：所述P端DAC102用于对高压输入信号（V_IN）进行采样、保持和量化，N端DAC104对信号地进行采样和保持，并在量化过程中按照固定的电容切换方式进行动作，以提供量化过程中P端DAC102的共模电压。比较器106用于对P端DAC102和N端DAC104所形成的差分电压进行比较，并输出逻辑电平。SAR逻辑电路108根据比较器106的输出，控制P端DAC102和N端DAC104内连接到各电容阵列（量化电容阵列202、采用电容阵列204）上的开关的切换。参考电压产生电路110为SAR_ADC提供参考电压V_REF。参考电压补偿电路112则在采样完成后，根据上一个周期SAR_ADC的输出结果，控制一定数量电容（补偿电容阵列306中的电容）的下极板由参考地REFGND切换到参考电压V_REF上，以利用这些电容从参考电压V_REF抽取一定的电荷量，来保证每个量化周期内，整个ADC***（SAR_ADC）从参考电压V_REF上抽取的电荷量（包括DAC电容和参考电压补偿电容）与输入信号基本无关，从而稳定参考电压V_REF的值，减小参考电压V_REF的波动。

实施例7：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，在该实施例中，以输入的电压范围为0~10V为例，当输入信号V_IN的范围为0~10V时，DAC电路结构（P端DAC102和N端DAC104）各电容（量化电容阵列202设置的电容和采用电容阵列设置的电容）在采样、保持和量化阶段的状态如图5和图6所示。采样时，P端DAC102和N端DAC104的上极板均接地；P端DAC102的采样电容C_S1接输入信号V_IN，C_S2接地，P端DAC102的量化电容阵列202全部接地；N端DAC104的采样电容C_S1接输入信号地V_INGND，C_S2接地，N端DAC104的量化电容阵列202全部接地。保持时，P端DAC102和N端DAC104的上极板均与地断开；P端DAC102的采样电容阵列204全部接地，P端DAC102的量化电容阵列202全部接参考电压V_REF；N端DAC104的采样电容阵列204全部接地，N端DAC104量化电容阵列202的最高位C_N仍然接地，其余量化电容全部接参考电压V_REF。

根据电荷守恒，可以得出P端DAC102和N端DAC104在保持时的电容上极板电压分别为：

在设计中，可以使V_REF=5V。由于输入信号V_IN在0~10V之间，因此V_DACP在0~2.5V之间，同时V_DACN=1.25V。保持完成后，开始进入量化阶段。比较器106进行第一次比较，如果V_DACP >V_DACN，那么P端DAC102的C_N由V_REF切换到REFGND，这将使得P端DAC102的输出（即V_DACP的电压）降低V_REF/4，否则P端DAC102的C_N不动；同时，N端DAC104的C_N-1由V_REF切换到REFGND，这将使得N端DAC104的输出（即V_DACN的电压）降低V_REF/8。

上述过程持续进行N次直到量化结束。在第i位量化时，如果V_DACP > V_DACN，那么P端DAC102的量化电容C_N+1-i由V_REF切换到REFGND，否则该电容不动；N端DAC104的量化电容C_N-i则总是由V_REF切换到REFGND。

当输入信号V_IN的范围为0~5V时，DAC电路结构（P端DAC102和N端DAC104）各电容（量化电容阵列202设置的电容和采用电容阵列设置的电容）在采样、保持和量化阶段的状态如图7、图8所示。与输入范围为0~10V的区别仅在于采样时，两个采样电容C_S1和C_S2均进行采样。

在设计中，同样使V_REF=5V。由于V_IN在0~5V之间，因此V_DACP在0~2.5V之间，同时V_DACN=1.25V。后续量化时的电容切换方式则与输入范围为0~10V时一致。

DAC电路结构（P端DAC102和N端DAC104）从参考电压V_REF抽取电荷总是发生在电容下极板从参考地REFGND切换到参考电压V_REF时。根据图5~图8，这一过程只发生在从采样阶段进入到保持阶段时。保持时，虽然电容下极板的电压总是从REFGND变到V_REF，但上极板电压的变化却与输入信号V_IN相关，而电容所抽取的电荷ΔQ = ΔV×C，它与上下极板电压的变化都有关。

以输入范围为0~10V时为例，保持时DAC（P端DAC102和N端DAC104）从V_REF抽取的电荷量为：

其中，C_DAC是总的量化电容，

为P端DAC的输出电压（即V_DACP的值），

为输入到P端DAC的信号电压（即输入信号V_IN的的值）。

由此可见，输入信号越小，DAC（P端DAC102和N端DAC104）从V_REF抽取的电荷越少，V_REF趋向于增大；输入信号越大，DAC（P端DAC102和N端DAC104）从V_REF抽取的电荷越多，V_REF趋向于减小。

本发明针对电荷的补偿方案是：在输入信号较小时，通过增加补偿电容从V_REF抽取的电荷；在输入信号较大时，减小补偿电容从V_REF抽取的电荷。从而使整个SAR_ADC***从V_REF抽取的电荷（DAC电容+补偿电容）基本维持恒定，而与输入信号无关。

输入信号的大小则由SAR_ADC的转换结果来确定。在图3所示的参考电压补偿电路原理框图中，二进制码转温度计编码电路将SAR_ADC输出的高M位（即Dout<N:N-M+1>），转换为2^M-1个温度计编码，用以表征输入信号的范围。Dout<N:1>为ADC输出的N位二进制编码（如图1所示），其中Dout<N>为最高位，Dout<1>为最低位。当M<N时，Dout<N:N-M+1>即表示Dout的高M位。

在图4所示的一个具体的补偿电路实施例中，根据SAR_ADC输出码字的高4位将输入信号分成了16个区间，分别是0~V_FS/16、V_FS/16~2V_FS/16、2V_FS/16~3V_FS/16、...、15V_FS/16~V_FS，V_FS是输入信号的满摆幅。图中，conv是转换信号，当conv为低时，SAR_ADC进行采样；当conv为高时，SAR_ADC开始进行量化。conv作用于SR锁存器阵列406的15个SR锁存器的清零端。hold_pls为一个低电平的窄脉冲信号，当conv由低变高时，hold_pls出现一个低电平的窄脉冲。clk为量化时钟，在一个量化周期内，clk出现N次脉冲，用以控制比较器进行N次比较，从而生成N位的输出编码。conv、hold_pls和clk等信号均由***时钟电路生成。dp_aux<14:0>是15个补偿电容的控制信号，当dp_aux<i>为低时，其对应控制的补偿电容C_aux,i的下极板接REFGND；当dp_aux<i>为高时，其对应控制的补偿电容C_aux,i的下极板接参考电压V_REF。

采样时，conv为低，使得所有SR锁存器均清零，则dp_aux<14:0>均为低，进而使所有补偿电容的下极板均接REFGND。采样完成后，conv变高，***时钟电路在hold_pls上产生一个低电平脉冲，并与cap_aux_ctr<14:0>进行“或”运算后作用于SR锁存器的置位端。当cap_aux_ctr<i>为低时，其对应的SR锁存器的置位端也为低，使得对应的dp_aux<i>为高，进而让对应的补偿电容C_aux,i的下极板由REFGND切换到V_REF，从而利用补偿电容从V_REF抽取一定的电荷。

当输入信号处于最高区间时（假设此区间其平均值为10V×31/32），DAC电路结构的电容（量化电容阵列202设置的电容和采用电容阵列设置的电容）从V_REF抽取的电荷量最大，约为：

此时，上一周期SAR_ADC输出码字的高4位为1111，将没有补偿电容发生切换，也就不从V_REF抽取额外的电荷。

如表1所示为信号经过编码电路302处理后的输入与输出之间的对应关系。

表1

当输入信号处于最小区间时（假设此区间其平均值为10V×1/32），DAC电路结构的电容（量化电容阵列202设置的电容和采用电容阵列设置的电容）从V_REF抽取的电荷量最小，约为：

此时，上一周期SAR_ADC输出码字的高4位为0000，所有补偿电容均将发生切换，从V_REF抽取最多的额外电荷量，约为：

该电荷量应当能刚好补偿DAC电路结构（P端DAC102和N端DAC104）的电容（量化电容阵列202设置的电容和采用电容阵列设置的电容）从V_REF抽取的最大电荷量与最小电荷量之差，即：

由此可得单个补偿电容的大小约为：

当输入信号的大小位于其他区间时，DAC电路结构（P端DAC102和N端DAC104）的电容（量化电容阵列202设置的电容和采用电容阵列设置的电容）从V_REF抽取的电荷量位于ΔQ_DAC,max和ΔQ_DAC,min之间，而补偿电容从V_REF抽取的电荷量则位于0和ΔQ_AUX,max之间，SAR_ADC***从V_REF抽取的总电荷量为ΔQ_TOT=ΔQ_DAC+ΔQ_AUX。由于ΔQ_DAC相对输入信号V_IN的增加而线性增大，而ΔQ_AUX相对输入信号V_IN的增加而线性减小，因此可以使得ΔQ_TOT相对输入信号V_IN基本恒定，从而避免V_REF随输入信号V_IN的变化而变化。

本发明在进行参考电压稳定时，其方法流程如图9所示。在采样阶段，DAC电路结构（P端DAC102和N端DAC104）的中的采样电容下极板接输入信号，DAC电路结构（P端DAC102和N端DAC104）中的量化电容下极板接地；同时，参考电压补偿电路112中的二进制码转温度计编码电路将上一个量化周期得到的输出码字Dout的高M位转为2^M-1个温度计编码，并且所有的补偿电容接地。在保持阶段，DAC（P端DAC102和N端DAC104）中的采样电容下极板接地，DAC（P端DAC102和N端DAC104）中的量化电容下极板接参考电压V_REF；同时，参考电压补偿电路112根据温度计编码将一定个数的补偿电容的下极板由地切换到参考电压。在量化阶段，DAC（P端DAC102和N端DAC104）对输入信号进行量化，最后得到该量化周期的输出码字。

以上所述，仅是本发明的较佳实施例，并非对本发明做任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本发明的保护范围之内。

Claims

1.提高逐次逼近型模数转换器参考电压稳定性的电路，包括P端DAC（102）、N端DAC（104）、比较器（106）、SAR逻辑电路（108）及参考电压产生电路（110），其特征在于：还包括参考电压补偿电路（112），所述参考电压补偿电路（112）设置编码电路（302）、补偿电容控制电路（304）及补偿电容阵列（306），所述编码电路（302）接入SAR逻辑电路（108）的输出信号，编码电路（302）输出的编码信号作为补偿电容控制电路（304）的输入信号，补偿电容控制电路（304）的输出信号作为补偿电容阵列（306）的电容切换控制信号，参考电压产生电路（110）与补偿电容阵列（306）相连接。

2.根据权利要求1所述的提高逐次逼近型模数转换器参考电压稳定性的电路，其特征在于：所述SAR逻辑电路（108）的输出信号内ADC输出码字的高M位作为编码电路（302）的输入信号；

所述编码电路（302）输出的编码信号为2^M-1个温度计编码；

所述补偿电容控制电路（304）输出信号为2^M-1个温度计编码；

所述补偿电容阵列（306）设置有2^M-1个补偿电容，且所有补偿电容的一个极板接地，另一个极板分别通过两个开关与参考电压产生电路（110）的参考电压V_REF和参考地REFGND相连接，且两个开关通过补偿电容控制电路（304）输出的2^M-1个温度计编码进行切换控制。

3.根据权利要求1所述的提高逐次逼近型模数转换器参考电压稳定性的电路，其特征在于：所述补偿电容控制电路（304）包括或门阵列（404）和SR锁存器阵列（406），或门阵列（404）的同一输入端接入编码电路（302）输出的编码信号，或门阵列（404）的输出信号作为SR锁存器阵列（406）的S端输入信号，SR锁存器阵列（406）的输出信号作为补偿电容阵列（306）的电容切换控制信号。

4.根据权利要求1所述的提高逐次逼近型模数转换器参考电压稳定性的电路，其特征在于：所述编码电路（302）的输入和输出皆为二进制编码。

5.根据权利要求1~4任一项所述的提高逐次逼近型模数转换器参考电压稳定性的电路，其特征在于：所述P端DAC（102）的输出端和N端DAC（104）的输出端分别连接比较器（106）的两个输入端，比较器（106）的输出连接SAR逻辑电路（108），SAR逻辑电路（108）控制连接P端DAC（102）及N端DAC（104）。

6.根据权利要求1~4任一项所述的提高逐次逼近型模数转换器参考电压稳定性的电路，其特征在于：在所述P端DAC（102）上对模拟输入信号进行采样，在N端DAC（104）上对信号地进行采样。

7.根据权利要求1~4任一项所述的提高逐次逼近型模数转换器参考电压稳定性的电路，其特征在于：所述P端DAC（102）、N端DAC（104）都采用相同的DAC电路结构，且所述DAC电路结构包括量化电容阵列（202）、采样电容阵列（204）及开关S_G，所述量化电容阵列（202）的所有电容的上极板和采样电容阵列（204）所有电容的上极板共接且作为DAC电路结构的输出，量化电容阵列（202）所有电容的下极板分别通过两个开关与参考电压产生电路（110）的参考电压V_REF和参考地REFGND相连接，采样电容阵列（204）所有电容的下极板分别通过两个开关与DAC电路结构的输入信号和参考地REFGND相连接，量化电容阵列（202）的最高位电容的上极板与地之间连接开关S_G。

8.根据权利要求1~4任一项所述的提高逐次逼近型模数转换器参考电压稳定性的电路，其特征在于：所述P端DAC（102）用于对高压输入信号进行采样、保持和量化，N端DAC（104）对信号地进行采样和保持，并在量化过程中按照固定的电容切换方式进行动作，以提供量化过程中P端DAC（102）的共模电压。

9.根据权利要求1~4任一项所述的提高逐次逼近型模数转换器参考电压稳定性的电路，其特征在于：所述比较器（106）用于对P端DAC（102）和N端DAC（104）所形成的差分电压进行比较，并输出逻辑电平；SAR逻辑电路（108）根据比较器（106）的输出，控制P端DAC（102）和N端DAC（104）内连接到各电容阵列上的开关的切换。