CN104995682B - 具有自旋霍尔mtj器件的交叉点阵列mram - Google Patents

具有自旋霍尔mtj器件的交叉点阵列mram Download PDF

Info

Publication number
CN104995682B
CN104995682B CN201380073013.5A CN201380073013A CN104995682B CN 104995682 B CN104995682 B CN 104995682B CN 201380073013 A CN201380073013 A CN 201380073013A CN 104995682 B CN104995682 B CN 104995682B
Authority
CN
China
Prior art keywords
bit location
mtj
bit
electrode
stacks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380073013.5A
Other languages
English (en)
Other versions
CN104995682A (zh
Inventor
S·马尼帕特鲁尼
D·E·尼科诺夫
I·A·扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104995682A publication Critical patent/CN104995682A/zh
Application granted granted Critical
Publication of CN104995682B publication Critical patent/CN104995682B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

描述了实施基于自旋霍尔磁性隧道结(MTJ)的器件的交叉点阵列磁阻随机存取存储器(MRAM)以及这样的阵列的操作方法。例如，用于非易失性存储器的位单元包括设置在衬底上方的磁性隧道结(MTJ)叠置体，磁性隧道结叠置体具有设置在电介质层上方的自由磁性层，电介质层被设置在固定磁性层上方。位单元还包括设置在MTJ叠置体的自由磁性层上方的自旋霍尔金属电极。

Description

具有自旋霍尔MTJ器件的交叉点阵列MRAM
技术领域
本发明的实施例涉及存储设备的领域，并且具体来说，涉及实施基于自旋霍尔磁性隧道结(MTJ)的器件的交叉点阵列磁阻随机存取存储器(MRAM)以及这种阵列的操作方法。
背景技术
对于过去的几十年，集成电路中特征的缩放已经成为日益增长的半导体产业背后的推动力量。缩放成越来越小的特征使得在半导体芯片的有限面积上增大功能单位的密度成为可能。例如，缩小晶体管尺寸容许在芯片上并入数量增加的存储器件，以使得制造具有增大容量的产品。然而，推动越来越大的容量并不是没有问题。优化每个器件性能的必要性变得日益重要。
诸如具有非易失性的片上嵌入式存储器之类的非易失性嵌入式存储器可以使得能量和计算效率得以实现。然而，诸如自旋扭矩转移磁阻随机存取存储器(STT-MRAM)之类的领先的嵌入式存储器的选择会在对单元进行编程(写)期间遭受高电压和高电流密度的问题。此外，可能是由于大的写开关电流而引起的STT-MRAM的密度限制以及选择晶体管的要求。特别地，由于要求驱动晶体管提供充足的自旋电流，传统的STT-MRAM具有单元尺寸的限制。此外，这种存储器与基于常规磁性隧道结(MTJ)的器件的大的写电流(>100μA)和电压(>0.7V)要求相关联。
正因如此，在基于MTJ的非易失性存储阵列的领域中，仍然需要显著改进。
附图说明
图1例示了根据现有技术的巨自旋霍尔效应磁性隧道结(GSHE-MTJ)器件的工作机制，其中，(a)所例示出的针对GSHE-MTJ的典型材料叠置体，(b)所例示出的(a)的器件的俯视图，以及(c)描绘了如由金属中的自旋霍尔效应所确定的自旋电流和电荷电流的方向的例示。
图2A例示了根据本发明的实施例的具有与选择线(SL)、位线(BL)和字线(WL)的连接的位单元的横截面视图，以及器件相对应的俯视示意图。
图2B例示了根据本发明的实施例的图2A的器件的横截面视图，(a)如沿着轴线a-a’，以及(b)如沿着轴线b-b’。
图3例示了根据本发明的实施例具有位单元的交叉点阵列的(a)位单元透视图以及(b)平面视图，位单元具有底部AFM层。
图4例示了根据本发明的实施例的用于在交叉点GSHE-MRAM中写入逻辑1的方法。
图5例示了根据本发明的实施例的用于在交叉点GSHE-MRAM中写入逻辑0的方法。
图6例示了根据本发明的实施例的在交叉点GSHE-MRAM中读取位单元的方法。
图7例示了根据本发明的实施例的具有与选择线(SL)、位线(BL)和字线(WL)的连接的另一个位单元的横截面视图，以及器件的相对应的俯视示意图。
图8例示了根据本发明的实施例的图7(a)的器件的横截面视图，(a)如沿着轴线a-a’，以及(b)如沿着轴线b-b’。
图9例示了根据本发明的实施例的具有位单元的交叉点阵列的位单元透视图，位单元具有顶部AFM层。
图10例示了根据本发明的实施例的图9的交叉点阵列的平面视图。
图11例示了根据本发明的实施例的在交叉点GSHE-MRAM中写入逻辑1以避免反常电流的方法。
图12例示了根据本发明的实施例的在交叉点GSHE-MRAM中写入逻辑0以避免反常电流的方法。
图13例示了根据本发明的实施例的读取交叉点GSHE-MRAM以避免反常电流的方法。
图14是根据本发明的实施例，对于使用基于GSHE或MTJ的写入机制的STT开关器件，开关时间(以ns)随着所施加的电压(以V)变化的图。
图15是根据本发明的实施例的示出了对于具有4nm厚度的GSHE金属的变化的纳米磁体宽度，用于基于GSHE和MTJ的磁性存储器写入的相对开关能量的图。
图16是根据本发明的实施例的材料和传输参数的表。
图17例示了根据本发明的实施例的电子***的框图。
图18例示了根据本发明的实施例的计算设备。
具体实施方式
描述了实施基于自旋霍尔磁性隧道结(MTJ)的器件的交叉点阵列磁阻随机存取存储器(MRAM)以及这种阵列的操作方法。在下面的描述中，阐述了许多具体细节(例如具体的磁性隧道结(MTJ)层的域)，以便提供对本发明的实施例的彻底理解。对本领域技术人员来说将显而易见的是，没有这些具体细节也可以实施本发明的实施例。在其它实例中，并没有详细描述公知的特征(例如集成工艺制造流程)，以使得不会不必要地混淆本发明的实施例。此外，要理解的是，在附图中所示出的各个实施例是例示的表示，而不是必须要按比例绘制。
本发明的一个或多个实施例涉及使用自旋霍尔MTJ器件的交叉点阵列MRAM。这种阵列的通用应用包括但不限于嵌入式存储器、磁性隧道结结构、MRAM、非易失性存储器、自旋霍尔效应、自旋扭矩存储器以及使用磁存储器件的嵌入式存储器。在一个实施例中，使用本文所描述的自旋霍尔器件，基于MTJ的自旋扭矩MRAM在密度和能量/位上得到了改进。
更具体地来说，一个或多个实施例的目的是使用或应用使用交叉连接架构的高度紧凑的巨自旋霍尔效应MRAM(GSHE-MRAM)。在第一方面中，通过巨自旋霍尔效应(GSHE)使得低编程(写)电流和电压成为可能。在第二方面中，实现了在每个位单元中不具有选择晶体管的高密度交叉连接架构。实施例包括制造和/或实施在交叉点架构中所形成的GSHE-MTJ单元阵列，并可以涉及交叉连接的自旋霍尔MRAM、使用三层金属层的位单元版图和/或使用GSHE-MTJ MRAM的交叉连接的位单元中的一个或多个。
在一个方面中，描述了巨自旋霍尔效应(GSHE)MRAM交叉连接阵列，巨自旋霍尔效应(GSHE)MRAM交叉连接阵列以基于自旋霍尔效应的对磁性元件的编程(写)以及基于MTJ的读出为基础。为了提供背景，提供了图1以辅助对巨自旋霍尔MRAM的工作原理的例示。具体地，图1例示了根据现有技术的GSHE-MTJ的工作机制，具有(a)所例示出的针对GSHE-MTJ的典型材料叠置体100A，(b)所例示出的(a)的器件的俯视图100B，以及(c)描绘了如由金属中的自旋霍尔效应所确定的自旋电流和电荷电流的方向的例示。
再次参照图1，示出了具有自旋霍尔效应感应的写入机制和基于MTJ的读出的3端子存储单元的名义上的几何结构。名义上的材料叠置体100A包括与GSHE金属104直接接触的自由层纳米磁体102。名义上的MTJ叠置体由自由层102(FM1)、氧化镁隧穿氧化物106、具有基于CoFe/Ru的合成反铁磁体(SAF)110的固定磁体108(FM2)以及反铁磁体(AFM)112组成。SAF层110容许取消围绕自由层102的偶极子场。材料的广泛组合已经被研究用于这种材料叠置体。例如，写电极114包括由β-钽(β-Ta)、β-钨(β-W)或铂(Pt)组成的GSHE金属。写电极114转换成正常的高导电率金属(例如，铜(Cu))，以使得写电极电阻最小化。器件的俯视图100B显示了磁体沿着GSHE电极的宽度进行取向用于适当的自旋注入。
再次参考图1，磁性单元通过经由GSHE电极施加电荷电流来写入。磁写入的方向由所施加的电荷电流的方向来确定。正电流(沿着+y)产生了自旋注入电流，具有传输方向(沿着+z)并且自旋指向(+x)方向。所注入的自旋电流反过来产生自旋扭矩以在+x或-x方向上与磁体对齐。写电极中针对电荷电流的横向自旋电流在等式(1)中提供：
其中，PSHE是自旋霍尔注入效率，其是横向自旋电流与侧向电荷电流大小的比率，w是磁体的宽度，t是GSHE金属电极的厚度，λsf是GSHE金属中的自旋翻转长度，θGSHE是GSHE金属到FM1界面的自旋霍尔角度。用于自旋扭矩的所注入的自旋角动量可以通过首先解出等式1来确定。
根据本发明的各个实施例，下面描述了用于GSHE-MRAM交叉连接存储器的位单元和阵列。在第一实施例中，GSHE-MTJ叠置体被提供为反铁磁体(AFM)是叠置体的底层。也就是说，在一个实施例中，针对GSHE-MTJ的位单元基于在底层中具有AFM层的材料叠置体。在示例性的实施例中，GSHE-MRAM位单元通过用于MTJ集成的传统工艺集成流程来制造。位单元具有分别连接到选择线(SL)、字线(WL)和位线(BL)的三个端子。针对这种布置的写入过程使得在BL与SL之间的电流能够向器件注入自旋电流。读取过程涉及读取在SL与WL之间的隧穿磁阻(TMR)。
举例而言，图2A例示了根据本发明的实施例的具有与选择线(SL)、位线(BL)和字线(WL)的连接的位单元200的横截面视图，以及器件200的相对应的俯视示意图。参考图2A，所示出的位单元200可以用于交叉点GSHE-SRAM，例如，使用金属层M2、M3、M4和M5。在具体的实施例中，相对于下层衬底的取向(未示出)，位单元200的材料叠置体包括底部电极202(例如，Ru/Ta/Ru)、AFM层204(例如，IrMn)、SAF叠置体206(例如，CoFe/Ru)、MTJ叠置体208(例如，CoFeB/MgO/CoFeB)以及自旋霍尔金属电极210。要理解的是，所示出的具体材料仅用于示例性的目的。下面更详细地描述了用于上面所列出的层的其他可能的材料。为了更清楚，图2B例示了根据本发明的实施例的图2A的器件的横截面视图，(a)如沿着轴线a-a’，以及(b)如沿着轴线b-b’。
在实施例中，结合图2A和图2B所描述的器件的重要方面是GSHE-交叉点MRAM位单元并不需要使用选择晶体管。由于器件采用了四层单向金属层，因此可以实现选择晶体管的排除。在一个这种实施例中，对于单层MRAM的后端MRAM密度，每个位单元的器件后端面积在等式(2)中提供：
AGSHE-CP＝16FM2FM5 (3)
对于结合图2A和2B所描述的器件，自旋霍尔金属层(例如，电极210)被形成为直接与自由层(例如，MTJ叠置体208的顶部CoFeB层)相邻的金属或通孔层(V3)。MTJ被并入V2和M3层中。M2充当字线，以读取在SL与WL之间的MTJ磁阻。
在另一个方面中，可以在交叉点阵列中包括图2A和2B的器件，以提供每个位单元在底层中具有AFM层的GSHE-MRAM。具体来说，在实施例中，在交叉点阵列GSHE-MRAM中实施具有器件200的布置的位单元。例如，图3例示了根据本发明的实施例具有位单元304的交叉点阵列302的(a)位单元透视图300A以及(b)平面视图300B，位单元304具有底部AFM层。在一个实施例中，如图3中所描绘的，MRAM阵列302用于交叉点GSHE-MRAM并利用单向金属层M2、M3、M4、M5。选择了与磁体直接接触的金属层的方向，以使得适当的自旋电流被注入到磁体中。位线共同沿着列，并且WL和SL共同沿着行。下面描述了写和读的路径及干扰。所框出的部分350示出了单位位单元。
关于向图3的阵列302的位单元写入逻辑1，图4根据本发明的实施例例示了用于在交叉点GSHE-MRAM 400中写入逻辑1的方法。参考图4，通过将BL电压404增大到写电压(VW)并将SL电压406减小到地(Gnd)，逻辑1被编程到突出显示的单元402。剩余的线处于高阻抗的情形(高Z)以避免写干扰。
关于向图3的阵列302的位单元写入逻辑0，图5根据本发明的实施例例示了用于在交叉点GSHE-MRAM 500中写入逻辑0的方法。参考图5，通过将BL电压504降低到负的写电压(-VW)并将SL电压506减小到地(Gnd)，逻辑0被编程到突出显示的单元502。剩下的线处于高阻抗的情形(高Z)以避免写干扰。
关于读取图3的阵列302的位单元，图6根据本发明的实施例例示了在交叉点GSHE-MRAM 600中读取位单元的方法。参考图6，通过在BL与WL之间施加低的读电压来测量在SL与WL之间的电阻(MR)，即，读出突出显示的位单元602。剩余的线处于高-Z状态。下面更详细地描述了用于克服与这种读取相关联的反常电流的方法。
在另一个方面中，可以确定对交叉连接的GSHE MRAM(包括读和写电路)中每个位单元的前端有效面积的估计。在实施例中，如在等式(3)中所提供的，每个位单元的前端面积在阵列上求平均：
其中N是每个字的位数，M是每个阵列的字的数量，ASA是读出放大器的面积，Ase是每个字的选择器的面积，并且AWrite是写电路。对于典型的读出放大器，写和选择器被标出尺寸(例如，ASA大约40F2，AWrite大约37F2，Ase等于112F2)。在具体实施例中，对于1024X1024阵列，每个单元用于选择、感测和写电路的前端要求在等式(4)中提供：
在另一个方面中，可以提供GSHE-MTJ叠置体，其中反铁磁性(AFM)层是位单元中的顶层。在实施例中，GSHE-MTJ叠置体包括作为顶层的AFM层，以便减小GSHE交叉点阵列的后端占用面积并因此提供较高的密度。在示例中，图7例示了根据本发明的实施例的具有到选择线(SL)、位线(BL)和字线(WL)的连接的另一个位单元700的横截面视图，以及器件700的相对应的俯视示意图。参考图7，如所示出的位单元700可以用于交叉点GSHE-MRAM，例如，使用金属层M2、M3、M4和M5。在具体实施例中，相对于下层衬底(未示出)的取向，位单元700的材料叠置体包括顶部电极702(例如，Ru/Ta/Ru)、AFM层704(例如，IrMn)、SAF叠置体706(例如，CoFe/Ru)、MTJ叠置体708(例如，CoFeB/MgO/CoFeB)以及底部自旋霍尔金属电极710。要理解的是，所示出的具体材料仅用于示例性的目的。下面更详细地描述了用于上面所列出的层的其他可能的材料。为了更清楚，图8例示了根据本发明的实施例的图7的器件的横截面视图，(a)如沿着轴线a-a’并且(b)如沿着轴线b-b’。在实施例中，图7的器件可以在具有反向MTJ叠置体的紧凑的交叉点GSHE-MRAM中使用。通过施加在BL与WL之间的弱的读电压来读出位单元。剩余的线处于高-Z状态。在实施例中，如在图8中所描绘的，器件可以在金属层M1-M3中形成。
因此，在另一个方面中，图7和图8的器件可以包括在交叉点阵列中以提供GSHE-MRAM，其中每个位单元在顶层中具有AFM层。具体来说，在实施例中，在交叉点阵列GSHE-MRAM中实施具有器件700的布置的位单元。例如，图9例示了根据本发明的实施例的具有位单元904的交叉点阵列902的位单元透视图，位单元904具有顶部AFM层。图10是图9的交叉点阵列902的平面图。因此，参考图9和图10，用于GSHE-MRAM的紧凑的交叉点阵列在位单元的顶层中具有AFM层。对于MRAM一个相关联的层的后端MRAM密度在等式(5)中提供：
AGSHE-CP＝12FM2FM3 (5)
在另一个方面中，交叉点阵列存储器通常遭受反常电流，该反常电流可能限制阵列可达到的最大尺寸。为了解决这些问题，根据本发明的实施例，预充电的、高-Z的行编程技术用于减少反常电流的影响。例如，在一个这种实施例中，用于避免GSHE-MRAM交叉点阵列中的反常电流的方法涉及将SL与WL预充电到适当的电压，以使得SL与BL处于高阻抗状态(例如，在充电之后)。在另一个这种实施例中，方法包括对于每次写操作对整行(例如，字)进行编程。下面更详细地描述这两种方法。
在第一实施例中，用于避免写和读干扰的方法涉及对线进行预充电，以避免反常电流并使它们处于高阻抗状态。作为示例，图11例示了根据本发明的实施例的在交叉点GSHE-MRAM 1100中写入逻辑1以避免反常电流的方法。参考图11，将未选择的行1102、1104、1106和1108的SL和WL充电到Vwrite或者Vwrite/2，并使SL和WL处于高阻抗状态(高Z)。在另一个示例中，图12例示了根据本发明的实施例的在交叉点GSHE-MRAM 1200中写入逻辑0以避免反常电流的方法。参考图12，将未选择的行1202、1204、1206、1208和1210的SL和WL充电到-Vwrite或者-Vwrite/2，并使SL和WL处于高阻抗状态(高Z)。
在第二实施例中，用于避免写和读干扰的方法涉及具体的读取方法。例如，图13例示了根据本发明的实施例的读取交叉点GSHE-MRAM 1300以避免反常电流的方法。参考图13，将未选择的行1302、1304、1306和1308的SL和WL充电到Vread，并使SL和WL处于高阻抗状态(高Z)。
总的来说，与基于常规MTJ的MRAM相比较而言，可以实现自旋霍尔效应存储器的能量、延迟和电压的益处。已经使用了分析的以及纳米磁性的模拟来对自旋霍尔效应存储器的这些能量和电压益处进行了验证。将开关时间联系到具有临界电压的自旋扭矩存储器的写电压的分析关系在等式(6)和(7)中提供：
其中θ0是由于热噪声而引起的对随机变量的影响，并且其基于磁体体积的热势垒、饱和磁化和各向异性，并且其中，τ0是特征时间。IC是用于自旋扭矩感应的磁性开关的临界电流。已经通过对纳米磁体的随机自旋扭矩模拟对等式6的有效性进行了验证。
在图14中绘出了自旋霍尔效应开关的电压VS开关时间。具体来说，图14是根据本发明的实施例，对于使用基于GSHE或MTJ的写入机制的STT开关器件，开关时间(以ns)随着所施加的电压(以V)变化的图1400。对于相同的开关动态(例如，相同的延迟和临界电流)，向MTJ STT器件写入的GSHE的相对开关能量在等式(8)中提供：
为了理解尺寸缩放的影响，在图15中绘出了使用相同纳米磁体(例如，具有相同的势垒、阻尼和临界电流)进行开关所需要的能量的比率。具体来说，图15是根据本发明的实施例的示出了对于具有4nm厚度的GSHE金属的变化的纳米磁体宽度，用于基于GSHE和MTJ的磁性存储器写入的相对开关能量的图1500。参考图1500，与写电极的电阻成比例的相对能量与自旋注入效率的平方成反比。对于MTJ器件，由于减小隧穿电阻与减小自旋极化相耦合，因此等式(8)的第一个乘积从根本上被限制。作为材料参数的示例，图16是根据本发明的实施例的材料和传输参数的表1600。
再次参考图2A和图7，在实施例中，自旋霍尔金属电极210和710分别由诸如但不限于β-钽(β-Ta)、β-钨(β-W)或铂(Pt)之类的金属组成，其中，电极与对应的MTJ 208或708接触。在一个实施例中，自旋霍尔金属电极210或710在电极的任意一端上转换成正常的高导电率金属(例如，铜(Cu))。
再次参考图2A和图7，在实施例中，分别最靠近电极210或710的对应的MTJ叠置体208和708的磁性层是自由磁性层。取决于应用，自由磁性层由适合于在多数自旋与少数自旋之间进行转换的材料组成。因此，自由磁性层(或存储层)可以被称为铁磁存储层。在一个实施例中，自由磁性层由钴铁(CoFe)或钴铁硼(CoFeB)组成。
再次参考图2A和图7，在实施例中，分别离电极210或710最远的对应的MTJ叠置体208和708的磁性层是固定磁性层。固定磁性层由适合于保持固定多数自旋的材料或材料叠置体组成。因此，固定磁性层(或参考层)可以被称为铁磁层。在一个实施例中，固定磁性层由单层钴铁硼(CoFeB)组成。然而，在另一个实施例中，固定磁性层由钴铁硼(CoFeB)层、钌(Ru)层、钴铁硼(CoFeB)层叠置体组成。
再次参考图2A和图7，在实施例中，在固定磁性层与自由磁性层之间的对应的MTJ叠置体208和708的层是电介质层。电介质层由适合于允许多数自旋的电流流过该层，但至少在某种程度上阻碍少数自旋的电流流过该层的材料组成。因此，电介质层(或自旋过滤层)可以被称为隧穿层。在一个实施例中，电介质层由诸如但不限于氧化镁(MgO)或氧化铝(Al2O3)之类的材料组成。在一个实施例中，电介质层具有大约1纳米的厚度。
在实施例中，合成的反铁磁体(SAF)被设置为邻近固定磁性层。例如，位单元200和700的部分206和706分别包括Ru/CoFe叠置体。要理解的是，在一个实施例中，Ru的厚度是非常明确的(例如，8-9埃)，以使得在CoFeB(固定层)与CoFe之间的耦合是反铁磁性的，即，它们指向相反的方向。在实施例中，分别邻近SAF叠置体206和706分别包括反铁磁性层(例如，IrMn)204或704。
再次参考图2A和图7，在实施例中，分别与自旋霍尔电极210或710相对的电极202或702由适合于电气接触位单元200或700的固定磁性层侧的材料或材料叠置体组成。在实施例中，电极202或702是表面上平整的电极。在一个这种实施例中，电极202或702具有适合于良好导电率的厚度，但具有很少到不具有柱形结构构造，柱形结构构造可能另外导致粗糙的顶面。这种表面上平整的电极可以被称为在结构中非晶态。在具体实施例中，电极202或702由与Ta层交织的Ru层组成。有效地，根据本发明的实施例，电极202或702可以不是常规厚度的单金属电极(例如Ru电极)，而是Ru/Ta交织的材料叠置体。然而，在替代实施例中，电极202或702是常规厚度的单金属电极，例如Ru电极。
在本发明的某些方面和至少一些实施例中，某些术语具备某些可定义的含义。例如，“自由”磁性层是储存计算变量的磁性层。“固定”磁性层是具有固定磁化(磁性上比自由磁性层更坚固)的磁性层。诸如隧穿介电质或隧穿氧化物之类的隧穿势垒位于自由磁性层与固定磁性层之间。固定磁性层可以被图案化以建立到相关联的电路的输入和输出。磁化可以由自旋霍尔效应来写入。磁化可以经由当施加电压时的隧穿磁阻效应来读取。在实施例中，电介质层的作用是引起大的磁阻比率。磁阻是当两层铁磁层具有反平行磁化时的电阻差与具有平行磁化的状态的电阻的比率。
在实施例中，MTJ(例如，MTJ 208或708)本质上起电阻器的作用，其中，取决于自由磁性层和固定磁性层中的磁化方向或取向，通过MTJ的电气路径的电阻可以以两个电阻状态存在，“高”或者“低”。在自由磁性层中的自旋方向属于少数的情况中，存在高电阻状态，其中，自由磁性层和固定磁性层中的磁化方向基本上彼此相反或反平行。在自由磁性层中的自旋方向属于多数的情况中，存在低电阻状态，其中，自由磁性层和固定磁性层中的磁化方向基本上彼此对齐或平行。要理解的是，关于MTJ的电阻状态的术语“低”和“高”是相对于彼此的。换句话说，高阻状态仅仅是比低阻状态可检测的高的电阻，并且反之亦然。因此，具有电阻可检测的差别，低电阻状态和高电阻状态可以表示不同位的信息(即，“0”或“1”)。
因此，MTJ可以通过其磁化状态来储存单个位的信息(“0”或者“1”)。储存在MTJ中的信息借助驱动电流通过MTJ来感测。自由磁性层不需要功率来保留其磁性取向。正因如此，当到设备的功率被移除时，MTJ的状态被维持。因此，在实施例中，分别由图2A或图7的叠置体208或708组成的存储位单元是非易失性的。
尽管本文并未对制造位单元200或700(例如，存储器位单元)的层的叠置体的方法进行完全详细的描述，但要理解的是，用于制造的步骤可以包括标准微电子制造工艺，例如，光刻、蚀刻、薄膜沉积、平坦化(例如化学机械抛光(CMP))、扩散、度量、牺牲层的使用、蚀刻停止层的使用、平坦化停止层的使用，和/或任何其它与微电子组件的制造相关的操作。
图17例示了根据本发明的实施例的电子***1700的框图。电子***1700可以与例如便携式***、计算机***、处理控制***或利用处理器和相关联的存储器的任何其它***相对应。电子***1700可以包括微处理器1702(具有处理器1704和控制单元1706)、存储设备1708和输入/输出设备1710(要理解的是，在各个实施例中，电子***1700可以具有多个处理器、控制单元、存储设备单元和/或输出/输出设备)。在一个实施例中，电子***1700具有一组指令，这些指令定义要由处理器1704在数据上执行的操作以及在处理器1704、存储设备1708与输入/输入设备1710之间的其它事务。控制单元1706通过重复循环导致指令从存储设备1708被获取并被执行的一组操作来协调处理器1704、存储设备1708和输入/输入设备1710的操作。存储设备1708可以包括如本文所描述的实施基于自旋霍尔磁性隧道结(MTJ)的器件的交叉点阵列磁阻随机存取存储器(MRAM)。在实施例中，如在图17中所描绘的，存储设备1708被嵌入在微处理器1702中。
图18根据本发明的一个实施例例示了计算设备1800。计算设备1800承载板1802。板1802可以包括多个组件，包括但不限于处理器1804和至少一个通信芯片1806。处理器1804物理和电气地耦合到板1802。在某些实施方式中，至少一个通信芯片1806还物理和电气地耦合到板1802。在另外的实施方式中，通信芯片1806是处理器1804的部分。
取决于其应用，计算设备1800可以包括可能或可能未物理或电气地耦合到板1802的其它组件。这些其它组件包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存、图形处理器、数字信号处理器、密码协处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位***(GPS)设备、罗盘、加速计、陀螺仪、扬声器、照相机和大容量储存设备(例如硬盘驱动、压缩盘(CD)、数字多功能盘(DVD)等等)。
通信芯片1806实现了无线通信，以便将数据传送到计算设备1800以及从计算设备1800传送数据。术语“无线”及其派生词可用于描述可通过非固态介质通过使用调制电磁辐射来传送数据的电路、设备、***、方法、技术、通信信道等。该术语并不暗示所关联的设备不包含任何导线，虽然在某些实施例中它们可能不含有。通信芯片1806可以实时多个无线标准或协议中的任何标准或协议，这些标准或协议包括但不限于Wi-Fi(IEEE802.11系列)、WiMAX(IEEE 802.16系列)IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、及其衍生物，以及被命名为3G、4G、5G及之后的任何其它无线协议。计算设备1800可以包括多个通信芯片1806。例如，第一通信芯片1806可以专用于较短距离无线通信(例如Wi-Fi和蓝牙)，并且第二通信芯片1006可以专用于较长距离无线通信(例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO以及其它)。
计算设备1800的处理器1804包括封装在处理器1804内的集成电路管芯。在本发明的一些实施例中，处理器的集成电路管芯包括一个或多个阵列，例如根据本发明的实施例所构建的，实施基于自旋霍尔磁性隧道结(MTJ)的器件的交叉点阵列磁阻随机存取存储器(MRAM)。术语“处理器”可以指代对来自寄存器和/或存储器的电子数据进行处理以便将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何器件或器件的一部分。
通信芯片1806还包括封装在通信芯片1806内的集成电路管芯。根据本发明的另一种实施方式，通信芯片的集成电路管芯包括一个或多个阵列，例如根据本发明的实施例所构建的，实施基于自旋霍尔磁性隧道结(MTJ)的器件的交叉点阵列磁阻随机存取存储器(MRAM)。
在另外的实施方式中，在计算设备1800内所承载的其它组件可以包括独立的集成电路存储器管芯，该独立的集成电路存储器管芯可以包括一个或多个阵列，例如根据本发明的实施例所构建的，实施基于自旋霍尔磁性隧道结(MTJ)的器件的交叉点阵列磁阻随机存取存储器(MRAM)。
在各种实施方式中，计算设备1800可以是膝上计算机、上网本、笔记本、超极本、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、数字视频录像机。在另外的实施方式中，计算设备1800可以是处理数据的任何其它电子设备。
因此，本发明的一个或多个实施例通常涉及微电子存储器的制造。微电子存储器可以是非易失性的，其中，即使当没有供电时，存储器也可以保留所储存的信息。本发明的一个或多个实施例涉及用于非易失性微电子存储设备的实施基于自旋霍尔磁性隧道结(MTJ)的器件的交叉点阵列磁阻随机存取存储器(MRAM)的制造。这种阵列可以在嵌入式非易失性存储器中使用，由于其非易失性或者作为嵌入式动态随机存取存储器(eDRAM)的代替。例如，这种阵列可以在给定的技术节点内以有竞争力的单元尺寸用于1T-1X存储器(X＝电容器或电阻器)。
因此，本发明的实施例包括实施基于自旋霍尔磁性隧道结(MTJ)的器件的交叉点阵列磁阻随机存取存储器(MRAM)以及这种阵列的操作方法。
在实施例中，用于非易失性存储器的位单元包括设置在衬底上方的磁性隧道结(MTJ)叠置体，所述MTJ叠置体具有设置在电介质层上方的自由磁性层，所述电介质层被设置在固定磁性层上方。所述位单元还包括设置在所述MTJ叠置体的所述自由磁性层上方的自旋霍尔金属电极。
在一个实施例中，所述自旋霍尔金属电极包括金属，该金属例如但不限于β-钽(β-Ta)、β-钨(β-W)或铂(Pt)，并且所述金属被设置在所述自由磁性层上。
在一个实施例中，所述自旋霍尔电极还包括在所述自由磁性层的任一侧上的第二不同金属。
在一个实施例中，所述自旋霍尔金属电极被设置在所述自由磁性层上，所述自由磁性层被设置在所述电介质层上，所述电介质层被设置在所述固定磁性层上，并且所述位单元还包括底部电极、设置在所述底部电极上的反铁磁性(AFM)层，以及设置在所述AFM层上的合成反铁磁体(SAF)叠置体。所述MTJ叠置体被设置在所述SAF叠置体上。
在一个实施例中，所述自由磁性层由CoFeB组成，所述电介质层由氧化镁(MgO)组成，所述固定磁性层由CoFeB组成，所述SAF叠置体由设置在CoFe层上的钌(Ru)层组成，所述AFM层由IrMn组成，并且所述底部电极由Ru/Ta/Ru叠置体组成。
在一个实施例中，所述自旋霍尔金属电极具有第一端和第二端，并且所述MTJ叠置体被设置在所述第一端与所述第二端之间。所述位单元还包括底部电极、耦合到所述底部电极的字线、耦合到所述自旋霍尔金属电极的所述第一端的选择线、耦合到所述自旋霍尔金属电极的所述第二端的位线。所述MTJ叠置体被设置在所述底部电极的上方并耦合到所述底部电极。
在实施例中，交叉点阵列巨自旋霍尔效应磁阻随机存取存储器(GSHE-MRAM)包括多个位单元，每个位单元具有与磁性隧道结(MTJ)叠置体耦合的自旋霍尔金属电极，并具有与所述MTJ叠置体耦合的第二电极。还包括多条选择线，每条选择线在所述多个位单元中一个或多个位单元的每个自旋霍尔金属电极的第一端处耦合到所述多个位单元中的所述一个或多个位单元。还包括多条位线，每条位线在所述多个位单元中一个或多个位单元的每个自旋霍尔金属电极的第二不同端处耦合到所述多个位单元中的所述一个或多个位单元。还包括多条字线，每条字线在所述多个位单元中一个或多个位单元中的每个位单元的所述第二电极处耦合到所述多个位单元中的所述一个或多个位单元。
在一个实施例中，每个位单元的所述自旋霍尔金属电极包括金属，例如但不限于，β-钽(β-Ta)、β-钨(β-W)或铂(Pt)，并且所述金属被设置在所述位单元的所述MTJ叠置体的自由磁性层上。
在一个实施例中，所述自旋霍尔电极还包括在所述自由磁性层的任意一侧上的第二不同金属。
在一个实施例中，每个位单元的所述自旋霍尔金属电极被设置在所述位单元的所述MTJ叠置体的自由磁性层上方，所述自由磁性层被设置在所述位单元的所述MTJ叠置体的电介质层上，所述电介质层被设置在所述位单元的所述MTJ叠置体的固定磁性层上，并且每个位单元还包括底部电极、设置在所述底部电极上的反铁磁性(AFM)层，以及设置在所述AFM层上的合成反铁磁体(SAF)叠置体。所述MTJ叠置体被设置在所述SAF叠置体上。
在一个实施例中，所述自由磁性层由CoFeB组成，所述电介质层由氧化镁(MgO)组成，所述固定磁性层由CoFeB组成，所述SAF叠置体由设置在CoFe层上的钌(Ru)层组成，所述AFM层由IrMn组成，并且所述底部电极由Ru/Ta/Ru叠置体组成。
在一个实施例中，每个位单元的所述自旋霍尔金属电极被设置在所述位单元的所述MTJ叠置体的自由磁性层下方，所述自由磁性层被设置在所述位单元的所述MTJ叠置体的电介质层下方，所述电介质层被设置在所述位单元的所述MTJ叠置体的固定磁性层下方，并且每个位单元还包括顶部电极、设置在所述底部电极下方的反铁磁性(AFM)层，以及设置在所述AFM层下方的合成反铁磁体(SAF)叠置体。所述MTJ叠置体被设置在所述SAF叠置体下方。
在一个实施例中，所述自由磁性层由CoFeB组成，所述电介质层由氧化镁(MgO)组成，所述固定磁性层由CoFeB组成，所述SAF叠置体由设置在CoFe层上的钌(Ru)层组成，所述AFM层由IrMn组成，并且所述顶部电极由Ru/Ta/Ru叠置体组成。
在实施例中，在交叉点阵列巨自旋霍尔效应磁阻随机存取存储器(GSHE-MRAM)中向位单元写入逻辑1的方法涉及在多个位单元中识别目标位单元，每个位单元具有与磁性隧道结(MTJ)叠置体耦合的自旋霍尔金属电极，以及与所述MTJ叠置体耦合的第二电极，将耦合到所述目标位单元的位线的位线电压增大到写电压，所述位线从多条位线中进行选择，每条位线在所述多个位单元中一个或多个位单元的每个自旋霍尔金属电极的第一端处耦合到所述多个位单元中的所述一个或多个位单元；以及将耦合到所述位单元的选择线的选择线电压减小到地，来自多条选择线的所述选择线具有高阻抗情形，每条选择线在所述多个位单元中一个或多个位单元的每个自旋霍尔金属电极的第二不同端处耦合到所述多个位单元中的所述一个或多个位单元。
在一个实施例中，所述方法还涉及将多条字线保持在高阻抗，每条字线在所述多个位单元中一个或多个位单元中的每个位单元的所述第二电极处耦合到所述多个位单元中的所述一个或多个位单元。
在一个实施例中，相对于下层衬底，每个位单元的所述自旋霍尔金属电极被设置在所述MTJ叠置体上方。
在一个实施例中，相对于下层衬底，每个位单元的所述自旋霍尔金属电极被设置在所述MTJ叠置体上方。
在实施例中，在交叉点阵列巨自旋霍尔效应磁阻随机存取存储器(GSHE-MRAM)中向位单元写入逻辑0的方法涉及在多个位单元中识别目标位单元，每个位单元具有与磁性隧道结(MTJ)叠置体耦合的自旋霍尔金属电极，以及与所述MTJ叠置体耦合的第二电极。所述方法还涉及将耦合到所述目标位单元的位线的位线电压降低到负的写电压，所述位线从多条位线中进行选择，每条位线在所述多个位单元中一个或多个位单元的每个自旋霍尔金属电极的第一端处耦合到所述多个位单元中的所述一个或多个位单元。所述方法还涉及将耦合到所述位单元的选择线的选择线电压减小到地，来自多条选择线的所述选择线具有高阻抗情形，每条选择线在所述多个位单元中一个或多个位单元的每个自旋霍尔金属电极的第二不同端处耦合到所述多个位单元中的所述一个或多个位单元。
在一个实施例中，所述方法还涉及将多条字线保持在高阻抗，每条字线在所述多个位单元中一个或多个位单元中的每个位单元的所述第二电极处耦合到所述多个位单元中的所述一个或多个位单元。
在一个实施例中，相对于下层衬底，每个位单元的所述自旋霍尔金属电极被设置在所述MTJ叠置体上方。
在一个实施例中，相对于下层衬底，每个位单元的所述自旋霍尔金属电极被设置在所述MTJ叠置体上方。

Claims (14)

1.一种交叉点阵列巨自旋霍尔效应磁阻随机存取存储器(GSHE-MRAM)，包括：
多个位单元，所述多个位单元中的每个位单元包括与磁性隧道结(MTJ)叠置体耦合的自旋霍尔金属电极，以及与所述MTJ叠置体耦合的第二电极，其中，每个位单元的所述自旋霍尔金属电极包括选自由β-钽(β-Ta)、β-钨(β-W)和铂(Pt)的构成的组的金属，所述金属被设置在所述位单元的所述MTJ叠置体的自由磁性层上，并且其中，每个位单元不包括相关联的选择晶体管；
多条选择线，所述多条选择线中的每条选择线在所述多个位单元中的一个或多个位单元的每个自旋霍尔金属电极的第一端处耦合到所述多个位单元中的所述一个或多个位单元；
多条位线，所述多条位线中的每条位线在所述多个位单元中的一个或多个位单元的每个自旋霍尔金属电极的第二不同端处耦合到所述多个位单元中的所述一个或多个位单元；以及
多条字线，所述多条字线中的每条字线在所述多个位单元中的一个或多个位单元的每个位单元的所述第二电极处耦合到所述多个位单元中的所述一个或多个位单元。
2.根据权利要求1所述的交叉点阵列GSHE-MRAM，其中，所述自旋霍尔金属电极包括位于所述自由磁性层的任一侧上的第二不同金属。
3.根据权利要求1所述的交叉点阵列GSHE-MRAM，其中，每个位单元的所述自旋霍尔金属电极被设置在所述位单元的所述MTJ叠置体的自由磁性层上方，所述自由磁性层被设置在所述位单元的所述MTJ叠置体的电介质层上，所述电介质层被设置在所述位单元的所述MTJ叠置体的固定磁性层上，并且每个位单元还包括：
底部电极；
设置在所述底部电极上的反铁磁性(AFM)层；以及
设置在所述AFM层上的合成反铁磁体(SAF)叠置体，其中，所述MTJ叠置体被设置在所述SAF叠置体上。
4.根据权利要求3所述的交叉点阵列GSHE-MRAM，其中，所述自由磁性层包括CoFeB，所述电介质层包括氧化镁(MgO)，所述固定磁性层包括CoFeB，所述SAF叠置体包括设置在CoFe层上的钌(Ru)层，所述AFM层包括IrMn，并且所述底部电极包括Ru/Ta/Ru叠置体。
5.根据权利要求1所述的交叉点阵列GSHE-MRAM，其中，每个位单元的所述自旋霍尔金属电极被设置在所述位单元的所述MTJ叠置体的自由磁性层下方，所述自由磁性层被设置在所述位单元的所述MTJ叠置体的电介质层下方，所述电介质层被设置在所述位单元的所述MTJ叠置体的固定磁性层下方，并且每个位单元还包括：
顶部电极；
设置于所述顶部电极下方的反铁磁性(AFM)层；以及
设置于所述AFM层下方的合成反铁磁体(SAF)叠置体，其中所述MTJ叠置体被设置在所述SAF叠置体下方。
6.根据权利要求5所述的交叉点阵列GSHE-MRAM，其中，所述自由磁性层包括CoFeB，所述电介质层包括氧化镁(MgO)，所述固定磁性层包括CoFeB，所述SAF叠置体包括设置于CoFe层上的钌(Ru)层，所述AFM层包括IrMn，并且所述顶部电极包括Ru/Ta/Ru叠置体。
7.一种将逻辑1写入交叉点阵列巨自旋霍尔效应磁阻随机存取存储器(GSHE-MRAM)中的位单元的方法，包括：
在多个位单元中识别目标位单元，所述多个位单元中的每个位单元包括与磁性隧道结(MTJ)叠置体耦合的自旋霍尔金属电极，以及与所述MTJ叠置体耦合的第二电极；
将耦合到所述目标位单元的位线的位线电压增大到写电压，所述位线从多条位线中进行选择，所述多条位线中的每条位线在所述多个位单元中的一个或多个位单元的每个自旋霍尔金属电极的第一端处耦合到所述多个位单元中的所述一个或多个位单元；以及
将耦合到所述位单元的选择线的选择线电压减小到地，来自多条选择线的所述选择线具有高阻抗情形，所述多条选择线中的每条选择线在所述多个位单元中的一个或多个位单元的每个自旋霍尔金属电极的第二不同端处耦合到所述多个位单元中的所述一个或多个位单元。
8.根据权利要求7所述的方法，还包括：
将多条字线保持在高阻抗，所述多条字线中的每条字线在所述多个位单元中的一个或多个位单元的每个位单元的所述第二电极处耦合到所述多个位单元中的所述一个或多个位单元。
9.根据权利要求7所述的方法，其中，相对于下层衬底，每个位单元的所述自旋霍尔金属电极被设置在所述MTJ叠置体上方。
10.根据权利要求7所述的方法，其中，相对于下层衬底，每个位单元的所述自旋霍尔金属电极被设置在所述MTJ叠置体下方。
11.一种将逻辑0写入交叉点阵列巨自旋霍尔效应磁阻随机存取存储器(GSHE-MRAM)中的位单元的方法，包括：
在多个位单元中识别目标位单元，所述多个位单元中的每个位单元包括与磁性隧道结(MTJ)叠置体耦合的自旋霍尔金属电极，以及与所述MTJ叠置体耦合的第二电极；
将耦合到所述目标位单元的位线的位线电压降低到负的写电压，所述位线从多条位线中进行选择，所述多条位线中的每条位线在所述多个位单元中的一个或多个位单元的每个自旋霍尔金属电极的第一端处耦合到所述多个位单元中的所述一个或多个位单元；以及
将耦合到所述位单元的选择线的选择线电压减小到地，来自多条选择线的所述选择线具有高阻抗情形，每条选择线在所述多个位单元中的一个或多个位单元的每个自旋霍尔金属电极的第二不同端处耦合到所述多个位单元中的所述一个或多个位单元。
12.根据权利要求11所述的方法，还包括：
将多条字线保持在高阻抗，所述多条字线中的每条字线在所述多个位单元中的一个或多个位单元中的每个位单元的所述第二电极处耦合到所述多个位单元中的所述一个或多个位单元。
13.根据权利要求11所述的方法，其中，相对于下层衬底，每个位单元的所述自旋霍尔金属电极被设置在所述MTJ叠置体上方。
14.根据权利要求11所述的方法，其中，相对于下层衬底，每个位单元的所述自旋霍尔金属电极被设置在所述MTJ叠置体下方。
CN201380073013.5A 2013-03-14 2013-03-14 具有自旋霍尔mtj器件的交叉点阵列mram Active CN104995682B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/031699 WO2014142922A1 (en) 2013-03-14 2013-03-14 Cross point array mram having spin hall mtj devices

Publications (2)

Publication Number Publication Date
CN104995682A CN104995682A (zh) 2015-10-21
CN104995682B true CN104995682B (zh) 2018-01-19

Family

ID=51526461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380073013.5A Active CN104995682B (zh) 2013-03-14 2013-03-14 具有自旋霍尔mtj器件的交叉点阵列mram

Country Status (7)

Country Link
US (1) US9460768B2 (zh)
JP (1) JP6176882B2 (zh)
KR (1) KR102099192B1 (zh)
CN (1) CN104995682B (zh)
DE (1) DE112013006526T5 (zh)
GB (1) GB2526455B (zh)
WO (1) WO2014142922A1 (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102078850B1 (ko) * 2013-03-15 2020-02-18 삼성전자 주식회사 자기 메모리 소자 및 이에 대한 정보 쓰기 방법
US9068882B2 (en) * 2013-06-11 2015-06-30 International Business Machines Corporation Low power thermal imager
US9251883B2 (en) * 2014-01-28 2016-02-02 Qualcomm Incorporated Single phase GSHE-MTJ non-volatile flip-flop
US9384812B2 (en) * 2014-01-28 2016-07-05 Qualcomm Incorporated Three-phase GSHE-MTJ non-volatile flip-flop
US9230627B2 (en) 2014-01-28 2016-01-05 Qualcomm Incorporated High density low power GSHE-STT MRAM
US9864950B2 (en) * 2014-01-29 2018-01-09 Purdue Research Foundation Compact implementation of neuron and synapse with spin switches
JP6561395B2 (ja) 2014-06-18 2019-08-21 インテル・コーポレーション 装置
US10008248B2 (en) 2014-07-17 2018-06-26 Cornell University Circuits and devices based on enhanced spin hall effect for efficient spin transfer torque
US9647032B2 (en) 2014-08-27 2017-05-09 Avalanche Technology, Inc. Spin-orbitronics device and applications thereof
WO2016048317A1 (en) * 2014-09-25 2016-03-31 Intel Corporation Strain assisted spin torque switching spin transfer torque memory
WO2016174509A1 (en) * 2015-04-27 2016-11-03 Kabushiki Kaisha Toshiba Magnetic memory device
KR102466032B1 (ko) * 2015-06-24 2022-11-11 타호 리서치 리미티드 로직 및 메모리 디바이스들을 위한 금속 스핀 초격자
CN105514260B (zh) * 2016-01-29 2018-02-27 中国科学院物理研究所 自旋逻辑器件和包括其的电子设备
WO2017052542A1 (en) * 2015-09-24 2017-03-30 Intel Corporation Spin hall effect magnetic random access memory bitcell
EP3353825A4 (en) 2015-09-25 2019-05-22 INTEL Corporation PSTTM DEVICE WITH FREE MAGNETIC LAYERS COUPLED BY A METAL LAYER HAVING HIGH TEMPERATURE STABILITY
CN108028313B (zh) 2015-09-25 2022-04-15 英特尔公司 具有多层过滤器堆叠体的psttm器件
US10340445B2 (en) 2015-09-25 2019-07-02 Intel Corporation PSTTM device with bottom electrode interface material
US9490297B1 (en) 2015-09-30 2016-11-08 HGST Netherlands B.V. Half select method and structure for gating rashba or spin hall MRAM
US9997564B2 (en) 2015-10-09 2018-06-12 Western Digital Technologies, Inc. MTJ memory array subgrouping method and related drive circuitry
US10305026B2 (en) 2015-11-19 2019-05-28 Samsung Electronics Co., Ltd. Cross-point architecture for spin-transfer torque magnetoresistive random access memory with spin orbit writing
CN105426157B (zh) * 2015-12-01 2019-03-19 中电海康集团有限公司 一种基于自旋霍尔效应的随机码生成器
WO2017105488A1 (en) * 2015-12-18 2017-06-22 Intel Corporation Refractory metal alloy targets for physical vapor deposition
DE112016006556T5 (de) * 2016-03-07 2018-11-22 Intel Corporation Ansätze zum Einbetten von Spin-Hall-MTJ-Vorrichtungen in einen Logikprozessor und die daraus resultierenden Strukturen
US11469268B2 (en) 2016-03-18 2022-10-11 Intel Corporation Damascene-based approaches for embedding spin hall MTJ devices into a logic processor and the resulting structures
US10381552B2 (en) 2016-06-17 2019-08-13 Western Digital Technologies, Inc. SOT MRAM cell with perpendicular free layer and its cross-point array realization
WO2018004548A1 (en) 2016-06-28 2018-01-04 Intel Corporation Cross-point magnetic random access memory with piezoelectric selector
JP6271653B1 (ja) 2016-08-04 2018-01-31 株式会社東芝 磁気記憶装置及びその製造方法
TWI613845B (zh) 2016-08-04 2018-02-01 財團法人工業技術研究院 垂直磁化自旋軌道磁性元件
EP3563377A1 (en) * 2016-12-27 2019-11-06 Everspin Technologies, Inc. Data storage in synthetic antiferromagnets included in magnetic tunnel junctions
US9947383B1 (en) 2017-02-23 2018-04-17 International Business Machines Corporation Spin hall write select for magneto-resistive random access memory
JP6290487B1 (ja) * 2017-03-17 2018-03-07 株式会社東芝 磁気メモリ
KR102356356B1 (ko) 2017-05-31 2022-01-28 에스케이하이닉스 주식회사 세정 조성물 및 이를 이용하는 전자 장치의 제조방법
US10347824B2 (en) * 2017-06-02 2019-07-09 Sandisk Technologies Llc Composite free layer for magnetoresistive random access memory
US10134457B1 (en) 2017-08-31 2018-11-20 Sandisk Technologies Llc Cross-point spin accumulation torque MRAM
TWI688130B (zh) 2017-11-28 2020-03-11 財團法人工業技術研究院 自旋軌道磁性記憶體及其製造方法
US10593870B2 (en) 2017-12-14 2020-03-17 International Business Machines Corporation Sidewall image transfer on magnetic tunnel junction stack for magnetoresistive random-access memory patterning
US11502188B2 (en) 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
CN110660822A (zh) 2018-06-29 2020-01-07 三星电子株式会社 可变电阻存储器装置
US11770979B2 (en) 2018-06-29 2023-09-26 Intel Corporation Conductive alloy layer in magnetic memory devices and methods of fabrication
US11444237B2 (en) 2018-06-29 2022-09-13 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11616192B2 (en) 2018-06-29 2023-03-28 Intel Corporation Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication
US11094361B2 (en) * 2018-09-05 2021-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Transistorless memory cell
JP7187928B2 (ja) * 2018-09-26 2022-12-13 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
KR102650546B1 (ko) 2019-01-28 2024-03-27 삼성전자주식회사 자기 기억 소자
US11557629B2 (en) 2019-03-27 2023-01-17 Intel Corporation Spin orbit memory devices with reduced magnetic moment and methods of fabrication
US11594673B2 (en) 2019-03-27 2023-02-28 Intel Corporation Two terminal spin orbit memory devices and methods of fabrication
CN112186096B (zh) * 2019-07-01 2023-03-21 上海磁宇信息科技有限公司 一种磁性随机存储器及其制备方法
US11289538B2 (en) * 2019-07-30 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and semiconductor die, and method of fabricating memory device
CN112670403B (zh) 2019-10-16 2024-04-30 联华电子股份有限公司 半导体结构
US11264564B2 (en) * 2020-02-06 2022-03-01 Everspin Technologies, Inc. Magnetoresistive devices and methods therefor
US11316104B2 (en) 2020-03-13 2022-04-26 International Business Machines Corporation Inverted wide base double magnetic tunnel junction device
US11393516B2 (en) * 2020-10-19 2022-07-19 Western Digital Technologies, Inc. SOT-based spin torque oscillators for oscillatory neural networks
US11719773B2 (en) 2021-07-14 2023-08-08 Globalfoundries U.S. Inc. Magnetic field sensor with MTJ elements arranged in series
US11869561B2 (en) 2021-09-23 2024-01-09 International Business Machines Corporation Spin orbit-torque magnetic random-access memory (SOT-MRAM) with cross-point spin hall effect (SHE) write lines and remote sensing read magnetic tunnel-junction (MTJ)
US11823723B2 (en) 2021-11-22 2023-11-21 International Business Machines Corporation Memory device with spin-harvesting structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1467744A (zh) * 2002-06-22 2004-01-14 三星电子株式会社 磁性随机存取存储器及其读写数据的方法
US20090161265A1 (en) * 2007-12-25 2009-06-25 Hitachi, Ltd. Magnetic sensor, magnetic head, and magnetic memory by using spin hall devices
CN102119455A (zh) * 2008-06-09 2011-07-06 法国原子能及替代能源委员会 三层磁性元件、其生产方法、使用这种元件的磁场传感器、磁性存储器和磁性逻辑门
US20130043471A1 (en) * 2011-08-15 2013-02-21 Magic Technologies, Inc. Magnetic tunnel junction for MRAM applications
WO2013025994A2 (en) * 2011-08-18 2013-02-21 Cornell University Spin hall effect magnetic apparatus, method and applications

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515897B1 (en) * 2000-04-13 2003-02-04 International Business Machines Corporation Magnetic random access memory using a non-linear memory element select mechanism
WO2005064356A2 (en) 2003-12-23 2005-07-14 Koninklijke Philips Electronics N.V. High sensitivity magnetic built-in current sensor
JP4819316B2 (ja) * 2004-02-23 2011-11-24 ルネサスエレクトロニクス株式会社 半導体装置
US8179711B2 (en) 2004-10-26 2012-05-15 Samsung Electronics Co., Ltd. Semiconductor memory device with stacked memory cell and method of manufacturing the stacked memory cell
KR100706806B1 (ko) * 2006-01-27 2007-04-12 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법
JP5397902B2 (ja) * 2007-03-16 2014-01-22 国立大学法人東北大学 スピン緩和変動方法、スピン流検出方法、及び、スピン緩和を利用したスピントロニクスデバイス
US8728333B2 (en) * 2010-02-12 2014-05-20 Headway Technologies, Inc. Method to fabricate small dimension devices for magnetic recording applications
US8284597B2 (en) * 2010-05-06 2012-10-09 Macronix International Co., Ltd. Diode memory
US20120241878A1 (en) * 2011-03-24 2012-09-27 International Business Machines Corporation Magnetic tunnel junction with iron dusting layer between free layer and tunnel barrier
US20120327714A1 (en) * 2011-06-23 2012-12-27 Macronix International Co., Ltd. Memory Architecture of 3D Array With Diode in Memory String
US9172030B2 (en) 2011-07-15 2015-10-27 The Johns Hopkins University Magneto-electronic devices and methods of production
US9076537B2 (en) * 2012-08-26 2015-07-07 Samsung Electronics Co., Ltd. Method and system for providing a magnetic tunneling junction using spin-orbit interaction based switching and memories utilizing the magnetic tunneling junction
KR101266792B1 (ko) * 2012-09-21 2013-05-27 고려대학교 산학협력단 면내 전류와 전기장을 이용한 수평형 자기메모리 소자
US8988109B2 (en) * 2012-11-16 2015-03-24 Intel Corporation High speed precessionally switched magnetic logic
US20140252439A1 (en) * 2013-03-08 2014-09-11 T3Memory, Inc. Mram having spin hall effect writing and method of making the same
US8889433B2 (en) * 2013-03-15 2014-11-18 International Business Machines Corporation Spin hall effect assisted spin transfer torque magnetic random access memory
KR102078850B1 (ko) * 2013-03-15 2020-02-18 삼성전자 주식회사 자기 메모리 소자 및 이에 대한 정보 쓰기 방법
US8963222B2 (en) * 2013-04-17 2015-02-24 Yimin Guo Spin hall effect magnetic-RAM

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1467744A (zh) * 2002-06-22 2004-01-14 三星电子株式会社 磁性随机存取存储器及其读写数据的方法
US20090161265A1 (en) * 2007-12-25 2009-06-25 Hitachi, Ltd. Magnetic sensor, magnetic head, and magnetic memory by using spin hall devices
CN102119455A (zh) * 2008-06-09 2011-07-06 法国原子能及替代能源委员会 三层磁性元件、其生产方法、使用这种元件的磁场传感器、磁性存储器和磁性逻辑门
US20130043471A1 (en) * 2011-08-15 2013-02-21 Magic Technologies, Inc. Magnetic tunnel junction for MRAM applications
WO2013025994A2 (en) * 2011-08-18 2013-02-21 Cornell University Spin hall effect magnetic apparatus, method and applications

Also Published As

Publication number Publication date
GB201513900D0 (en) 2015-09-23
KR102099192B1 (ko) 2020-04-09
KR20150130980A (ko) 2015-11-24
DE112013006526T5 (de) 2015-10-29
JP2016517165A (ja) 2016-06-09
US9460768B2 (en) 2016-10-04
US20140269035A1 (en) 2014-09-18
WO2014142922A1 (en) 2014-09-18
GB2526455A (en) 2015-11-25
GB2526455B (en) 2020-04-01
JP6176882B2 (ja) 2017-08-09
CN104995682A (zh) 2015-10-21

Similar Documents

Publication Publication Date Title
CN104995682B (zh) 具有自旋霍尔mtj器件的交叉点阵列mram
JP6280195B1 (ja) 磁気メモリ
US10600460B2 (en) Perpendicular magnetic memory using spin-orbit torque
CN104813472B (zh) 具有增强稳定性的垂直自旋转移扭矩存储器(sttm)器件以及其形成方法
CN104813468B (zh) 具有偏移单元的垂直自旋转移扭矩存储器(sttm)器件及其形成方法
CN100592544C (zh) 磁电阻元件和磁性存储器
Reohr et al. Memories of tomorrow
WO2016159017A1 (ja) 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路
US9799822B2 (en) Magnetic memory element and magnetic memory
JP5677347B2 (ja) 磁気抵抗素子及び磁気メモリの書き込み方法
CN101925960A (zh) 具有单独读取和写入路径的磁性隧道结装置
CN109493900A (zh) 存储器装置、用于提供其的方法及三维可堆叠存储器装置
CN103999219A (zh) 具有半金属的自旋转移扭矩存储器(sttm)设备以及写入和读取设备的方法
KR20120114611A (ko) 자화성 저장 소자를 구비한 반도체 메모리 장치 및 그 구동방법
KR20120050916A (ko) 독립적으로 프로그래밍 가능한 자유 층 도메인들을 가지는 멀티-비트 자기 메모리
US20140301135A1 (en) Mram having novelself-referenced read method
KR20120069577A (ko) 측방 피닝을 이용하는 비-휘발성 메모리
CN110366756A (zh) 磁存储器、半导体装置、电子设备和读取磁存储器的方法
JP2014140077A (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法
US8519495B2 (en) Single line MRAM
US7352613B2 (en) Magnetic memory device and methods for making a magnetic memory device
CN100437817C (zh) 基于环状磁性多层膜的磁性随机存取存储器及其控制方法
US7394683B2 (en) Solid state magnetic memory system and method
US20230114539A1 (en) Variable resistance memory device
US20220359611A1 (en) One transistor one magnetic tunnel junction multiple bit magnetoresistive random access memory cell

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant