KR102078850B1 - 자기 메모리 소자 및 이에 대한 정보 쓰기 방법 - Google Patents

자기 메모리 소자 및 이에 대한 정보 쓰기 방법 Download PDF

Info

Publication number
KR102078850B1
KR102078850B1 KR1020130028240A KR20130028240A KR102078850B1 KR 102078850 B1 KR102078850 B1 KR 102078850B1 KR 1020130028240 A KR1020130028240 A KR 1020130028240A KR 20130028240 A KR20130028240 A KR 20130028240A KR 102078850 B1 KR102078850 B1 KR 102078850B1
Authority
KR
South Korea
Prior art keywords
layer
free layer
spin
current
free
Prior art date
Application number
KR1020130028240A
Other languages
English (en)
Other versions
KR20140113174A (ko
Inventor
피웅환
김광석
김기원
이성철
장영만
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020130028240A priority Critical patent/KR102078850B1/ko
Priority to US14/184,043 priority patent/US9236105B2/en
Publication of KR20140113174A publication Critical patent/KR20140113174A/ko
Application granted granted Critical
Publication of KR102078850B1 publication Critical patent/KR102078850B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자기 메모리 소자는 자화 방향이 변동될 수 있는 자유층(free layer)과 자화 방향이 고정된 핀드층(pinned layer)을 구비하는 자기저항셀; 상기 자기저항셀의 상부에 마련된 것으로, 스핀 홀 효과(spin hall effect)를 나타내는 스핀홀효과 물질층을 포함하며, 상기 스핀홀효과 물질층이 상기 자유층과 접촉되게 배치된 비트라인(bit line); 상기 자기저항셀의 하부에 마련된 것으로, 상기 자기저항셀을 통과하여 전류가 흐르도록 상기 비트라인과의 사이에 전압이 인가될 수 있는 하부 전극;을 포함한다.

Description

자기 메모리 소자 및 이에 대한 정보 쓰기 방법{Magnetic memory device and data writing method with respect to the same}
본 개시는 자기 메모리 소자 및 이에 대한 정보 쓰기 방법에 관한 것이다.
MRAM(Magnetic random access memory)은 MTJ(magnetic tunneling junction) 요소의 저항 변화를 이용해서 데이터를 저장하는 메모리소자이다. MTJ 요소의 저항은 자유층(free layer)의 자화 방향에 따라 달라진다. 즉, 자유층의 자화 방향이 고정층(pinned layer)의 자화 방향과 동일할 때, MTJ 요소는 낮은 저항값을 갖고, 반대인 경우에 높은 저항값을 갖는다. MTJ 요소가 낮은 저항값을 가질 때, 데이터 '0'에 대응될 수 있고, 높은 저항값을 가질 때, 데이터 '1'에 대응될 수 있다. 이러한 MRAM은 비휘발성을 갖고, 고속 동작이 가능하며, 높은 내구성(endurance)을 갖는 등의 이점으로 인해 차세대 비휘발성 메모리소자의 하나로 주목받고 있다.
초기의 자기 메모리 소자는 외부 자기장(Oesterd field)을 이용하여 MTJ를 스위칭시키는 방식을 사용하였고, 외부 자기장을 발생시키기 위해 전류가 흐르는 별도의 도선을 이용하였다. 예를 들어, 비트 라인(bit line), 워드 라인(word line)에 흐르는 전류에 의해 발생하는 자기장을 이용하여 자유층의 자화 방향을 스위칭 시키는 방식을 사용하였다. 또한, 토글 스위칭(toggle switching)이라고 불리는 방식의 스위칭을 통해 기록 에러(writing error)를 현저히 감소시켰다. 토글 스위칭 방식은 비트 라인과 워드 라인에 흐르는 전류를 인가함에 있어 시간차를 두고 소정 순서에 따라 전류를 인가하는 방식으로, 이 경우, 자유층의 자화 방향을 반전시키기 위해, 전류 방향을 바꾸는 과정이 필요하지 않고, 두 도선에 전류를 인가하는 순서만 역으로 진행하면 된다.
그러나, 고밀도의 메모리 소자 구현을 위해 단위 셀 크기를 감소시키는 경우, 자유층의 보자력(coercivity)이 증가하기 때문에 스위칭 필드도 증가해야 되고, 따라서 인가 전류의 크기가 커져야 하는 문제가 있다. 또한, 수많은 메모리 셀들을 포함하는 메모리 어레이 구조상, 원하지 않는 셀의 자유층도 스위칭이 발생할 가능성이 있다. 따라서, 외부 자기장에 의한 스위칭 방식을 이용한 자기 메모리 소자는 선택성(selectivity) 및 고밀도화가 어렵다.
따라서, 최근, 전류에 의한 스핀전달토크에 의해 메모리셀의 자화방향을 바꾸는 STT-MRAM(spin transfer torque Magnetic random access memory)이 차세대 고밀도 메모리 소자로 주목받고 있다. 그러나 STT-MRAM의 경우에는 토글 스위칭이 불가능하며, 기록 에러를 줄이기 위한 마진(margin)을 확보하는 것이 큰 이슈가 되고 있다.
본 개시는 스핀 홀 효과(spin hall effect)를 이용하여 자기저항셀을 스위칭하는 방식의 자기 메모리 소자 및 이에 대한 정보 쓰기 방법을 제공하고자 한다.
일 유형에 따르는 자기 메모리 소자는 자화 방향이 변동될 수 있는 자유층(free layer)과 자화 방향이 고정된 핀드층(pinned layer)을 구비하는 자기저항셀; 상기 자기저항셀의 상부에 마련된 것으로, 스핀 홀 효과(spin hall effect)를 나타내는 스핀홀효과 물질층을 포함하며, 상기 스핀홀효과 물질층이 상기 자유층과 접촉되게 배치된 비트라인(bit line); 상기 자기저항셀의 하부에 마련된 것으로, 상기 자기저항셀을 통과하여 전류가 흐르도록 상기 비트라인과의 사이에 전압이 인가될 수 있는 하부 전극;을 포함한다.
정보 기록시에, 상기 비트라인에는 상기 자유층과 나란한 제1방향을 따라 흐르는 제1전류와, 상기 제1방향과 수직인 제2방향을 따라 상기 자기저항셀을 통과하는 제2전류가 인가될 수 있다.
상기 자유층은 수평(in-plane) 자기이방성을 가지며 그 자화용이축이 상기 제1방향과 45도 각도로 기울어질 수 있다.
상기 제1전류와 상기 제2전류는 서로 다른 소정의 타이밍에 따라 인가될 수 있다.
상기 제1전류 및 제2전류의 방향은 상기 자유층의 자화 방향을 바꾸는 과정에서 바뀌지 않고 일정한 방향(unipolar direction)을 유지할 수 있다.
상기 스핀홀효과 물질층은 Pt, Ta, 또는 W를 포함할 수 있다.
상기 스핀홀효과 물질층의 두께는 상기 스핀홀효과 물질층을 이루는 물질의 스핀 확산 길이보다 두껍게 형성될 수 있다.
상기 비트라인은 상기 스핀홀효과 물질층 위에 형성되고, 비저항이 상기 스핀홀효과 물질층의 비저항보다 작은 물질로 이루어진 전극물질층을 더 포함할 수 있다.
상기 자유층은 수직 자기이방성을 가질 수 있다.
상기 자기저항셀은 MTJ(magnetic tunneling junction) 셀일 수 있다.
상기 자기저항셀은 반강자성 물질로 이루어진 피닝층; 상기 피닝층 위에 형성된 상기 핀드층; 상기 핀드층 위에 형성된 비자성층; 상기 비자성층 위에 형성된 상기 자유층;을 포함할 수 있다.
상기 핀드층은 자성 물질로 이루어지고 자화 방향이 고정된 제1고정층과 제2고정층 및 상기 제1고정층과 제2고정층 사이에 배치된 스페이서층을 포함하며, 상기 제1고정층, 스페이서층, 제2고정층이 SAF(synthetic antiferromagnetic) 구조를 이룰 수 있다.
상기 자유층은 자성 물질로 이루어지고 자화 방향이 변동될 수 있는 제1자유층과 제2자유층 및 상기 제1자유층과 제2자유층 사이에 배치된 스페이서층을 포함하며, 상기 제1자유층, 스페이서층, 제2자유층이 free-SAF(synthetic antiferromagnetic) 구조를 이룰 수 있다.
상기 자기 메모리 소자는 상기 자기저항셀을 통과하는 전류의 흐름을 온/오프 할 수 있는 스위칭 소자를 더 포함할 수 있다.
상기 스위칭 소자는 트랜지스터를 포함하며, 상기 트랜지스터의 드레인 전극 또는 소스 전극이 상기 하부 전극이 될 수 있다.
또한, 일 유형에 따르는 정보 쓰기 방법은 자화 방향이 변동될 수 있는 자유층(free layer)과 자화 방향이 고정된 핀드층(pinned layer)을 구비하는 MTJ(magnetic tunneling junction) 셀에 대한 정보 쓰기 방법에 있어서, (가) 상기 자유층과 접하는 비트라인(bit line)에, 상기 자유층과 나란한 방향을 따라 흐르며, 스핀 홀 효과(spin hall effect)에 의한 스핀 전류를 형성하는 제1전류를 인가하는 단계; (나) 상기 핀드층의 자화 방향을 상기 자유층에 전달하는 스핀 트랜스퍼 토크(spin transfer torque)를 형성하며 상기 자기저항셀을 통과하는 제2전류를 인가하는 단계;를 포함하며, 상기 (가) 및 (나) 단계는 시간차를 두고 시작되고, 동시 진행되는 시간 구간을 둔 후, 시간차를 두고 종료될 수 있다.
상기 자유층의 자화 방향은 제1방향 및 상기 제1방향에 대해 180도 회전된 제2방향의 두 가지 방향을 가질 수 있고, 상기 제1방향에서 제2방향으로 자화 반전 시키는 경우와, 상기 제2방향에서 제1방향으로 자화 반전 시키는 경우에, 상기 제1전류와 제2전류의 방향은 동일하게 유지된다.
상기 제1방향에서 제2방향으로 자화 반전 시키는 경우와, 상기 제2방향에서 제1방향으로 자화 반전 시키는 경우에, 상기 (가), (나) 단계를 시간 차를 두어 진행하는 순서는 서로 반대가 된다.
상술한 자기 메모리 소자는 스핀홀 효과(spin hall effect)를 이용하는 구조로서, STT-MRAM과 유사하게 작은 크기의 셀을 가지면서도 토글 스위칭(toggle switching)이 가능하다. 따라서, 따라서, 작은 크기의 셀을 안정적으로 기록할 수 있다. 또한, 상술한 자기 메모리 소자 제조방법에 따르면, 스핀홀 효과를 일으키는 전류와 스핀 트래스퍼 토크(spin transfer torque)를 이용하기 위한 전류를 소정 시간 간격에 따라 순차적으로 인가, 종료 하고 있으며, 이에 따라, 자화 방향을 반전하는 방향 여하에 따라 전류 방향이 바뀌지 않으며, 안정적인 기록이 가능하다.
도 1은 실시예에 따른 자기 메모리 소자의 개략적인 구조를 보이는 단면도이다.
도 2a 및 도 2b는 각각 도 1의 자기 메모리 소자의 자유층의 자화용이축과 핀드층의 자화 방향을 보인다.
도 3은 실시예에 따른 자기 메모리 소자에 정보 기록시 전류 인가 방법을 보인 그래프이다.
도 4a 내지 도 4e는 각각 도 3에 표시된 각 단계에서 자유층의 자화 방향이 바뀌는 것을 보인다.
도 5는 도 1의 자기 메모리 소자에 채용될 수 있는 자기저항셀의 예시적인 구조를 보인다.
도 6은 도 1의 자기 메모리 소자에 채용될 수 있는 자기저항셀의 다른 예시적인 구조를 보인다.
도 7은 도 1의 자기 메모리 소자에 채용될 수 있는 자기저항셀의 또 다른 예시적인 구조를 보인다.
도 8은 다른 실시예에 따른 자기 메모리 소자의 개략적인 구조를 보인 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다.
도 1은 실시예에 따른 자기 메모리 소자(100)의 개략적인 구조를 보이는 단면도이다.
자기 메모리 소자(100)는 자화 방향이 변동될 수 있는 자유층(free layer)과 자화 방향이 고정된 핀드층(pinned layer)을 구비하는 MTJ(magnetic tunneling junction) 셀(M), 자기저항셀(M)의 상부에 마련된 것으로, 스핀 홀 효과(spin hall effect)를 나타내는 스핀홀효과 물질층(191)을 포함하며, 스핀홀효과 물질층(191)이 자유층(150)과 접촉되게 배치된 비트라인(bit line)(190), 자기저항셀(M)의 하부에 마련된 것으로, 자기저항셀(M)을 통과하여 전류가 흐르도록 상기 비트라인과의 사이에 전압이 인가될 수 있는 하부 전극(110)을 포함한다.
본 실시예의 자기 메모리 소자(100)는 정보 기록시에, 비트라인(190)에 흐르는 제1전류(I1)에 의한 스핀홀 효과(spin hall effect)와 자기저항셀(M)을 통과하며 흐르는 제2전류(I2)에 의한 스핀 트랜스퍼 토크(spin transfer torque)를 이용하여 자유층(150)을 자화시키되, 두 전류(I1)(I2)의 방향은 바뀌지 않고, 두 전류(I1)(I2)의 인가, 종료 타이밍과 그 순서를 조절하는 토글 스위칭 방식을 사용한다. 즉, 정보 기록시에, 비트라인(190)에는 자유층(150)과 나란한 제1방향을 따라 흐르는 제1전류(I1)와, 상기 제1방향과 수직인 제2방향을 따라 자기저항셀(M)을 통과하는 제2전류(I2)가 인가되며, 이 제1전류(I1), 제2전류(I2)는 소정 타이밍에 따라 온/오프 될 뿐 그 방향은 자유층(150)의 자화 방향을 바꾸는 과정에서 바뀌지 않고 일정한 방향(unipolar direction)을 유지한다.
이하, 자기 메모리 소자(100)의 구체적인 구성, 재질에 대해 살펴보기로 한다.
비트 라인(190)은 자유층(150)에 접촉하는 스핀홀효과 물질층(191)과, 스핀홀효과 물질층(191) 상에 형성된 전극물질층(192)을 포함할 수 있다.
스핀 홀 효과(spin hall effect)는 전류 흐름에 수직인 방향으로 스핀 전류가 나타나는 현상을 의미한다. 이와 같은 현상은 전류 흐름을 형성하는 전자들 각각이 소정의 스핀 각운동량을 가지기 때문에 나타나는 것이다. 이하, 스핀 각운동량을 간단히 줄여 스핀이라고 표현하기로 한다. 전자가 가질 수 있는 스핀은 업(up), 다운(down)의 두 가지가 있으며, 전자가 움직이는 방향과 스핀 방향의 벡터 곱에 해당하는 방향으로 모멘텀을 가지게 된다. 예를 들어, 전류 흐름이 x 방향이고, 스핀 업의 방향이 +z, 스핀 다운의 방향이 ?인 경우, 스핀 업의 전자는 전자가 움직이는 방향인 ? 와 +z의 벡터 곱의 방향인 ? 방향으로 휘게 되고, 스핀 다운의 전자는 ?와 ?의 벡터 곱의 방향인 +y 방향으로 휘게 되어, 전류 흐름에 수직인 방향으로 스핀 전류가 생기게 된다. 이와 같은 현상은 외부 자기장이 형성된 공간에 놓인 도선에 전류가 흐를 때, 자기장에 의한 로렌츠 힘에 의해 전류 흐름의 방향에 수직인 방향으로 도선 양단에 전위차가 형성되는 홀 효과(hall effect)와 유사하여 스핀 홀 효과라고 한다.
비자성 물질인 경우, 스핀 업의 전자수와 스핀 다운의 전자수는 거의 동일하여 스핀홀 효과는 일반적으로 잘 나타나지 않는다. 스핀홀 효과 물질층(191)은 스핀 홀 효과가 큰 물질로서, 스핀 업의 전자수와 스핀 다운의 전자수의 차이가 큰 물질이라고 표현될 수도 있고, 또는, 스핀 궤도 커플링(spin orbit coupling)이 큰 물질이라고 표현될 수도 있다. 스핀홀 효과 물질층(191)은 예를 들어, 백금(Pt), 탄탈륨(Ta), 또는 텅스텐(W)를 포함할 수 있다.
스핀홀효과 물질층(191)의 두께는 스핀홀효과 물질층(191)을 이루는 물질의 스핀 확산 길이(spin diffusion length)보다 두껍게 형성될 수 있으며, 대략 10nm 이상으로 형성될 수 있다.
스핀홀효과 물질층(191) 상에 형성된 전극물질층(192)은 비저항이 스핀홀 효과물질층(191)의 비저항보다 작은 물질로 이루어질 수 있다. 예를 들어, 알루미늄(Al) 또는 구리(Cu)를 포함할 수 있다.
자유층(150)은 자화 방향이 변동될 수 있는 자성층으로, 강자성(ferromagnetic) 물질로 형성될 수 있다. 상기 강자성 물질은 Co, Fe 및 Ni 중 적어도 하나를 포함할 수 있고, 예를 들어, CoFeB 또는 NiFe 등일 수 있으며, 그 밖에 다른 원소, 예컨대, B, Cr, Pt, Pd 등을 더 포함할 수 있다. 다만, 이에 한정되는 것은 아니다. 자유층(150)은 수평 자기이방성 (in-plane magnetic anisotropy)을 가질 수 있고, 또는 수직 자기이방성(perpendicular magnetic anisotropy)을 가질 수 있다.
비자성층(140)은 절연층 또는 도전층으로 구현될 수 있다. 비자성층(140)이 절연층으로 구현되는 경우, 예를 들어, 비자성층(140)은 마그네슘 산화물(MgO) 또는 알루마늄 산화물(AlOx)와 같은 산화물을 포함하는 층일 수 있다. 이 경우, 자기저항셀(M)은 MTJ(magnetic tunneling junction) 셀일 수 있고, 비자성층(140)이 터널 배리어(tennel barrier)층이 된다. 한편, 비자성층(140)은 도전층으로 구성될 수 있으며, 이 경우, 예를 들어, 비자성층(140) 은 구리(Cu), 알루마늄(Al), 금(Au), 은(Ag) 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다.
핀드층(130)은 고정된 자화 방향을 갖는 자성층으로, 상기 강자성 물질은 Co, Fe 및 Ni 중 적어도 하나를 포함할 수 있고, 예를 들어, CoFeB 또는 NiFe 등일 수 있으며, 그 밖에 다른 원소, 예컨대, B, Cr, Pt, Pd 등을 더 포함할 수 있다. 다만, 이에 한정되는 것은 아니다. 핀드층(130)은 수평 자기이방성 (in-plane magnetic anisotropy)을 가질 수 있고, 또는 수직 자기이방성(perpendicular magnetic anisotropy)을 가질 수 있다.
피닝층(120)은 반강자성 층(antiferromagnetic layer)일 수 있고, 수평 또는 수직방향으로 자화된 층일 수 있다. 피닝층(120)은 예를 들어 PtMn을 포함할 수 있다.
또한, 도시되지는 않았으나, 피닝층(120)의 하부에는 버퍼층이 더 구비될 수 있으며, 버퍼층은 탄탈륨(Ta) 또는 루테늄(Ru)을 포함할 수 있다.
자유층(150)과 핀드층(130)은 동일한 자기이방성을 가질 수 있다. 즉, 자유층(150)이 수평 자기이방성(in-plane magnetic anisotropy)을 가지는 경우, 핀드층(130)도 수평 자기이방성 (in-plane magnetic anisotropy)을 가지는 물질로 정해지며, 자유층(150)이 수직 자기이방성(perpendicular magnetic anisotropy)을 가지는 경우, 고정층(130)도 수직 자기이방성(perpendicular magnetic anisotropy)을 가지는 물질로 정해진다.
한편, 자유층(150)이 수평 자기이방성을 가지는 경우, 자유층(150)의 자화용이축(easy axis)은 제1전류(I1)의 방향과 소정 각도로 기울어지게 배치된다.
도 2a 및 도 2b는 각각 도 1의 자기 메모리 소자(100)의 자유층(150)의 자화용이축의 방향과 비트라인(190)을 따라 흐르는 제1전류(I1)의 방향을 보인다.
자유층(150)의 자화용이축(easy axis)은 핀드층(130)의 자화 방향과 대략 45도 각도로 기울어지게 배치될 수 있다. 이것은 I1, I2를 이용한 토글 스위칭(toggle switching)시 자유층(150)의 자화가 인플레인(in-plane)상에서, 도면에서는 X-Z 평면과 나란한 면 상에서 단계적으로 회전되게 하기 위한 것이다.
도 3은 실시예에 따른 자기 메모리 소자(100)에 정보 기록시 전류 인가 방법을 보인 그래프이고, 도 4a 내지 도 4e는 도 3에 표시된 각 단계 S1 내지 S5에서 자유층(150)의 자화 방향을 보이고 있다.
실시예에 따른 정보 기록 방법은, 자유층(150)과 접하는 비트라인(bit line)에, 자유층(150)과 나란한 방향을 따라 흐르며, 스핀 홀 효과(spin hall effect)에 의한 스핀 전류를 형성하는 제1전류(I1)를 인가하는 단계와, 핀드층(130)의 자화 방향을 자유층에 전달하는 스핀 트랜스퍼 토크(spin transfer torque)를 형성하며 자기저항셀(M)을 통과하는 제2전류(I2)를 인가하는 단계를 포함하며, 이 두 단계가 시간차를 두고 시작되고, 동시 진행되는 시간 구간을 둔 후, 시간차를 두고 종료되는 방법을 따른다.
도 3은 상기 방법을 수행하는 예시적인 전류 인가 형태를 보이고 있다.
먼저, 단계 S1은 제1전류(I1), 제2전류(I2)가 인가되지 않은 초기 상태이며, 자유층(150)의 자화(magnetization)는 도 4a와 같은 형태를 갖는다.
다음, 단계 S2에서, 제1전류(I1)를 인가한다. 제1전류(I1)에 의한 스핀홀효과에 의해 자유층(150)의 자화(magnetization)는 도 4b와 같은 형태로 회전된다.
다음, 단계 S3에서, 제1전류(I1)를 유지하며, 제2전류(I2)를 인가한다. 제2전류(I2)는 핀드층(130)의 자화를 자유층(150)에 전달하는 역할을 한다. 구체적으로, 제2전류(I2)를 이루는 전자들은 랜덤한 스핀 분포를 가지고 있다가 핀드층(130)을 지나며, 핀드층(130)의 자화와 동일한 방향으로 정렬된다. 이와 같이 스핀 정렬된 제2전류(I2)가 자유층(150)을 지날 때, 자유층(150)의 자화(magnetization)는 제2전류(I2)의 스핀 상태와 같은 방향으로 회전되는 방향의 토크(torque)를 받게 된다. 이 단계에서, 제1전류(I1)에 의한 스핀홀 효과와 제2전류(I2)에 의한 스핀 트랜스퍼 토크가 함께 작용하여, 자유층(150)의 자화는 도 4c와 같은 형태가 된다.
다음, 제1전류(I1)의 인가를 종료하고, 제2전류(I2)만을 유지하는 단계(S4), 제1전류(I1)와 제2전류(I2)를 모두 오프(off)하는 단계(S5)에 따라 자유층(150)의 자화(magnetization)는 조금씩 더 회전하여 도 4d의 형태를 거쳐 도 4e와 같은 형태가 된다.
도면에서, 각 단계와 이에 대응한 자화 방향은 도 4a의 방향에서 도 4e의 방향으로 회전되는 것을 보이는 예시적인 것이며, 각 단계와 방향의 대응관계가 정확히 일치하는 것은 아니다.
도 4e의 방향에서, 도 4a의 방향으로 자유층(150)의 자화를 반전시키고자 할 때는 상기 단계를 역순으로 진행하면 된다. 즉, S4, S3, S2, S1의 단계가 수행되며, 이에 따라 도 4d, 도 4c, 도 4b의 과정을 거쳐 도 4a와 같은 형태로 자유층(150)의 자화 방향이 반전된다.
즉, 자화 방향이 180도 관계인 도 4a와 도 4e의 두가지 방향 중 어느 하나에서 다른 하나로 자화 방향을 반전시키고자 할 때, 제1전류(I1), 제2전류(I2)의 방향은 바뀌지 않고 일정한 방향(unipolar direction)을 유지하며, 다만, 두 전류(I1)(I2)에 시간 차를 두어 진행하는 순서가 서로 반대가 된다.
기록 과정에서 일정 방향을 유지하는 제1전류(I1), 제2전류(I2)의 방향은 예시적인 것이며, 도시된 방향과 반대로 변형될 수도 있다.
도 5는 도 1의 자기 메모리 소자(100)에 채용될 수 있는 자기저항셀(M)의 예시적인 구조를 보인다.
자기저항셀(M)은 피닝층(120), 핀드층(130), 비자성층(140), 자유층(150)을 포함하며, 본 실시예에서, 핀드층(130)은 자성 물질로 이루어진 제1고정층(141)과 제2고정층(144) 및 제1고정층(131)과 제2고정층(133) 사이에 배치된 스페이서층(132)을 포함한다.
제1 및 제2 고정층 (131)(133)은 코발트(Co), 철(Fe) 및 니켈(Ni) 중 적어도 하나를 포함하는 강자성(ferromagnetic) 물질로 형성될 수 있고, 스페이서층(132)은 루테늄(Ru) 또는 크롬(Cr) 등과 같은 도전 물질로 형성될 수 있다.
제1고정층(131), 스페이서층(132), 제2고정층(133)은 SAF(synthetic antiferromagnetic) 구조를 형성할 수 있다. 즉, 제1고정층(131)과 제2고정층(133)은 교환 결합(exchange coupling)을 이룰 수 있고, 이로써, 제1고정층(131)과 제2고정층(133)은 서로 반대 방향으로 고정된 자화 방향을 가질 수 있다. 예를 들어, 도시된 바와 같이 제1고정층(131)은 ? 방향으로 고정된 자화 방향을 가질 수 있고, 이에 따라, 제2 고정층(133)은 +X 방향으로 고정된 자화 방향을 가질 수 있다.
도 6은 도 1의 자기 메모리 소자(100)에 채용될 수 있는 자기저항셀(M)의 다른 예시적인 구조를 보인다.
자기저항셀(M)은 피닝층(120), 핀드층(130), 비자성층(140), 자유층(150)을 포함하며, 본 실시예에서, 핀드층(130)은 자성 물질로 이루어진 제1고정층(131)과 제2고정층(133) 및 제1고정층(131)과 제2고정층(133) 사이에 배치된 스페이서층(132)을 포함하며, 또한, 자유층(150)은 자성 물질로 이루어진 제1자유층(151)과 제2자유층(153) 및 제1자유층(151)과 제2자유층(153) 사이에 배치된 스페이서층(152)를 포함한다.
제1자유층(151), 스페이서층(152), 제2자유층(153)은 free-SAF(synthetic antiferromagnetic) 구조를 형성할 수 있으며, 즉, 제1자유층(150), 제2자유층(150)은 자화 방향이 변동될 수 있으며, 각 층의 자화는 상호 반강자성 결합되어 반대 방향의 자화를 갖는다.
도 5 및 도 6에 예시한 자기저항셀(M)의 자유층(150)은 수평 자기이방성을 가지는 경우로서, 자유층(150)의 자화용이축 방향과 비트라인(190)을 따라 흐르는 제1전류(I1)의 방향은 도 2a 및 도 2b에 예시한 관계를 가질 수 있다.
도 7은 도 1의 자기 메모리 소자에 채용될 수 있는 자기저항셀(M)의 다른 예시적인 구조를 보인다.
자기저항셀(M)은 피닝층(220), 핀드층(230), 비자성층(240), 자유층(250)을 포함하며, 본 실시예에서, 핀드층(230)과 자유층(250)은 수직 자기이방성을 갖는다.
핀드층(230)은 제1고정층(231), 스페이서층(232), 제2고정층(233)을 포함하며, 제1고정층(231), 스페이서층(232), 제2고정층(233)이 SAF(synthetic antiferromagnetic) 구조를 이룰 수 있다.
도 8은 다른 실시예에 따른 자기 메모리 소자(500)의 개략적인 구조를 보인 단면도이다.
본 실시예의 자기 메모리 소자(500)는 다수의 자기저항셀(M)이 어레이된 구조로서, 비트라인(BL)과 워드라인(WL) 사이의 영역에 다수의 자기저항셀(M)이 배치되며, 각각의 자기저항셀(M)을 통과하는 전류의 흐름을 온/오프 할 수 있는 스위칭 소자를 더 구비하고 있다.
워드라인(WL)은 길이 방향이 Z방향으로 연장된 형태를 가질 수 있고, X 방향을 따라 반복적으로 이격 배치될 수 있다. 또한, 비트라인(BL)은 길이 방향이 X 방향으로 연장된 형태를 가질 수 있고, Z 방향을 따라 반복적으로 이격 배치될 수 있다.
스위칭 소자는 도시된 바와 같이, 예를 들어, 트랜지스터(T)일 수 있으며, 이 경우, 트랜지스터(T)는 기판(S) 상에 구비된 채널영역(10) 및 그 양측의 소스 영역(30) 및 드레인 영역(40)을 포함한다. 또한, 기판(S) 상에는 워드라인(WL)이 형성되고, 워드라인(WL)과 채널영역(10) 사이에는 게이트 절연층(20)이 형성되며, 즉, 워드라인(WL)은 게이트 전극의 역할을 한다.
소스 영역(30), 드레인 영역(40)은 각각 소스 전극(70), 드레인 전극(80)에 전기적으로 연결되며, 도시된 바와 같이, 소스영역(30)은 제1 콘택플러그(50)에 의해 소스전극(50)에 연결되고, 드레인 영역(40)은 제2 콘택플러그(60)에 의해 드레인 전극(80)에 연결될 수 있다.
자기저항셀(M)은 비트라인(BL)과 드레인 전극(80) 사이에 배치되며, 또한, 자기저항셀(M)의 자유층(150)이 비트라인(BL)과 접촉되게 배치된다. 비트라인(BL)은 도 1에서 설명한 바와 같이, 스핀홀효과 물질층과 전극물질층의 두 층 구조를 가질 수 있으며, 스핀홀효과 물질층과 자유층(150)이 접촉되게 배치된다.
자기저항셀(M)은 도 1에 도시된 구조로 도시되어 있으나, 이는 예시적인 것이고, 도 5 내지 도 7의 구조등으로 다양하게 변형될 수 있다.
트랜지스터(T)와 자기저항셀(M)의 연결구조는 도시된 형태 외에도 다양하게 변형될 수 있다. 예를 들어, 제2 콘택플러그(60)가 생략되고 드레인 영역(40) 상에 바로 드레인 전극(80)이 형성될 수도 있다. 또한, 트랜지스터(T)에서 소스영역(30)과 드레인 영역(40)의 역할은 뒤바뀔 수 있으며, 예를 들어, 소스 전극(70)에 자기저항셀(M)이 연결될 수도 있다.
이러한 본원 발명인 자기 메모리 소자, 이에 대한 정보 쓰기 방법은 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
100, 500...자기 메모리 소자 110...하부 전극
120, 220...피닝층 130, 230...고정층
131,231...제1고정층 133, 233...제2고정층
132, 232, 152...스페이서층 140...비자성층
150...자유층 151...제1자유층
152...제2자유층 190, BL...비트라인
191...스핀홀효과 물질층 192...전극물질층
10...채널 영역 20...게이트 절연층
30...소스 영역 40...드레인 영역
50...제1 콘택플러그 60...제2 콘택플러그
70...소스 전극 80...드레인 전극
M...자기저항셀 S...기판
T...트랜지스터 WL...워드라인

Claims (23)

  1. 자화 방향이 변동될 수 있는 자유층(free layer)과 자화 방향이 고정된 핀드층(pinned layer)을 구비하는 자기저항셀;
    상기 자기저항셀의 상부에 마련된 것으로, 스핀 홀 효과(spin hall effect)를 나타내는 스핀홀효과 물질층을 포함하며, 상기 스핀홀효과 물질층이 상기 자유층과 접촉되게 배치된 비트라인(bit line);
    상기 자기저항셀의 하부에 마련된 것으로, 상기 자기저항셀을 통과하여 전류가 흐르도록 상기 비트라인과의 사이에 전압이 인가될 수 있는 하부 전극;을 포함하는 자기 메모리 소자.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 비트라인은
    상기 스핀홀효과 물질층 위에 형성되고, 비저항이 상기 스핀홀효과 물질층의 비저항보다 작은 물질로 이루어진 전극물질층을 더 포함하는 자기 메모리 소자.
  9. 제1항에 있어서,
    상기 자유층은 수직 자기이방성을 가지는 자기 메모리 소자.
  10. 삭제
  11. 삭제
  12. 제1항, 제8항 및 제9항 중 어느 한 항에 있어서,
    상기 자기저항셀은
    반강자성 물질로 이루어진 피닝층;
    상기 피닝층 위에 형성된 상기 핀드층;
    상기 핀드층 위에 형성된 비자성층;
    상기 비자성층 위에 형성된 상기 자유층;을 포함하고,
    상기 핀드층은 자성 물질로 이루어지고 자화 방향이 고정된 제1고정층과 제2고정층 및 상기 제1고정층과 제2고정층 사이에 배치된 스페이서층을 포함하며,
    상기 제1고정층, 스페이서층, 제2고정층이 SAF(synthetic antiferromagnetic) 구조를 이루는 자기 메모리 소자.
  13. 제12항에 있어서,
    상기 자유층은 자성 물질로 이루어지고 자화 방향이 변동될 수 있는 제1자유층과 제2자유층 및 상기 제1자유층과 제2자유층 사이에 배치된 스페이서층을 포함하며,
    상기 제1자유층, 스페이서층, 제2자유층이 free-SAF(synthetic antiferromagnetic) 구조를 이루는 자기 메모리 소자.
  14. 제1항, 제8항 및 제9항 중 어느 한 항에 있어서,
    상기 자기저항셀을 통과하는 전류의 흐름을 온/오프 할 수 있는 스위칭 소자를 더 포함하는 자기 메모리 소자.
  15. 삭제
  16. 자화 방향이 변동될 수 있는 자유층(free layer)과 자화 방향이 고정된 핀드층(pinned layer)을 구비하는 MTJ(magnetic tunneling junction) 셀에 대한 정보 쓰기 방법에 있어서,
    (가) 상기 자유층과 접하는 비트라인(bit line)에, 상기 자유층과 나란한 방향을 따라 흐르며, 스핀 홀 효과(spin hall effect)에 의한 스핀 전류를 형성하는 제1전류를 인가하는 단계;
    (나) 상기 핀드층의 자화 방향을 상기 자유층에 전달하는 스핀 트랜스퍼 토크(spin transfer torque)를 형성하며 상기 MTJ 셀을 통과하는 제2전류를 인가하는 단계;를 포함하며,
    상기 (가) 및 (나) 단계는 시간차를 두고 시작된 후, 동시 진행되는 시간 구간을 둔 후, 시간차를 두고 종료되는 정보 쓰기 방법.
  17. 제16항에 있어서,
    상기 자유층의 자화 방향은 제1방향 및 상기 제1방향에 대해 180도 회전된 제2방향의 두 가지 방향을 가질 수 있고,
    상기 제1방향에서 제2방향으로 자화 반전 시키는 경우와, 상기 제2방향에서 제1방향으로 자화 반전 시키는 경우에, 상기 제1전류와 제2전류의 방향은 동일하게 유지되는 정보 쓰기 방법.
  18. 제17항에 있어서,
    상기 제1방향에서 제2방향으로 자화 반전 시키는 경우와, 상기 제2방향에서 제1방향으로 자화 반전 시키는 경우에, 상기 (가), (나) 단계를 시간 차를 두어 진행하는 순서가 서로 반대인 정보 쓰기 방법.
  19. 제16항에 있어서,
    상기 비트 라인은
    스핀홀 효과를 나타내는 스핀홀효과 물질층을 포함하며,
    상기 스핀홀효과 물질층이 상기 자유층에 접하게 배치되고,
    상기 비트라인은
    상기 스핀홀효과 물질층 위에 형성되고, 비저항이 상기 스핀홀효과 물질층의 비저항보다 작은 물질로 이루어진 전극물질층을 더 포함하는 정보 쓰기 방법.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
KR1020130028240A 2013-03-15 2013-03-15 자기 메모리 소자 및 이에 대한 정보 쓰기 방법 KR102078850B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130028240A KR102078850B1 (ko) 2013-03-15 2013-03-15 자기 메모리 소자 및 이에 대한 정보 쓰기 방법
US14/184,043 US9236105B2 (en) 2013-03-15 2014-02-19 Magnetic memory devices and methods of writing data to the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130028240A KR102078850B1 (ko) 2013-03-15 2013-03-15 자기 메모리 소자 및 이에 대한 정보 쓰기 방법

Publications (2)

Publication Number Publication Date
KR20140113174A KR20140113174A (ko) 2014-09-24
KR102078850B1 true KR102078850B1 (ko) 2020-02-18

Family

ID=51526462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130028240A KR102078850B1 (ko) 2013-03-15 2013-03-15 자기 메모리 소자 및 이에 대한 정보 쓰기 방법

Country Status (2)

Country Link
US (1) US9236105B2 (ko)
KR (1) KR102078850B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102078849B1 (ko) * 2013-03-11 2020-02-18 삼성전자 주식회사 자기저항 구조체, 이를 포함하는 자기 메모리 소자 및 자기저항 구조체의 제조 방법
US9460768B2 (en) * 2013-03-14 2016-10-04 Intel Corporation Cross point array MRAM having spin hall MTJ devices
SG10201501339QA (en) * 2014-03-05 2015-10-29 Agency Science Tech & Res Magnetoelectric Device, Method For Forming A Magnetoelectric Device, And Writing Method For A Magnetoelectric Device
US10008248B2 (en) 2014-07-17 2018-06-26 Cornell University Circuits and devices based on enhanced spin hall effect for efficient spin transfer torque
KR101683440B1 (ko) 2015-05-13 2016-12-07 고려대학교 산학협력단 자기 메모리 소자
US9881660B2 (en) 2015-12-14 2018-01-30 Kabushiki Kaisha Toshiba Magnetic memory
KR102038837B1 (ko) 2016-02-02 2019-10-31 에스케이하이닉스 주식회사 자기 메모리 장치 및 그 동작 방법
US9691463B1 (en) * 2016-05-03 2017-06-27 International Business Machines Corporation Spin hall effect MRAM with self-reference read
KR102179913B1 (ko) * 2016-09-29 2020-11-17 삼성전자주식회사 자기 메모리 소자
KR101963482B1 (ko) 2016-10-20 2019-03-28 고려대학교 산학협력단 자기 터널 접합 소자 및 자기 메모리 소자
US10885960B2 (en) * 2016-10-25 2021-01-05 Industry-University Cooperation Foundation Hanyang University Spin device, and operating method therefor and manufacturing method therefor
US20180151210A1 (en) * 2016-11-30 2018-05-31 Western Digital Technologies, Inc. Shared source line architectures of perpendicular hybrid spin-torque transfer (stt) and spin-orbit torque (sot) magnetic random access memory
JP6416180B2 (ja) 2016-12-16 2018-10-31 株式会社東芝 磁気記憶装置
KR102385166B1 (ko) * 2017-03-14 2022-04-08 에스케이하이닉스 주식회사 쓰기 성능이 향상된 자기 메모리 장치 및 그 동작 방법
JP6291608B1 (ja) 2017-03-17 2018-03-14 株式会社東芝 磁気記憶装置
WO2019005149A1 (en) * 2017-06-30 2019-01-03 Intel Corporation MAGNETIC JUNCTION WITH SPIN ORBIT COUPLING LAYER WITH SELF-ALIGNED PATTERN
CN109994598B (zh) * 2017-12-28 2024-01-16 Tdk株式会社 自旋轨道转矩型磁化旋转元件及磁阻效应元件
WO2019138778A1 (ja) * 2018-01-10 2019-07-18 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ
US11575083B2 (en) 2018-04-02 2023-02-07 Intel Corporation Insertion layer between spin hall effect or spin orbit torque electrode and free magnet for improved magnetic memory
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US11508903B2 (en) * 2018-06-28 2022-11-22 Intel Corporation Spin orbit torque device with insertion layer between spin orbit torque electrode and free layer for improved performance
US11380838B2 (en) 2018-06-29 2022-07-05 Intel Corporation Magnetic memory devices with layered electrodes and methods of fabrication
KR102604743B1 (ko) * 2018-12-11 2023-11-22 삼성전자주식회사 자기 메모리 장치
JP7360121B2 (ja) * 2019-05-29 2023-10-12 学校法人 関西大学 高速磁化反転方法、高速磁化反転デバイス、及び磁気メモリ装置
US10891999B1 (en) * 2019-06-19 2021-01-12 Western Digital Technologies, Inc. Perpendicular SOT MRAM
WO2023164827A1 (zh) * 2022-03-02 2023-09-07 中国科学院微电子研究所 一种sot-mram存储单元、存储阵列、存储器及操作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100097063A1 (en) 2007-03-16 2010-04-22 Keio University Method for changing spin relaxation, method for detecting spin current and spintronics device using spin relaxation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006059869A (ja) 2004-08-17 2006-03-02 Sony Corp トグルモード書込型不揮発性磁気メモリ装置
JP4877575B2 (ja) 2005-05-19 2012-02-15 日本電気株式会社 磁気ランダムアクセスメモリ
JP2007096105A (ja) 2005-09-29 2007-04-12 Toshiba Corp 磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気記憶装置、および磁気メモリ
JP4934582B2 (ja) 2007-12-25 2012-05-16 株式会社日立製作所 スピンホール効果素子を用いた磁気センサ、磁気ヘッド及び磁気メモリ
WO2009151000A1 (ja) 2008-06-12 2009-12-17 学校法人 慶應義塾 熱電変換素子
KR101074203B1 (ko) 2009-04-30 2011-10-14 주식회사 하이닉스반도체 자기저항소자
US8399941B2 (en) 2010-11-05 2013-03-19 Grandis, Inc. Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements
JP2012146727A (ja) 2011-01-07 2012-08-02 Sony Corp 記憶素子及び記憶装置
WO2013025994A2 (en) * 2011-08-18 2013-02-21 Cornell University Spin hall effect magnetic apparatus, method and applications
US8836056B2 (en) * 2012-09-26 2014-09-16 Intel Corporation Perpendicular MTJ stacks with magnetic anisotropy enhancing layer and crystallization barrier layer
US9460768B2 (en) * 2013-03-14 2016-10-04 Intel Corporation Cross point array MRAM having spin hall MTJ devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100097063A1 (en) 2007-03-16 2010-04-22 Keio University Method for changing spin relaxation, method for detecting spin current and spintronics device using spin relaxation

Also Published As

Publication number Publication date
US20140269036A1 (en) 2014-09-18
KR20140113174A (ko) 2014-09-24
US9236105B2 (en) 2016-01-12

Similar Documents

Publication Publication Date Title
KR102078850B1 (ko) 자기 메모리 소자 및 이에 대한 정보 쓰기 방법
US9837602B2 (en) Spin-orbit torque bit design for improved switching efficiency
US10600460B2 (en) Perpendicular magnetic memory using spin-orbit torque
US7965543B2 (en) Method for reducing current density in a magnetoelectronic device
US9608039B1 (en) Magnetic junctions programmable using spin-orbit interaction torque in the absence of an external magnetic field
US7190611B2 (en) Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US8514615B2 (en) Structures and methods for a field-reset spin-torque MRAM
US7932571B2 (en) Magnetic element having reduced current density
US8228715B2 (en) Structures and methods for a field-reset spin-torque MRAM
US7881098B2 (en) Memory with separate read and write paths
CN110660420B (zh) Mram存储单元
US20180151210A1 (en) Shared source line architectures of perpendicular hybrid spin-torque transfer (stt) and spin-orbit torque (sot) magnetic random access memory
US9799822B2 (en) Magnetic memory element and magnetic memory
JP6861996B2 (ja) 磁気抵抗効果素子及び磁気メモリ装置
EP2656346B1 (en) Memory array having local source lines
US7366009B2 (en) Separate write and read access architecture for a magnetic tunnel junction
KR20120046085A (ko) 수직 이방성 및 향상층을 갖는 자기 터널 접합 셀들
US20180061887A1 (en) Magnetoresistive random access memory (mram) with an interconnect that generates a spin current and a magnetic field effect
US10460778B2 (en) Perpendicular magnetic tunnel junction memory cells having shared source contacts
KR20130137531A (ko) 자기 터널링 접합 시드, 캡핑 및 스페이서 막 물질들
CN110945588A (zh) 三端自旋霍尔mram
CN113451355B (zh) 基于自旋轨道矩的磁性存储器件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant