CN104733542A - 薄膜晶体管、薄膜晶体管的制备方法及阵列基板 - Google Patents

薄膜晶体管、薄膜晶体管的制备方法及阵列基板 Download PDF

Info

Publication number
CN104733542A
CN104733542A CN201510130433.3A CN201510130433A CN104733542A CN 104733542 A CN104733542 A CN 104733542A CN 201510130433 A CN201510130433 A CN 201510130433A CN 104733542 A CN104733542 A CN 104733542A
Authority
CN
China
Prior art keywords
source electrode
conductive layer
drain electrode
film transistor
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510130433.3A
Other languages
English (en)
Inventor
李旭远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510130433.3A priority Critical patent/CN104733542A/zh
Publication of CN104733542A publication Critical patent/CN104733542A/zh
Priority to PCT/CN2015/086756 priority patent/WO2016150075A1/zh
Priority to US14/906,490 priority patent/US10199510B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种薄膜晶体管、薄膜晶体管的制备方法及阵列基板。所述薄膜晶体管包括有源层、源极和漏极，源极包括源极第一导电层和源极第一缓冲层，漏极包括漏极第一导电层和漏极第一缓冲层；源极第一缓冲层的至少部分上表面及漏极第一缓冲层的至少部分上表面与有源层的下表面接触，源极第一导电层的至少部分侧壁及所述漏极第一导电层的至少部分侧壁与所述有源层接触，源极第一导电层、漏极第一导电层的与有源层接触的侧壁形成有氧化层。上述薄膜晶体管的有源层的成分结构不会被源极第一导电层、漏极第一导电层破坏，这样就可以保证薄膜晶体管具有较高的电子迁移率，使薄膜晶体管维持良好的电学特性和稳定性。

Description

薄膜晶体管、薄膜晶体管的制备方法及阵列基板
技术领域
本发明涉及显示技术领域，具体地，涉及一种薄膜晶体管、薄膜晶体管的制备方法及阵列基板。
背景技术
有源层采用氧化物半导体，如铟镓锌氧化物(IGZO)、铟锡锌氧化物(ITZO)的薄膜晶体管具有较高的电子迁移率；而采用铜(Cu)、银(Ag)等低电阻率金属材料作为栅极、源极和漏极的薄膜晶体管，其电阻可以明显降低；因此，在大尺寸显示装置中的薄膜晶体管一般采用氧化物半导体作为有源层，采用Cu、Ag等低电阻率金属材料作为栅极、源极和漏极，基于上述二者的优点，实现更高的分辨率、更高的刷新率，从而获得更好的显示效果。
图1为现有大尺寸显示装置中薄膜晶体管的示意图。如图1所示，薄膜晶体管1制备在基底2上，其包括栅极10、有源层11、源极12和漏极13。其中，有源层11采用IGZO、ITZO等氧化物半导体材料，以使薄膜晶体管1具有较高的电子迁移率；并且，有源层11位于所述源极12与漏极13上方(即源极12、漏极13先于有源层11制备)。源极12包括源极第一导电层120及设置在源极第一导电层120下方的源极第二缓冲层121、设置在源极第一导电层120上方的源极第一缓冲层122。漏极13包括漏极第一导电层130及设置在漏极第一导电层130下方的漏极第二缓冲层131、设置在漏极第一导电层130上方的漏极第一缓冲层132。
具体地，源极第一导电层120具体可以由Cu制备，以降低源极的电阻。而由于Cu与源极12所在的基层(位于源极12下方，在薄膜晶体管1为底栅结构时，所述基层一般为栅绝缘层，在薄膜晶体管1为顶栅结构时，所述基层一般为基底2)之间的附着力较小，因此，在源极第一导电层120的下方设置源极第二缓冲层121，源极第二缓冲层121具体可以由钼(Mo)、钛(Ti)、铬(Cr)及钼铌合金(MoNb)等制备，以使源极12与基层之间具有较大的附着力(Mo、Ti、Cr和MoNb等金属或合金与基层之间的附着力较大，同时，Cu与上述金属或合金之间也有较大的附着力)。源极第一缓冲层122同样可以由Mo、Ti、Cr及MoNb等制备，其用于避免源极第一导电层120的上表面与有源层11接触，防止Cu原子扩散到有源层11中，以及防止有源层11中的氧被源极第一导电层120吸收，同时，源极第一缓冲层122还可以与有源层11之间形成良好的欧姆接触。
所述漏极13中漏极第一导电层130、漏极第二缓冲层131、漏极第一缓冲层132的情况与上述源极12中的类似，在此不再赘述。
在上述薄膜晶体管1中，源极第一导电层120、漏极第一导电层130的侧壁与有源层11接触，这就使源极第一导电层120、漏极第一导电层130中的易于扩散的Cu原子会向有源层11中扩散，同时，源极第一导电层120、漏极第一导电层130也会吸收有源层11中的氧，从而使有源层11的成分改变，影响薄膜晶体管1的电子迁移率，导致薄膜晶体管1的电学特性和稳定性的下降。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种薄膜晶体管、薄膜晶体管的制备方法及阵列基板，其可以避免有源层的成分结构被破坏，影响薄膜晶体管的电子迁移率，从而使薄膜晶体管具有良好的电学特性和稳定性。
为实现本发明的目的而提供一种薄膜晶体管，其包括有源层、源极和漏极，所述源极包括源极第一导电层和源极第一缓冲层，所述源极第一缓冲层设置在所述源极第一导电层上，所述漏极包括漏极第一导电层和漏极第一缓冲层，所述漏极第一缓冲层设置在所述漏极第一导电层上；所述源极第一缓冲层的至少部分上表面及所述漏极第一缓冲层的至少部分上表面与所述有源层的下表面接触，所述源极第一导电层的至少部分侧壁及所述漏极第一导电层的至少部分侧壁与所述有源层接触，所述源极第一导电层的与所述有源层接触的侧壁形成有氧化层，所述漏极第一导电层的与所述有源层接触的侧壁形成有氧化层。
其中，所述有源层采用氧化物半导体制备。
其中，所述源极第一导电层和漏极第一导电层的电阻率低于2.83×10-8Ω·m。
其中，所述源极第一导电层由铜、银、金中的至少一种制成；所述漏极第一导电层由铜、银、金中的至少一种制成。
其中，所述源极还包括设置在所述源极第一导电层下方的源极第二缓冲层；所述漏极还包括设置在所述漏极第一导电层下方的漏极第二缓冲层。
其中，所述源极的氧化层通过对所述源极第一导电层氧化获得，所述漏极的氧化层通过对所述漏极第一导电层氧化获得。
其中，所述源极的氧化层和漏极的氧化层的厚度均不小于5纳米。
作为另一个技术方案，本发明还提供一种薄膜晶体管的制备方法，其包括：
S10，形成包括源极第一导电层、源极第一缓冲层的源极的图形，形成包括漏极第一导电层、漏极第一缓冲层的漏极的图形；
S20，在源极第一导电层的与漏极相对的侧壁上，形成氧化层，以及，在漏极第一导电层的与源极相对的侧壁上，形成氧化层；
S30，形成有源层的图形。
其中，所述薄膜晶体管的制备方法还包括在步骤S10之前进行的：
S1，形成栅极的图形。
可替代地，所述薄膜晶体管的制备方法还包括在步骤S30之后进行的：
步骤S40，形成栅极的图形。
其中，在步骤S20中，使用N2O、O2中的至少一种的等离子体，对源极第一导电层的侧壁和漏极第一导电层的侧壁进行等离子体处理，在源极第一导电层的与漏极相对的侧壁上，以及在漏极第一导电层的与源极相对的侧壁上获得氧化层。
作为另一个技术方案，本发明还提供一种阵列基板，其包括本发明提供的上述薄膜晶体管。
本发明具有以下有益效果：
本发明提供的薄膜晶体管，其源极第一导电层的与有源层接触的侧壁形成有氧化层，漏极第一导电层的与有源层接触的侧壁形成有氧化层，可以避免源极第一导电层、漏极第一导电层的原子/分子扩散到有源层中，以及避免源极第一导电层、漏极第一导电层吸收有源层中的氧或其他元素，从而使有源层的成分结构不会被源极第一导电层、漏极第一导电层破坏，这样就可以保证薄膜晶体管的电子迁移率，使薄膜晶体管维持良好的电学特性和稳定性。
本发明提供的薄膜晶体管的制备方法，其在源极第一导电层的与漏极相对的侧壁上，形成氧化层，以及，在漏极第一导电层的与源极相对的侧壁上，形成氧化层，所述氧化层可以避免源极第一导电层、漏极第一导电层的原子/分子扩散到有源层中，以及避免源极第一导电层、漏极第一导电层吸收有源层中的氧或其他元素，从而可以使有源层的分子结构不会被源极第一导电层、漏极第一导电层破坏，这样就可以保证薄膜晶体管的电子迁移率，使薄膜晶体管维持良好的电学特性和稳定性。
本发明提供的阵列基板，其采用本发明提供的上述薄膜晶体管，可以使薄膜晶体管维持良好的电学特性和稳定性，从而使采用所述阵列基板的显示装置获得良好的显示效果。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为现有大尺寸显示装置中薄膜晶体管的示意图；
图2为本发明实施方式提供的薄膜晶体管的示意图；
图3为本发明实施方式提供的薄膜晶体管的制备方法的流程图；
图4为形成源极和漏极的图形的示意图；
图5为形成氧化层的图形的示意图；
图6为形成有源层的图形的示意图；
图7为图3所示薄膜晶体管的制备方法的一种替代实施例的流程图。
其中，附图标记：
1：薄膜晶体管；10：栅极；11：有源层；12：源极；13：漏极；120：源极第一导电层；121：源极第二缓冲层；122：源极第一缓冲层；123：氧化层；130：漏极第一导电层；131：漏极第二缓冲层；132：漏极第一缓冲层；133：氧化层。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
本发明提供一种薄膜晶体管的实施方式，图2为本发明实施方式提供的薄膜晶体管的示意图，如图2所示，在本实施方式中，所述薄膜晶体管1包括栅极10、有源层11、源极12和漏极13，其中，所述源极12包括源极第一导电层120和源极第一缓冲层122，所述源极第一缓冲层122设置在所述源极第一导电层120上，所述漏极13包括漏极第一导电层130和漏极第一缓冲层132，所述漏极第一缓冲层132设置在所述漏极第一导电层130上；所述源极第一缓冲层122的至少部分上表面及所述漏极第一缓冲层132的至少部分上表面与所述有源层11的下表面接触，所述源极第一导电层120的至少部分侧壁及所述漏极第一导电层130的至少部分侧壁与所述有源层11接触；且所述源极第一导电层120的与所述有源层11接触的侧壁形成有氧化层123，所述漏极第一导电层130的与所述有源层11接触的侧壁形成有氧化层133。具体地，所述源极第一缓冲层122、漏极第一缓冲层132导电。
本实施方式中，所述源极第一导电层120的与有源层11接触的侧壁形成有氧化层123，可以避免源极第一导电层120中的原子/分子扩散到有源层11中，同时，所述氧化层123还可以减少，甚至避免有源层11中的氧或其他元素被源极第一导电层120吸收，从而可以避免有源层11的成分被与其接触的源极12改变。类似地，漏极第一导电层130的与有源层11接触的侧壁形成有氧化层133，也可以避免有源层11的成分被与其接触的漏极13改变。从而，有源层11的成分结构可以保持不变，而不被源极12、漏极13破坏，这样就可以保证薄膜晶体管1的电子迁移率，使薄膜晶体管1维持良好的电学特性和稳定性。
此外，设置氧化层123、133，还可以提高源极第一导电层120、漏极第一导电层130的与有源层11接触的表面的平整度，该平整度的提高也有助于避免源极第一导电层120、漏极第一导电层130中的原子/分子扩散到有源层11中，以及避免源极第一导电层120、漏极第一导电层130吸收有源层11中的氧或其他元素，从而，进一步保证有源层11的成分结构不会被源极12、漏极13破坏。
具体地，所述有源层11可以采用氧化物半导体(如IGZO、ITZO等)制备，以使薄膜晶体管1具有较高的电子迁移率。
现有薄膜晶体管中，广泛作为栅极、源极和漏极的材料是铝(Al)，其电阻率为2.83×10-8Ω·m。在本实施方式中，设置所述源极第一导电层120和漏极第一导电层130的电阻率低于2.83×10-8Ω·m，以使薄膜晶体管1的源极12、漏极13的电阻相比现有技术中采用Al制备的源极、漏极的电阻更小。具体地，所述源极第一导电层120可以采用铜(Cu)、银(Ag)和金(Au)中的至少一种制成，漏极第一导电层130可以采用铜(Cu)、银(Ag)和金(Au)中的至少一种制成；进一步地，基于降低薄膜晶体管1的制备成本的考虑，优选采用Cu制备源极第一导电层120和漏极第一导电层130。
在本实施方式中，所述源极12还可以包括设置在所述源极第一导电层120下方的源极第二缓冲层121；所述漏极13还可以包括设置在所述漏极第一导电层130下方的漏极第二缓冲层131。具体地，所述源极第二缓冲层121和漏极第二缓冲层131可以采用钼(Mo)、钛(Ti)、铬(Cr)及钼铌合金(MoNb)等材料制备，上述材料与用于设置源极12、漏极13的基层(位于源极12、漏极13下方，在薄膜晶体管1为底栅结构时，所述基层一般为栅绝缘层，在薄膜晶体管1为顶栅结构时，所述基层一般为基底2)之间的附着力较大，而用于制备源极第一导电层120、漏极第一导电层130的Cu、Ag等材料与基层之间的附着力相对较小，因此，在源极第一导电层120的下方设置源极第二缓冲层121，在漏极第一导电层130的下方设置漏极第二缓冲层131，可以增大源极12与基层之间的附着力，以及漏极13与基层之间的附着力，从而使源极12与漏极13的稳固性较好。
在本实施方式中，在源极第一导电层120上方设置源极第一缓冲层122，在漏极第一导电层130上方设置漏极第一缓冲层132，可以避免源极第一导电层120的上表面、漏极第一导电层130的上表面与有源层11接触；同时，与有源层11接触的上述材料的原子/分子不易扩散，且不易被氧化，这样可以避免有源层11的成分结构被改变，使薄膜晶体管1具有良好的电学特性和稳定性。此外，上述材料还可以与有源层11之间形成良好的电性连接和欧姆接触，从而可以减小薄膜晶体管1开启时源极12和漏极13之间的电阻。
在本实施方式中，所述薄膜晶体管1可以为底栅结构，如图2所示；其中，所谓“底栅”是指薄膜晶体管1的栅极10位于有源层11的下方。具体地，在制备具有上述底栅结构的薄膜晶体管1时，首先依次制备栅极10、栅极绝缘层的图形，而后制备源极12和漏极13的图形，在形成源极12和漏极13的图形之后，制备有源层11的图形，以使所述源极12和漏极13之间为有源层11。
除底栅结构外，在本实施方式中，所述薄膜晶体管1还可以为顶栅结构；其中，所谓“顶栅”是指薄膜晶体管1的栅极位于有源层11的上方。具体地，在制备具有上述顶栅结构的薄膜晶体管1时，首先制备源极12和漏极13的图形，在形成源极12和漏极13的图形之后，制备有源层11的图形，最后依次形成栅极绝缘层和栅极的图形，以使所述源极12和漏极13之间为有源层11。
在实际中，制备源极12、漏极13的图形时需要使用酸性刻蚀液，而氧化物半导体对酸性刻蚀液较为敏感，容易被酸性刻蚀液腐蚀，因此，如果要先形成有源层11的图形，后形成源极12、漏极13的图形，就需要在形成有源层11的图形之后，制备一层刻蚀阻挡层，防止有源层11被后续形成源极12、漏极13的刻蚀工艺中损坏。本实施方式中，无论薄膜晶体管1为底栅结构，还是顶栅结构，有源层11的图形总是在源极12和漏极13的图形形成之后制备，这样可以省去刻蚀阻挡层，从而有助于提高产能，提高分辨率和开口率。
在本实施方式中，所述源极12的氧化层123可以通过对所述源极第一导电层120氧化获得，所述漏极13的氧化层133可以通过对所述漏极第一导电层130氧化获得；在以Cu制备源极第一导电层120和漏极第一导电层130的情况下，所述氧化层123和氧化层133可以为Cu被氧化后的氧化铜(CuO)或氧化亚铜(Cu2O)；可以理解，若所述氧化层123和氧化层133为Cu2O，则有源层11中的氧仍然可以被Cu2O吸收，将Cu2O进一步氧化为CuO，因此，可以优选所述氧化层123和氧化层133为CuO。
具体地，所述源极12的氧化层123和漏极13的氧化层133的厚度均不小于5纳米，以保证源极第一导电层120和漏极第一导电层130中的Cu原子不会扩散到有源层11中，以及保证有源层11中的氧或其他元素不会被源极第一导电层120和漏极第一导电层130吸收。
本发明实施方式提供的薄膜晶体管1，其源极第一导电层120的与有源层11接触的侧壁形成有氧化层123，漏极第一导电层130的与有源层11接触的侧壁形成有氧化层133，可以避免源极第一导电层120、漏极第一导电层130的原子/分子扩散到有源层11中，以及避免源极第一导电层120、漏极第一导电层130吸收有源层11中的氧或其他元素，从而使有源层11的成分结构不会被源极第一导电层120、漏极第一导电层130破坏，这样就可以保证薄膜晶体管1的电子迁移率，使薄膜晶体管1维持良好的电学特性和稳定性。
本发明还提供一种薄膜晶体管的制备方法的实施方式，图3为本发明实施方式提供的薄膜晶体管的制备方法的流程图。如图3所示，在本实施方式中，所述薄膜晶体管的制备方法包括以下步骤S10～S30：
S10，形成包括源极第一导电层120、源极第一缓冲层122的源极12的图形，形成包括漏极第一导电层130、漏极第一缓冲层132的漏极13的图形，如图4所示；
具体地，在步骤S10中，依次通过沉积(Cu、Ag等)→涂覆光刻胶→曝光，使相应区域的光刻胶变性→显影，将变性或未变性的光刻胶去除→刻蚀→去除剩余的光刻胶，获得源极第一导电层120和漏极第一导电层130的图形；在获得源极第一导电层120和漏极第一导电层130的图形之后，通过与上述相同的工艺步骤获得源极第一缓冲层122和漏极第一缓冲层122的图形，最终获得源极12和漏极13的图形。
在所述源极12还包括源极第二缓冲层121，所述漏极13还包括漏极第二缓冲层131的情况下，在步骤S10中，形成源极第一导电层120和漏极第一导电层130的图形前，还需先形成源极第二缓冲层121和漏极第二缓冲层131的图形，即：依次通过沉积(Mo、Ti、Cr、MoNb等)→涂覆光刻胶→曝光，使相应区域的光刻胶变性→显影，将变性或未变性的光刻胶去除→刻蚀→去除剩余的光刻胶，获得源极第二缓冲层121和漏极第二缓冲层131的图形。所述源极第二缓冲层121和漏极第二缓冲层131的用途在上述薄膜晶体管的实施方式中已有详细描述，在此不再赘述。
S20，在源极第一导电层120的与漏极13相对的侧壁上，形成氧化层123，以及，在漏极第一导电层130的与源极12相对的侧壁上，形成氧化层133，如图5所示；
具体地，在步骤S20中，使用N2O、O2中的至少一种的等离子体，对源极第一导电层120、漏极第一导电层130的侧壁进行等离子体处理，将源极第一导电层120的侧壁表面和漏极第一导电层130的侧壁表面氧化，在源极第一导电层120的与漏极13相对的侧壁上，以及在漏极第一导电层130的与源极12相对的侧壁上获得氧化层123、133。
S30，形成有源层的图形，如图6所示。
在步骤S30中，依次通过沉积(IGZO、ITZO等)→涂覆光刻胶→曝光，使相应区域的光刻胶变性→显影，将变性或未变性的光刻胶去除→刻蚀→去除剩余的光刻胶，获得由IGZO、ITZO等氧化物半导体制备出的有源层11的图形。
薄膜晶体管包括栅极10、栅极绝缘层、有源层11、源极12和漏极13，因此，薄膜晶体管的制备方法也应包括制备栅极10的步骤，具体地，在本实施方式中，如图3所示，所述薄膜晶体管的制备方法还包括在步骤S10之前进行的步骤S1：形成栅极10的图形；在此情况下，栅极10的图形位于有源层11的图形的下方，因此薄膜晶体管为底栅结构。
薄膜晶体管还可以使顶栅结构，因此，除包括步骤S1的实施例外，在本实施方式中，如图7所示，所述薄膜晶体管的制备方法还可以包括在步骤S30之后进行的步骤S40：形成栅极的图形；在此情况下，栅极10的图形位于有源层11的图形的上方，因此，薄膜晶体管为顶栅结构。
本发明实施方式提供的薄膜晶体管的制备方法，其源极第一导电层120的与漏极13相对的侧壁形成有氧化层123，以及，漏极第一导电层130的与源极12相对的侧壁形成有氧化层133，所述氧化层123、133可以避免源极第一导电层120、漏极第一导电层130的原子/分子扩散到有源层11中，以及避免源极第一导电层120、漏极第一导电层130吸收有源层11中的氧或其他元素，从而可以使有源层11的分子结构不会被源极第一导电层120、漏极第一导电层130破坏，这样就可以保证薄膜晶体管1的电子迁移率，使薄膜晶体管1维持良好的电学特性和稳定性。
本发明还提供一种阵列基板的实施方式，在本实施方式中，所述阵列基板包括本发明上述实施方式提供的薄膜晶体管。
本发明实施方式提供的阵列基板，其采用本发明上述实施方式提供的薄膜晶体管，可以使薄膜晶体管维持良好的电学特性和稳定性，从而使采用所述阵列基板的显示装置获得良好的显示效果。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (12)

1.一种薄膜晶体管，包括有源层、源极和漏极，所述源极包括源极第一导电层和源极第一缓冲层，所述源极第一缓冲层设置在所述源极第一导电层上，所述漏极包括漏极第一导电层和漏极第一缓冲层，所述漏极第一缓冲层设置在所述漏极第一导电层上；所述源极第一缓冲层的至少部分上表面及所述漏极第一缓冲层的至少部分上表面与所述有源层的下表面接触，所述源极第一导电层的至少部分侧壁及所述漏极第一导电层的至少部分侧壁与所述有源层接触，其特征在于，所述源极第一导电层的与所述有源层接触的侧壁形成有氧化层，所述漏极第一导电层的与所述有源层接触的侧壁形成有氧化层。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层采用氧化物半导体制备。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极第一导电层和漏极第一导电层的电阻率低于2.83×10-8Ω·m。
4.根据权利要求1～3任意一项所述的薄膜晶体管，其特征在于，
所述源极第一导电层由铜、银、金中的至少一种制成；
所述漏极第一导电层由铜、银、金中的至少一种制成。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极还包括设置在所述源极第一导电层下方的源极第二缓冲层；
所述漏极还包括设置在所述漏极第一导电层下方的漏极第二缓冲层。
6.根据权利要求4所述的薄膜晶体管，其特征在于，所述源极的氧化层通过对所述源极第一导电层氧化获得，所述漏极的氧化层通过对所述漏极第一导电层氧化获得。
7.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极的氧化层和漏极的氧化层的厚度均不小于5纳米。
8.一种薄膜晶体管的制备方法，其特征在于，包括：
S10，形成包括源极第一导电层、源极第一缓冲层的源极的图形，形成包括漏极第一导电层、漏极第一缓冲层的漏极的图形；
S20，在源极第一导电层的与漏极相对的侧壁上，形成氧化层，以及，在漏极第一导电层的与源极相对的侧壁上，形成氧化层；
S30，形成有源层的图形。
9.根据权利要求8所述的薄膜晶体管的制备方法，其特征在于，所述薄膜晶体管的制备方法还包括在步骤S10之前进行的：
S1，形成栅极的图形。
10.根据权利要求8所述的薄膜晶体管的制备方法，其特征在于，所述薄膜晶体管的制备方法还包括在步骤S30之后进行的：
步骤S40，形成栅极的图形。
11.根据权利要求8所述的薄膜晶体管的制备方法，其特征在于，在步骤S20中，使用N2O、O2中的至少一种的等离子体，对源极第一导电层的侧壁和漏极第一导电层的侧壁进行等离子体处理，在源极第一导电层的与漏极相对的侧壁上，以及在漏极第一导电层的与源极相对的侧壁上获得氧化层。
12.一种阵列基板，其特征在于，包括权利要求1～7任意一项所述的薄膜晶体管。
CN201510130433.3A 2015-03-24 2015-03-24 薄膜晶体管、薄膜晶体管的制备方法及阵列基板 Pending CN104733542A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510130433.3A CN104733542A (zh) 2015-03-24 2015-03-24 薄膜晶体管、薄膜晶体管的制备方法及阵列基板
PCT/CN2015/086756 WO2016150075A1 (zh) 2015-03-24 2015-08-12 薄膜晶体管、薄膜晶体管的制备方法及阵列基板
US14/906,490 US10199510B2 (en) 2015-03-24 2015-08-12 Thin film transistor, thin film transistor manufacturing method and array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510130433.3A CN104733542A (zh) 2015-03-24 2015-03-24 薄膜晶体管、薄膜晶体管的制备方法及阵列基板

Publications (1)

Publication Number Publication Date
CN104733542A true CN104733542A (zh) 2015-06-24

Family

ID=53457245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510130433.3A Pending CN104733542A (zh) 2015-03-24 2015-03-24 薄膜晶体管、薄膜晶体管的制备方法及阵列基板

Country Status (3)

Country Link
US (1) US10199510B2 (zh)
CN (1) CN104733542A (zh)
WO (1) WO2016150075A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016150075A1 (zh) * 2015-03-24 2016-09-29 京东方科技集团股份有限公司 薄膜晶体管、薄膜晶体管的制备方法及阵列基板
CN106449764A (zh) * 2016-11-23 2017-02-22 天津大学 一种柔性薄膜底栅双沟道晶体管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273614A (ja) * 2003-03-06 2004-09-30 Sharp Corp 半導体装置およびその製造方法
CN101728433A (zh) * 2008-10-10 2010-06-09 株式会社半导体能源研究所 半导体装置及其制造方法
CN101752425A (zh) * 2008-11-28 2010-06-23 株式会社半导体能源研究所 半导体装置及其制造方法
CN101771072A (zh) * 2010-02-23 2010-07-07 友达光电股份有限公司 主动元件阵列基板及其制作方法
US20130299817A1 (en) * 2012-05-11 2013-11-14 Samsung Display Co., Ltd. Thin film transistor array panel

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
TWI606595B (zh) * 2008-11-07 2017-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2011068028A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
CN104733542A (zh) * 2015-03-24 2015-06-24 京东方科技集团股份有限公司 薄膜晶体管、薄膜晶体管的制备方法及阵列基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273614A (ja) * 2003-03-06 2004-09-30 Sharp Corp 半導体装置およびその製造方法
CN101728433A (zh) * 2008-10-10 2010-06-09 株式会社半导体能源研究所 半导体装置及其制造方法
CN101752425A (zh) * 2008-11-28 2010-06-23 株式会社半导体能源研究所 半导体装置及其制造方法
CN101771072A (zh) * 2010-02-23 2010-07-07 友达光电股份有限公司 主动元件阵列基板及其制作方法
US20130299817A1 (en) * 2012-05-11 2013-11-14 Samsung Display Co., Ltd. Thin film transistor array panel

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016150075A1 (zh) * 2015-03-24 2016-09-29 京东方科技集团股份有限公司 薄膜晶体管、薄膜晶体管的制备方法及阵列基板
US10199510B2 (en) 2015-03-24 2019-02-05 Boe Technology Group Co., Ltd. Thin film transistor, thin film transistor manufacturing method and array substrate
CN106449764A (zh) * 2016-11-23 2017-02-22 天津大学 一种柔性薄膜底栅双沟道晶体管
CN106449764B (zh) * 2016-11-23 2023-07-18 天津大学 一种柔性薄膜底栅双沟道晶体管

Also Published As

Publication number Publication date
WO2016150075A1 (zh) 2016-09-29
US20170110594A1 (en) 2017-04-20
US10199510B2 (en) 2019-02-05

Similar Documents

Publication Publication Date Title
CN108288621B (zh) 阵列基板的制造方法、阵列基板及显示面板
CN102484137B (zh) 半导体装置、具有半导体装置的液晶显示装置、半导体装置的制造方法
CN108666325B (zh) 一种tft基板的制备方法、tft基板及显示装置
JP7057795B2 (ja) 薄膜トランジスタ、薄膜トランジスタを有する表示装置、及び薄膜トランジスタの製造方法
CN106935658B (zh) 一种薄膜晶体管及其制备方法、阵列基板
JP2013541192A (ja) スタガー薄膜トランジスタおよびその形成方法
JP2004273614A (ja) 半導体装置およびその製造方法
CN105762112A (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
CN103474471A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN103715264A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置
CN105529301A (zh) 阵列基板的制造方法、阵列基板和显示装置
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN103531594A (zh) 一种阵列基板和显示器件
CN103636001A (zh) 无金的欧姆接触
WO2021012449A1 (zh) Tft器件及其制备方法、tft阵列基板
CN112002763A (zh) 一种tft基板及其制造方法、显示面板
US10297465B2 (en) Selective metal/metal oxide etch process
CN106920753B (zh) 薄膜晶体管及其制作方法、阵列基板和显示器
CN105489618A (zh) 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法
CN104733542A (zh) 薄膜晶体管、薄膜晶体管的制备方法及阵列基板
CN104867941A (zh) 一种制作阵列基板的方法及其阵列基板和显示装置
CN104409516A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN106887390A (zh) 一种电极制作方法、薄膜晶体管、阵列基板及显示面板
CN104867904B (zh) 导电结构及其制作方法、阵列基板、显示装置
CN203983289U (zh) 薄膜晶体管、阵列基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150624

RJ01 Rejection of invention patent application after publication