JP2013541192A - スタガー薄膜トランジスタおよびその形成方法 - Google Patents
スタガー薄膜トランジスタおよびその形成方法 Download PDFInfo
- Publication number
- JP2013541192A JP2013541192A JP2013526392A JP2013526392A JP2013541192A JP 2013541192 A JP2013541192 A JP 2013541192A JP 2013526392 A JP2013526392 A JP 2013526392A JP 2013526392 A JP2013526392 A JP 2013526392A JP 2013541192 A JP2013541192 A JP 2013541192A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- film transistor
- thin film
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000010949 copper Substances 0.000 claims abstract description 143
- 229910052802 copper Inorganic materials 0.000 claims abstract description 141
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 138
- 229910000881 Cu alloy Inorganic materials 0.000 claims abstract description 88
- 229910052760 oxygen Inorganic materials 0.000 claims description 45
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 43
- 239000001301 oxygen Substances 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 37
- 238000004544 sputter deposition Methods 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 26
- 238000000137 annealing Methods 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 18
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 15
- 239000000956 alloy Substances 0.000 claims description 14
- 238000001465 metallisation Methods 0.000 claims description 10
- 229910052804 chromium Inorganic materials 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 9
- 239000011651 chromium Substances 0.000 claims description 7
- 229910052749 magnesium Inorganic materials 0.000 claims description 7
- 229910052748 manganese Inorganic materials 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 239000011572 manganese Substances 0.000 claims description 5
- 239000011261 inert gas Substances 0.000 claims description 4
- 239000011777 magnesium Substances 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 229910000882 Ca alloy Inorganic materials 0.000 claims description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- -1 ITO Substances 0.000 description 4
- 238000005477 sputtering target Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910000967 As alloy Inorganic materials 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- 229910001370 Se alloy Inorganic materials 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- AINNHYSCPOKHAO-UHFFFAOYSA-N aluminum;selenium Chemical compound [Se]=[Al] AINNHYSCPOKHAO-UHFFFAOYSA-N 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- YSRUGFMGLKANGO-UHFFFAOYSA-N zinc hafnium(4+) indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[In+3].[Hf+4] YSRUGFMGLKANGO-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
スタガー薄膜トランジスタと、スタガー薄膜トランジスタの形成方法とが提供される。薄膜トランジスタは、酸化物含有層と、導電酸化物層上に堆積させた銅合金層と、銅含有酸化物層と、銅含有層とを含むアニール層スタックを含む。
Description
本発明は、薄膜トランジスタと、薄膜トランジスタの形成方法に関する。具体的には、本発明は、スタガー、詳細には反転スタガー薄膜トランジスタ、たとえば反転スタガー透明酸化物薄膜トランジスタ、およびその製造方法に関する。
薄膜トランジスタ（ＴＦＴ）は、液晶表示の適用分野および他の業界で重要な役割を担っている。従来の反転スタガー透明酸化物ＴＦＴでは、能動チャネルアイランド上に直接、ソースおよびドレイン電極が堆積される。
しかし、デバイス性能は、ソースと能動チャネルとの間、またはドレインと能動チャネルとの間で、接触抵抗を受ける可能性がある。
したがって、改善された薄膜トランジスタを開発することが望ましい。
上記を考慮して、本明細書に記載の実施形態によれば、スタガー薄膜トランジスタが提供される。この薄膜トランジスタは、酸化物含有層と、酸化物含有層上に堆積させた銅合金層と、銅含有酸化物層と、銅含有層とを含むアニール層スタックを含む。
さらなる実施形態では、スタガー薄膜トランジスタを形成する方法が提供される。この方法は、薄膜トランジスタの酸化物含有層を設けることと、酸化物含有層上に銅合金層を堆積させることと、銅合金層上に銅含有酸化物層を堆積させることと、銅含有酸化物層上に銅含有層を堆積させることとを含む。この方法は、酸化物含有層、銅合金層、銅含有酸化物層、および銅含有層をアニールすることをさらに含む。
実施形態はまた、スタガー薄膜トランジスタを使用および操作する方法を対象とする。これらの方法ステップは、手動で実行することができ、または自動化することができ、たとえば、上記２つの任意の組合せによって、または任意の他の方式によって、適当なソフトウェアによってプログラムされたコンピュータによって制御することができる。
本明細書に記載の実施形態と組み合わせることができるさらなる利点、特徴、態様、および詳細は、従属請求項、説明、および図面から明らかである。
本発明の上記の特徴を詳細に理解できるように、実施形態を参照することによって、上記で簡単に要約した本発明のより詳細な説明を得ることができる。添付の図面は本発明の実施形態に関するものであり、それについて以下に説明する。
本発明の様々な実施形態について、次に詳細に参照を説明し、図にはこれらの実施形態の１つまたは複数の例を示す。各例は、本発明の説明を目的として提供されるものであり、本発明を限定するものではない。たとえば、一実施形態の一部として図示または記載する特徴を他の実施形態で、または他の実施形態とともに使用して、さらなる実施形態を得ることができる。本発明は、そのような修正形態および変形形態を含むものとする。
「スタガーＴＦＴ」という表現は、ＴＦＴのボトムゲート版とトップゲート版の両方を含むのに対して、「反転スタガーＴＦＴ」は、ボトムゲートＴＦＴを指すものとする。以下、反転スタガー構造について説明する。本発明の実施形態は、共平面ＴＦＴなどのスタガーおよび他のＴＦＴ構造に適用することができる。ＴＦＴの１つの層は、材料（複数可）からなるＴＦＴの一領域である。本明細書では、１つの層の少なくとも１つの物理的または化学的特性は、ＴＦＴの隣接する層と比較すると異なる。
以下の図面の説明では、同じ参照番号は同じ構成要素を指す。個々の実施形態に関する違いのみについて説明する。図面は、必ずしも原寸に比例するものではなく、説明のために特徴を強調することもある。
図１は、反転スタガー薄膜トランジスタ１００の構造を示す。ＴＦＴ１００は基板１１０を含む。基板はガラス基板とすることができる。別法として、基板は、プラスチック基板、セラミック基板、または金属基板とすることができ、場合によっては、酸化ケイ素などの絶縁膜を備えることができる。基板は、酸化ケイ素、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、アルミノケイ酸ガラス、およびこれらの組合せから選択される少なくとも１つの材料を含むことができる。
基板１１０上に、ゲート１２０が形成される。ゲート１２０は、銅、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウム、銀、金、ＩＴＯ、これらの合金材料、たとえばアルミニウム−ネオジウム合金またはアルミニウム−セレン合金、およびこれらの組合せから選択される少なくとも１つの材料を含むことができる。ゲートは、たとえばマグネトロンスパッタリングなどのスパッタリングによって、基板上に堆積させることができる。ＴＦＴ１００は、ゲート１２０および基板１１０上に形成されたゲート誘電体１３０を含む。ゲート誘電体は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化アルミニウム、酸化チタン、およびこれらの組合せから選択される少なくとも１つの材料を含むことができる。
さらに、ＴＦＴ１００は、能動チャネル領域１４０、たとえば透明酸化物を含む能動チャネルアイランドを含む。能動チャネル領域１４０は、ゲート誘電体１３０上に形成される。能動チャネル領域は、透明酸化物、酸化亜鉛、亜鉛スズ酸化物、亜鉛インジウムスズ酸化物、インジウム亜鉛酸化物、インジウムガリウム亜鉛酸化物、ハフニウムインジウム亜鉛酸化物、アルミニウム亜鉛スズ酸化物、酸化銅、およびこれらの組合せから選択される少なくとも１つの材料を含むことができる。能動チャネル１４０上には、エッチング停止層１５０を形成することができる。エッチング停止層は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化アルミニウム、酸化チタン、およびこれらの組合せから選択される少なくとも１つの材料を含むことができる。
能動チャネル１４０上には、ソース１６０およびドレイン１７０が形成される。ソースおよびドレインは、銅、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウム、銀、金、ＩＴＯ、これらの合金、およびこれらの組合せから選択される少なくとも１つの材料を含むことができる。エッチング停止層１５０は、ソース１６０とドレイン１７０との間に位置することができる。さらに、全構造上に、同じくソース１６０とドレイン１７０とを分離するパッシベーション層１８０を形成することができる。パッシベーション層は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化アルミニウム、酸化チタン、およびこれらの組合せから選択される少なくとも１つの材料を含むことができる。
ソース１６０と能動チャネル領域１４０との間、および／またはドレイン１７０と能動チャネル領域１４０との間には、接触抵抗が存在する可能性がある。たとえば、たとえば銅ワイヤへの接続のために電極１６０、１７０の金属化が銅ベースであり、能動チャネルが酸化亜鉛などの透明酸化物から作られる場合、接触抵抗が存在する。接触抵抗は、ＴＦＴの性能を下げる可能性がある。
本明細書に記載の実施形態によれば、薄膜トランジスタが提供される。薄膜トランジスタは、反転スタガーＴＦＴとすることができる。この薄膜トランジスタは、アニール層スタックを含む。アニール層スタックは、導電酸化物層と、銅合金層と、銅含有酸化物層と、銅含有層とを含む。導電酸化物層は、能動チャネル領域とすることができる。
銅合金層、銅含有酸化物層、および銅含有層は、ソースまたはドレイン電極の副層とすることができる。銅合金層は、導電酸化物層上に堆積させることができる。別法として、銅含有酸化物層をなくすこともできる。銅含有酸化物層が存在する場合、銅合金層上に堆積させることができる。銅含有層は、銅含有酸化物層上に堆積させることができ、または銅含有酸化物層が存在しない場合、銅合金層上に堆積させることができる。
図２は、このタイプの層スタック２００を示す。層スタック２００は導電酸化物層２１０を含み、導電酸化物層２１０は、たとえば能動チャネル１４０と同一のものとすることができる。層スタック２００は、銅合金層２２０と、銅含有酸化物層２３０と、銅含有層２４０とをさらに含む。層２２０、２３０、２４０は、たとえば、ソース電極１６０またはドレイン電極１７０の副層とすることができる。
図２に示す層スタック２００は、たとえば、図１に示すＴＦＴ構造の一部とすることができ、図１に破線の枠で表す領域１または２に対応することができる。ＴＦＴ構造は、本明細書に記載の実施形態による２つ以上の層スタック、たとえば、ソース／能動チャネル層スタックおよびドレイン／能動チャネル層スタックに対応する、図１に破線の枠１および２で表す少なくとも２つの別個の層スタックを含むことができる。
図２では、導電酸化物層２１０上に銅合金層２２０が形成され、導電酸化物層２１０に接触する。銅合金層２２０上には銅含有酸化物層２３０が形成され、銅合金層２２０に接触する。銅含有酸化物層２３０上には銅含有層２４０が形成され、銅含有酸化物層２３０に接触する。
導電酸化物層は、透明酸化物層、詳細にはＺｎＯ含有層、ＺＴＯ含有層、ＺＩＴＯ含有層、ＩＺＯ含有層、ＩＧＺＯ含有層、ＨＩＺＯ含有層、ＡＺＴＯ含有層、Ｃｕ２Ｏ含有層、およびこれらの組合せとすることができる。導電酸化物層は、図１に示すように、たとえばゲート誘電体上に形成することができる。
銅合金層は、たとえばエッチング停止層の形成後、導電酸化物層上に形成することができる。銅合金層は、第１の緩衝膜を堆積させることによって、たとえばＣｕ合金をスパッタリングすることによって形成することができ、その合金材料は、Ｍｎ、Ｍｇ、Ｃｒ、Ｍｏ、Ｃａ、およびこれらの組合せとすることができる。スパッタリングは、マグネトロンスパッタリング、たとえば静的マグネトロンスパッタリング、反応マグネトロンスパッタリング、または静的反応マグネトロンスパッタリングとすることができる。銅ターゲットは、たとえばＣｕ４Ｎとすることができる。
少なくとも、導電酸化物層および第１の緩衝膜をアニールすることができる。少なくとも導電酸化物層および第１の緩衝膜をアニールすることによって、第１の緩衝膜は少なくとも部分酸化する。詳細には、合金元素を酸化させることができる。本明細書では、導電酸化物層内に含有される酸素は、合金元素を酸化させることができる。この処理を、銅合金自己形成障壁処理と呼ぶ。
銅合金層は、少なくとも部分酸化したＣｕ、Ｍｎ、Ｍｇ、Ｃｒ、Ｍｏ、Ｃａの合金材料、Ｃｕ、Ｍｎ、Ｍｇ、Ｃｒ、Ｍｏ、Ｃａの酸化物、およびこれらの組合せからなる群から選択される少なくとも１つの材料を含むことができる。銅合金層は、スパッタリングしたアニール銅合金層とすることができる。アニールは、真空アニールとすることができる。銅合金層は、酸化または部分酸化銅合金層、たとえば、合金材料（複数可）を酸化させた部分酸化銅合金層とすることができる。銅合金層は、少なくとも８０重量％の銅、または少なくとも９０重量％の銅、または少なくとも９５重量％の銅、またはさらに少なくとも９９．５重量％の銅を含むことができる。銅合金層は、たとえば、多くても２０重量％の銅以外の材料、または多くても１０重量％の銅以外の材料、たとえば合金材料、または多くても５重量％、またはさらに多くても０．５重量％を含むことができる。
アニールは、たとえば本明細書に記載の実施形態による層スタック全体を形成した後に、または少なくともいくつかのさらなる層を形成した後に実施することができる。「アニール層スタック」とは、銅合金層に加えて少なくとも１つの層、より具体的には第１の緩衝層に加えて少なくとも１つの層がアニールされた層スタックを指すものとする。
いくつかの実施形態によれば、銅含有酸化物層は第１の緩衝膜上に形成され、これらの層はそれぞれ導電酸化物層上に形成される。銅含有酸化物層は、第２の緩衝膜とすることができる。銅含有酸化物層は、たとえば反応マグネトロンスパッタリングなどのスパッタリングによって堆積させることができる。たとえば、Ｃｕ４Ｎなどの実質上純粋な銅を、アルゴンおよび酸素を含むガス雰囲気中でスパッタリングすることができる。銅含有酸化物層は、ＣｕＯ、Ｃｕ２Ｏ、およびこれらの組合せから選択される少なくとも１つの材料を含むことができる。銅含有酸化物層は、少なくとも７９重量％の銅、または少なくとも９０重量％の銅、またはさらに少なくとも９９．９重量％の銅を含むことができる。銅含有酸化物層は、たとえば、多くても２０重量％の銅以外の材料、たとえば酸素、または多くても１０重量％、またはさらに多くても０．１重量％を含むことができる。
層スタックをアニールするとき、銅含有酸化物層からの酸素で銅合金層を酸化させることができる。この処理は、導電酸化物層からの酸素による酸化に対する追加または別法として行うことができる。導電酸化物層および銅含有酸化物層から選択される少なくとも１つの層は、銅合金層に隣接して酸素空乏ゾーンを有することができる。詳細には、酸素空乏ゾーンは、導電酸化物層および／または銅含有酸化物層の境界面におけるＣｕ合金自己形成障壁処理のために生じることができる。Ｃｕ合金層の厚さは、Ｃｕ合金層が自己形成障壁処理後に完全に酸化するような厚さとすることができる。これを実現するために、厚さを非常に薄くすることができる。
銅含有層は、銅含有酸化物層上に、たとえばスパッタリングによって形成することができる。詳細には、スパッタリングは、たとえば純粋なアルゴン雰囲気中で銅含有酸化物層上に直接スパッタリングすることによって実施することができる。銅含有酸化物層をスパッタリングする場合と同じスパッタリングターゲット、たとえば回転スパッタリングターゲットを使用することができる。スパッタリングターゲットは、銅含有酸化物層の形成と銅含有層の形成との間にスパッタリング洗浄を行うことなく使用することができる。たとえば、スパッタリングターゲットとしてＣｕ４Ｎを使用することができる。銅含有層は、少なくとも９０重量％の銅、または少なくとも９５重量％の銅、またはさらに少なくとも９９．９９重量％の銅を含むことができる。銅含有酸化物層は、たとえば、多くても１０重量％の銅以外の材料、または多くても５重量％、またはさらに多くても０．０１重量％を含むことができる。銅含有層は、実質上銅からなることができる。本明細書では、「実質上銅からなる」とは、不純物の他に銅からなることを意味する。
この銅含有層は、スパッタリングガス雰囲気への酸素供給を停止するには十分であろう。それによって、形成処理は簡略化される。銅含有層は、銅含有酸化物層および／または銅合金層より厚くすることができる。銅含有層は、ソースもしくはドレイン電極の主要部分、または銅ワイヤなどの回路用の端子を形成することができる。
図３は、導電酸化物層２１０を含むアニール層スタック２００を示す。導電酸化物層２１０は、銅合金層２２０との接触領域に隣接して酸素空乏ゾーン２１５を含む。酸素空乏を、ゾーン２１５内に白丸によって概略的に示し、銅合金層２２０の少なくとも部分酸化を垂直線のパターンによって示す。銅含有酸化物層２３０はまた、銅合金層に隣接して酸素空乏ゾーンを含むことができる。図３に示す層スタック２００は、層２１０〜２４０の形成後にアニールされる。
これらの層は、いくつかの実施形態による次の範囲内の厚さを有することができる。導電酸化物層は、２０ｎｍ〜１５０ｎｍの厚さを有することができる。銅合金層は、２ｎｍ〜３０ｎｍの厚さを有することができる。銅含有酸化物層は、２ｎｍ〜５０ｎｍ、たとえば２ｎｍ〜３０ｎｍの厚さを有することができる。銅含有層は、５０ｎｍ〜５００ｎｍ、たとえば１００ｎｍ〜４００ｎｍの厚さを有することができる。酸素空乏ゾーンの厚さは、０．１ｎｍ〜３ｎｍの範囲内とすることができる。
接触抵抗は、接触する層の材料特性に依存する。たとえば、導電酸化物層、たとえばＺｎＯなどの透明酸化物層の導電性は、その材料内の酸素空位の濃度に依存する。導電性は、空位の濃度に比例することがある。導電酸化物層内で銅合金層との接触領域に酸素欠乏層（酸素空乏ゾーン）を作ることによって、Ｃｕ合金自己形成障壁処理を通じて導電酸化物層の導電性を制御することができる。別法または追加として、他の層の境界における導電性も制御することができる。このようにして、接触抵抗を低減させることができ、ＴＦＴの性能を増大させることができる。
詳細には、導電酸化物層および／または銅含有酸化物層の酸素含有量は、銅合金層の所望の酸化が実現されるように適合させることができる。銅合金層、詳細には１つまたは複数の合金元素の特性は、銅合金の所望の酸化が実現されるように適合させることができる。これらの層の酸素の付与または受容特性は、それぞれの層の酸素空乏ゾーン内で酸素空位の所望の濃度が実現されるように適合させることができる。
これらの層の堆積パラメータおよびアニールパラメータを制御することによって、さらなる制御が提供される。たとえば、スパッタリングカソードの電力、スパッタリングガスの圧力またはスパッタリングガスの分圧、アルゴン／酸素混合物などのスパッタリングガスの組成、および堆積時間を変動させることができる。追加または別法として、アニール時間および／またはアニール温度を制御することができる。このようにして、接触抵抗の低減の程度および接着／障壁層の特性を制御して、ＴＦＴ生産の処理要件に適合させることができる。
層スタックの１対の層間の抵抗特性は、接触抵抗が低くなるように整合させることができる。これを、接触抵抗の整合またはＲＣ整合と呼ぶ。具体的には、接触抵抗は、アニールによって整合させることができる。ＲＣ整合された層間の接触抵抗、または実際に値（ＲＣ・Ｗ）は、たとえば１〜１００００Ωｃｍとすることができる。詳細には、導電酸化物層と銅合金層をＲＣ整合させることができる。
任意選択で、導電酸化物層の酸素空乏ゾーンが、銅合金層へのＲＣ整合を提供する。導電酸化物層の酸素空乏ゾーンからの酸素による銅合金層の酸化は、ＲＣ整合にさらに寄与することができる。いくつかの実施形態では、銅合金層と銅含有酸化物層がＲＣ整合される。ここで、銅含有酸化物層の酸素空乏ゾーンは、銅合金層へのＲＣ整合を提供することができる。銅含有酸化物層の酸素空乏ゾーンからの酸素による銅合金層の酸化は、ＲＣ整合にさらに寄与することができる。
酸素空乏ゾーンはいずれも、対応する隣接層の抵抗特性を整合させるように適合させることができ、すなわち、ＲＣ整合させるように適合させることができる。アニール層スタックは、ＲＣ整合されたアニール層スタックとすることができる。本明細書では、導電酸化物層／銅合金層の対および銅合金層／銅含有酸化物層の対から選択される少なくとも１対の層がＲＣ整合される場合、その層スタックはＲＣ整合されているという。
さらなる実施形態によれば、スタガー薄膜トランジスタを形成する方法が提供される。この方法は、薄膜トランジスタの導電酸化物層を設けることと、導電酸化物層上に銅合金層を堆積させることと、銅合金層上に銅含有酸化物層を堆積させることと、銅含有酸化物層上に銅含有層を堆積させることとを含む。この方法は、銅合金層、ならびに導電酸化物層、銅含有酸化物層、および銅含有層から選択される層の少なくとも１つをアニールすることをさらに含む。アニールは、導電酸化物層、銅合金層、銅含有酸化物層、および銅含有層をアニールすることを含むことができる。
アニールは、銅合金層の少なくとも１つの合金材料を、導電酸化物層および銅含有酸化物層から選択される少なくとも１つの層からの酸素で酸化させることを含むことができる。銅合金層、詳細には銅合金層の１つまたは複数の合金元素は、導電酸化物層および／または銅含有酸化物層からの酸素で排他的に酸化させることができる。アニールは、導電酸化物層および／または銅含有酸化物層内に少なくとも１つの酸素空乏ゾーンを形成することを含むことができる。本明細書では、酸素空乏ゾーンは、導電酸化物層と銅合金層をＲＣ整合させるように、および／または銅合金層と銅含有酸化物層をＲＣ整合させるように適合させることができる。アニールは、ＲＣ整合された層スタックを形成することを含むことができ、ＲＣ整合された層スタックは、本明細書に記載の実施形態による任意の層スタックとすることができる。
銅合金層の堆積は、銅合金のスパッタリングを含むことができる。スパッタリングは、銅合金の静的および／または反応マグネトロンスパッタリングなどのマグネトロンスパッタリングとすることができる。本明細書では、銅合金は、たとえばＭｎ、Ｍｇ、Ｃｒ、またはこれらの混合物から選択することができる。
銅含有酸化物層の堆積は、酸素含有ガス環境内での銅のスパッタリングを含むことができる。このガス環境は、ＡｒおよびＯ２を含むことができる。スパッタリングは、銅のマグネトロンスパッタリング、たとえば回転ターゲットによる反応マグネトロンなどの反応マグネトロンスパッタリングを含むことができる。
銅含有層の堆積は、不活性ガス環境内での銅のスパッタリングを含むことができる。いくつかの実施形態では、この不活性ガス環境はＡｒを含む。スパッタリングは、銅のマグネトロンスパッタリング、たとえば回転ターゲットによる反応マグネトロンなどの反応マグネトロンスパッタリングを含むことができる。本明細書では、銅含有層のスパッタリングは、銅含有酸化物層のスパッタリングと同じターゲットによるスパッタリングを含むことができる。これらのターゲットは、銅含有酸化物層のスパッタリングと銅含有層のスパッタリングとの間に処理（詳細には、洗浄）しなくてもよい。
銅合金層、銅含有酸化物層、および銅含有層は、薄膜トランジスタの能動チャネル領域を形成する導電酸化物層に接触する薄膜トランジスタの電極を形成することができる。しかし、本発明の実施形態はこれに限定されるものではない。障壁層および／または少なくとも１つの酸素空乏ゾーンの自己形成は、ＴＦＴ構造の他の層にも同様に適用することができる。
本明細書に記載の実施形態のいずれかと組み合わせることができるさらなる実施形態によれば、ゲート金属化を形成する方法が提供される。この方法は、薄膜トランジスタの基板上にゲート電極金属化を堆積させることを含む。薄膜トランジスタは、本明細書に記載の実施形態による薄膜トランジスタ、詳細には本明細書に記載の層スタックを有するスタガー／反転スタガーＴＦＴとすることができる。
ゲート金属化を形成する方法は、基板からの酸素によってゲート電極金属化を少なくとも部分酸化させるようにゲート電極金属化をアニールすることをさらに含むことができる。ゲート電極金属化のアニールは、層スタックのアニールと同一のものとすることができ、または別個のアニールとすることができる。
上述した実施形態によるアニール層スタックはまた、薄膜トランジスタの基板とゲート電極との間の境界面に位置することもできる。この場合、導電酸化物層は基板に置き換えられる。基板は、上記に記載の基板材料から作ることができ、酸素を含有する。詳細には、基板は、酸化ケイ素などの酸化物の形で酸素を含有することができる。次いで、基板および／または銅含有酸化物層からの酸素によって、銅合金層を酸化させることができる。銅合金層、銅含有酸化物層、および銅含有層の間のみで、ＲＣ整合が行われる。これらの３つの層は、ゲート電極またはその一部を形成する。ゲート電極は多層電極とすることができる。
図２および図３はこれらの実施形態も示し、ここでは、参照符号２１０を有する層は基板または基板の酸素含有被覆、たとえば図１の基板１１０である。銅合金層２２０、銅含有酸化物層２３０、および銅含有層２４０は、たとえば図１のゲート電極１２０内に含むことができる。
さらなる実施形態によれば、アニール層スタックは、酸素含有層、詳細には酸化物含有層を含む。酸化物含有層は、上記の導電酸化物層とすることができる。酸化物含有層は、基板、または基板の被覆などの基板の一部とすることができる。アニール層スタックは、上記の特性を有することができる銅合金層、銅含有酸化物層、および銅含有層を含む。酸化物含有層が導電酸化物層である場合、これらの３つの層は、薄膜トランジスタのソースおよび／またはドレイン電極の一部とすることができる。酸化物含有層が基板または基板の一部である場合、これらの３つの層は、ゲート電極またはその一部を形成することができる。
さらなる実施形態によれば、薄膜トランジスタは、本明細書に記載の実施形態による少なくとも２つのアニール層スタックを含むことができる。詳細には、薄膜トランジスタは、基板とゲート電極の境界面に位置する第１のアニール層スタックと、能動チャネルとソース／ドレイン電極（複数可）の境界面に位置する第２のアニール層スタックとを含むことができる。さらに、第１のアニール層スタックと第２のアニール層スタックを形成する方法は、実質上同じものとすることができる（酸化物含有層は、第１のアニール層スタック内では基板になり、第２のアニール層スタック内では能動チャネルの導電酸化物層になる）。
アニール層スタックおよびその形成方法を、ドレイン／ソース電極とゲート電極の両方に採用できることは、利点である。このようにして、生産処理の複雑さを低減させることができる。たとえば、薄膜トランジスタのこれらの部分の形成に、同じ装置を使用することができる。生産コスト、ならびに生産拠点の機器のコストを下げ、スループットを増大させることができる。
図４は、薄膜トランジスタを形成する方法を概略的に示す。この方法は、基板を設けること４１０と、基板上にゲート電極を形成すること４２０とを含む。ゲート電極を形成することは、基板上に銅合金層を堆積させること４２２と、銅合金層上に銅含有酸化物層を堆積させること４２４と、銅含有酸化物層上に銅含有層を堆積させること４２６とを含むことができる。この方法は、基板、銅合金層、銅含有酸化物層、および銅含有層をアニールすること４２８を含むことができる。
この方法は、基板およびゲート電極上にゲート誘電体を形成すること４３０と、ゲート誘電体上に能動チャネル領域を形成すること４４０とをさらに含むことができる。本明細書では、ゲート誘電体は、ゲート電極と能動チャネル領域との間に電気的絶縁を提供するように形成される。能動チャネル領域は導電酸化物層を含み、または導電酸化物層からなる。この方法は、能動チャネル領域上にエッチング停止層を形成すること４５０を含むことができる。
この方法は、ソース電極を形成し、能動チャネル領域の導電酸化物層上にドレイン電極を形成すること４６０をさらに含むことができる。ソースおよびドレイン電極を形成することは、電極層を形成し、エッチング停止層へのエッチングなどのエッチングによって、この電極層をソース電極とドレイン電極に分離することを含むことができる。それぞれ電極層を形成するソース電極およびドレイン電極を形成することは、導電酸化物層上に第２の銅合金層を堆積させること４６２と、第２の銅合金層上に第２の銅含有酸化物層を堆積させること４６４と、第２の銅含有酸化物層上に第２の銅含有層を堆積させること４６６とを含むことができる。この方法は、導電酸化物層、第２の銅合金層、第２の銅含有酸化物層、および第２の銅含有層をアニールすること４６８を含むことができる。
この方法は、ソース電極、ドレイン電極、および／またはエッチング停止層上にパッシベーション層を形成してソース電極とドレイン電極を分離すること４８０を含むことができる。
この方法は、ゲート電極の形成ステップ４２０〜４２６もしくはドレイン／ソース電極の形成ステップ４６０〜４６６のいずれかを含み、または形成ステップ４２０〜４２６と形成ステップ４６０〜４６６の両方を含む。この方法は、少なくとも１つのアニールステップ、たとえばステップ４２８もしくはステップ４６８、または両方を含む。
上記は本発明の実施形態を対象とするが、本発明の基本的な範囲から逸脱することなく、本発明の他のさらなる実施形態を考えることができ、本発明の範囲は、以下の特許請求の範囲によって決定される。
Claims (15)
- 酸化物含有層（２１０）と、
前記酸化物含有層上に堆積させた銅合金層（２２０）と、
銅含有酸化物層（２３０）と、
銅含有層（２４０）と
を備えるアニール層スタック（２００）
を備えるスタガー薄膜トランジスタ。 - 前記スタガー薄膜トランジスタが反転スタガー薄膜トランジスタである、請求項１に記載のスタガー薄膜トランジスタ。
- 前記酸化物含有層が導電酸化物層である、請求項１または２に記載のスタガー薄膜トランジスタ。
- 前記導電酸化物層が透明酸化物層、詳細にはＺｎＯ含有層またはＩＧＺＯ含有層である、請求項３に記載のスタガー薄膜トランジスタ。
- 前記銅合金層、前記銅含有酸化物層、および前記銅含有層が、前記薄膜トランジスタの能動チャネル領域を形成する前記酸化物含有層に接触する前記薄膜トランジスタの電極を形成する、請求項１ないし４のいずれか一項に記載のスタガー薄膜トランジスタ。
- 前記銅合金層、前記銅含有酸化物層、および前記銅含有層が、前記薄膜トランジスタの基板の少なくとも一部を形成する前記酸化物含有層に接触する前記薄膜トランジスタのゲート電極を形成する、請求項１または２に記載のスタガー薄膜トランジスタ。
- 前記酸化物含有層および前記銅含有酸化物層から選択される少なくとも１つの層が、前記銅合金層に隣接する酸素空乏ゾーン（２１５）を有する、請求項１ないし６のいずれか一項に記載のスタガー薄膜トランジスタ。
- 前記銅合金層が、少なくとも部分酸化したＣｕ、Ｍｎ、Ｍｇ、Ｃｒ、Ｍｏ、Ｃａの合金材料、Ｃｕ、Ｍｎ、Ｍｇ、Ｃｒ、Ｍｏ、Ｃａの酸化物、およびこれらの組合せからなる群から選択される少なくとも１つの材料を含む、請求項１ないし７のいずれか一項に記載のスタガー薄膜トランジスタ。
- スタガー薄膜トランジスタの形成方法であって、
前記薄膜トランジスタの酸化物含有層（２１０）を設けることと、
前記酸化物含有層上に銅合金層（２２０）を堆積させることと、
前記銅合金層上に銅含有酸化物層（２３０）を堆積させることと、
前記銅含有酸化物層上に銅含有層（２４０）を堆積させることと、
前記酸化物含有層、前記銅合金層、前記銅含有酸化物層、および前記銅含有層をアニールすることと
を含む方法。 - 前記アニールすることが、前記銅合金層の少なくとも１つの合金材料を、前記酸化物含有層および前記銅含有酸化物層から選択される少なくとも１つの層からの酸素で酸化させることを含む、請求項９に記載の方法。
- 前記銅合金層を堆積させることが、銅合金のスパッタリング、任意選択で前記銅合金のマグネトロンスパッタリングを含み、前記銅合金の前記合金材料が、Ｍｎ、Ｍｇ、Ｃｒ、Ｍｏ、Ｃａ、およびこれらの混合物から任意選択で選択される、請求項９または１０に記載の方法。
- 前記銅含有酸化物層を堆積させることが、酸素含有ガス環境内、任意選択でＡｒおよびＯ２を含むガス環境内での、銅のスパッタリング、任意選択で銅のマグネトロンスパッタリングを含む、請求項９ないし１１のいずれか一項に記載の方法。
- 前記銅含有層を堆積させることが、不活性ガス環境内、任意選択でＡｒを含む不活性ガス環境内での、銅のスパッタリング、任意選択で銅のマグネトロンスパッタリングを含む、請求項９ないし１２のいずれか一項に記載の方法。
- 前記酸化物含有層が導電酸化物層であり、前記銅合金層、前記銅含有酸化物層、および前記銅含有層が、前記薄膜トランジスタの前記能動チャネル領域を形成する前記導電酸化物層に接触する前記薄膜トランジスタの電極を形成する、請求項９ないし１３のいずれか一項に記載の方法。
- 前記スタガー薄膜トランジスタの基板上にゲート電極金属化を堆積させることと、
前記基板からの酸素によって前記ゲート電極金属化を少なくとも部分的に酸化させるように前記ゲート電極金属化をアニールすることと
をさらに含む、請求項９ないし１４のいずれか一項に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP10175294A EP2426720A1 (en) | 2010-09-03 | 2010-09-03 | Staggered thin film transistor and method of forming the same |
| EP10175294.7 | 2010-09-03 | ||
| PCT/EP2011/063712 WO2012028432A1 (en) | 2010-09-03 | 2011-08-09 | Staggered thin film transistor and method of forming the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013541192A true JP2013541192A (ja) | 2013-11-07 |
| JP2013541192A5 JP2013541192A5 (ja) | 2014-09-25 |
Family
ID=43104661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013526392A Pending JP2013541192A (ja) | 2010-09-03 | 2011-08-09 | スタガー薄膜トランジスタおよびその形成方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20120056173A1 (ja) |
| EP (1) | EP2426720A1 (ja) |
| JP (1) | JP2013541192A (ja) |
| KR (1) | KR20130102576A (ja) |
| CN (1) | CN103140929B (ja) |
| TW (1) | TW201232784A (ja) |
| WO (1) | WO2012028432A1 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8962386B2 (en) * | 2011-11-25 | 2015-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP6051960B2 (ja) * | 2012-03-19 | 2016-12-27 | 株式会社リコー | 導電性薄膜、導電性薄膜形成用塗布液、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法 |
| WO2013183254A1 (ja) * | 2012-06-08 | 2013-12-12 | パナソニック株式会社 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
| JP5972065B2 (ja) * | 2012-06-20 | 2016-08-17 | 富士フイルム株式会社 | 薄膜トランジスタの製造方法 |
| US9379247B2 (en) * | 2012-06-28 | 2016-06-28 | Cbrite Inc. | High mobility stabile metal oxide TFT |
| US8823003B2 (en) * | 2012-08-10 | 2014-09-02 | Apple Inc. | Gate insulator loss free etch-stop oxide thin film transistor |
| KR20140068918A (ko) * | 2012-11-02 | 2014-06-09 | 보에 테크놀로지 그룹 컴퍼니 리미티드 | 박막 트랜지스터(tft), 그 제조 방법, 어레이 기판, 디스플레이 장치 및 장벽층 |
| US9601557B2 (en) | 2012-11-16 | 2017-03-21 | Apple Inc. | Flexible display |
| TWI594333B (zh) * | 2013-12-31 | 2017-08-01 | 國立交通大學 | 降低氧化物薄膜電晶體之接觸電阻的方法 |
| KR102163730B1 (ko) * | 2014-03-25 | 2020-10-08 | 삼성전자주식회사 | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 |
| US9600112B2 (en) | 2014-10-10 | 2017-03-21 | Apple Inc. | Signal trace patterns for flexible substrates |
| KR102260886B1 (ko) * | 2014-12-10 | 2021-06-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 |
| KR20180075733A (ko) | 2016-12-26 | 2018-07-05 | 엘지디스플레이 주식회사 | 플렉서블 표시장치 |
| US10224224B2 (en) | 2017-03-10 | 2019-03-05 | Micromaterials, LLC | High pressure wafer processing systems and related methods |
| US10622214B2 (en) | 2017-05-25 | 2020-04-14 | Applied Materials, Inc. | Tungsten defluorination by high pressure treatment |
| US10847360B2 (en) | 2017-05-25 | 2020-11-24 | Applied Materials, Inc. | High pressure treatment of silicon nitride film |
| KR102574914B1 (ko) | 2017-06-02 | 2023-09-04 | 어플라이드 머티어리얼스, 인코포레이티드 | 보론 카바이드 하드마스크의 건식 스트리핑 |
| US10276411B2 (en) | 2017-08-18 | 2019-04-30 | Applied Materials, Inc. | High pressure and high temperature anneal chamber |
| JP6947914B2 (ja) | 2017-08-18 | 2021-10-13 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 高圧高温下のアニールチャンバ |
| JP7274461B2 (ja) | 2017-09-12 | 2023-05-16 | アプライド マテリアルズ インコーポレイテッド | 保護バリア層を使用して半導体構造を製造する装置および方法 |
| US10643867B2 (en) | 2017-11-03 | 2020-05-05 | Applied Materials, Inc. | Annealing system and method |
| CN117936420A (zh) | 2017-11-11 | 2024-04-26 | 微材料有限责任公司 | 用于高压处理腔室的气体输送*** |
| CN111373519B (zh) | 2017-11-16 | 2021-11-23 | 应用材料公司 | 高压蒸气退火处理设备 |
| JP2021503714A (ja) | 2017-11-17 | 2021-02-12 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 高圧処理システムのためのコンデンサシステム |
| KR102649241B1 (ko) | 2018-01-24 | 2024-03-18 | 어플라이드 머티어리얼스, 인코포레이티드 | 고압 어닐링을 사용한 심 힐링 |
| KR20230079236A (ko) | 2018-03-09 | 2023-06-05 | 어플라이드 머티어리얼스, 인코포레이티드 | 금속 함유 재료들을 위한 고압 어닐링 프로세스 |
| US10714331B2 (en) | 2018-04-04 | 2020-07-14 | Applied Materials, Inc. | Method to fabricate thermally stable low K-FinFET spacer |
| US10950429B2 (en) | 2018-05-08 | 2021-03-16 | Applied Materials, Inc. | Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom |
| US10566188B2 (en) | 2018-05-17 | 2020-02-18 | Applied Materials, Inc. | Method to improve film stability |
| US10704141B2 (en) | 2018-06-01 | 2020-07-07 | Applied Materials, Inc. | In-situ CVD and ALD coating of chamber to control metal contamination |
| US10748783B2 (en) | 2018-07-25 | 2020-08-18 | Applied Materials, Inc. | Gas delivery module |
| US10675581B2 (en) | 2018-08-06 | 2020-06-09 | Applied Materials, Inc. | Gas abatement apparatus |
| JP7179172B6 (ja) | 2018-10-30 | 2022-12-16 | アプライド マテリアルズ インコーポレイテッド | 半導体用途の構造体をエッチングするための方法 |
| SG11202103763QA (en) | 2018-11-16 | 2021-05-28 | Applied Materials Inc | Film deposition using enhanced diffusion process |
| WO2020117462A1 (en) | 2018-12-07 | 2020-06-11 | Applied Materials, Inc. | Semiconductor processing system |
| US11901222B2 (en) | 2020-02-17 | 2024-02-13 | Applied Materials, Inc. | Multi-step process for flowable gap-fill film |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004140319A (ja) * | 2002-08-19 | 2004-05-13 | Hitachi Metals Ltd | 薄膜配線 |
| JP2007134691A (ja) * | 2005-11-08 | 2007-05-31 | Samsung Electronics Co Ltd | 配線、これを含む薄膜トランジスタ基板、及びその製造方法 |
| WO2008081806A1 (ja) * | 2006-12-28 | 2008-07-10 | Ulvac, Inc. | 配線膜の形成方法、トランジスタ、及び電子装置 |
| JP2008219008A (ja) * | 2007-02-28 | 2008-09-18 | Samsung Electronics Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JP2008270235A (ja) * | 2007-04-16 | 2008-11-06 | Ulvac Japan Ltd | エッチング液及びトランジスタ製造方法 |
| JP2008282887A (ja) * | 2007-05-09 | 2008-11-20 | Tohoku Univ | 液晶表示装置及びその製造方法 |
| US20090166640A1 (en) * | 2007-12-26 | 2009-07-02 | Gyu Won Han | Copper wire, method for fabricating the same, and thin film transistor substrate with the same |
| WO2010013636A1 (ja) * | 2008-07-29 | 2010-02-04 | 株式会社アルバック | 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法 |
| JP2010183027A (ja) * | 2009-02-09 | 2010-08-19 | Sony Corp | 薄膜トランジスタおよび表示装置 |
| WO2010098101A1 (ja) * | 2009-02-27 | 2010-09-02 | 株式会社アルバック | トランジスタ、トランジスタの製造方法及びその製造装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06333925A (ja) * | 1993-05-20 | 1994-12-02 | Nippon Steel Corp | 半導体集積回路及びその製造方法 |
| JP4954366B2 (ja) * | 2000-11-28 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3940385B2 (ja) * | 2002-12-19 | 2007-07-04 | 株式会社神戸製鋼所 | 表示デバイスおよびその製法 |
| KR100905662B1 (ko) * | 2003-06-26 | 2009-06-30 | 엘지디스플레이 주식회사 | 액정표시장치 제조 방법 및 배선 구조 |
| JP4609797B2 (ja) * | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| KR20080037296A (ko) * | 2006-10-25 | 2008-04-30 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| US7919795B2 (en) * | 2006-12-21 | 2011-04-05 | Samsung Electronics Co., Ltd. | Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating the thin film transistor substrate |
| KR101102891B1 (ko) * | 2007-09-04 | 2012-01-10 | 삼성전자주식회사 | 배선구조 및 이를 이용한 박막 트랜지스터 |
| TWI360708B (en) * | 2007-12-17 | 2012-03-21 | Au Optronics Corp | Pixel structure, display panel, elecro-optical app |
| JP5571887B2 (ja) * | 2008-08-19 | 2014-08-13 | アルティアム サービシズ リミテッド エルエルシー | 液晶表示装置及びその製造方法 |
| KR101499239B1 (ko) * | 2008-08-26 | 2015-03-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP5269533B2 (ja) * | 2008-09-26 | 2013-08-21 | 三菱マテリアル株式会社 | 薄膜トランジスター |
| JP5360959B2 (ja) * | 2008-10-24 | 2013-12-04 | 三菱マテリアル株式会社 | バリア膜とドレイン電極膜およびソース電極膜が高い密着強度を有する薄膜トランジスター |
| US8237163B2 (en) * | 2008-12-18 | 2012-08-07 | Lg Display Co., Ltd. | Array substrate for display device and method for fabricating the same |
| CN103456794B (zh) * | 2008-12-19 | 2016-08-10 | 株式会社半导体能源研究所 | 晶体管的制造方法 |
| CN102422426B (zh) * | 2009-05-01 | 2016-06-01 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| KR101687311B1 (ko) * | 2009-10-07 | 2016-12-16 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
-
2010
- 2010-09-03 EP EP10175294A patent/EP2426720A1/en not_active Withdrawn
- 2010-09-10 US US12/879,593 patent/US20120056173A1/en not_active Abandoned
-
2011
- 2011-08-09 JP JP2013526392A patent/JP2013541192A/ja active Pending
- 2011-08-09 CN CN201180044614.4A patent/CN103140929B/zh not_active Expired - Fee Related
- 2011-08-09 KR KR1020137008425A patent/KR20130102576A/ko active Search and Examination
- 2011-08-09 WO PCT/EP2011/063712 patent/WO2012028432A1/en active Application Filing
- 2011-08-19 TW TW100129784A patent/TW201232784A/zh unknown
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004140319A (ja) * | 2002-08-19 | 2004-05-13 | Hitachi Metals Ltd | 薄膜配線 |
| JP2007134691A (ja) * | 2005-11-08 | 2007-05-31 | Samsung Electronics Co Ltd | 配線、これを含む薄膜トランジスタ基板、及びその製造方法 |
| WO2008081806A1 (ja) * | 2006-12-28 | 2008-07-10 | Ulvac, Inc. | 配線膜の形成方法、トランジスタ、及び電子装置 |
| JP2008219008A (ja) * | 2007-02-28 | 2008-09-18 | Samsung Electronics Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JP2008270235A (ja) * | 2007-04-16 | 2008-11-06 | Ulvac Japan Ltd | エッチング液及びトランジスタ製造方法 |
| JP2008282887A (ja) * | 2007-05-09 | 2008-11-20 | Tohoku Univ | 液晶表示装置及びその製造方法 |
| US20090166640A1 (en) * | 2007-12-26 | 2009-07-02 | Gyu Won Han | Copper wire, method for fabricating the same, and thin film transistor substrate with the same |
| WO2010013636A1 (ja) * | 2008-07-29 | 2010-02-04 | 株式会社アルバック | 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法 |
| JP2010183027A (ja) * | 2009-02-09 | 2010-08-19 | Sony Corp | 薄膜トランジスタおよび表示装置 |
| WO2010098101A1 (ja) * | 2009-02-27 | 2010-09-02 | 株式会社アルバック | トランジスタ、トランジスタの製造方法及びその製造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201232784A (en) | 2012-08-01 |
| US20120056173A1 (en) | 2012-03-08 |
| KR20130102576A (ko) | 2013-09-17 |
| CN103140929A (zh) | 2013-06-05 |
| EP2426720A1 (en) | 2012-03-07 |
| WO2012028432A1 (en) | 2012-03-08 |
| CN103140929B (zh) | 2015-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2013541192A (ja) | スタガー薄膜トランジスタおよびその形成方法 | |
| US10763371B2 (en) | Thin-film transistor, method of manufacturing the same, and display device | |
| KR101447342B1 (ko) | 어레이 기판 및 그 제조 방법, 액정 패널, 디스플레이 | |
| US10748939B2 (en) | Semiconductor device formed by oxide semiconductor and method for manufacturing same | |
| KR101980196B1 (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| KR101175085B1 (ko) | 반도체 장치, 반도체 장치를 갖는 액정 표시 장치, 반도체 장치의 제조 방법 | |
| US10134910B2 (en) | Semiconductor device and production method therefor | |
| TWI455322B (zh) | 薄膜電晶體及其製造方法 | |
| JP2007150158A (ja) | トランジスタおよびその製造方法 | |
| WO2016199680A1 (ja) | 半導体装置およびその製造方法 | |
| KR101340514B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR20130133083A (ko) | 배선 구조 및 표시 장치 | |
| JP6654770B2 (ja) | 薄膜トランジスタ基板及び表示装置 | |
| JP2013051328A (ja) | アクティブマトリックス型表示素子およびその製造方法 | |
| US20170330900A1 (en) | Semiconductor device and production method therefor | |
| CN107278331A (zh) | 薄膜晶体管及其制造方法 | |
| KR101579453B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| US20200220020A1 (en) | Thin-film transistor and method for preparing the same, display substrate and display device | |
| KR101748787B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| WO2016199679A1 (ja) | 半導体装置およびその製造方法 | |
| CN104733542A (zh) | 薄膜晶体管、薄膜晶体管的制备方法及阵列基板 | |
| US9412590B1 (en) | Manufacturing method of oxide semiconductor device | |
| JP2012109465A (ja) | 表示装置用金属配線膜 | |
| WO2012173035A1 (ja) | 半導体装置およびその製造方法 | |
| WO2018181296A1 (ja) | チャネルエッチ型薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140808 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140808 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150619 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151102 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160510 |