CN104616989B - 一种具有载流电子存储层的igbt的制造方法 - Google Patents
一种具有载流电子存储层的igbt的制造方法 Download PDFInfo
- Publication number
- CN104616989B CN104616989B CN201310538947.3A CN201310538947A CN104616989B CN 104616989 B CN104616989 B CN 104616989B CN 201310538947 A CN201310538947 A CN 201310538947A CN 104616989 B CN104616989 B CN 104616989B
- Authority
- CN
- China
- Prior art keywords
- substrate
- epitaxial layer
- layer
- igbt
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000009825 accumulation Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 6
- 238000000227 grinding Methods 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 108090000723 Insulin-Like Growth Factor I Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 102000013275 Somatomedins Human genes 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000007514 turning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种具有载流电子存储层的IGBT的制造方法，其包括：提供具有第一表面和第二表面的衬底；在所述衬底的第一表面形成第一凹槽；在所述第一凹槽上外延形成导电类型与衬底相同的第一外延层，所述第一外延层填满第一凹槽；研磨所述第一外延层直到露出所述衬底的第一表面；在研磨后的第一外延层的上表面形成深度和宽度小于所述第一凹槽的深度和宽度的第二凹槽以剩余一部分第一外延层，剩余的第一外延层作为载流电子存储层；在所述第二凹槽上外延形成导电类型与衬底相同的第二外延层，所述第二外延层填满第二凹槽；研磨所述第二外延层直到露出所述衬底的第一表面。该方法能避免由于CS拐角处浓度问题导致器件击穿电压偏低的问题。
Description
【技术领域】
本发明涉及半导体设计及制造技术领域，特别涉及一种具有载流电子存储层的IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极晶体管）的制造方法。
【背景技术】
IGBT是由BJT（Bipolar Junction Transistor，双极结型晶体管）和MOSFET（Metal-Oxide-Semiconductor-Field-Effect-Transistor，金属氧化物半导体场效应晶体管）组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET的高输入阻抗和BJT的低导通压降两方面的优点，具有工作频率高，控制电路简单，电流密度高，通态压低等特点，广泛应用于功率控制领域。在实际应用中，IGBT很少作为一个独立器件使用，尤其在感性负载的条件下，IGBT需要一个快恢复二极管续流。因此，现有的绝缘栅双极晶体管产品，一般采用并联一个续流二极管（Freewheeling diode，简称FWD）以保护IGBT。
现有的具有载流电子存储层的IGBT主要是采用离子注入方式形成载流电子存储层（CS层），其缺点是在工艺制作过程中CS层工艺控制难度大，CS层浓度不易控制，推阱耗时较长；并且CS层拐角处易击穿，从而造成器件整体击穿电压偏低。
因此，有必要提供一种改进的技术方案来克服上述问题。
【发明内容】
本发明的目的在于提供一种具有载流电子存储层的IGBT的制造方法，其与现有的常规工艺兼容，且CS层浓度易控制、效率高、并能避免由于CS拐角处浓度问题导致器件击穿电压偏低的问题。
为了解决上述问题，根据本发明的一个方面，本发明提供一种具有载流电子存储层的IGBT的制造方法，其包括：
提供具有第一表面和第二表面的衬底；
在所述衬底的第一表面形成第一凹槽；
在所述第一凹槽上外延形成导电类型与衬底相同的第一外延层，所述第一外延层填满第一凹槽，其中第一外延层的掺杂浓度较衬底的掺杂浓度高；
研磨所述第一外延层直到露出所述衬底的第一表面；
在研磨后的第一外延层的上表面形成深度和宽度小于所述第一凹槽的深度和宽度的第二凹槽以剩余一部分第一外延层，剩余的第一外延层作为载流电子存储层；
在所述第二凹槽上外延形成导电类型与衬底相同的第二外延层，所述第二外延层填满第二凹槽；和
研磨所述第二外延层直到露出所述衬底的第一表面。
作为本发明的一个优选的实施例，第二外延层的掺杂浓度等于衬底的掺杂浓度。
作为本发明的一个优选的实施例，在形成有第一外延层和第二外延层的衬底的第一表面的一侧形成IGBT的正面结构，
在形成有第一外延层和第二外延层的衬底的第二表面的一侧形成IGBT的反面结构。
作为本发明的一个优选的实施例，所述IGBT的正面结构包括：
在所述第一外延层上有选择的形成导电类型与衬底不同的基区；
在所述基区内有选择的形成的导电类型与衬底相同的发射极区；
位于所述衬底上的栅氧化层；
在所述栅极氧化层的表面上形成的多晶硅栅极；
覆盖所述栅极氧化层和多晶硅栅极的介质层；
与所述基区和所述发射极区电性接触的正面金属电极；
所述IGBT的反面结构包括：
在所述衬底的第二表面上形成导电类型与衬底不同的集电极层；
在所述集电极层上形成背面金属电极，该背面金属电极与所述集电极层电性接触。
作为本发明的一个优选的实施例，所述IGBT的正面结构还包括：
形成于正面金属电极外侧的钝化层。
本发明还提供另一种具有载流电子存储层的IGBT的制造方法，其包括：
提供具有第一表面和第二表面的衬底；
在所述衬底的第一表面形成第一凹槽；
在所述第一凹槽上外延形成导电类型与衬底相同的第一外延层，所述第一外延层填满第一凹槽，其中第一外延层的掺杂浓度较衬底的掺杂浓度高；
研磨所述第一外延层直到露出所述衬底的第一表面；
直接在形成有第一外延层的衬底的第一表面的一侧形成IGBT的正面结构，和
在形成有第一外延层的衬底的第二表面的一侧形成IGBT的反面结构。
作为本发明的一个优选的实施例，所述IGBT的正面结构包括：
在所述第一外延层上有选择的形成导电类型与衬底不同的基区；
在所述基区内有选择的形成的导电类型与衬底相同的发射极区；
位于所述衬底上的栅氧化层；
在所述栅极氧化层的表面上形成的多晶硅栅极；
覆盖所述栅极氧化层和多晶硅栅极的介质层；
与所述基区和所述发射极区电性接触的正面金属电极；
所述IGBT的反面结构包括：
在所述衬底的第二表面上形成导电类型与衬底不同的集电极层；
在所述集电极层上形成背面金属电极，该背面金属电极与所述集电极层电性接触。
作为本发明的一个优选的实施例，所述IGBT的正面结构还包括：
形成于正面金属电极外侧的钝化层。
作为本发明的一个优选的实施例，所述研磨方法为化学机械抛光工艺。
与现有技术相比，本发明一种具有载流电子存储层的IGBT的制造方法中，使用与常规现有的工艺兼容的外延生长方法实现CS层，工艺简单、CS层浓度易控制、效率高、并能避免由于CS拐角处浓度问题导致器件击穿电压偏低的问题。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1为本发明中的具有载流电子存储层的IGBT的制造方法在一个实施例中的流程图；
图2至图7为图1中的制造方法的各个制造工序得到晶圆的纵剖面示意图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。
在介绍本发明中的具有载流电子存储层的IGBT的制造方法之前，需要说明的是，IGBT的发射极和栅极所在的面通常被理解为正面，而IGBT的集电极所在的面通常被理解反面或背面。
图1为本发明中的具有载流电子存储层的IGBT的制造方法100在一个实施例中的流程图。如图1所示，所述制造方法100包括如下步骤。
步骤110，提供具有第一表面11和第二表面12的N型或P型衬底10。
具体的，所述衬底10为硅片，其厚度为正常比如对于6寸片的厚度为正常流通硅片厚度，比如对于6寸片的正常厚度为625μm/675μm，，8寸片的正常厚度为725μm。
步骤120，结合图2所示，在所述衬底10的第一表面11形成第一凹槽13。
在一个实施例中，可以通过刻蚀工艺形成所述第一凹槽13，当然，也可以采用其他工艺。
步骤130，结合图3所示，在所述第一凹槽13上进行外延填充形成N型或P型的第一外延层14，所述第一外延层14填满第一凹槽13，所述第一外延层14的掺杂浓度高于所述衬底10的掺杂浓度。
具体的，所述第一外延层的下表面与所述衬底的第一表面11接触，且所述第一外延层的上表面的最低点高于所述衬底的第一表面11的最高点。
在所述衬底为N型时，所述步骤130中形成N型第一外延层14，在所述衬底10为P型时，所述步骤130中形成P型第一外延层14，两者之间的导电类型相同。在图2-7所示出的实施例中，以衬底材料10为N型，第一外延层14为N型为例进行介绍。具体的，如图3所示，在所述第一凹槽13上进行外延填充形成N型的第一外延层14，电阻率为5～100Ω*cm。所述第一外延层14的掺杂浓度高于所述衬底10的掺杂浓度，所述掺杂物质为N型杂质离子(比如磷或砷)。
步骤140，结合图4所示，研磨所述第一外延层14直到露出所述衬底10的第一表面11。
具体的，通过化学机械抛光工艺（CMP）自所述第一外延层14的上表开始磨平所述第一外延层14直到露出所述衬底10的第一表面11，此时所述第一外延层14的上表面和所述衬底10的第一表面11齐平。
步骤150，结合图5所示，在研磨后的第一外延层14的上表面形成深度和宽度小于所述第一凹槽13的深度和宽度的第二凹槽17以剩余一部分第一外延层，剩余的第一外延层作为载流电子存储层18；
具体的，在所述第一外延层14的上表面形成第二凹槽17；此时所述第一外延层14形成载流电子存储层18；所述第一凹槽13的深度和宽度大于所述第二凹槽17的深度和宽度。
步骤160，在所述第二凹槽17上进行外延填充形成N型的第二外延层19，所述第二外延层19填满第二凹槽17；
具体的，所述第二外延层19的下表面与所述第一外延层14的上表面接触，且所述第二外延层19的上表面的最低点高于所述第一外延层14的上表面的最高点，所述第二外延层19的渗杂浓度等于所述衬底10的掺杂浓度，目的为了和现有工艺兼容，不需要改变后续工艺。
步骤170，结合图6所示，研磨所述第二外延层19直到露出所述衬底10的第一表面11。
具体的，通过化学机械抛光工艺自所述第二外延层19的上表面开始磨平所述第二外延层19直到露出所述衬底的第一表面11。
步骤180，结合图7所示，在形成有第一外延层14和第二外延层19的衬底10的第一表面11的一侧形成IGBT的正面结构，
步骤190，结合图7所示，在形成有第一外延层14和第二外延层19的衬底10的第二表面12的一侧形成IGBT的反面结构。
具体的，结合图7所示，所述N型衬底10作为漂移区22，基于所述漂移区22形成所述具有载流电子存储层的IGBT的正面结构和背面结构。
图7中示意出了一种平面IGBT的正面结构。所述IGBT的正面结构包括：在所述第一外延层14的表面上有选择的形成的P型基区(P-body)23，在所述P型基区23内有选择的形成的N型发射极区24，位于所述漂移区22的第一表面11上的栅氧化层（未图示），在所述栅极氧化层上形成的多晶硅栅极25，覆盖所述栅极氧化层和多晶硅栅极25的介质层未图示，以及与所述P型基区23和所述N型发射极区24电性接触的正面金属电极(即发射极，未图示)。
图7中只是示意性的示出了正面金属电极，事实上，正面金属电极可能会覆盖整个介质层。此外，所述IGBT的正面结构还可能包括形成于正面金属电极外侧的钝化层(未示出)，比如二氧化硅和氮化硅。
在其他实施例中，也可以制造沟槽型IGBT，所述沟槽型IGBT的正面结构与图7中的IGBT的正面结构并不相同，不过现有技术中已经公开了很多沟槽型IGBT，这里就不再重复描述了。需要知晓的是，从本发明的某个角度来说，本发明并不特别关心IGBT的具体正面结构，只要有正面结构并且能形成可以使用的IGBT器件即可。
本发明提出一种图7中的IGBT的正面结构的制造流程的一个示例，该流程包括：
步骤一、生长栅极氧化层，比如厚度为
步骤二、在栅极氧化层上生成多晶硅栅极层，比如厚度为
步骤三、多晶硅栅极光刻、蚀刻、离子注入、推阱以形成P基区，P型杂质注入剂量为1E12～1E15cm-2，注入能量为20keV～1MeV；推阱温度为1000～1250℃，时间为10min～1000min。
步骤四、N型发射区光刻、离子注入、退火以形成N型，剂量1E14～1E16cm-2，能量为20keV～1MeVcm-2；退火温度为800～1000℃，时间为10min～1000min；
步骤五、生长介质层，厚度：
步骤六、接触孔光刻、蚀刻以形成接触孔，该接触孔与所述N型发射区和P型基区相通；
步骤七、正面金属层淀积，厚度约为2μm～6μm；
步骤八、钝化层淀积。
图7中还示出了IGBT的背面结构，所述IGBT的背面结构包括：在所述漂移区22第二表面12上形成P型集电极层26；
在所述P型集电极层26上形成背面金属电极，该背面金属电极与所述P型集电极层26电性接触。
从另一个角度来讲，有关IGBT的正面和背面结构的具体制造工艺也不属于本发明的重点，其可以采用现有的各种制造工艺制造而成，因此为了突出本发明的重点，有关IGBT的正面和背面结构的具体制造工艺在本文中并未被详细描述。
本发明还提供了另一种实施方式，此种实施方式的步骤包括上述步骤110-140，故步骤110-140在此不再赘述。
在步骤140后，直接在形成有第一外延层14的衬底10的第一表面11的一侧形成IGBT的正面结构，
在形成有第一外延层14的衬底10的第二表面12的一侧形成IGBT的反面结构。
由于IGBT的正面和反面结构的制作已在第一种具有载流电子存储层的IGBT的制造方法中详细介绍，故在此不再赘述。
需说明的是，在本制造方法中，P型基区(P-body)23以及N型发射极区24的注入能量及剂量等需重新设置。因为第一外延层14掺杂浓度较衬底10浓度高，为了保证开启电压Vth不变低，P型基区23的注入剂量需要增大（能量可不做改变），用以补偿衬底10掺杂，具体增大多少视第一外延层14掺杂浓度而定，同理，N型发射极区24的注入剂量可减小一些（能量可不做改变）。
所属领域内的普通技术人员应该能够理解的是，本发明的特点或目的之一在于：采用外延生长CS层的方法，有效控制CS层掺杂浓度，且与常规现有工艺兼容，工艺简单，效率高，并且CS拐角浓度处理更好，不会成为击穿薄弱点。
上述实施例中的N型可以被称为第一导电类型，P型可以被称为第二导电类型。在其他实施例中，上述实施例中的所涉及的所有P型的区域(比如P基区、P型集电极区)都可以更改为N型的，所有的N型的区域(N型漂移区、N型载流电子存储层、N型发射极区)都可以更改为P型，此时可以认为第一导电类型是N型，第二导电类型为P型。
需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。
Claims (9)
1.一种具有载流电子存储层的IGBT的制造方法，其特征在于，其包括：
提供具有第一表面和第二表面的衬底；
在所述衬底的第一表面形成第一凹槽；
在所述第一凹槽上外延形成导电类型与衬底相同的第一外延层，所述第一外延层填满第一凹槽，其中第一外延层的掺杂浓度较衬底的掺杂浓度高；
研磨所述第一外延层直到露出所述衬底的第一表面；
在研磨后的第一外延层的上表面形成深度和宽度小于所述第一凹槽的深度和宽度的第二凹槽以剩余一部分第一外延层，剩余的第一外延层作为载流电子存储层；
在所述第二凹槽上外延形成导电类型与衬底相同的第二外延层，所述第二外延层填满第二凹槽；和
研磨所述第二外延层直到露出所述衬底的第一表面。
2.根据权利要求1所述的具有载流电子存储层的IGBT的制造方法，其特征在于，其还包括：
第二外延层的掺杂浓度等于衬底的掺杂浓度。
3.根据权利要求1所述的具有载流电子存储层的IGBT的制造方法，其特征在于，其还包括：
在形成有第一外延层和第二外延层的衬底的第一表面的一侧形成IGBT的正面结构，
在形成有第一外延层和第二外延层的衬底的第二表面的一侧形成IGBT的反面结构。
4.根据权利要求3所述的具有载流电子存储层的IGBT的制造方法，其特征在于，
所述IGBT的正面结构包括：
在所述第一外延层上有选择的形成导电类型与衬底不同的基区；
在所述基区内有选择的形成的导电类型与衬底相同的发射极区；
位于所述衬底上的栅极氧化层；
在所述栅极氧化层的表面上形成的多晶硅栅极；
覆盖所述栅极氧化层和多晶硅栅极的介质层；和
与所述基区和所述发射极区电性接触的正面金属电极；
所述IGBT的反面结构包括：
在所述衬底的第二表面上形成导电类型与衬底不同的集电极层；
在所述集电极层上形成背面金属电极，该背面金属电极与所述集电极层电性接触。
5.根据权利要求4所述的具有载流电子存储层的IGBT的制造方法，其特征在于，所述IGBT的正面结构还包括：
形成于正面金属电极外侧的钝化层。
6.一种具有载流电子存储层的IGBT的制造方法，其特征在于，其包括：
提供具有第一表面和第二表面的衬底；
在所述衬底的第一表面形成第一凹槽；
在所述第一凹槽上外延形成导电类型与衬底相同的第一外延层，所述第一外延层填满第一凹槽，其中第一外延层的掺杂浓度较衬底的掺杂浓度高；
研磨所述第一外延层直到露出所述衬底的第一表面，剩余的第一外延层作为载流电子存储层；
直接在形成有第一外延层的衬底的第一表面的一侧形成IGBT的正面结构；和
在形成有第一外延层的衬底的第二表面的一侧形成IGBT的反面结构。
7.根据权利要求6所述的具有载流电子存储层的IGBT的制造方法，其特征在于，
所述IGBT的正面结构包括：
在所述第一外延层上有选择的形成导电类型与衬底不同的基区；
在所述基区内有选择的形成的导电类型与衬底相同的发射极区；
位于所述衬底上的栅极氧化层；
在所述栅极氧化层的表面上形成的多晶硅栅极；
覆盖所述栅极氧化层和多晶硅栅极的介质层；
与所述基区和所述发射极区电性接触的正面金属电极；
所述IGBT的反面结构包括：
在所述衬底的第二表面上形成导电类型与衬底不同的集电极层；
在所述集电极层上形成背面金属电极，该背面金属电极与所述集电极层电性接触。
8.根据权利要求7所述的具有载流电子存储层的IGBT的制造方法，其特征在于，所述IGBT的正面结构还包括：
形成于正面金属电极外侧的钝化层。
9.根据权利要求1或6所述的具有载流电子存储层的IGBT的制造方法，其特征在于，
所述研磨方法为化学机械抛光工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310538947.3A CN104616989B (zh) | 2013-11-04 | 2013-11-04 | 一种具有载流电子存储层的igbt的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310538947.3A CN104616989B (zh) | 2013-11-04 | 2013-11-04 | 一种具有载流电子存储层的igbt的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104616989A CN104616989A (zh) | 2015-05-13 |
| CN104616989B true CN104616989B (zh) | 2017-08-25 |
Family
ID=53151384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310538947.3A Active CN104616989B (zh) | 2013-11-04 | 2013-11-04 | 一种具有载流电子存储层的igbt的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104616989B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5178370A (en) * | 1991-08-05 | 1993-01-12 | Motorola Inc. | Conductivity modulated insulated gate semiconductor device |
| CN102683402A (zh) * | 2012-04-24 | 2012-09-19 | 电子科技大学 | 一种平面栅电荷存储型igbt |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103770A (ja) * | 2005-10-06 | 2007-04-19 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
| EP2294621B1 (en) * | 2008-06-30 | 2017-11-15 | NXP USA, Inc. | Method of forming a power semiconductor device and power semiconductor device |
| JP6078961B2 (ja) * | 2012-03-19 | 2017-02-15 | 富士電機株式会社 | 半導体装置の製造方法 |
| KR102070959B1 (ko) * | 2012-04-24 | 2020-01-30 | 온세미컨덕터코리아 주식회사 | 파워 소자 및 그 제조방법 |
-
2013
- 2013-11-04 CN CN201310538947.3A patent/CN104616989B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5178370A (en) * | 1991-08-05 | 1993-01-12 | Motorola Inc. | Conductivity modulated insulated gate semiconductor device |
| CN102683402A (zh) * | 2012-04-24 | 2012-09-19 | 电子科技大学 | 一种平面栅电荷存储型igbt |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104616989A (zh) | 2015-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103413824B (zh) | 一种rc-ligbt器件及其制作方法 | |
| TWI553857B (zh) | 半導體基板結構、半導體功率元件及改善半導體功率元件中之注入控制方法 | |
| CN101233615B (zh) | 半导体元件和电气设备 | |
| CN105633168A (zh) | 一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法 | |
| CN107785415A (zh) | 一种soi‑rc‑ligbt器件及其制备方法 | |
| JP2009218543A (ja) | 半導体装置 | |
| CN104810392A (zh) | 包括在漂移区中波动分布的净掺杂的半导体器件 | |
| CN109962111A (zh) | 半导体器件及其制造方法 | |
| CN103137472A (zh) | 结合快复管的igbt器件制造方法 | |
| CN104332495B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN107534053A (zh) | 半导体装置及其制造方法 | |
| CN109979936A (zh) | 一种集成半导体器件和电子装置 | |
| CN106067481A (zh) | 一种双通道rc‑igbt器件及其制备方法 | |
| CN106683989A (zh) | 沟槽igbt器件及其制造方法 | |
| CN104253152A (zh) | 一种igbt及其制造方法 | |
| CN104616989B (zh) | 一种具有载流电子存储层的igbt的制造方法 | |
| CN111370464A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN102683404A (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| CN108346692A (zh) | 功率半导体器件及其制造方法 | |
| CN113782586A (zh) | 一种多通道超结igbt器件 | |
| CN114256340A (zh) | 一种绝缘栅双极晶体管 | |
| CN104347398A (zh) | 一种igbt的制造方法 | |
| CN112366227A (zh) | 一种绝缘栅双极晶体管及其制备方法 | |
| CN104425250A (zh) | 一种igbt的制造方法 | |
| CN205595339U (zh) | 一种集成肖特基二极管的SiC沟槽型MOSFET器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171103 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Patentee before: Wuxi CSMC Semiconductor Co., Ltd. |