JP6406787B2 - リードフレーム及びその製造方法 - Google Patents

リードフレーム及びその製造方法 Download PDF

Info

Publication number
JP6406787B2
JP6406787B2 JP2014216422A JP2014216422A JP6406787B2 JP 6406787 B2 JP6406787 B2 JP 6406787B2 JP 2014216422 A JP2014216422 A JP 2014216422A JP 2014216422 A JP2014216422 A JP 2014216422A JP 6406787 B2 JP6406787 B2 JP 6406787B2
Authority
JP
Japan
Prior art keywords
lead frame
main body
leakage prevention
resin leakage
frame main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014216422A
Other languages
English (en)
Other versions
JP2016086029A (ja
Inventor
石橋　貴弘
貴弘 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP2014216422A priority Critical patent/JP6406787B2/ja
Priority to US14/885,045 priority patent/US9852929B2/en
Priority to CN201510696968.7A priority patent/CN105552057B/zh
Publication of JP2016086029A publication Critical patent/JP2016086029A/ja
Application granted granted Critical
Publication of JP6406787B2 publication Critical patent/JP6406787B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

樹脂漏れ防止テープのディテープ（剥離）を容易かつ確実に行うことができるリードフレームとその製造方法に関する。
ＱＦＮ（Quad Flat No Lead Package）の製造においては、樹脂封止の際にパッドやリードの露出部に樹脂漏れが発生しないように、リードフレームに樹脂漏れ防止テープ（以下、単に「テープ」と称する場合もある）を貼り付けることが一般に行われている。即ち、リードフレームにチップ( 半導体素子) を搭載し、ワイヤボンディングを行って、ＭＡＰ(Molded Array Packaging)タイプであれば一括モールドした後、樹脂漏れ防止テープを剥がして（ディテープして）、ダイシングし個片化する。
ところが、ディテープの際に、樹脂漏れ防止テープが剥がれず、リードフレームが変形したり、テープが破れたりするという問題が発生することを防止するために、特許文献１に記載のように、リードフレームの端部に切欠き等を設け、そこを起点としてディテープする半導体装置の製造方法が提案されている。この方法においては、図５（Ａ）、（Ｂ）に示すように、切欠き７０の部分でテープ７１をクランプ７２で保持してディテープすることができると記載されている。なお、図５において、７３は半導体素子を、７４はリードフレーム本体（単に「リードフレーム」と称する場合もある）を、７５は封止樹脂、７６は半導体装置を示す。
特許第４３１７６６５号公報
しかしながら、最近の傾向としては、リードフレームと封止樹脂との密着性の要求が高まっているため、表面を粗面化したリードフレームが増加している。また、露出部への樹脂漏れを防止するため、テープの貼付強度を上げることも行われている。そのため、特許文献１記載の半導体装置の製造方法を用いても、リードフレーム７４とテープ７１の貼付強度が強くなりすぎ、ディテープの際にテープ７１が剥がれずに、リードフレーム７４が変形したり、テープ７１が破れたりする。また、リードフレーム７４とテープ７１との接着強度が均一である場合は、リードフレーム７４の端部に大きな引き剥がし力がかかり、リードフレーム７４が変形したり、テープ７１が破れたりする問題が発生している。
本発明はかかる事情に鑑みてなされたもので、リードフレームに強固に接合されたテープを容易に剥がすことができるリードフレーム及びその製造方法を提供することを目的とする。
前記目的に沿う第１の発明に係るリードフレームは、所定形状に加工されたリードフレーム本体の裏面に樹脂漏れ防止テープが貼着されたリードフレームにおいて、前記リードフレーム本体の端部（切欠き端部）にディテープの起点となる切欠き部を形成し、かつ前記リードフレーム本体の裏面で前記切欠き部の周囲に、前記樹脂漏れ防止テープと前記リードフレームとの接合強度を弱めた領域を設け、前記接合強度を弱めた領域は、前記リードフレーム本体の裏面に形成されためっきによって構成されている。
第２の発明に係るリードフレームは、所定形状に加工されたリードフレーム本体の裏面に樹脂漏れ防止テープが貼着されたリードフレームにおいて、前記リードフレーム本体の端部（切欠き端部）にディテープの起点となる切欠き部を形成し、かつ前記リードフレーム本体の裏面で前記切欠き部の周囲に、前記樹脂漏れ防止テープと前記リードフレームとの接合強度を弱めた領域を設け、前記接合強度を弱めた領域は、前記リードフレーム本体の裏面に形成された凹状薄肉部によって構成されている。
第３の発明に係るリードフレームは、第１、第２の発明に係るリードフレームにおいて、前記接合強度を弱めた領域は、前記リードフレーム本体の前記切欠き部の切欠き端部から０．０５〜２ｍｍの隙間を有して形成されている。
第４の発明に係るリードフレームは、第１〜第３の発明に係るリードフレームにおいて、前記接合強度を弱めた領域は、０．０５〜３ｍｍの幅を有する。
そして、第５の発明に係るリードフレームの製造方法は、端部にディテープの起点となる切欠き部が形成さたリードフレーム本体の裏面に樹脂漏れ防止テープが貼着されたリードフレームの製造方法において、前記樹脂漏れ防止テープを前記リードフレーム本体に加熱貼着するヒータプレートの前記切欠き部及び前記切欠き部の周囲に相当する部分に、前記樹脂漏れ防止テープと前記リードフレーム本体との接合強度を弱める凹部を設けた。
第１〜第４の発明に係るリードフレーム、及び第５の発明に係るリードフレームの製造方法においては、リードフレーム本体の端部にディテープの起点となる切欠き部を形成し、かつリードフレーム本体の裏面で切欠き部の周囲に、樹脂漏れ防止テープとリードフレーム本体との接合強度を弱めた領域を設けたので、樹脂漏れ防止テープを剥離する場合のリードフレーム本体の変形及び樹脂漏れ防止テープの破れ等が極めて少なくなる。
特に、第１の発明に係るリードフレームは、接合強度を弱めた領域が、リードフレーム本体の裏面に形成されためっき（例えば、Ａｇ、Ｎｉ、Ｐｄ、Ａｕ等の平滑めっきが好ましい）によって構成されているので、樹脂漏れ防止テープの接合性がその部分だけ悪くなり、ディテープがより容易となる。
第２の発明に係るリードフレームは、接合強度を弱めた領域が、リードフレーム本体に形成された凹状薄肉部によって構成されているので、樹脂漏れ防止テープの接合性が悪くなり、剥離性が増す。
第３の発明に係るリードフレームは、接合強度を弱めた領域が、リードフレーム本体の切欠き端部から０．０５〜２ｍｍの隙間を有して形成されているので、めっきの場合はその周囲がめっき厚分だけ薄くなって、端部の剥離性が向上し、凹状薄肉部の場合は、その周囲に堰を作るので、凹状薄肉部において、樹脂漏れ防止テープがリードフレーム本体に接しにくく、ディテープがより確実となる。
第４の発明に係るリードフレームは、接合強度を弱めた領域が、０．０５〜３ｍｍの幅を有するので、線状に接合強度を弱めた領域が形成され、より均一に樹脂漏れ防止テープの剥離ができる。
そして、第５の発明に係るリードフレームの製造方法は、樹脂漏れ防止テープをリードフレーム本体に加熱貼着するヒータプレートの切欠き部及び切欠き部の周囲に相当する部分に、樹脂漏れ防止テープとリードフレーム本体との接合強度を弱める凹部を設けたので、その部分の樹脂漏れ防止テープの剥離性が増す。
（Ａ）は本発明の第１の実施の形態に係るリードフレームの平面図、（Ｂ）は同リードフレーム上に半導体素子を搭載し樹脂封止した後の半導体装置の平面図、（Ｃ）、（Ｄ）は同正面図である。 （Ａ）は本発明の第１の実施の形態に係るリードフレームの部分裏面図、（Ｂ）は図２（Ａ）の矢視Ｐ−Ｐ’断面図である。 （Ａ）は本発明の第２の実施の形態に係るリードフレームの部分裏面図、（Ｂ）は図３（Ａ）の矢視Ｑ−Ｑ’断面図である。 （Ａ）〜（Ｃ）は本発明の第３の実施の形態に係るリードフレームの製造方法の説明図である。 （Ａ）、（Ｂ）は従来例に係るリードフレームの説明図である。
続いて、添付した図面を参照しながら、本発明を具体化した実施の形態について説明する。図１（Ａ）に示すように、本発明の第１の実施の形態に係るリードフレーム１０は、多数の単位リードフレーム１１が格子状（縦横）に配置される長尺の所定形状に加工されたリードフレーム本体１２と、リードフレーム本体１２の裏面に貼着された樹脂漏れ防止テープ１３とを有する。なお、１４はパイロット孔を示す。
図１（Ａ）、図２（Ａ）、（Ｂ）に示すように、リードフレーム本体１２の長手方向端部には、それぞれ複数（この実施の形態では隙間を有して片側３つ）の矩形の切欠き部１５、１６が形成され、樹脂漏れ防止テープ１３は切欠き部１５、１６上も被るようにして、リードフレーム本体１２の裏面に貼着されている。この実施の形態においては、切欠き部１５、１６の周囲、即ち、リードフレーム本体１２の端部には、剥離起点部（ディテープの起点）１７があり、この部分の樹脂漏れ防止テープ１３を最初に剥がすことによって、順次樹脂漏れ防止テープ１３をリードフレーム本体１２の底面から剥ぐようにしている。樹脂漏れ防止テープ１３は片面に接着剤が塗布された通常の耐熱合成樹脂繊維等からなる。
リードフレーム本体１２の裏面の長手方向両端部（即ち、切欠き部１５、１６の周囲）には、樹脂漏れ防止テープ１３とリードフレーム本体１２との接合強度を弱めた領域１８が形成されている。この実施の形態においては、領域１８は例えば、Ａｇ、Ｎｉ、Ｐｄ又はＡｕ等による（平滑）めっき１９によって構成されている。このめっき１９はパルス電源によって形成する。リードフレーム本体１２は周知の方法で粗面化処理を行うこともできる。
なお、領域１８は切欠き部１５、１６の切欠き端部から０．０５〜２ｍｍの隙間２０を有している。リードフレーム本体の端部における接合強度が弱すぎると、ディテープの前の工程中に樹脂漏れ防止テープ１３がめくれて、引っ掛かり等の問題が発生する恐れがあるが、隙間２０を有しているので、接着強度が弱くなりすぎない。めっき１９の幅は０．０５〜３ｍｍ程度あれば十分であるが本発明はこの数字には限定されない。このめっき１９によって、その部分の樹脂漏れ防止テープ１３のリードフレーム本体１２に対する接合強度が他の部分より下がって、更に、めっき１９の厚みだけ樹脂漏れ防止テープ１３が浮き上がることになり、より剥離性が増す。なお、めっき１９の厚みは例えば、０．０５〜１０μｍ程度で十分であるが、本発明はこの数字には限定されない。
この後、単位リードフレーム１１の上に半導体素子を搭載して、ワイヤボンディングを行い樹脂封止して、図１（Ｂ）、（Ｄ）に示すように格子状に配置された多数の半導体装置２２をリードフレーム１０上に形成する。
次に、図１（Ｄ）に示すように、切欠き部１５、１６にクランプ（図５（Ｂ）参照）を入れて、樹脂漏れ防止テープ１３を直接挟持し、徐々に樹脂漏れ防止テープ１３を剥がす。樹脂漏れ防止テープ１３は剥離起点部１７の近傍にめっき１９がなされているので、容易に剥離し、リードフレーム１０に永久変形を与えない。
次に、図３（Ａ）、（Ｂ）を参照しながら、本発明の第２の実施の形態に係るリードフレーム２３について説明するが、第１の実施の形態に係るリードフレーム１０と同一の構成要素については同一の符号を付して詳しい説明を省略する。この実施の形態において、リードフレーム本体１２ａとの接合強度を弱めた領域１８ａには、凹状薄肉部２４が形成されている。この凹状薄肉部２４はプレス加工、エッチングによって形成され、その深さはリードフレーム本体１２ａの厚みの例えば、５０〜９０％程度としている。
凹状薄肉部２４と切欠き部１５、１６の切欠き端部との隙間２５の長さｓ２は０．０５〜２ｍｍ程度となっている。この隙間２５は、凹状薄肉部２４の周囲を樹脂漏れ防止テープ１３で塞ぎ、凹状薄肉部２４の部分が空間となるために必要であると共に、第１の実施の形態と同様、接着強度が弱くなりすぎることを防止する。また、リードフレーム本体の強度低下を抑制する。凹状薄肉部２４の幅ｗ２は０．０５〜３ｍｍで十分な空間が形成され、接合強度を弱めた領域１８ａが形成される。なお、樹脂漏れ防止テープ１３の剥離方法は第１の実施の形態に係るリードフレーム１０と同様である。
続いて、図４（Ａ）〜（Ｃ）を参照しながら、本発明の第３の実施の形態に係るリードフレーム２７の製造方法について説明する。このリードフレーム２７は、第１、第２の実施の形態に係るリードフレーム１０、２３と同様、端部に切欠き部１５、１６が形成され、この切欠き部１５、１６をオーバーラッピングするように樹脂漏れ防止テープ１３がリードフレーム本体１２ａの裏面を覆い、ヒータプレート２９、３０を用いて双方を加熱し、貼着している。
そして、樹脂漏れ防止テープ１３の両端部に接するヒータプレート２９（即ち、ヒータプレート２９の切欠き部１５、１６及びその周囲に相当する部分）には、樹脂漏れ防止テープ１３のリードフレーム本体１２ａへの接合強度を弱める凹部３２（又は幅方向に連通する溝）が設けられ、リードフレーム本体１２ａの両端部を押圧しないようにしている。凹部３２の深さｄ１は０．０１〜０．１ｍｍとなって、凹部３２の内側端部３４と樹脂封止ライン３３との距離ｓ１は、１ｍｍ以上となって、樹脂封止ライン３３においては確実に樹脂漏れ防止テープ１３とリードフレーム本体１２ａが接合するようになっている。なお、距離ｓ１が１ｍｍより小さいと、モールドラインに近すぎて、樹脂漏れの危険性がある。距離ｓ１の上限は特にないが、常識的には、１０ｍｍ以下程度が好ましい。
凹部３２の終端部３２ａの位置は、１）リードフレーム本体１２ａの端部より内側（例えば、０．０１〜２ｍｍ内側）、２）リードフレーム本体１２ａの端部と同じ、３）リードフレーム本体１２ａの端部より外側のいずれの場合も有り得る。
このリードフレーム２７において、最終的に樹脂漏れ防止テープ１３を剥ぐ工程は、第１、第２の実施の形態に係るリードフレーム１０、２３と同じである。
本発明は前記した実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲でその構成を変更することもできる。例えば、本発明は具体的寸法を用いて説明したが、例示した寸法と異なる寸法であっても本発明は適用される。
１０、リードフレーム、１１：単位リードフレーム、１２、１２ａ：リードフレーム本体、１３：樹脂漏れ防止テープ、１４：パイロット孔、１５、１６：切欠き部、１７：剥離起点部、１８、１８ａ：接合強度を弱めた領域、１９：めっき、２０：隙間、２２：半導体装置、２３：リードフレーム、２４：凹状薄肉部、２５：隙間、２７：リードフレーム、２９、３０：ヒータプレート、３２：凹部、３２ａ：終端部、３３：樹脂封止ライン、３４：内側端部

Claims (5)

  1. 所定形状に加工されたリードフレーム本体の裏面に樹脂漏れ防止テープが貼着されたリードフレームにおいて、前記リードフレーム本体の端部にディテープの起点となる切欠き部を形成し、かつ前記リードフレーム本体の裏面で前記切欠き部の周囲に、前記樹脂漏れ防止テープと前記リードフレーム本体との接合強度を弱めた領域を設け、
    前記接合強度を弱めた領域は、前記リードフレーム本体の裏面に形成されためっきによって構成されていることを特徴とするリードフレーム。
  2. 所定形状に加工されたリードフレーム本体の裏面に樹脂漏れ防止テープが貼着されたリードフレームにおいて、前記リードフレーム本体の端部にディテープの起点となる切欠き部を形成し、かつ前記リードフレーム本体の裏面で前記切欠き部の周囲に、前記樹脂漏れ防止テープと前記リードフレーム本体との接合強度を弱めた領域を設け、
    前記接合強度を弱めた領域は、前記リードフレーム本体の裏面に形成された凹状薄肉部によって構成されていることを特徴とするリードフレーム。
  3. 請求項１又は２記載のリードフレームにおいて、前記接合強度を弱めた領域は、前記リードフレーム本体の前記切欠き部の切欠き端部から０．０５〜２ｍｍの隙間を有して形成されていることを特徴とするリードフレーム。
  4. 請求項１〜３のいずれか１記載のリードフレームにおいて、前記接合強度を弱めた領域は、０．０５〜３ｍｍの幅を有することを特徴とするリードフレーム。
  5. 端部にディテープの起点となる切欠き部が形成さたリードフレーム本体の裏面に樹脂漏れ防止テープが貼着されたリードフレームの製造方法において、前記樹脂漏れ防止テープを前記リードフレーム本体に加熱貼着するヒータプレートの前記切欠き部及び前記切欠き部の周囲に相当する部分に、前記樹脂漏れ防止テープと前記リードフレーム本体との接合強度を弱める凹部を設けたことを特徴とするリードフレームの製造方法。
JP2014216422A 2014-10-23 2014-10-23 リードフレーム及びその製造方法 Active JP6406787B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014216422A JP6406787B2 (ja) 2014-10-23 2014-10-23 リードフレーム及びその製造方法
US14/885,045 US9852929B2 (en) 2014-10-23 2015-10-16 Lead frame and manufacturing method of lead frame
CN201510696968.7A CN105552057B (zh) 2014-10-23 2015-10-22 引线框和引线框的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014216422A JP6406787B2 (ja) 2014-10-23 2014-10-23 リードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016086029A JP2016086029A (ja) 2016-05-19
JP6406787B2 true JP6406787B2 (ja) 2018-10-17

Family

ID=55792578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014216422A Active JP6406787B2 (ja) 2014-10-23 2014-10-23 リードフレーム及びその製造方法

Country Status (3)

Country Link
US (1) US9852929B2 (ja)
JP (1) JP6406787B2 (ja)
CN (1) CN105552057B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6466310B2 (ja) 2015-12-08 2019-02-06 株式会社ニフコ クリップ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2616595B2 (ja) 1991-04-17 1997-06-04 日本電気株式会社 放射線治療の三次元容積線量推定装置
JP4011178B2 (ja) * 1998-02-10 2007-11-21 沖電気工業株式会社 半導体装置の製造方法、それに使用する樹脂基板及びテープ
US6610924B1 (en) * 2000-07-25 2003-08-26 Advanced Semiconductor Engineering, Inc. Semiconductor package
US20020089041A1 (en) * 2001-01-05 2002-07-11 Scherbarth Michael L. Lead-frame design modification to facilitate removal of resist tape from the lead-frame
JP4317665B2 (ja) * 2001-02-16 2009-08-19 パナソニック株式会社 樹脂封止型半導体装置の製造方法
JP3874337B2 (ja) * 2001-02-20 2007-01-31 株式会社三井ハイテック 半導体装置の製造方法
JP2003124421A (ja) * 2001-10-15 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP2003124420A (ja) * 2001-10-16 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及び該リードフレームを用いた半導体装置の製造方法
JP3704304B2 (ja) * 2001-10-26 2005-10-12 新光電気工業株式会社 リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
US6723585B1 (en) * 2002-10-31 2004-04-20 National Semiconductor Corporation Leadless package
JP2008198765A (ja) * 2007-02-13 2008-08-28 Renesas Technology Corp リードフレームおよび半導体装置の製造方法
US20120126378A1 (en) * 2010-11-24 2012-05-24 Unisem (Mauritius ) Holdings Limited Semiconductor device package with electromagnetic shielding

Also Published As

Publication number Publication date
US9852929B2 (en) 2017-12-26
US20160118321A1 (en) 2016-04-28
CN105552057A (zh) 2016-05-04
JP2016086029A (ja) 2016-05-19
CN105552057B (zh) 2019-08-02

Similar Documents

Publication Publication Date Title
JP5908294B2 (ja) 半導体装置およびその製造方法
JP7030481B2 (ja) 樹脂封止金型および半導体装置の製造方法
JP6406787B2 (ja) リードフレーム及びその製造方法
JP2018022772A (ja) リードフレーム
JP5264677B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2019212704A (ja) 半導体装置およびその製造方法
TWI740100B (zh) 引線框架、附樹脂之引線框架、附樹脂之引線框架的製造方法及半導體裝置的製造方法
KR101979519B1 (ko) 리드 프레임, 반도체 장치의 제조 방법
JP2014017367A (ja) 半導体装置
JP5976557B2 (ja) モールド金型、該モールド金型を用いた樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置
JP2012114115A (ja) リードフレームとそれを用いた半導体装置の製造方法
JP2010010634A (ja) リードフレーム及び半導体装置の製造方法
JP5857883B2 (ja) モールドパッケージの製造方法
JP6338406B2 (ja) 半導体装置の製造方法
JP2010056371A (ja) 樹脂封止型半導体装置とその製造方法
JP7226680B2 (ja) 電子部品の製造方法
JP2010118712A (ja) Ｑｆｎパッケージの製造方法
JP5911615B2 (ja) リードフレーム
JP4308698B2 (ja) 半導体装置
JP6332053B2 (ja) 半導体装置及びその製造方法
JP2010056372A (ja) 樹脂封止型半導体装置とその製造方法
JP5910950B2 (ja) 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
JP2006114573A (ja) リードフレームおよび半導体装置の製造方法
JP5772306B2 (ja) モールドパッケージの製造方法
JP2007294637A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180917

R150 Certificate of patent or registration of utility model

Ref document number: 6406787

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250