CN104584228A - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN104584228A
CN104584228A CN201280075389.5A CN201280075389A CN104584228A CN 104584228 A CN104584228 A CN 104584228A CN 201280075389 A CN201280075389 A CN 201280075389A CN 104584228 A CN104584228 A CN 104584228A
Authority
CN
China
Prior art keywords
carbon
film
thin
film transistor
wall film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280075389.5A
Other languages
English (en)
Inventor
河原敏男
冈本一将
松本和彦
宇都宫里佐
松叶晃明
松本均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NANO OPTONICS ENERGY Inc
Hokkaido University NUC
Nissin Electric Co Ltd
Osaka University NUC
Chubu University Educational Foundation
Original Assignee
NANO OPTONICS ENERGY Inc
Hokkaido University NUC
Nissin Electric Co Ltd
Osaka University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NANO OPTONICS ENERGY Inc, Hokkaido University NUC, Nissin Electric Co Ltd, Osaka University NUC filed Critical NANO OPTONICS ENERGY Inc
Publication of CN104584228A publication Critical patent/CN104584228A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

薄膜晶体管10具备硅基板1、沟道层2、源极电极3及漏极电极4。沟道层2、源极电极3及漏极电极4配置在硅基板1的一主面上。沟道层2包含多个碳纳米墙薄膜21～25，多个碳纳米墙薄膜21～25并列配置在源极电极3与漏极电极4之间，多个碳纳米墙薄膜21～25的其中一端接触源极电极3，多个碳纳米墙薄膜21～25的另一端接触漏极电极4。绝缘膜及栅极电极配置在硅基板1的背面侧。

Description

薄膜晶体管及其制造方法
技术领域
本发明涉及一种薄膜晶体管(transistor)及其制造方法。
背景技术
以往，已知有一种使用碳纳米墙(carbon nano wall)的纵型电流驱动元件(device)(专利文献1)。
图50是以往的纵型电流驱动元件的概略图。参照图50，以往的纵型电流驱动元件500具备碳纳米墙501、源极(source)电极502、漏极(drain)电极503及栅极(gate)电极504。
碳纳米墙501包含由数层石墨烯片(graphene sheet)层叠而成的结构。
源极电极502被配置在碳纳米墙501的其中一端，漏极电极503是在碳纳米墙501的顶部接触碳纳米墙401的最表面或最下表面而配置。栅极电极504是接触碳纳米墙501的最表面而配置。
现有技术文献
专利文献
专利文献1：日本专利特开2006-272491号公报
发明内容
发明所要解决的问题
但是，专利文献1中并未记载控制碳纳米墙的配向性的方法，因此存在如下问题：难以由多个碳纳米墙来构成纵型电流驱动元件的沟道(channel)层，从而难以使比沟道层包含1个碳纳米墙的情况更大的电流流经纵型电流驱动元件。
因此，本发明是为了解决该问题而完成，其目的在于提供一种薄膜晶体管，所述薄膜晶体管能够使比沟道层包含1个碳纳米墙的情况更大的电流流动。
而且，本发明的另一目的在于提供一种薄膜晶体管的制造方法，所述薄膜晶体管的制造方法能够使比沟道层包含1个碳纳米墙的情况更大的电流流动。
解决问题的技术手段
根据本发明的实施方式，薄膜晶体管具备硅基板、沟道层、源极电极、漏极电极、栅极电极及绝缘膜。硅基板在一主面上呈条纹(stripe)状或网格状地形成有凹凸形状。沟道层包含多个碳纳米墙薄膜，所述多个碳纳米墙薄膜沿着凹凸形状的凸部的长度方向而配置在多个凸部上，且各自沿硅基板的法线方向成长。源极电极在多个碳纳米墙薄膜的各自中，至少接触碳纳米墙薄膜的与厚度方向平行的第1侧面。漏极电极在碳纳米墙薄膜的面内方向上以与源极电极相向的方式而配置，且在多个碳纳米墙薄膜的各自中，至少接触与第1侧面相向的第2侧面。绝缘膜配置在多个碳纳米墙薄膜与栅极电极之间。
而且，根据本发明的实施方式，薄膜晶体管的制造方法是使用多个碳纳米墙薄膜来作为沟道层的薄膜晶体管的制造方法，其包括：第1工序，在硅基板的一主面上呈条纹状或网格状地形成凹凸形状；第2工序，沿着凹凸形状的凸部的长度方向而在多个凸部上形成多个碳纳米墙薄膜；第3工序，以如下方式形成源极电极：在多个碳纳米墙薄膜的各自中，分别至少接触碳纳米墙薄膜的与厚度方向平行的第1侧面；第4工序，以如下方式形成漏极电极：在碳纳米墙薄膜的面内方向上以与源极电极相向的方式而配置，且在多个碳纳米墙薄膜的各自中，至少接触与第1侧面相向的第2侧面；第5工序，与多个碳纳米墙薄膜相向地形成绝缘膜；以及第6工序，接触绝缘膜而形成栅极电极。
发明的效果
在本发明的实施方式的薄膜晶体管中，构成沟道层的多个碳纳米墙薄膜并列配置在源极电极与漏极电极之间。其结果为，当对栅极电极施加所需的电压时，电流在源极电极与漏极电极之间并列地流经多个碳纳米墙薄膜。
因而，能够使比沟道层包含1个碳纳米墙薄膜的情况更大的电流流动。
而且，本发明的实施方式的薄膜晶体管的制造方法，是以构成沟道层的多个碳纳米墙薄膜并列配置在源极电极与漏极电极之间的方式来制造薄膜晶体管。
因而，在通过本发明的实施方式的薄膜晶体管的制造方法而制造的薄膜晶体管中，能够使比沟道层包含1个碳纳米墙薄膜的情况更大的电流流动。
附图说明
图1是表示本发明的实施方式1的薄膜晶体管的结构的剖面图。
图2是从图1所示的A方向观察的薄膜晶体管的平面图。
图3是图1及图2所示的硅基板、沟道层及源极电极的立体图。
图4是表示制造图1所示的多个碳纳米墙薄膜的等离子体(plasma)装置的结构的剖面图。
图5是从图4所示的匹配电路侧观察的平面导体、供电电极及末端电极的平面图。
图6是表示Y方向的平面导体的剖面图及等离子体密度的图。
图7是表示图1及图2所示的薄膜晶体管的制造方法的第1工序图。
图8是表示图1及图2所示的薄膜晶体管的制造方法的第2工序图。
图9是表示实施方式1中的另一硅基板的立体图。
图10是形成在图9所示的硅基板上的碳纳米墙薄膜的概念图。
图11是表示使用图9所示的硅基板时的薄膜晶体管的制造方法的第1工序图。
图12是表示使用图9所示的硅基板时的薄膜晶体管的制造方法的第2工序图。
图13是表示使用图9所示的硅基板时的薄膜晶体管的制造方法的第3工序图。
图14是表示图1及图2所示的薄膜晶体管的另一制造方法的第1工序图。
图15是表示图1及图2所示的薄膜晶体管的另一制造方法的第2工序图。
图16是表示实施例1中的薄膜晶体管的电气特性的图。
图17是表示实施例2中的薄膜晶体管的电气特性的图。
图18是表示实施例4中的薄膜晶体管的电气特性的图。
图19是表示薄膜晶体管的形成有电极的区域的扫描电子显微镜(Scanning ElectronMicroscope，SEM)(照片的图。
图20是表示碳纳米墙薄膜的剖面SEM照片的图。
图21是表示实施方式1的另一薄膜晶体管的结构的平面图。
图22是表示实施方式2的薄膜晶体管的结构的剖面图。
图23是从图22所示的A方向观察的薄膜晶体管的平面图。
图24是表示图22及图23所示的薄膜晶体管的制造方法的第1工序图。
图25是表示图22及图23所示的薄膜晶体管的制造方法的第2工序图。
图26是表示图22及图23所示的薄膜晶体管的制造方法的第3工序图。
图27是表示图22及图23所示的薄膜晶体管的另一制造方法的第1工序图。
图28是表示图22及图23所示的薄膜晶体管的另一制造方法的第2工序图。
图29是表示图22及图23所示的薄膜晶体管的另一制造方法的第3工序图。
图30是表示图22及图23所示的薄膜晶体管的另一制造方法的第4工序图。
图31是表示图22及图23所示的薄膜晶体管的又一制造方法的第1工序图。
图32是表示图22及图23所示的薄膜晶体管的又一制造方法的第2工序图。
图33是表示图22及图23所示的薄膜晶体管的又一制造方法的第3工序图。
图34是表示实施方式2的另一薄膜晶体管的结构的平面图。
图35是表示实施方式3的薄膜晶体管的结构的剖面图。
图36是表示图35所示的薄膜晶体管的制造方法的第1工序图。
图37是表示图35所示的薄膜晶体管的制造方法的第2工序图。
图38是表示图35所示的薄膜晶体管的制造方法的第3工序图。
图39是表示图35所示的薄膜晶体管的制造方法的第4工序图。
图40是表示图35所示的薄膜晶体管的另一制造方法的第1工序图。
图41是表示图35所示的薄膜晶体管的另一制造方法的第2工序图。
图42是表示图35所示的薄膜晶体管的另一制造方法的第3工序图。
图43是表示图35所示的薄膜晶体管的另一制造方法的第4工序图。
图44是表示图35所示的薄膜晶体管的另一制造方法的第5工序图。
图45是表示图35所示的薄膜晶体管的又一制造方法的第1工序图。
图46是表示图35所示的薄膜晶体管的又一制造方法的第2工序图。
图47是表示图35所示的薄膜晶体管的又一制造方法的第3工序图。
图48是表示图35所示的薄膜晶体管的又一制造方法的第4工序图。
图49是表示实施方式3的另一薄膜晶体管的结构的剖面图。
图50是以往的纵型电流驱动元件的概略图。
具体实施方式
参照附图来详细说明本发明的实施方式。另外，对于图中相同或相当的部分标注相同的符号，并不再重复其说明。
[实施方式1]
图1是表示本发明的实施方式1的薄膜晶体管的结构的剖面图。而且，图2是从图1所示的A方向观察的薄膜晶体管的平面图。
参照图1及图2，本发明的实施方式1的薄膜晶体管10具备硅基板1、沟道层2、源极电极3、漏极电极4、绝缘膜5及栅极电极6。
硅基板1包含n型单晶硅、p型单晶硅、n型多晶硅及p型多晶硅中的任一种。并且，硅基板1例如具有0.1Ω·cm～1Ω·cm的比电阻。
沟道层2配置在硅基板1的一主面上。并且，沟道层2包含多个碳纳米墙薄膜21～25。碳纳米墙薄膜21～25大致垂直地配置在硅基板1上，并且相互大致平行地配置。
源极电极3是在硅基板1的面内方向上，接触沟道层2的其中一端而配置。漏极电极4是在硅基板1的面内方向上，以与源极电极3相向的方式接触沟道层2的另一端而配置。
并且，源极电极3及漏极电极4各自接触各个碳纳米墙薄膜21～25而配置。
绝缘膜5例如包含二氧化硅(SiO2)。并且，绝缘膜5是接触硅基板1的与配置有沟道层2的一主面为相反侧的表面而配置。
栅极电极6是接触绝缘膜5而配置。
源极电极3、漏极电极4及栅极电极6例如各自包含Ti/Au(钛/铜)的层叠结构。并且，Ti的厚度例如为10nm，Au的厚度例如为20nm。
图3是图1及图2所示的硅基板1、沟道层2及源极电极3的立体图。
参照图3，硅基板1包含凸部11与凹部12。凸部11以及凹部12沿着方向DR1而形成在硅基板1的一主面。方向DR1上的凸部11以及凹部12的长度既可与硅基板1的长度相同，也可短于硅基板1的长度。凸部11以及凹部12是在垂直于方向DR1的方向DR2上交替地形成。凸部11在方向DR2上具有0.1μm～0.5μm的长度。凹部12在方向DR2上具有0.6μm～1.5μm的长度。即，凸部11具有0.1μm～0.5μm的宽度，凹部12具有0.6μm～1.5μm的宽度。而且，凸部11的高度(＝凹部12的深度)为0.3μm～0.6μm。
这样，在硅基板1的一主面上具有呈条纹状地配置的凹凸形状。
沟道层2的碳纳米墙薄膜21～25各自沿着硅基板1的凸部11的长度方向(＝方向DR1)而形成在凸部11上。
并且，碳纳米墙薄膜21～25各自具有10nm～15nm的厚度以及60nm～2500nm的高度。
这样，多个碳纳米墙薄膜21～25沿着硅基板1的凸部11的长度方向而排列。即，多个碳纳米墙薄膜21～25沿着所需的图案(pattern)而取向。
源极电极3以覆盖多个碳纳米墙薄膜21～25的其中一端的方式而配置在硅基板1上。此时，源极电极3在碳纳米墙薄膜23的其中一端侧，接触碳纳米墙薄膜23的与厚度方向平行的侧面23A及上表面23C。同样，源极电极3在碳纳米墙薄膜21、22、24、25的其中一端侧，接触碳纳米墙薄膜21、22、24、25的与厚度方向平行的侧面(＝相当于侧面23A的侧面)及上表面(＝相当于上表面23C的上表面)。
这样，源极电极3在多个碳纳米墙薄膜21～25的各自中，至少接触碳纳米墙薄膜21～25的与厚度方向平行的侧面23A。
另外，漏极电极4在碳纳米墙薄膜23的另一端侧，接触碳纳米墙薄膜23的与侧面23A相向的侧面23B、及上表面23C。同样，漏极电极4在碳纳米墙薄膜21、22、24、25的另一端侧，接触碳纳米墙薄膜21、22、24、25的与侧面(＝相当于侧面23A的侧面)相向的侧面(＝相当于侧面23B的侧面)、及上表面(＝相当于上表面23C的上表面)。
这样，漏极电极4在多个碳纳米墙薄膜21～25中，各自至少接触碳纳米墙薄膜21～25的与平行于厚度方向的侧面23A相向的侧面23B。
因而，源极电极3及漏极电极4从形成凸部11及凹部12的方向DR1包夹碳纳米墙薄膜21～25。其结果，源极电极3及漏极电极4至少接触碳纳米墙薄膜21～25的相向的侧面23A、23B。
当对栅极电极6施加所需的电压时，在沟道层2的多个碳纳米墙薄膜21～25的硅基板1侧引发电子或空穴，当在引发有电子或空穴的状态下对源极电极3与漏极电极4之间施加所需的电压时，因受到碳纳米墙薄膜21～25的低维度性影响的电场分布，电流经由多个碳纳米墙薄膜21～25的引发有电子或空穴的区域而在源极电极3与漏极电极4之间流动。并且，在源极电极3与漏极电极4之间流动的电流值是通过对栅极电极6施加的电压来进行控制。此时，电流在源极电极3与漏极电极4之间并列地流经多个碳纳米墙薄膜21～25。
因而，能够使比沟道层包含1个碳纳米墙薄膜的情况大的电流流经薄膜晶体管10。
这样，薄膜晶体管10是使用多个碳纳米墙薄膜21～25来作为沟道层2的薄膜晶体管。而且，薄膜晶体管10是栅极电极6配置在沟道层2下侧的背栅(back gate)型的薄膜晶体管。
图4是表示制造图1所示的多个碳纳米墙薄膜21～25的等离子体装置的结构的剖面图。参照图4，等离子体装置100具备真空容器20、顶板26、排气口27、气体导入部28、支架(holder)32、加热器(heater)34、轴36、轴承部38、遮罩(mask)42、分隔板44、平面导体50、供电电极52、末端电极54、绝缘凸缘(flange)56、衬垫(packing)57、58、屏蔽盒(shield box)60、高频电源62、匹配电路64及连接导体68、69。
真空容器20为金属制，经由排气口27而连接于真空排气装置。而且，真空容器20电连接于接地节点(node)。顶板26以堵塞真空容器20的上侧的方式接触真空容器20而配置。此时，在真空容器20与顶板26之间，配置有真空密封(seal)用的衬垫57。
气体导入部28在真空容器20内配置于分隔板44的更上侧。轴36经由轴承部38而固定于真空容器20的底面。支架32被固定于轴36的一端。加热器34被配置在支架32内。遮罩42是在支架32的周缘部配置于支架32上。分隔板44在支架32的更上侧，以封堵真空容器20与支架32之间的方式而固定于真空容器20的侧壁。
供电电极52以及末端电极54经由绝缘凸缘56而固定于顶板26。此时，在顶板26与绝缘凸缘56之间，配置真空密封用的衬垫58。
平面导体50以X方向上的两端部分别与供电电极52以及末端电极54相接的方式而配置。
供电电极52以及末端电极54如后所述，在Y方向(垂直于图4的纸面的方向)上，具有与平面导体50大致相同的长度。并且，供电电极52通过连接导体68而连接于匹配电路64的输出条(bar)66。末端电极54经由连接导体69而连接于屏蔽盒60。平面导体50、供电电极52以及末端电极54例如包含铜以及铝等。
屏蔽盒60配置于真空容器20的上侧，且与顶板26相接。高频电源62连接于匹配电路64与接地节点之间。匹配电路64配置于屏蔽盒60上。
连接导体68、69包含在Y方向上具有与供电电极52及末端电极54大致相同的长度的板形状。
气体导入部28将从储气瓶(gas bomb)(未图示)供给的甲烷(CH4)气体以及氨(H2)气等气体29供给至真空容器20内。支架32支撑硅基板1。加热器34将硅基板1加热至所需的温度。轴36支撑支架32。遮罩42覆盖硅基板1的周缘部。由此，能够防止在硅基板1的周缘部形成生成物。分隔板44防止等离子体70到达硅基板1的保持机构。
供电电极52使从连接导体68供给的高频电流流经平面导体50。末端电极54将平面导体50的端部直接或经由电容器(capacitor)而连接于接地节点，从高频电源62朝向平面导体50地形成高频电流的闭环(closed loop)。
高频电源62例如将13.56MHz的高频电力供给至匹配电路64。匹配电路64抑制从高频电源62供给的高频电力的反射而供给至连接导体68。
图5是从图4所示的匹配电路64侧观察的平面导体50、供电电极52以及末端电极54的平面图。参照图5，平面导体50例如包含长方形的平面形状，且具有边50a、50b。边50a长于边50b。并且，边50a沿着X方向而配置，边50b沿着Y方向而配置。
供电电极52以及末端电极54分别沿着平面导体50的边50b而配置于平面导体50的X方向的两端部。供电电极52以及末端电极54的Y方向上的长度优选接***面导体50的平行于Y方向的边50b的长度(例如，与边50b的长度实质上相同)，以使高频电流16在Y方向上尽可能一样地流过，但供电电极52以及末端电极54的Y方向上的长度既可比边50b的长度稍短，也可比边50b的长度长。如果用数值来表示，则供电电极52以及末端电极54的Y方向上的长度只要设定为边50b的长度的85％以上的长度即可。
这样，供电电极52以及末端电极54包含方块(block)状的电极，因此能够使高频电流16在Y方向上大致一样地流经平面导体50。
当使用点状的电极来对平面导体50供给高频电流时，高频电流不会一样地流经平面导体50。一般而言，尽管对平面导体供给高频电力，但在平面导体的附近不存在等离子体的状态下，因集肤效应(skin effect)等，高频电流会集中地流经平面导体的与通电方向正交的剖面的四角。这是因为，高频的阻抗(impedance)的分布在平面导体的四角较小，而在其他部分较大。
图6是表示Y方向的平面导体50的剖面图以及等离子体密度的图。在等离子体装置100中，在平面导体50的附近产生等离子体70。即，如图6所示，当使高频电流16流经平面导体50时，在平面导体50的周围产生高频磁场17，由此，沿着与高频电流16相反的方向产生感应电场18。并且，电子经上述感应电场18加速而使平面导体50附近的气体29(参照图4)电离，从而在平面导体50的附近产生等离子体70，感应电流19沿着与感应电场18相同的方向(即，与高频电流16相反的方向)流经上述等离子体中。
这样，在平面导体50的附近产生等离子体70，当感应电流19沿着与高频电流16相反的方向流经上述等离子体70中时，流经平面导体50的高频电流16在与通电方向正交的Y方向上变得一样化。其理由如下。
在配电的技术领域中，已知的是：当在与流经汇流条(bus bar)之类的平面导体的电流靠近的其他导体中有电流沿着反方向流动时，导体的阻抗分布会相互变化，从而产生低阻抗化以及阻抗的一样化。这被认为与因电流沿着彼此相反的方向流动而导致磁通的交链数减少有关。在等离子体装置100中，将此种现象应用于平面导体与等离子体的关系。
因而，如图6所示，当在平面导体50的附近产生等离子体、尤其是高密度的等离子体70时，流经平面导体50内的高频电流16的分布在Y方向上一样化。此现象与具有上述方块状的供电电极52及末端电极54的情况相辅相成，从而高频电流16在Y方向上大致一样地分布而流经平面导体50内。由此，在平面导体50的等离子体70生成侧的面的附近，产生不仅在通电方向即X方向上，而且在与X方向正交的Y方向上也大致一样地分布的感应电场18以及感应电流19，通过上述感应电场18，能够遍及沿着平面导体50的面的广范围而产生均匀性良好的等离子体。上述等离子体密度分布D1如图6所示那样大致一样。
这样，等离子体装置100通过使高频电流16一样地流经平面导体50，从而产生感应耦合型的等离子体。
图7及图8分别是表示图1及图2所示的薄膜晶体管10的制造方法的第1工序及第2工序图。
另外，在工序(d)～工序(h)中，表示从凸部11的长度方向观察的侧面图和从与凸部11的长度方向垂直的方向观察的侧面图。
参照图7，当开始薄膜晶体管10的制造时，利用乙醇(ethanol)等来清洗包含n型单晶硅的硅基板30以进行脱脂，随后，通过氢氟酸(HF)来清洗硅基板30(参照工序(a))。由此，硅基板30的表面通过氢而终端化。
然后，对硅基板30的背面进行热氧化而形成包含SiO2的绝缘膜5(参照工序(b))。此时，热氧化例如是通过在氧(O2)气环境中以1000℃对硅基板30进行热处理而进行。
工序(b)之后，通过电子束刻蚀法(electron beam lithography)来对硅基板30的一主面(＝与形成有绝缘膜5的面为相反侧的面)进行图案化(patterning)，并通过反应性离子蚀刻(ion etching)来对硅基板30的一主面进行蚀刻，以在硅基板30的一主面上形成凸部11及凹部12(参照工序(c))。由此，形成硅基板1。
此时，在硅基板30的一主面上涂布抗蚀剂(resist)，通过电子束刻蚀法来对该涂布的抗蚀剂进行图案化以形成抗蚀剂图案，将该形成的抗蚀剂图案作为遮罩，通过反应性离子蚀刻来对硅基板30的一主面进行蚀刻。
工序(c)之后，将硅基板1配置于真空容器20内的支架32上，使用加热器34将硅基板1升温至400℃～600℃。气体导入部28将50sccm的CH4气及50sccm的H2气、或者100sccm的CH4气供给至真空容器20内。即，向真空容器20内导入包含碳原子的材料气体。并且，将真空容器20内的压力调整至1.33Pa。
随后，高频电源62将具有13.56MHz的频率的1kW的高频电力经由匹配电路64及连接导体68而施加至平面导体50。
由此，在真空容器20内产生等离子体70，从而在硅基板1的凸部11上自组地形成碳纳米墙薄膜21～25。此时，碳纳米墙薄膜21～25的形成时间为10分钟～30分钟。
当从施加高频电力开始经过10分钟～30分钟时，停止高频电力的施加，并停止CH4气及H2气(或CH4气)的供给。这样，碳纳米墙薄膜21～25是使用感应耦合型的等离子体来制造。
工序(d)之后，将抗蚀剂涂布至碳纳米墙薄膜21～25上，通过光刻法(photolithography)来对该涂布的抗蚀剂进行图案化而形成抗蚀剂图案40(参照工序(e))。
参照图8，工序(e)之后，通过电子束蒸镀将Ti及Au依次层叠于碳纳米墙薄膜21～25及抗蚀剂图案40上。由此，形成源极电极3及漏极电极4(参照工序(f))。此时，在抗蚀剂图案40上形成金属层41。
随后，使用1-甲基-2-吡咯烷酮来去除抗蚀剂图案40(参照工序(g))。由此，金属层41通过举离(lift-off)而被去除。
然后，通过电子束蒸镀将Ti及Au依次层叠于绝缘膜5上而形成栅极电极6。由此，薄膜晶体管10完成(参照工序(h))。
图9是表示实施方式1中的另一硅基板的立体图。在实施方式1中，也可使用图9所示的硅基板1A。
参照图9，硅基板1A包含与硅基板1相同的材料，具有区域13、14。区域13被设置在区域14的内周侧，具有所述的凸部11及凹部12。并且，区域13是形成薄膜晶体管10的区域。区域14具有平坦的表面。
图10是形成在图9所示的硅基板1A上的碳纳米墙薄膜的概念图。
参照图10，当使用图4所示的等离子体装置100在硅基板1A上形成有碳纳米墙薄膜时，在区域13内，沿着凸部11的长度方向在凸部11上形成(即具备配向性地形成)多个碳纳米墙薄膜21～25，在区域14内，沿无规(random)的方向形成碳纳米墙薄膜15。
因而，当在区域13内制作薄膜晶体管10时，若在区域14内存在碳纳米墙薄膜15，则有可能导致薄膜晶体管10的电气特性下降。
因此，当在区域13内制作薄膜晶体管10时，去除区域14内的碳纳米墙薄膜15而在区域13内制作薄膜晶体管10。
图11至图13是分别表示使用图9所示的硅基板1A时的薄膜晶体管10的制造方法的第1工序图至第3工序图。
另外，在工序(d)～工序(k)中，表示从凸部11的长度方向观察的侧面图和从与凸部11的长度方向垂直的方向观察的侧面图。
参照图11，当开始使用硅基板1A的薄膜晶体管10的制造时，依次执行与图7所示的工序(a)、工序(b)相同的工序(参照工序(a)、工序(b))。
工序(b)之后，通过电子束刻蚀法对硅基板30的一主面(＝与形成有绝缘膜5的面为相反侧的面)进行图案化，并通过反应性离子蚀刻来对硅基板30的一主面进行蚀刻，从而以在硅基板30的周缘部残留平坦部的方式，而在硅基板30的一主面上形成凸部11及凹部12(参照工序(c))。由此，形成硅基板1A。
此时，在硅基板30的一主面上涂布抗蚀剂，通过电子束刻蚀法来对该涂布的抗蚀剂进行图案化以形成抗蚀剂图案，将该形成的抗蚀剂图案作为遮罩，通过反应性离子蚀刻，以在硅基板30的周缘部残留平坦部的方式来对硅基板30的一主面进行蚀刻。
工序(c)之后，将硅基板1A配置于真空容器20内的支架32上，通过与图7所示的工序(d)相同的条件，在硅基板1A上形成碳纳米墙薄膜15、21～25(参照工序(d))。此时，碳纳米墙薄膜21～25形成在硅基板1A的区域13内的凸部11上，碳纳米墙薄膜15形成在硅基板1A的区域14(平坦部)上。
工序(d)之后，除了凸部11的长度方向上的两端部以外，在碳纳米墙薄膜21～25及区域14上涂布抗蚀剂，通过光刻法对该涂布的抗蚀剂进行图案化而形成抗蚀剂图案80、81(参照工序(e))。
参照图12，工序(e)之后，通过电子束蒸镀，将Ti及Au依次层叠于碳纳米墙薄膜21～25及抗蚀剂图案80、81上。由此，形成源极电极3及漏极电极4(参照工序(f))。此时，在抗蚀剂图案80上形成金属层82，在抗蚀剂图案81上形成金属层83。
随后，使用1-甲基-2-吡咯烷酮来去除抗蚀剂图案80、81(参照工序(g))。由此，金属层82、83通过举离而被去除。
然后，通过电子束蒸镀将Ti及Au依次层叠于绝缘膜5上而形成栅极电极6(参照工序(h))。
继而，以覆盖区域13的方式涂布抗蚀剂，通过光刻法对该涂布的抗蚀剂进行图案化而形成抗蚀剂图案84(参照工序(i))。
参照图13，在工序(i)之后，气体导入部28将60sccm的氧(O2)气供给至真空容器20内。并且，将真空容器20内的压力调整至4.5Pa。
随后，高频电源62将具有13.56MHz的频率的100W的高频电力经由匹配电路64及连接导体68而施加至平面导体50。
由此，在真空容器20内产生等离子体70，将抗蚀剂图案84作为遮罩，通过氧等离子体来对硅基板1A的区域14进行处理(参照工序(j))。此时，借助氧等离子体的处理时间例如为3分钟。
由此，形成在区域14上的碳纳米墙薄膜15被去除(参照工序(k))。
工序(k)之后，使用1-甲基-2-吡咯烷酮来去除抗蚀剂图案84。由此，薄膜晶体管10完成(参照工序(l))。
这样，使用氧等离子体来去除形成在区域14内的碳纳米墙薄膜15，从而在区域13内形成薄膜晶体管10。
另外，在图11至图13所示的工序图中，说明了在形成源极电极3、漏极电极4及栅极电极6之后，通过氧等离子体来去除形成在区域14上的碳纳米墙薄膜15的情况，但在实施方式1中，并不限于此，也可在去除形成在区域14上的碳纳米墙薄膜15之后，形成源极电极3、漏极电极4及栅极电极6，从而制造薄膜晶体管10。
图14及图15是分别表示图1及图2所示的薄膜晶体管10的另一制造方法的第1工序及第2工序图。
另外，在工序(d)、(d-1)、(e)～工序(h)中，表示从凸部11的长度方向观察的侧面图和从与凸部11的长度方向垂直的方向观察的侧面图。
图14及图15所示的工序图是在图7及图8所示的工序图的工序(d)与工序(e)之间追加了工序(d-1)的工序图，其他与图7及图8所示的工序图相同。
参照图14，当开始薄膜晶体管10的制造时，依次执行所述的工序(a)～(d)。
并且，工序(d)之后，气体导入部28将100sccm的氢(H2)气供给至真空容器20内。并且，将真空容器20内的压力调整至6.65Pa。
随后，高频电源62将具有13.56MHz的频率的1kW的高频电力经由匹配电路64及连接导体68而施加至平面导体50。
由此，在真空容器20内产生等离子体70，通过氢等离子体来对碳纳米墙薄膜21～25的表面进行处理(参照工序(d-1))。此时，借助氢等离子体的处理时间例如为1分钟。
然后，工序(d-1)之后，依次执行所述的工序(e)～(h)，薄膜晶体管10完成(参照图15的工序(e)～(h))。
这样，通过氢等离子体对形成在硅基板1上的碳纳米墙薄膜21～25的表面进行处理之后，形成源极电极3及漏极电极4，从而制作薄膜晶体管10。
另外，在实施方式1中，也可在图11至图13所示的工序图的工序(d)与工序(e)之间追加图14所示的工序(d-1)而制造薄膜晶体管10。
以下，使用实施例来详细说明薄膜晶体管10。
(实施例1)
在工序(d)中，将形成碳纳米墙薄膜21～25时的基板温度TS设定为400℃，使用图7及图8所示的工序(a)～工序(h)来制作实施例1中的薄膜晶体管10A。
(实施例2)
在工序(d)中，将形成碳纳米墙薄膜21～25时的基板温度TS设定为500℃，除此以外，通过与实施例1相同的方法来制作实施例2中的薄膜晶体管10B。
(实施例3)
在工序(d)中，将形成碳纳米墙薄膜21～25时的基板温度TS设定为600℃，除此以外，通过与实施例1相同的方法来制作实施例3中的薄膜晶体管10C。
(实施例4)
使用图11至图13所示的工序(a)～工序(l)来制作实施例4中的薄膜晶体管10D。此时，形成碳纳米墙薄膜21～25时的基板温度TS为500℃。
(实施例5)
使用图14及图15所示的工序(a)～(d)、(d-1)、(e)～(h)来制作实施例5中的薄膜晶体管10E。此时，形成碳纳米墙薄膜21～25时的基板温度TS为600℃。
(实施例6)
在工序(d)中，将基板温度TS设定为400℃而形成碳纳米墙薄膜，随后，将基板温度TS设定为600℃而形成碳纳米墙薄膜，除此以外，使用图7及图8所示的工序(a)～工序(h)来制作实施例6中的薄膜晶体管10F。
图16是表示实施例1中的薄膜晶体管10A的电气特性的图。在图16中，纵轴表示在源极电极3与漏极电极4之间流动的电流IDS，横轴表示对源极电极3与漏极电极4之间施加的电压VDS。
而且，曲线k1～k11分别表示栅极电压为5、4、3、2、1、0、-1、-2、-3、-4、-5V时的电流IDS与电压VDS的关系。
参照图16，电流IDS在各栅极电压下，随着电压VDS从-1V向+1V变大而增加(参照曲线k1～k11)。
而且，电流IDS在电压VDS相同的电压值下，随着栅极电压从+5V向-5V变化而增加(参照曲线k1～k11)。
因而，通过实验已证实，以400℃的基板温度TS而形成的碳纳米墙薄膜21～25具有半导体特性，可用作薄膜晶体管的沟道层。
图17是表示实施例2中的薄膜晶体管10B的电气特性的图。在图17中，纵轴表示在源极电极3与漏极电极4之间流动的电流IDS，横轴表示对源极电极3与漏极电极4之间施加的电压VDS。
而且，曲线k12～k22分别表示栅极电压为5、4、3、2、1、0、-1、-2、-3、-4、-5V时的电流IDS与电压VDS的关系。
参照图17，电流电压特性IDS-VDS比图16所示的电流电压特性IDS-VDS差，但电流IDS在各栅极电压下，随着电压VDS从-1V向+1V变大而增加(参照曲线k12～k22)。
而且，电流IDS在电压VDS相同的电压值下，随着栅极电压从+5V向-5V变化而增加(参照曲线k12～k22)。
因而，通过实验已证实，以500℃的基板温度TS而形成的碳纳米墙薄膜21～25也具有半导体特性，可用作薄膜晶体管的沟道层。
形成碳纳米墙薄膜21～25时的基板温度TS为600℃的实施例3中的薄膜晶体管10C具有与薄膜晶体管10A、10B同等的电气特性。其原因被认为是，当基板温度TS变成比400℃、500℃高的600℃时，碳纳米墙薄膜21～25的结晶性提高，因此使用600℃的基板温度TS而形成的碳纳米墙薄膜21～25也具有半导体特性。
因而，在实施方式1中，碳纳米墙薄膜21～25是使用400℃～600℃范围的基板温度TS而形成。
图18是表示实施例4中的薄膜晶体管10D的电气特性的图。在图18中，纵轴表示在源极电极3与漏极电极4之间流动的电流IDS，横轴表示对源极电极3与漏极电极4之间施加的电压VDS。另外，栅极电压为+5V～-5V。
参照图18，当电压VDS成为0V以上时或者当电压VDS成为0.5V以上时，电流IDS按指数函数增加。
形成碳纳米墙薄膜21～25时的基板温度TS为500℃，在形成碳纳米墙薄膜21～25后，在未通过氧等离子体来去除在形成有薄膜晶体管10的区域13以外的区域14中形成的碳纳米墙薄膜时，薄膜晶体管的电流电压特性IDS-VDS将成为图17所示的电流电压特性IDS-VDS。
另一方面，实施例4中的薄膜晶体管10D是使用500℃的基板温度TS来形成碳纳米墙薄膜21～25，并通过氧等离子体来去除形成在区域14中的碳纳米墙薄膜而制作。
并且，薄膜晶体管10D如图18所示，具有比图17所示的电流电压特性IDS-VDS优异的电流电压特性IDS-VDS。
而且，在不使用氧等离子体来去除形成在区域14中的碳纳米墙薄膜时，薄膜晶体管的漏(leak)电流为10μA，与此相对，在使用氧等离子体去除了形成在区域14中的碳纳米墙薄膜时，薄膜晶体管的漏电流为100pA。
因而，通过使用氧等离子体来去除形成在区域14中的碳纳米墙薄膜，能够大幅降低漏电流，其结果，能够大幅改善电流电压特性IDS-VDS。
图19是表示薄膜晶体管的形成有电极(源极电极或漏极电极)的区域的扫描电子显微镜(Scanning Electron Maicroscope，SEM)照片的图。
图19的(a)表示未通过氢等离子体来处理碳纳米墙薄膜时的SEM照片，图19的(b)表示通过氢等离子体来处理碳纳米墙薄膜时的SEM照片。
当未通过氢等离子体来处理碳纳米墙薄膜时，电极形成为膜状，且置于碳纳米墙薄膜上(参照图19的(a))。
另一方面，当通过氢等离子体来处理碳纳米墙薄膜时，电极追随于作为基底的碳纳米墙薄膜而形成，能够提高电极与碳纳米墙薄膜的密接性(参照图19的(b))。
因而，在实施例5的薄膜晶体管10E中，能够提高源极电极3及漏极电极4与碳纳米墙薄膜21～25的密接性。其结果，可认为薄膜晶体管10E具有良好的电流电压特性IDS-VDS。
图20是表示碳纳米墙薄膜的剖面SEM照片的图。图20的(a)表示使用600℃的基板温度TS而形成的碳纳米墙薄膜的剖面SEM照片，图20的(b)表示使用400℃的基板温度TS而形成碳纳米墙薄膜，随后将基板温度TS上升至600℃而形成的碳纳米墙薄膜的剖面SEM照片。
当使用600℃的基板温度TS来形成碳纳米墙薄膜时，碳纳米墙薄膜从基板一样地成长(参照图20的(a))。
另一方面，当将基板温度TS升温至400℃与600℃这两个阶段时，2个不同的碳纳米墙薄膜在基扳上沿垂直方向成长(参照图20的(b))。即，在区域REG中，存在以400℃的基板温度TS而成长的碳纳米墙薄膜，在其上，连续地形成有以600℃的基板温度TS而成长的碳纳米墙薄膜。
以400℃的基板温度TS而成长的碳纳米墙薄膜如图16所示，具有半导体特性，若将基板温度TS由400℃提高至600℃，则碳纳米墙薄膜的成长速度会变快，因此通过将基板温度TS切换为400℃与600℃这2个阶段，从而能够以短时间形成具有半导体特性的碳纳米墙薄膜。其结果，能够减少剩余碳化物，从而能够降低因蚀刻造成的碳纳米墙薄膜的损伤(damage)。
因而，可认为实施例6的薄膜晶体管10F具有良好的电流电压特性IDS-VDS。
这样，实施例1～6中的薄膜晶体管10A、10B、10C、10D、10E、10F具有将多个碳纳米墙薄膜21～25并列配置在源极电极3与漏极电极4之间的结构，具有良好的电流电压特性IDS-VDS。
因而，能够使比由1个碳纳米墙薄膜构成沟道层的情况大的电流流经薄膜晶体管10的沟道层2。
图21是表示实施方式1的另一薄膜晶体管的结构的平面图。实施方式1的薄膜晶体管也可为图21所示的薄膜晶体管10-1。
参照图21，薄膜晶体管10-1是将图1及图2所示的薄膜晶体管10的源极电极3取代为源极电极3A～3E，将漏极电极4取代为漏极电极4A～4E的薄膜晶体管，其他与薄膜晶体管10相同。
源极电极3A～3E分别对应于碳纳米墙薄膜21～25而设置，且在硅基板1的凸部11的长度方向上，连接于碳纳米墙薄膜21～25的其中一端。
漏极电极4A～4E分别对应于碳纳米墙薄膜21～25而设置，且在硅基板1的凸部11的长度方向上，连接于碳纳米墙薄膜21～25的另一端。
薄膜晶体管10-1的剖面结构与图1所示的薄膜晶体管10的剖面结构相同，因此在薄膜晶体管10-1中，绝缘膜5及栅极电极6是与沟道层2的整个面相向地形成。
因而，在薄膜晶体管10-1中，碳纳米墙薄膜21、源极电极3A、漏极电极4A、绝缘膜5及栅极电极6构成1个薄膜晶体管，碳纳米墙薄膜22、源极电极3B、漏极电极4B、绝缘膜5及栅极电极6构成1个薄膜晶体管，碳纳米墙薄膜23、源极电极3C、漏极电极4C、绝缘膜5及栅极电极6构成1个薄膜晶体管，碳纳米墙薄膜24、源极电极3D、漏极电极4D、绝缘膜5及栅极电极6构成1个薄膜晶体管，碳纳米墙薄膜25、源极电极3E、漏极电极4E、绝缘膜5及栅极电极6构成1个薄膜晶体管。
其结果，薄膜晶体管10-1包含在硅基板1的面内方向上并列配置有5个薄膜晶体管的结构。
薄膜晶体管10-1是按照如下所述的工序图而制造，即，在图7及图8所示的工序图中，在工序(g)与工序(h)之间，追加有对源极电极3及漏极电极4的一部分进行蚀刻而形成源极电极3A、3B、3C、3D、3E及漏极电极4A、4B、4C、4D、4E的工序。
而且，薄膜晶体管10-1也可按照如下所述的工序图而制造，即，在图11至图13所示的工序图中，在工序(g)与工序(h)之间，追加有对源极电极3及漏极电极4的一部分进行蚀刻而形成源极电极3A、3B、3C、3D、3E及漏极电极4A、4B、4C、4D、4E的工序。
进而，薄膜晶体管10-1也可按照如下所述的工序图而制造，即，在图14及图15所示的工序图中，在工序(g)与工序(h)之间，追加有对源极电极3及漏极电极4的一部分进行蚀刻而形成源极电极3A、3B、3C、3D、3E及漏极电极4A、4B、4C、4D、4E的工序。
在薄膜晶体管10-1中，根据流经沟道层2的电流值的大小，来选择连接配线的源极电极及漏极电极。例如，当使最小的电流值Imin流动时，选择源极电极3A、3B、3C、3D、3E中任一个、以及与源极电极3A、3B、3C、3D、3E中的任一个对应的漏极电极(＝漏极电极4A、4B、4C、4D、4E中的任一个)。而且，当使最大的电流值Imax流动时，选择源极电极3A、3B、3C、3D、3E中的全部与漏极电极4A、4B、4C、4D、4E中的全部。进而，当使电流值Imin与电流值Imax之间的电流值流动时，根据该电流值来选择源极电极3A、3B、3C、3D、3E中的2～4个源极电极、以及与该选择的源极电极对应的2～4个漏极电极。
而且，碳纳米墙薄膜21～25为彼此相同的品质，通过对栅极电极6施加的栅极电压而在碳纳米墙薄膜21～25中引发的电子或空穴的密度可认为彼此相同，因此经由1个碳纳米墙薄膜(＝碳纳米墙薄膜21～25中的各碳纳米墙薄膜)流经源极电极与漏极电极之间的电流值为相同。
因而，当相对于5个源极电极3A、3B、3C、3D、3E与5个漏极电极4A、4B、4C、4D、4E整体而形成1个栅极电极6时，可阶段性地控制流经沟道层2的电流值。
另外，在薄膜晶体管10-1中，栅极电极6也可对应于5个碳纳米墙薄膜21～25而包含5个栅极电极。此时，5个栅极电极分别形成在与5个碳纳米墙薄膜21～25相向的位置。由此，能够通过对栅极电极施加的栅极电压，来独立地控制流经各个碳纳米墙薄膜21～25的电流值。
在制作具有5个栅极电极的薄膜晶体管时，只要在所述的图7及图8所示的工序图、或图11至图13所示的工序图、或图14及图15所示的工序图中，追加在形成栅极电极6后通过蚀刻将该形成的栅极电极6分割成5个栅极电极的工序，或者取代在硅基板1(或硅基板1A)的整个背面形成栅极电极6的工序而采用使用遮罩来形成5个栅极电极的工序。
关于薄膜晶体管10-1的其他说明与关于薄膜晶体管10的说明相同。
在薄膜晶体管10、10-1中，碳纳米墙薄膜21～25的高度成为沟道宽度。因而，在薄膜晶体管10、10-1中，通过控制碳纳米墙薄膜21～25的高度，从而能够控制沟道宽度。
在所述中，说明了薄膜晶体管10、10-1具备5个碳纳米墙薄膜21～25的情况，但在实施方式1中，并不限于此，薄膜晶体管10、10-1一般只要具各2个以上的碳纳米墙薄膜即可。并且，薄膜晶体管10-1在具备2个以上的碳纳米墙薄膜的情况下，既可具备与碳纳米墙薄膜的个数为相同个数的源极电极及漏极电极，也可具备与碳纳米墙薄膜的个数为相同个数的源极电极、漏极电极及栅极电极。
而且，硅基板1、1A也可在一主面上具备呈网格状地形成的凹凸形状，一般而言，只要在一主面上具备呈条纹状或网格状地形成的凹凸形状即可。这是因为，即使形成有呈网格状地形成的凹凸形状，仍能够在硅基板上平行地形成多个碳纳米墙薄膜。
[实施方式2]
图22是表示实施方式2的薄膜晶体管的结构的剖面图。而且，图23是从图22所示的A方向观察的薄膜晶体管的平面图。
参照图22及图23，实施方式2的薄膜晶体管200是将图1及图2所示的薄膜晶体管10的绝缘膜5取代为绝缘膜210，将栅极电极6取代为栅极电极220的薄膜晶体管，其他与薄膜晶体管10相同。
绝缘膜210一般包含介电质，且在碳纳米墙薄膜21～25的上侧接触碳纳米墙薄膜21～25而配置。介电质例如包含氧化硅、钛酸钡及离子液体等。
栅极电极220包含与所述的栅极电极6相同的材料，且在绝缘膜210上接触绝缘膜210而配置。
这样，薄膜晶体管200是栅极电极220配置在沟道层2更上侧的顶栅(top gate)型的薄膜晶体管。
图24至图26是分别表示图22及图23所示的薄膜晶体管200的制造方法的第1工序图至第3工序图。
另外，在工序(c)～工序(k)中，表示从凸部11的长度方向观察的侧面图和从与凸部11的长度方向垂直的方向观察的侧面图。而且，在工序(e)～工序(k)中，以虚线表示由源极电极3所覆盖的碳纳米墙薄膜21～25。
参照图24，当开始薄膜晶体管200的制造时，执行与图7所示的工序(a)相同的工序(参照工序(a))。
并且，执行与图7所示的工序(c)相同的工序而形成硅基板1(参照工序(b))。
随后，依次执行与图7所示的工序(d)、(e)及图8所示的工序(f)、(g)相同的工序(参照图24所示的工序(c)～工序(e)及图25所示的工序(f))。
参照图25，在工序(f)之后，在源极电极3、漏极电极4及碳纳米墙薄膜21～25上涂布抗蚀剂，通过光刻及蚀刻来对该涂布的抗蚀剂进行图案化，形成抗蚀剂图案201(参照工序(g))。
并且，将抗蚀剂图案201作为遮罩而在碳纳米墙薄膜21～25上形成绝缘膜210(参照工序(h))。此时，在抗蚀剂图案201上形成绝缘膜202。
参照图26，在工序(h)之后，去除抗蚀剂图案201(参照工序(i))。由此，绝缘膜202通过举离而被去除。
然后，在源极电极3、漏极电极4及绝缘膜210上涂布抗蚀剂，通过光刻法及蚀刻来对该涂布的抗蚀剂进行图案化，形成抗蚀剂图案203(参照工序(j))。
随后，通过电子束蒸镀将Ti及Au依次层叠于绝缘膜210上，并去除抗蚀剂图案203。由此，在绝缘膜210上形成栅极电极220，薄膜晶体管200完成(参照工序(k))。
图27至图30是分别表示图22及图23所示的薄膜晶体管200的另一制造方法的第1工序图至图4工序图。
另外，在工序(c)～工序(n)中，表示从凸部11的长度方向观察的侧面图和从与凸部11的长度方向垂直的方向观察的侧面图。而且，在工序(h)～工序(n)中，以虚线表示由源极电极3所覆盖的碳纳米墙薄膜21～25。
参照图27，当开始薄膜晶体管200的制造时，执行与图11所示的工序(a)相同的工序(参照工序(a))。
并且，依次执行与图11所示的工序(c)、(d)相同的工序(参照图27的工序(b)、工序(c))。
工序(c)之后，以覆盖区域13的方式来涂布抗蚀剂，通过光刻法对该涂布的抗蚀剂进行图案化而形成抗蚀剂图案85(参照工序(d))。
然后，气体导入部28将60sccm的O2气供给至真空容器20内。并且，将真空容器20内的压力调整至4.5Pa。
随后，高频电源62将具有13.56MHz的频率的100W的高频电力经由匹配电路64及连接导体68而施加至平面导体50。
由此，在真空容器20内产生等离子体70，将抗蚀剂图案85作为遮罩，通过氧等离子体来处理硅基板1A的区域14(参照工序(e))。此时，借助氧等离子体的处理时间例如为3分钟。由此，将碳纳米墙薄膜15予以去除。氧等离子体处理结束后，使用1-甲基-2-吡咯烷酮来去除抗蚀剂图案85(参照图28的工序(f))。
然后，除了凸部11的长度方向上的两端部以外，在碳纳米墙薄膜21～25上涂布抗蚀剂，通过光刻法来对该涂布的抗蚀剂进行图案化而形成抗蚀剂图案86(参照工序(g))。
继而，通过电子束蒸镀将Ti及Au依次层叠于碳纳米墙薄膜21～25及抗蚀剂图案86上。由此，形成源极电极3及漏极电极4(参照工序(h))。此时，在抗蚀剂图案86上形成金属层87。
随后，使用1-甲基-2-吡咯烷酮来去除抗蚀剂图案86(参照工序(i))。由此，金属层87通过举离而被去除。
参照图29，在工序(i)之后，将抗蚀剂涂布于源极电极3、漏极电极4及碳纳米墙薄膜21～25上，通过光刻及蚀刻来对该涂布的抗蚀剂进行图案化，形成抗蚀剂图案204(参照工序(j))。
然后，将抗蚀剂图案204作为遮罩，在碳纳米墙薄膜21～25上形成绝缘膜210(参照工序(k))。此时，在抗蚀剂图案204上形成绝缘膜205。
随后，去除抗蚀剂图案204(参照工序(l))。由此，绝缘膜205通过举离而被去除。
参照图30，在工序(l)之后，将抗蚀剂涂布于源极电极3、漏极电极4及绝缘膜210上，通过光刻法及蚀刻来对该涂布的抗蚀剂进行图案化，形成抗蚀剂图案206(参照工序(m))。
随后，通过电子束蒸镀将Ti及Au依次层叠于绝缘膜210上，并去除抗蚀剂图案206。由此，在绝缘膜210上形成栅极电极220，薄膜晶体管200完成(参照工序(n))。
这样，在实施方式2中，也通过氧等离子体来去除形成在区域14中的碳纳米墙薄膜15而制造薄膜晶体管200。其结果，在顶栅型的薄膜晶体管200中，能够大幅降低漏电流。
另外，图27至图30所示的工序图是通过氧等离子体去除形成在区域14上的碳纳米墙薄膜15后，形成源极电极3、漏极电极4及栅极电极220而制造薄膜晶体管200的工序图，但在实施方式2中，并不限于此，也可在形成源极电极3、漏极电极4及栅极电极220后，通过氧等离子体去除形成在区域14上的碳纳米墙薄膜15而制造薄膜晶体管200。
图31至图33是分别表示图22及图23所示的薄膜晶体管200的又一制造方法的第1工序图至图3工序图。
另外，在工序(c)～工序(k)中，表示从凸部11的长度方向观察的侧面图和从与凸部11的长度方向垂直的方向观察的侧面图。而且，在工序(e)～工序(k)中，以虚线表示由源极电极3覆盖的碳纳米墙薄膜21～25。
图31至图33所示的工序图是在图24至图26所示的工序图的工序(d)与工序(e)之间追加有工序(d-1)的工序图，其他与图24至图26所示的工序图相同。
参照图31，当开始薄膜晶体管200的制造时，依次执行与在图24中说明的工序(a)～工序(d)相同的工序(参照工序(a)～工序(d))。
并且，在工序(d)之后，执行与图14所示的工序(d-1)相同的工序(参照工序(d-1))。
随后，依次执行与图24所示的工序(e)、图25所示的工序(f)～工序(h)及图26所示的工序(i)～工序(k)相同的工序，薄膜晶体管200完成(参照图32所示的工序(e)～工序(h)及图33所示的工序(i)～工序(k))。
这样，在实施方式2中，也通过氢等离子体来对碳纳米墙薄膜21～25的表面进行处理后形成源极电极3及漏极电极4而制造薄膜晶体管200。其结果，在顶栅型的薄膜晶体管200中，能够提高源极电极3及漏极电极4的密接性。
如上所述，实施方式2的薄膜晶体管200也可按照不使用氧等离子体处理及氢等离子体处理这两个的工序图(图24至图26所示的工序图)、使用氧等离子体处理的工序图(图27至图30所示的工序图)及使用氢等离子体处理的工序图(图31至图33所示的工序图)中的任一工序图而制造。
另外，在实施方式2中，也可在图27至图30所示的工序图的工序(f)与工序(g)之间追加图31的工序(d-1)而制造薄膜晶体管200。由此，在顶栅型的薄膜晶体管200中，能够大幅降低漏电流，并且能够提高源极电极3及漏极电极4的密接性。
图34是表示实施方式2的另一薄膜晶体管的结构的平面图。实施方式2的薄膜晶体管也可为图34所示的薄膜晶体管200-1。
参照图34，薄膜晶体管200-1是将图22及图23所示的薄膜晶体管200的源极电极3取代为源极电极3A～3E，将漏极电极4取代为漏极电极4A～4E的薄膜晶体管，其他与薄膜晶体管200相同。
源极电极3A～3E及漏极电极4A～4E如上所述。
在薄膜晶体管200-1中，绝缘膜210及栅极电极220被配置在沟道层2(＝碳纳米墙薄膜21～25)上。
因而，薄膜晶体管200-1是与薄膜晶体管10-1(参照图21)相同地，包含在硅基板1的面内方向上并列配置有5个薄膜晶体管的结构。
薄膜晶体管200-1是按照如下所述的工序图而制造，即，在图24至图26所示的工序图中，在工序(f)与工序(g)之间，追加有对源极电极3及漏极电极4的一部分进行蚀刻而形成源极电极3A、3B、3C、3D、3E及漏极电极4A、4B、4C、4D、4E的工序。
而且，薄膜晶体管200-1也可按照如下所述的工序图而制造，即，在图27至图30所示的工序图中，在工序(i)与工序(j)之间，追加有对源极电极3及漏极电极4的一部分进行蚀刻而形成源极电极3A、3B、3C、3D、3E及漏极电极4A、4B、4C、4D、4E的工序。
进而，薄膜晶体管200-1也可按照如下所述的工序图而制造，即，在图31至图33所示的工序图中，在工序(f)与工序(g)之间，追加有对源极电极3及漏极电极4的一部分进行蚀刻而形成源极电极3A、3B、3C、3D、3E及漏极电极4A、4B、4C、4D、4E的工序。
薄膜晶体管200-1与薄膜晶体管10-1的不同之处仅在于，绝缘膜210及栅极电极220配置在沟道层2的上侧，因此可享有与薄膜晶体管10-1相同的效果。
关于薄膜晶体管200-1的其他说明与薄膜晶体管10-1的说明相同。
实施方式2中的其他说明与实施方式1中的说明相同。
[实施方式3]
图35是表示实施方式3的薄膜晶体管的结构的剖面图。参照图35，实施方式3的薄膜晶体管300具备硅基板1、沟道层2、绝缘膜301～304、栅极电极305～312、源极电极320及漏极电极330。
硅基板1及沟道层2如上所述。
源极电极320被配置在硅基板1的一主面侧。并且，源极电极320包含杂质区域321及金属区域322。
杂质区域321接触硅基板1的凸部11及凹部12而配置在硅基板1中。并且，杂质区域321具有与硅基板1的导电型相同的导电型或相反的导电型，且具有约1020cm-3的杂质浓度。更具体而言，杂质区域321与硅基扳1的导电型无关，具有约1020cm-3的磷(P)浓度或硼(B)浓度。
金属区域322接触硅基板1及杂质区域321而配置。并且，金属区域322包含依次层叠有Ti及Au的结构。
杂质区域321接触硅基板1的凸部11及凹部12而配置在硅基板1中的结果为，碳纳米墙薄膜21～25的其中一端连接于源极电极320。
绝缘膜301～304分别配置在碳纳米墙薄膜21、22间，碳纳米墙薄膜22、23间，碳纳米墙薄膜23、24间，及碳纳米墙薄膜24、25间，且具有大致U字形状的剖面形状。绝缘膜301～304各自包含例如SiO2。
并且，绝缘膜301接触碳纳米墙薄膜21、22及源极电极320。绝缘膜302接触碳纳米墙薄膜22、23及源极电极320。绝缘膜303接触碳纳米墙薄膜23、24及源极电极320。绝缘膜304接触碳纳米墙薄膜24、25及源极电极320。
栅极电极305是与碳纳米墙薄膜21相向，并且接触绝缘膜301而配置。栅极电极306是与碳纳米墙薄膜22的其中一个表面相向，并且接触绝缘膜301而配置。
栅极电极307是与碳纳米墙薄膜22的另一个表面相向，并且接触绝缘膜302而配置。栅极电极308是与碳纳米墙薄膜23的其中一个表面相向，并且接触绝缘膜302而配置。
栅极电极309是与碳纳米墙薄膜23的另一个表面相向，并且接触绝缘膜303而配置。栅极电极310是与碳纳米墙薄膜24的其中一个表面相向，并且接触绝缘膜303而配置。
栅极电极311是与碳纳米墙薄膜24的另一个表面相向，并且接触绝缘膜304而配置。栅极电极312是与碳纳米墙薄膜25的其中一个表面相向，并且接触绝缘膜304而配置。
漏极电极330是接触碳纳米墙薄膜21～25及绝缘膜301～304而配置。更具体而言，漏极电极330是在硅基板1侧的相反侧，接触碳纳米墙薄膜21～25的与厚度方向平行的侧面及绝缘膜301～304的与厚度方向平行的侧面而配置。
栅极电极305～312及漏极电极330各自包含依次层叠有Ti及Au的结构。
在薄膜晶体管300中，当对栅极电极305、307、309、311、312施加所需的电压，并对源极电极320与漏极电极330之间施加所需的电压时，电流朝向硅基板1的法线方向流经碳纳米墙薄膜21～25。并且，流经碳纳米墙薄膜21～25的电流通过对栅极电极305、307、309、311、312施加的电压而受到控制。
另外，当使电流流经碳纳米墙薄膜22～24时，既可取代栅极电极307、309、311而对栅极电极306、308、310施加所需的电压，也可对栅极电极306、307、308、309、310、311施加所需的电压。
这样，薄膜晶体管300是电流沿硅基板1的法线方向流经沟道层2(＝碳纳米墙薄膜21～25)的纵型的薄膜晶体管。并且，沟道层2包含5个碳纳米墙薄膜21～25在硅基板1的法线方向上并列配置在源极电极320与漏极电极330之间的结构。其结果，电流在源极电极320与漏极电极330之间并列地流动。
因而，能够使比沟道层包含1个碳纳米墙薄膜的情况大的电流流动。而且，由于沟道层2配置在硅基板1的法线方向上，因此与沟道层配置在硅基板1的面内方向上的情况相比，能够提高薄膜晶体管300的集成度。进而，沟道宽度是由凸部11的长度方向(与图35的纸面垂直的方向)上的碳纳米墙薄膜21～25的尺寸而决定，碳纳米墙薄膜21～25仅在凸部11上具备配向性地成长，因此能够通过凸部11的长度来控制沟道宽度。
图36至图39是分别表示图35所示的薄膜晶体管300的制造方法的第1工序图至第4工序图。
参照图36，当开始薄膜晶体管300的制造时，依次执行与图7所示的工序(a)、(c)相同的工序，制作硅基板1(参照工序(a)、(b))。
在工序(b)之后，向硅基板1的形成有凸部11及凹部12的一主面侧离子注入杂质原子(P或B)，形成杂质区域321(参照工序(c))。
然后，执行与图7所示的工序(d)相同的工序，在硅基板1的凸部11上形成碳纳米墙薄膜21～25(参照工序(d))。
随后，在碳纳米墙薄膜21～25间，在硅基板1上形成包含SiO2的绝缘膜340(参照工序(e))。此时，绝缘膜340例如是使用硅烷(SiH4)气及O2气来作为材料气体，并通过等离子体化学气相沉积(Chemical Vapor Deposition，CVD)法而形成。
参照图37，在工序(e)之后，在碳纳米墙薄膜21～25及绝缘膜340上涂布抗蚀剂，通过光刻法及蚀刻来对该涂布的抗蚀剂进行图案化而形成抗蚀剂图案341(参照工序(f))。
然后，将抗蚀剂图案341作为遮罩来蚀刻绝缘膜340，形成绝缘膜301～304(参照工序(g))。
随后，将抗蚀剂图案341作为遮罩，通过电子束蒸镀以与绝缘膜301～304接触的方式依次堆积Ti及Au而形成金属层342～345，并去除抗蚀剂图案341(参照工序(h))。此时，堆积在抗蚀剂图案341上的金属层通过举离而被去除。
参照图38，在工序(h)之后，在碳纳米墙薄膜21～25、绝缘膜301～304及金属层342～345上涂布抗蚀剂，通过光刻法及蚀刻来对该涂布的抗蚀剂进行图案化而形成抗蚀剂图案350(参照工序(i))。
然后，将抗蚀剂图案350作为遮罩来蚀刻金属层342～345而形成栅极电极305～312，并去除抗蚀剂图案350(参照工序(j))。由此，形成栅极电极305～312。
随后，通过电子束蒸镀将Ti及Au依次堆积于碳纳米墙薄膜21～25及绝缘膜301～304上而形成漏极电极330(参照工序(k))。
参照图39，在工序(k)之后，对硅基板1的背面侧进行蚀刻而形成到达杂质区域321的凹部351(参照工序(l))。
然后，通过电子束蒸镀将Ti及Au依次堆积于凹部351，形成金属区域322。由此，形成源极电极320，薄膜晶体管300完成(参照工序(m))。
图40至图44是分别表示图35所示的薄膜晶体管300的另一制造方法的第1工序图至第5工序图。
参照图40，当开始薄膜晶体管300的制造时，依次执行与图27所示的工序(a)、(b)相同的工序，制作硅基板1A(参照工序(a)、(b))。
并且，在工序(b)之后，向硅基板1A的形成有凸部11及凹部12的一主面侧离子注入杂质原子(P或B)，形成杂质区域321(参照工序(c))。
随后，依次执行与图27所示的工序(c)～工序(e)及图28所示的工序(f)相同的工序，并通过氧等离子体来去除碳纳米墙薄膜21～25以外的碳纳米墙薄膜15，并去除抗蚀剂图案85(参照图40的工序(d)、(e)及图41的工序(f)、(g))。
工序(g)之后，依次执行与图36的工序(e)至图39的工序(m)为止的工序相同的工序(参照图41的工序(h)、图42的工序(i)～工序(k)、图43的工序(l)～工序(n)及图44的工序(o)、(p)参照)。由此，薄膜晶体管300完成。
这样，沟道层2配置在硅基板1A的法线方向上的薄膜晶体管300也是通过氧等离子体来去除形成在区域14中的碳纳米墙薄膜15而制造。其结果，在薄膜晶体管300中，能够大幅降低漏电流。
另外，图40至图44所示的工序图是在通过氧等离子体去除了形成在区域14上的碳纳米墙薄膜15后，形成栅极电极305～312、源极电极320及漏极电极330而制造薄膜晶体管300的工序图，但在实施方式3中，并不限于此，也可在形成栅极电极305～312、源极电极320及漏极电极330后，通过氧等离子体来去除形成在区域14上的碳纳米墙薄膜15而制造薄膜晶体管300。
图45至图48是分别表示图35所示的薄膜晶体管300的又一制造方法的第1工序图至第4工序图。
图45至图48所示的工序图是在图36至图39所示的工序图的工序(d)与工序(e)之间追加有工序(d-1)的工序图，其他与图36至图39所示的工序图相同。
参照图45，当开始薄膜晶体管300的制造时，依次执行与图36所示的工序(a)～工序(d)相同的工序(参照工序(a)～工序(d))。
然后，执行与图14所示的工序(d-1)相同的工序，通过氢等离子体来处理碳纳米墙薄膜21～25的表面(参照工序(d-1))。
随后，依次执行与图36的工序(e)至图39的工序(m)为止的工序相同的工序(参照图46的工序(e)～工序(g)、图47的工序(h)～工序(j)及图48的工序(k)～工序(m))。由此，薄膜晶体管300完成。
这样，沟道层2配置在硅基板1A的法线方向上的薄膜晶体管300也是通过氢等离子体来处理碳纳米墙薄膜21～25的表面后形成漏极电极330而制造。其结果，在薄膜晶体管300中，能够提高漏极电极330的密接性。
图49是表示实施方式3的又一薄膜晶体管的结构的剖面图。实施方式3的薄膜晶体管也可为图49所示的薄膜晶体管300-1。
参照图49，薄膜晶体管300-1是将图35所示的薄膜晶体管300的源极电极320取代为源极电极360、370、380、390、400，将漏极电极330取代为漏极电极411～415的薄膜晶体管，其他与薄膜晶体管300相同。
源极电极360、370、380、390、400分别对应于碳纳米墙薄膜21～25而设置。
源极电极360包含杂质区域361与金属区域362。源极电极370包含杂质区域371与金属区域372。源极电极380包含杂质区域381与金属区域382。源极电极390包含杂质区域391与金属区域392。源极电极400包含杂质区域401与金属区域402。
杂质区域361、371、381、391、401各自接触硅基板1的凸部11而配置在硅基板1中。并且，杂质区域361、371、381、391、401各自具有与硅基板1的导电型相同的导电型或相反的导电型，且具有约1020cm-3的杂质浓度。更具体而言，杂质区域361、371、381、391、401各自与硅基板1的导电型无关，具有约1020cm-3的P浓度或B浓度。
金属区域362、372、382、392、402分别接触杂质区域361、371、381、391、401，并且接触硅基板1。并且，金属区域362、372、382、392、402各自包含依次层叠有Ti及Au的结构。
杂质区域361、371、381、391、401各自接触硅基板1的凸部11而配置在硅基板1中的结果为，硅基板1的法线方向上的碳纳米墙薄膜21～25的其中一端分别接触源极电极360、370、380、390、400。
漏极电极411～415各自包含依次层叠有Ti及Au的结构。并且，漏极电极411～415分别在硅基板1侧的相反侧，接触碳纳米墙薄膜21～25的与厚度方向平行的侧面及绝缘膜301～304的与厚度方向平行的侧面而配置。
在薄膜晶体管300-1中，碳纳米墙薄膜21、源极电极360、漏极电极411、绝缘膜301及栅极电极305构成1个薄膜晶体管，碳纳米墙薄膜22、源极电极370、漏极电极412、绝缘膜301、302及栅极电极306、307构成1个薄膜晶体管，碳纳米墙薄膜23、源极电极380、漏极电极413、绝缘膜302、303及栅极电极308、309构成1个薄膜晶体管，碳纳米墙薄膜24、源极电极390、漏极电极414、绝缘膜303、304及栅极电极310、311构成1个薄膜晶体管，碳纳米墙薄膜25、源极电极400、漏极电极415、绝缘膜304及栅极电极312构成1个薄膜晶体管。
其结果，薄膜晶体管300-1包含沿硅基板1的法线方向并列配置有5个薄膜晶体管的结构。
薄膜晶体管300-1是通过如下方式而制造，即，在图36至图39所示的工序图的工序(c)中，将杂质原子(P或B)仅离子注入至硅基板1的凸部11而形成杂质区域361、371、381、391、401，在工序(k)中，形成漏极电极411～415，在工序(l)中，在硅基板1的背面侧形成与杂质区域361、371、381、391、401分别接触的5个孔，在工序(m)中，在该形成的5个孔中分别形成金属区域362、372、382、392、402。
而且，薄膜晶体管300-1也可通过如下方式而制造，即，在图40至图44所示的工序图的工序(c)中，将杂质原子(P或B)仅离子注入至硅基板1A的凸部11而形成杂质区域361、371、381、391、401，在工序(n)中，形成漏极电极411～415，在工序(o)中，在硅基板1的背面侧形成与杂质区域361、371、381、391、401分别接触的5个孔，在工序(p)中，在该形成的5个孔中分别形成金属区域362、372、382、392、402。
进而，薄膜晶体管300-1也可通过如下方式而制造，即，在图45至图48所示的工序图的工序(c)中，将杂质原子(P或B)仅离子注入至硅基板1的凸部11而形成杂质区域361、371、381、391、401，在工序(k)中，形成漏极电极411～415，在工序(l)中，在硅基板1的背面侧形成与杂质区域361、371、381、391、401分另接触的5个孔，在工序(m)中，在该形成的5个孔中分别形成金属区域362、372、382、392、402。
薄膜晶体管300-1包含沿硅基板1的法线方向并列配置有5个薄膜晶体管的结构，因此可享有与所述的薄膜晶体管10-1(参照图21)相同的效果。
在薄膜晶体管300中，漏极电极330也可如源极电极320那样配置在硅基板1中，源极电极320也可如漏极电极330那样，在硅基板1的法线方向上，在硅基板1侧的相反侧接触碳纳米墙薄膜21～25。
因而，在薄膜晶体管300中，只要源极电极320及漏极电极330中的任一个以接触凸部11及凹部12的方式配置在硅基板1中，而源极电极320及漏极电极330中的任意另一个在硅基板1的法线方向上，在硅基板1侧的相反侧接触碳纳米墙薄膜21～25即可。
对于薄膜晶体管300-1，也可以源极电极360、370、380、390、400及漏极电极411～415中的任一个接触凸部11的方式配置在硅基板1中，而源极电极360、370、380、390、400及漏极电极411～415中的任意另一个在硅基板1的法线方向上，在硅基板1侧的相反侧接触碳纳米墙薄膜21～25。
实施方式3中的其他说明与实施方式1的说明相同。
如上所述，在实施方式1中，对背栅型的薄膜晶体管10、10-1进行了说明，在实施方式2中，对顶栅型的薄膜晶体管200、200-1进行了说明，在实施方式3中，对沟道层2配置在硅基板1、1A的法线方向上的薄膜晶体管300、300-1进行了说明。
因而，本发明的实施方式的薄膜晶体管只要包括下述部分即可，即：硅基板，在一主面上呈条纹状或网格状地形成有凹凸形状；沟道层，包含多个碳纳米墙薄膜，所述多个碳纳米墙薄膜沿着凹凸形状的凸部的长度方向而配置在多个凸部上，且各自沿硅基板的法线方向成长；源极电极，在多个碳纳米墙薄膜的各自中，至少接触碳纳米墙薄膜的与厚度方向平行的第1侧面；漏极电极，在碳纳米墙薄膜的面内方向上以与源极电极相向的方式而配置，且在多个碳纳米墙薄膜的各自中，至少接触与第1侧面相向的第2侧面；栅极电极；以及绝缘膜，配置在多个碳纳米墙薄膜与栅极电极之间。
而且，本发明的实施方式的薄膜晶体管的制造方法是使用多个碳纳米墙薄膜来作为沟道层的薄膜晶体管的制造方法，且只要包括下述工序即可，即：第1工序，在硅基板的一主面上呈条纹状或网格状地形成凹凸形状；第2工序，沿着凹凸形状的凸部的长度方向而在多个凸部上形成多个碳纳米墙薄膜；第3工序，以如下方式形成源极电极，即，在多个碳纳米墙薄膜的各自中，至少接触碳纳米墙薄膜的与厚度方向平行的第1侧面；第4工序，以如下方式形成漏极电极，即，在碳纳米墙薄膜的面内方向上以与源极电极相向的方式而配置，且在多个碳纳米墙薄膜的各自中，至少接触与第1侧面相向的第2侧面；第5工序，与多个碳纳米墙薄膜相向地形成绝缘膜；以及第6工序，接触绝缘膜而形成栅极电极。
应认为，本文公开的实施方式的所有内容仅为例示，并非限定性的内容。本发明的范围应由权利要求书而非所述实施方式的说明来表示，且包含与权利要求书均等的含义及范围内的所有变更。
产业上的可利用性
本发明适用于薄膜晶体管及其制造方法。

Claims (9)

1.一种薄膜晶体管，其特征在于包括：
硅基板，在一主面上呈条纹状或网格状地形成有凹凸形状；
沟道层，包含多个碳纳米墙薄膜，所述多个碳纳米墙薄膜沿着所述凹凸形状的凸部的长度方向而配置在多个凸部上，且各自沿所述硅基板的法线方向成长；
源极电极，在所述多个碳纳米墙薄膜的各自中，至少接触所述碳纳米墙薄膜的与厚度方向平行的第1侧面；
漏极电极，在所述碳纳米墙薄膜的面内方向上以与所述源极电极相向的方式而配置，且在所述多个碳纳米墙薄膜的各自中，至少接触与所述第1侧面相向的第2侧面；
栅极电极；以及
绝缘膜，配置在所述多个碳纳米墙薄膜与所述栅极电极之间。
2.根据权利要求1所述的薄膜晶体管，其特征在于，
所述绝缘膜接触所述硅基板的与所述一主面为相反侧的表面而配置，
所述栅极电极接触所述绝缘膜而配置，
所述源极电极及所述漏极电极沿着所述凹凸形状的凸部的长度方向而配置。
3.根据权利要求1所述的薄膜晶体管，其特征在于，
所述绝缘膜在所述多个碳纳米墙薄膜的各自中，接触与所述硅基板侧为相反侧且与所述碳纳米墙薄膜的厚度方向平行的第3侧面而配置，
所述栅极电极接触所述绝缘膜而配置，
所述源极电极及所述漏极电极沿着所述凹凸形状的凸部的长度方向而配置。
4.根据权利要求2或3所述的薄膜晶体管，其特征在于，
所述源极电极包含多个源极电极构件，所述多个源极电极构件对应于所述多个碳纳米墙薄膜而设置，且至少接触各自对应的碳纳米墙薄膜的所述第1侧面而配置，
所述漏极电极包含多个漏极电极构件，所述多个漏极电极构件对应于所述多个碳纳米墙薄膜而设置，且至少接触各自对应的碳纳米墙薄膜的所述第2侧面而配置。
5.根据权利要求1所述的薄膜晶体管，其特征在于，
所述绝缘膜包含多个栅极绝缘膜，所述多个栅极绝缘膜对应于所述多个碳纳米墙薄膜而设置，并且沿着所述碳纳米墙薄膜的面内方向而配置，且接触各自对应的碳纳米墙薄膜，
所述栅极电极包含多个栅极电极构件，所述多个栅极电极构件对应于所述多个栅极绝缘膜而设置，且接触各自对应的栅极绝缘膜而配置，
所述源极电极及所述漏极电极中的其中一个在所述凸部侧配置于所述硅基板中，
所述源极电极及所述漏极电极中的另一个在所述硅基板的法线方向上配置于所述硅基板侧的相反侧。
6.根据权利要求1所述的薄膜晶体管，其特征在于，
所述绝缘膜包含多个栅极绝缘膜，所述多个栅极绝缘膜对应于所述多个碳纳米墙薄膜而设置，并且沿着所述碳纳米墙薄膜的面内方向而配置，且接触各自对应的碳纳米墙薄膜，
所述栅极电极包含多个栅极电极构件，所述多个栅极电极构件对应于所述多个栅极绝缘膜而设置，且接触各自对应的栅极绝缘膜而配置，
所述源极电极及所述漏极电极中的其中一个包含对应于所述多个碳纳米墙薄膜而设置的多个第1电极构件，
所述源极电极及所述漏极电极中的另一个包含对应于所述多个碳纳米墙薄膜而设置的多个第2电极构件，
所述多个第1电极构件各自包含杂质区域及金属区域，所述杂质区域形成在与对应的碳纳米墙薄膜接触的凸部，所述金属区域接触所述杂质区域而配置，
所述多个第2电极构件各自与对应的碳纳米墙薄膜的厚度方向平行，且与配置在所述对应的碳纳米墙薄膜的所述硅基板侧的相反侧的第3侧面接触。
7.一种薄膜晶体管的制造方法，所述薄膜晶体管使用多个碳纳米墙薄膜来作为沟道层，所述薄膜晶体管的制造方法的特征在于包括：
第1工序，在硅基板的一主面上呈条纹状或网格状地形成凹凸形状；
第2工序，沿着所述凹凸形状的凸部的长度方向而在多个凸部上形成多个碳纳米墙薄膜；
第3工序，以如下方式形成源极电极：在所述多个碳纳米墙薄膜的各自中，至少接触所述碳纳米墙薄膜的与厚度方向平行的第1侧面；
第4工序，以如下方式形成漏极电极：在所述碳纳米墙薄膜的面内方向上以与所述源极电极相向的方式而配置，且在多个碳纳米墙薄膜的各自中，至少接触与所述第1侧面相向的第2侧面；
第5工序，与所述多个碳纳米墙薄膜相向地形成绝缘膜；以及
第6工序，接触所述绝缘膜而形成栅极电极。
8.根据权利要求7所述的薄膜晶体管的制造方法，其特征在于进一步包括：
第7工序，通过使用氧气的等离子体，将形成在所述薄膜晶体管的配置位置以外的区域中的碳纳米墙薄膜予以去除。
9.根据权利要求7或8所述的薄膜晶体管的制造方法，其特征在于进一步包括：
第8工序，通过使用氢气的等离子体来对所述多个碳纳米墙薄膜进行处理，
所述第3工序及第4工序是接着所述第8工序而执行。
CN201280075389.5A 2012-08-23 2012-08-23 薄膜晶体管及其制造方法 Pending CN104584228A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/071297 WO2014030239A1 (ja) 2012-08-23 2012-08-23 薄膜トランジスタおよびその製造方法

Publications (1)

Publication Number Publication Date
CN104584228A true CN104584228A (zh) 2015-04-29

Family

ID=50149574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280075389.5A Pending CN104584228A (zh) 2012-08-23 2012-08-23 薄膜晶体管及其制造方法

Country Status (4)

Country Link
US (1) US9236488B2 (zh)
JP (1) JP5856303B2 (zh)
CN (1) CN104584228A (zh)
WO (1) WO2014030239A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102003031B1 (ko) * 2017-12-21 2019-07-25 주식회사 엔디디 바이오 감지 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006272491A (ja) * 2005-03-28 2006-10-12 Toyota Motor Corp カーボンナノウォールの処理方法、カーボンナノウォール、カーボンナノウォールデバイス
WO2010038793A1 (ja) * 2008-09-30 2010-04-08 凸版印刷株式会社 ナノ炭素材料複合基板およびその製造方法
JP2010192367A (ja) * 2009-02-20 2010-09-02 Toppan Printing Co Ltd ナノ炭素材料複合基板製造方法、ナノ炭素材料複合基板、電子放出素子
JP2011190156A (ja) * 2010-03-16 2011-09-29 Nagoya Univ カーボンナノウォールの選択成長方法、およびカーボンナノウォールを用いた電子デバイス

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4669957B2 (ja) * 2007-03-02 2011-04-13 日本電気株式会社 グラフェンを用いる半導体装置及びその製造方法
JP5339496B2 (ja) * 2008-03-26 2013-11-13 国立大学法人名古屋大学 カーボンナノウォールの製造方法
JP5453045B2 (ja) * 2008-11-26 2014-03-26 株式会社日立製作所 グラフェン層が成長された基板およびそれを用いた電子・光集積回路装置
US8809153B2 (en) * 2012-05-10 2014-08-19 International Business Machines Corporation Graphene transistors with self-aligned gates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006272491A (ja) * 2005-03-28 2006-10-12 Toyota Motor Corp カーボンナノウォールの処理方法、カーボンナノウォール、カーボンナノウォールデバイス
WO2010038793A1 (ja) * 2008-09-30 2010-04-08 凸版印刷株式会社 ナノ炭素材料複合基板およびその製造方法
JP2010192367A (ja) * 2009-02-20 2010-09-02 Toppan Printing Co Ltd ナノ炭素材料複合基板製造方法、ナノ炭素材料複合基板、電子放出素子
JP2011190156A (ja) * 2010-03-16 2011-09-29 Nagoya Univ カーボンナノウォールの選択成長方法、およびカーボンナノウォールを用いた電子デバイス

Also Published As

Publication number Publication date
WO2014030239A1 (ja) 2014-02-27
US9236488B2 (en) 2016-01-12
US20150221779A1 (en) 2015-08-06
JPWO2014030239A1 (ja) 2016-07-28
JP5856303B2 (ja) 2016-02-09

Similar Documents

Publication Publication Date Title
TWI766525B (zh) 在3d nand存放裝置中用於提高豎直蝕刻性能的膜的電漿增強化學氣相沉積
TWI705529B (zh) 空氣間隙形成處理
US20110193053A1 (en) Method for making side growth semiconductor nanowires and transistors obtained by said method
US20210343539A1 (en) Substrate processing method and plasma processing apparatus
TWI767403B (zh) 沉積具有減少的表面粗糙度的材料之方法
CN104584228A (zh) 薄膜晶体管及其制造方法
TWI593012B (zh) Plasma processing method and plasma processing device
CN103650093A (zh) 包括纳米结构的器件及其制造方法
WO2018156975A1 (en) Method of quasi-atomic layer etching of silicon nitride
KR102599830B1 (ko) 결함 평탄화
JP2023080566A (ja) エッチング方法及びプラズマ処理装置
CN117321242A (zh) 无氦硅形成
Morimoto et al. Effect of time-modulation bias on polysilicon gate etching
JP6046351B2 (ja) 絶縁膜およびその製造方法
JP5988304B2 (ja) 薄膜トランジスタおよびその製造方法
JP5040066B2 (ja) 成膜装置及び成膜方法
TWI828120B (zh) 具有金屬摻雜劑之材料的沉積方法
JP2014225679A (ja) カーボンナノウォールを用いた電子デバイス
TWI817522B (zh) 用於遮罩圖案化的氮化硼
US11276573B2 (en) Methods of forming high boron-content hard mask materials
US20230090426A1 (en) Germanium and silicon stacks for 3d nand
Qaid et al. High aspect ratio and low leakage current carbon nanosheets based high-k nanostructure for energy storage applications
CN117253774A (zh) 用于形成包含氧化硅的层的方法和***
JP2023545516A (ja) 制御ゲート後退部のためのプロファイル整形
TW202134458A (zh) 對結晶有抗性的基於非晶矽的膜

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150429