CN104467709A - 电流反馈运算放大器 - Google Patents

Abstract

本发明涉及电流反馈运算放大器。公开了一种集成的、全差分、电流反馈跨导运算放大器电路。该电路可以被配置为类—AB、低阻抗的输入级，被变频、轨到轨的输出级跟随。在没有消耗额外直流电源情况下，为提升该放大器的开环跨导增益，在该输入级与增益增强级都使用相同的偏置电流，并且作为它的负载。该增益级可以直流或者交流耦合到放大器的输入。在直流耦合的情况，输出共模反馈回路可以被用作在该放大器中提供合适的工作电压。

Description

电流反馈运算放大器

优先权申请的援引并入

在提交本申请的申请数据表(ADS)予以确定的任何与所有外国或国内优先权声明的申请，在此通过37CFR1.57被援引并入。

背景技术

运算放大器是广为人知的构件。一类运算放大器被称为电压模式或者电压反馈模式运算放大器。电压反馈运算放大器在高频中具有局限性，主要涉及到输入级的饱和与后续的转换速率的限制。

发明内容

通过在运算放大器的输入级采用不同的体系结构，它接收电流而不是电压，设备的总体高频性能的较大改善得以实现。在这种情况下，该运算放大器被称为电流反馈运算放大器。

实施例可以包括输入级，包含电流镜的电流电压转换器，包含具有共射极连接的输出晶体管的输出级。缺点是，由于输出晶体管的共射极连接而导致的受限的电压输出范围。通常，电流镜只是重定向并合并从输入级流出的电流，没有任何放大。这能导致在电路中比较大的功耗。

克服了受限的输出电压范围与较大功耗的缺点的电流反馈放大器的实施例被公开。该电路具有差分输入与输出，并且可以使用CMOS或者双极型集成电路技术实现。在一个实施例中，该电路的输入是一个类—AB、低阻抗级，它的偏置电流在其增益增强级被作为负载连接以重新使用。增益增强级接收与主放大器相同的输入信号，无论是直接使用还是使用小型隔直电容，它在集成电路上不需要一个过大面积，并提供在放大器的开环跨阻抗上的改善，而无需耗费额外的电源。该运算放大器的输出部分由直接连接到输入与增益增强级的反相器组成，没有使用额外电流镜或者为了输入信号路由与提取的折叠共源共栅电流。在低电压CMOS实现中，正向偏压可用于降低输入晶体管的阈值电压。所公开的电流反馈运算放大器实施例可以在闭环结构或者更为复杂的电路中，例如集成高频滤波器，用作独立的高频放大器。

从一个方面，一种包括运算放大器的装置被公开。该运算放大器包括被配置在输入端口接收差分输入电流并产生第一电压信号的输入级。差分电流对应于在非反相输入节点的第一输入电流与反相输入节点的第二输入电流之间的差。输入级包括第一输入晶体管、第二输入晶体管、第三输入晶体管与第四输入晶体管。运算放大器还包括增益增强级，增益增强级包括第一增益增强型晶体管、第二增益增强型晶体管、第三增益增强型晶体管和第四增益增强型晶体管。第一、第三输入晶体管与第三、第四增益增强型晶体管包括第一半导体类型，并且第二、第四输入晶体管与第一、第二增益增强型晶体管包括与第二半导体类型互补的第二半导体类型。第一输入晶体管的源极、第二输入晶体管的源极、第二增益增强型晶体管的栅极、第四增益增强型晶体管的栅极被运作地耦合到非反相输入节点，第三输入晶体管的源极、第四输入晶体管的源极、第一益增强型晶体管的栅极、第三输入晶体管的源极被运作地耦合到反相器输入节点，使得增益增强型晶体管的栅极被交叉耦合到输入端口以提供与第一电压信号同相的第二电压信号。第一输入晶体管的栅极与第三输入晶体管的栅极被运作地耦合到第一输入级偏置电压，并且第二输入晶体管的栅极与第四输入晶体管的栅极被运作地耦合到第二输入级偏置电压。

该装置还包括第一尾部晶体管与第二尾部晶体管，与包括被配置为第一尾部晶体管提供电压的第一控制电路与被配置为第二尾部晶体管提供电压的第二控制电路的共模控制电路，并且其中通过本地共模负反馈，该共模控制电路被配置以控制第一与第二尾部晶体管以偏置输入级的直流工作电流。该装置还包括被配置在输入端口提供差分电压的输出级。差分电压对应于反相输出节点的第一输出电压与非反相输出节点的第二输出电压之间差。该输出级包括第一输出晶体管、第二输出晶体管、第三输出晶体管、第四输出晶体管；其中，第一、第三输出晶体管包括第一晶体管类型，并且第二、第四输出晶体管包括第二、互补晶体管类型。

在一个实施例中，第一输出晶体管的栅极被运作地耦合到第一控制电路的第一输出、第一增益增强型晶体管的漏极以及第一输入晶体管的漏极。第二输出晶体管的栅极被运作地耦合到第二控制电路的第一输出、第三增益增强型晶体管的漏极与第二输入晶体管的漏极，其中，第一输出晶体管的漏极与第二输出晶体管的漏极被运作地耦合到第一输出节点。

在一个实施例中，第三输出晶体管的栅极被运作地耦合到第一控制电路的第二输入、第二增益增强型晶体管的漏极以及第三输入晶体管的漏极。第四输出晶体管的栅极被运作地耦合到第二控制电路的第二输入、第四增益增强型晶体管的漏极、第四输入晶体管的漏极，并且第三输出晶体管的漏极与第四输出晶体管的漏极被运作地耦合到第二输出节点。

第一控制电路包括第一对串联共模电阻，它包括被配置提供第一输出的第一端，被配置提供第二输出的第二端，以及被配置提供第一控制电路输出的公共节点。第二控制电路包括第二对串联共模电阻，共模电阻包括被配置提供第一输入的第一端，被配置提供第二输入的第二端与被配置提供第二控制电路输出的公共节点。

在一个实施例中，第一与第二输出晶体管的直流漏电流约等于第一与第二输入晶体管的直流漏电流，并且第三与第四输出晶体管的直流漏极电流约等于第三与第四输入晶体管的直流漏极电流。

在一个实施例中，第一控制电路还包括第三共模电阻、第一电流源、第二电流源，其中第一电流源的第一节点被耦合到第一尾部晶体管的栅极与第三共模电阻的第一端，其中第三共模电阻的第二端被耦合到第一对共模电阻的公共节点与第二电流源的第一节点。第二控制电路还包括第四共模电阻、第三电流源、第四电流源，其中第三电流源的第一节点被耦合到第二尾部晶体管的栅极与第四共模电阻的第一端，其中第四共模电阻的第二端被耦合到第二对共模电阻的公共节点与第四电流源的第一节点。流经第三与第四共模电阻的电流在共模控制电路的输入端电平漂移电压以改变输入级晶体管与增益增强型级晶体管的漏极—源极净空余量。

该共模控制还包括第三控制电路，第三控制电路包括运算跨导放大器与具有公共节点的第三对共模串联电阻，其中第三对共模电阻通过公共节点被运作地耦合到运算跨导放大器的非反相输入端，第三对的第一端被运作地耦合到该反相输出节点，并且第三对第二端被运作地耦合到该非反相输出节点。该运算跨导放大器的反相输入端被提供以共模参考电压，并且该运算跨导放大器的输出端被耦合到第二尾部晶体管的漏极，并且其中该运算跨导放大器被配置产生叠加到第二尾部晶体管直流漏极电流的输出直流电流并且通过增益增强级与该输出级关闭负反馈回路。

增益增强级还包括第一增益增强电容、第二增益增强电容，以及包括耦合到第一共模电阻对公共节点的公共节点的第一对增益增强串联电阻。第一端被运作地耦合到第一增益增强型晶体管的栅极，并且第二端被耦合到第二增益增强型晶体管的栅极，其中第一增益增强型晶体管的栅极通过第一增益增强电容被交流耦合到反相输入节点，并且其中第二增益增强型晶体管的栅极通过第二增益增强电容被交流耦合非反相输入节点。

在一个实施例中，第一、第二、第三与第四输入晶体管被偏置以减少晶体管的阈值电压，其中第一输入晶体管的体二极管与第三输入晶体管的体二极管被提供第一正体偏置电压，并且其中第二输入晶体管的体二极管与第四输入晶体管的体二极管被提供第二正体偏置电压。

该装置还包括被配置以产生第一输入偏置电压的偏压发生器。该偏压发生器包括第一放大器、第一电流源、输入复制晶体管、增益增强复制晶体管与尾部复制晶体管。该放大器的反相输入被耦合到输入复制晶体管的源极，增益增强型复制晶体管的栅极以及电流源的第一节点。增益增强型复制晶体管的漏极被耦合到输入复制晶体管的漏极与尾部复制晶体管的栅极。该放大器的非反相输入被耦合到共模参考电压。该放大器的输出提供第一输入偏置电压；并且输入复制晶体管被配置复制输入级的晶体管。

该装置还包括被配置产生第一偏置电压的偏压的偏压发生器，其中该偏压发生器包括第一放大器、第一电流源、输入复制晶体管与增益增强复制晶体管。该放大器的反相输入被耦合到输入复制晶体管的源极与电流源的第一节点。增益增强型复制晶体管的漏极与栅极被耦合到输入复制晶体管的漏极。该放大器的非反相输入耦合到共模参考电压。放大器的输出端提供第一输入偏置电压，并且输入复制晶体管的漏极电路复制了输入级的漏极电路。

从另一方面，所公开的装置包括运算放大器。该运算放大器包括被配置用以在输入端口接收差分输入的输入级并且提供第一电压信号。差分电流对应于在非反相输入节点的第一输入电流与反相输入节点的第二输入电流之间的差，其中输入级包括第一输入晶体管、第二输入晶体管、第三输入晶体管与第四输入晶体管。运算放大器还包括增益增强级，它包括第一增益增强型晶体管、第二增益增强型晶体管、第三增益增强型晶体管与第四增益增强型晶体管，其中第一、第三输入晶体管与第三、第四增益增强型晶体管包括第一晶体管类型，并且其中第二、第四输入晶体管与第一、第二增益增强型包括第二晶体管类型。进一步，第一输入晶体管的发射极、第二输入晶体管的发射极、第二增益增强型晶体管的基极与第四增益增强型晶体管的基极被耦合到非反相输入节点，并且第三输入晶体管的发射极、第四输入晶体管的发射极、第一增益增强型晶体管的基极与第三增益增强型晶体管的基极被耦合到反相输入节点，使得增益增强型晶体管的基极被交叉耦合到输入端口以提供与第一电压同相的第二电压信号。第一输入晶体管的基极与第三输入晶体管的基极被耦合到第一输入级偏置电压，并且第二输入晶体管的基极与第四输入晶体管的基极被耦合到第二输入级偏置电压。

该装置还包括共模控制电路，它包括第一控制电路与第二模控制电路，被配置在输出端口提供差分电压的输出级。差分电压对应于在反相输出节点的第一输出电压与在非反相输出节点的第二输出电压之间的差。输出级包括第一输出晶体管、第二输出晶体管、第三输出晶体管与第四输出晶体管，其中第一、第三输出晶体管包括第一晶体管类型并且第二、第四输出晶体管包括第二晶体管类型。

该装置还包括被配置以提供第一偏置输入电压的偏压发生器。该偏压发生器包括第一放大器、第一电流源、输入复制晶体管与增益增强复制晶体管。该放大器的反相输入被耦合到输入复制晶体管的发射极与电流源的第一节点；增益增强型复制晶体管的源极与集电极被耦合到输入复制晶体管的集电极；并且该放大器的非反相输出被耦合到共模参考电压。该放大器的输出提供第一输入偏置电压，并且输入复制晶体管复制输入级的晶体管。

从另一个方面，所公开的装置包括运算放大器。该运算放大器包括在第一输入节点与第二输入节点接收差分输入电流信号的输入级。输入级被配置被偏置电流偏移，输入级的晶体管被配置在共栅极或者共基极结构工作。运算放大器还包括与输入级串联的负载级，其中负载级被配置由与输入级相同的偏置电流所偏置。负载级的晶体管被配置在共源极或者共发射极结构工作，并且负载级的晶体管与输入级的晶体管成结对并且被配置用作输入级的晶体管的负载。其中，一对包括第一半导体类型的第一晶体管和与第一半导体类型互补的第二半导体类型的第二晶体管。第一晶体管的源极或者发射极被运作地耦合到第一输入节点，并且第二晶体管的栅极或者基极被运作地耦合到第二输入节点。

该装置还包括被配置以产生输出信号的输出级，输出级包括多个晶体管，其包括第三晶体管，其中第三晶体管被配置在共源极或共发射极结构工作。第三晶体管是第一半导体类型，其中第三晶体管的栅极或基极被运作地耦合到第一晶体管的源极与第二晶体管的漏极，并且第三晶体管的漏极被配置驱动部分输出信号。

该装置还包括被配置拉电流到负载级的第一尾部晶体管，被配置从负载级灌电流的第二尾部晶体管，被配置偏置第一尾部晶体管与第二尾部晶体管以输出信号的共模电压以控制差分输出信号的共模电压，其中输出信号包括差分输出信号。

附图说明

实现本发明的各种特征的一般体系结构将参考附图予以说明。所提供的附图与相关描述用于说明本发明的实施例，而不是限制本发明的范围。整个附图中，参考数字被重复使用以表示被参考元素之间的对应关系。

图1是根据某些实施例，示出差分CMOS电流反馈运算放大器的示意图。

图2是根据某些实施例，示出使用包括两个电阻的共模控制电路的CMOS电流反馈运算放大器的示意图。

图3是根据某些实施例，示出可以被用在CMOS电流反馈运算放大器的共模控制电路的实施例的示意图。

图4是根据某些实施例，示出包括输出共模反馈回路的CMOS电流反馈运算放大器的示意图。

图5是根据某些实施例，示出包括交流耦合的增益增强级的CMOS电流反馈运算放大器的示意图。

图6是根据某些实施例，包括交流耦合的增益增强级与具有正体偏置输入晶体管的CMOS电流反馈运算放大器的示意图。

图7是根据某些实施例，示出被CMOS电流反馈运算放大器的实施例使用的，产生偏置电压的CMOS偏置电路的示意图。

图8是根据某些实施例，示出被CMOS电流反馈运算放大器的实施例使用的，产生偏置电压的另一个CMOS偏置电路的示意图。

图9是比较有与没有增益增强的电流反馈放大器的典型开环跨阻抗增益的示例性图表。

图10是根据某些实施例，示出在闭环、电压放大器结构的电流反馈运算放大器的示意图。

图11示出在低增益、闭环的结构中，比较有与没有增益增强的电流反馈放大器的典型增益的示例性图表。

图12示出在高增益、闭环结构中，有与没有增益增强的电流反馈放大器的典型增益的示例性图表。

图13是根据某些实施例，示出包括交流耦合增益增强级的差分双极型电流反馈运算放大器的示意图。

图14是根据某些实施例，示出被差分双极型电流反馈运算放大器使用的，产生偏置电压的双极型偏置电路的示意图。

具体实施方式

某些实施例的下列详细描述介绍了本发明的特定实施例的各种说明。然而，本发明可以体现在多种由权利要求所定义与涵盖的不同方式。在本说明书中，参考附图，其中相同的参考数字表明相似的元素。

图1示出具有输入端口INP、INN与输出端口OUTN、OUTP的差分互补金属氧化物半导体电流反馈运算放大器的一个实施例。电流反馈放大器100包括输入级102，两个互补增益增强级104A、104B，两个配置提供偏压，互补共模控制电路106A、106B，伪差分输出级108与尾部晶体管M_P0与M_N0。

输入级102包括分别由电压V_BIASP与V_BIASN偏置的互补晶体管M_P1A、M_P1B与M_N1A、M_N1B。在实施例中，输入级102包括类AB输入级。互补增益增强级104A、104B分别包括晶体管M_P2A、M_P2B与M_N2A、M_N2B，它们的栅极被交叉耦合到放大器输入INP与INN，并且在节点A、B、D与E提供与输入级102产生的电压信号同相的额外电压信号以提供增益增强。在一个实施例中，流经增益增强级104A、104B的偏置电流与流经输入级102的偏置电流相同，这有利地节省了功耗。

共模控制电路106A、106B分别在节点C与节点F提供与(V_A+V_B)/2与(V_D+V_E)/2相关的电压到尾部晶体管的栅极M_P0与M_N0，并且通过本地共模负反馈帮助尾部晶体管M_P0与M_N0吸收输入级102的直流工作电流。在一个实施例中，节点C与节点F的电压分别约与(V_A+V_B)/2、(V_D+V_E)/2成比例。最后，伪差分输出级108包括两个反相器，其中每个反相器分别包含晶体管M_P3A、M_P3B与M_N3A、M_N3B。晶体管M_P3A、M_P3B与M_N3A、M_N3B与它们正确选择的偏置电流，使用普通的处理技术，晶体管M_P3A、M_P3B与M_N3A、M_N3B可以工作在饱和区。例如，120纳米的CMOS工艺，65纳米的CMOS工艺与类似工艺，使用V_DD供给电源电压，例如，约1.2V。在一个实施例中，CMOS实现包括提供小的晶体管阈值电压的隔离阱技术。然而，所公开的原理与优点也适用于不采用隔离阱技术的实施例。

运算放大器100被配置分别在反相与非反相输入端口INN、INP，接收差分电流输入i_in，并且在非反相与反相输出端口OUTP、OUTN，产生差分输出电压信号V_out+、V_out-。在一个实施例中，晶体管包括具有栅极、漏极、源极与被耦合到源极的体终端的增强型场效应晶体管(FETs)。例如，这些场效应管可以采用CMOS工艺来制造。

在输入级102，晶体管M_N1A的源极与体晶体管被耦合到M_P1A的源极与体晶体管，到非反相输入端口INP，到增益增强级104B的晶体管M_N2B的栅极，以及增益增强级104A的M_P2B晶体管的栅极。在示出的实施例中，晶体管M_N1A与M_N2B对应于N通道的场效应管，并且晶体管M_P1A与M_P2B对应于P通道的场效应管。P通道的场效应管互补于N通道的场效应管。晶体管M_N1B的源极与体晶体管被耦合到晶体管M_P1B的源极与体晶体管，到反相输入端口INN，到增益增强级104B的晶体管M_N2A的栅极，到增益增强级104A的晶体管M_P2A的栅极。晶体管M_P1A的栅极被耦合到晶体管M_P1B的栅极与偏置电压V_BIASP。晶体管M_N1A的栅极被耦合到晶体管M_N1B的栅极与偏置电压V_BIASN。

进一步，在输入级102中，晶体管M_N1A的漏极被耦合到共模控制电路106A的输入in1，到输出级晶体管M_P3A的栅极，与在增益增强级104A的晶体管M_P2A的漏极。晶体管M_N1B的漏极被耦合到共模控制电路106A的in2，到输出级晶体管M_P3B的栅极，与增益增强级的晶体管M_P2B的漏极。晶体管M_P1A的漏极被耦合到共模控制电路106B的输入in1，到输出级晶体管M_N3A的栅极，与增益增强级104B的晶体管M_N2A的漏极。晶体管M_P1B的漏极被耦合到共模控制电路106B的输入in2，到输出级晶体管M_N3B的栅极，与增益增强级104B的晶体管M_N2B的漏极。

在增益增强级104A、104B中，晶体管M_P2A的源极与体晶体管耦合到M_P2B晶体管的源极，到体晶体管和尾部晶体管M_P0的漏极，并且晶体管M_N2A的源极与体晶体管耦合到晶体管M_N2B的源极与体晶体管，与尾部晶体管M_N0的漏极。如上所述，晶体管M_P2A的栅极被耦合到输入级晶体管M_N1B的源极与体晶体管，到输入级晶体管M_P1B的源极与体晶体管，到反相输入端口INN，与晶体管M_N2A的栅极；晶体管M_P2B的栅极被耦合到输入级晶体管M_N1A的源极与体晶体管，到输入级晶体管M_P1A的源极与体晶体管，到非反相输入端口INP，与晶体管M_N2B的栅极。

进一步，如上所述，晶体管M_P2A的漏极被耦合到输入级晶体管M_N1A的漏极，到共模控制电路106A的输入in1，以及输出级晶体管M_P3A的栅极；晶体管M_P2B的漏极被耦合到输入级晶体管M_N1B的漏极，到共模控制电路106A的输入in2，以及输出级晶体管M_P3B的栅极；晶体管M_N2A的漏极被耦合到输入级晶体管M_P1A的漏极，到共模控制电路106B的输入in1，到输出级晶体管M_N3A的栅极；晶体管M_N2A的漏极被耦合到输入级晶体管M_P1A的漏极，到共模控制电路106B的输入in1，到输出级晶体管M_N3A的栅极；并且晶体管M_N2B的漏极被耦合到输入级M_P1B的漏极，到共模控制电路106B的输入in2，以及输出级晶体管M_N3B的栅极。

在共模控制电路106A中，输出被耦合到尾部晶体管M_P0的栅极。如上所述，输入in1被耦合到增益增强级晶体管M_P2A的漏极，到输入级晶体管M_N1A的漏极，以及输出级晶体管M_P3A的栅极，并且输入in2被耦合到增益增强级晶体管M_P2B的漏极，到输入级晶体管M_N1B的漏极以及输出级晶体管M_P2B的栅极。

在共模控制电路106B中，输出被耦合到尾部晶体管M_N0的栅极。如上所述，输入in1被耦合到增益增强级晶体管M_N2A的漏极，到输入级晶体管M_P1A的漏极，以及输出级晶体管M_N3A的栅极，并且输入in2被耦合到增益增强级晶体管M_N2B的漏极，到输入级晶体管M_P1B的漏极，以及输出级晶体管M_N3B的栅极。

在输出级108中，晶体管M_P3A的源极与体晶体管以及晶体管M_P3B的源极与体晶体管耦合到第一电压V_DD与晶体管M_N2A的源极与体晶体管，并且晶体管M_N2B的源极与体晶体管耦合到第二电压GND。晶体管M_P3A的漏极被耦合到晶体管M_N3A的漏极与反相输出端口OUTN，并且晶体管M_P3B的漏极被耦合到晶体管M_N3B的漏极与非反相输出端口OUTP。

如上所述，晶体管M_P3A的栅极被耦合到共模控制电路106A的输入in1，到增益增强级晶体管M_P2A的漏极，以及输入级晶体管M_N1A的漏极；输出级晶体管M_P3B的栅极被耦合到共模控制电路106A的输入in2，增益增强级晶体管M_P2B的漏极，以及输入级晶体管M_N1B的漏极；输出级晶体管M_N3A的栅极被耦合到共模控制电路106B的输入in1，到增益增强级晶体管M_N2A的漏极，以及输入级晶体管M_P1A的漏极；并且晶体管M_N3B的栅极被耦合到共模控制电106B的输入in2，到增益增强级晶体管M_N2B的漏极，以及输入级晶体管M_P1B的漏极。

尾部晶体管M_P0的源极与体晶体管被耦合到第一电压V_DD；尾部晶体管M_P0的栅极被耦合到共模控制电路106A的输出，并且尾部晶体管M_P0的漏极被耦合到增益增强级晶体管M_P2A的源极与体晶体管以及增益增强级晶体管M_P2B的源极与体晶体管。

尾部晶体管M_N0的源极与体晶体管被耦合到第二电压GND；尾部晶体管M_N0的栅极被耦合到共模控制电路106B的输出；并且尾部晶体管M_N0的漏极被耦合到增益增强级晶体管M_N2A的源极与体晶体管以及增益增强级晶体管M_N2B的源极与体晶体管。

放大器100的运作可以在共模控制电路106A、106B的简单实施例中更好地被理解。图2示出一个运算放大器200，包括输入端口INP、INN，输出端口OUTN、OUTP，输入级102，两个互补增益增强级104A、104B，伪差分输出级108，以及尾部晶体管M_P0与M_N0，如上图1关于运算放大器100所描述的。

电流反馈运算放大器200还包括两个提供偏置电压的，互补的共模控制电路206A、206B。在一个实施例中，每个互补共模控制电路206A、206B分别包括两个电阻R_A1、R_A2与R_B1、R_B2。共模控制电路206A包括与电阻R_A2串联的电阻R_A1，使得电阻R_A1的第二端被耦合到电阻R_A2的第一端。参照图1与图2，电阻R_A1与R_A2的公共节点构成节点C，节点C被用作输出，电阻R_A1的第一端构成输入in1，并且电阻R_A2的第二端构成共模控制电路206A的输入in2。

类似地，共模控制电路206B包括与电阻R_B2串联的电阻R_B1，使得电阻R_B1的第二端被耦合到电阻R_B2的第一端。参照图1与图2，电阻R_B1与R_B2的公共节点构成输出，电阻R_B1的第一端构成输入in1，并且电阻R_B2的第二端构成共模控制电路的输入in2。

在运算放大器200中，由于正负信号通道之间的平衡，V_A、V_B，与V_D、V_E,的信号分量分别在节点C与F上大致相互抵消。这将导致在尾部晶体管M_P0与M_N0的栅极约为纯直流电压。从直流偏置的角度来看，假设增益增强型晶体管M_P2A、M_P2B与M_N2A、M_N2B分别没有打乱尾部晶体管M_P0与M_N0的饱和条件的话，那么表现为金属—氧化物—半导体(MOS)二极管的尾部晶体管M_P0与M_N0电耦合到输入级102，并且通过本地负反馈，分别容纳输入晶体管M_N1A、M_N1B与M_P1A、M_P1B的漏极电流。不过这里使用的术语“MOS”，本领域的普通技术人员将认识到MOS晶体管的栅极可以使用非金属材料，例如，多晶硅，并且这些栅极用到的绝缘体可以使用除了氧化硅的其他材料，例如，高介电薄膜。因为没有或者近似没有直流电流通过共模控制电路的电阻R_A1、R_A2、R_B1，R_B2，所以在节点A、B与D、E的直流电压分别等于或者近似等于尾部晶体管M_P0与M_N0的直流栅极电压。因此，输出晶体管M_P3A、M_P3B与M_N3A、M_N3B的直流漏极电流分别等于或者近似等于尾部晶体管M_P0与M_N0的可定标版漏极电流，并且等于或者近似等于输入晶体管M_N1A、M_N1B与M_P1A、M_P1B的可定标版直流漏极电流。

选择晶体管与其偏置电流使得晶体管工作在饱和区。当所有的晶体管工作在饱和区时，通过输入晶体管M_N1A、M_N1B与M_P1A、M_P1B，流入放大器输入INP与INN的输入电流，在高阻抗节点A、B、D、E上产生电压信号。在大约相同的时间，在放大器输入INP与INN由输入电流产生的电压流入非零等效阻抗，并被施加到分别由增益增强晶体管M_P2A、M_P2B与M_N2A、M_N2B组成的差分对，并转化为与原来输入电流同相，被注入到节点A、B、D、E的电流。这增加节点A、B、D、E的电压，从而，使得输出晶体管M_P3A、M_P3B与M_N3A、M_N3B在放大器输出OUTP与OUTN上产生电压。

在一个实施例中，输入晶体管M_N1A、M_N1B与M_P1A、M_P1B被定标以使得它们的小信号跨导相等或者近似相等(g_mN1＝g_mP1，分别)，并且增益增强型晶体管M_N2A、M_N2B与M_P2A、M_P2B被定标以使得它们的小信号跨导相等或者近似相等(g_mN2＝g_mP2，分别)。运算放大器200的跨导开环增益可以通过第一记下在节点A、B、D、E的小信号电压，作为小信号输入电流i_in的函数。

$v_A=-v_B=\frac{\frac{i_{\mathrm{in}}}{2}+\frac{i_{\mathrm{in}}}{2}\frac{g_{\mathrm{mP}2}}{g_{\mathrm{mN}1}}}{\frac{1}{R}+g_{\mathrm{dsN}1}+g_{\mathrm{dsP}2}},---\left(1\right)$

$v_D=-v_E=\frac{\frac{i_{\mathrm{in}}}{2}+\frac{i_{\mathrm{in}}}{2}\frac{g_{\mathrm{mN}2}}{g_{\mathrm{mP}1}}}{\frac{1}{R}{+g}_{\mathrm{dsP}1}+g_{\mathrm{dsN}2}},---\left(2\right)$

其中g_dsN1，g_dsP1，g_dsN2，g_dsP2分别是设备M_N1A/M_N1B，M_P1A/M_P1B，M_N2A/M_N2B，M_P2A/M_P2B的漏极—源极电导。

分子项表示增益增强级104A、104B的贡献。换句话说，如果增益增强型晶体管M_P2A、M_N2A与M_P2B、M_N2B分别没有连接它们的栅极交叉耦合到输入端口INN与INP，而是如图2所示以典型方式地连接到电流源，这些项将从方程(1)与方程(2)中消失，并且电压V_A、V_B、V_D、V_E将会相应地变小

在另一个实施例中，当输入晶体管M_N1A，M_N1B与M_P1A，M_P1B以及增益增强型晶体管M_N2A、M_N2B与M_P2A、M_P2B可定标使得它们的小信号跨导相等或者近似相等(g_mP2＝g_mN1或者，等价地，g_mN2＝g_mP1)，从增益增强级104A、104B的附加贡献等于或者近似等于源自输入级102的贡献，它被约2或者约6dB因子转换成增益增加。这在高频，特别是因为没有额外的或者近似没有额外的直流电流被消耗，是重要、非常有用的。

增益增强贡献的更进一步的改善可以通过设备定标达到。即通过选择输入晶体管M_N1A、M_N1B与M_P1A、M_P1B以及增益增强型晶体管M_N2A、M_N2B、与MP2A、MP2B成比例的宽长比率使得使用在方程式(1)与(2)上面计算的V_A、V_B、V_D、V_E，运算放大器200的跨导开环增益为：

$a_z=\frac{1}{\frac{2}{R_{\mathrm{LOAD}}}+g_{\mathrm{dsP}3}+g_{\mathrm{dsN}3}}[\frac{g_{\mathrm{mP}3}(1+\frac{g_{\mathrm{mP}2}}{g_{\mathrm{mN}1}})}{\frac{1}{R}+g_{\mathrm{dsN}1}+g_{\mathrm{dsP}2}}+\frac{g_{\mathrm{mN}3}(1+\frac{g_{\mathrm{mN}2}}{g_{\mathrm{mP}1}})}{\frac{1}{R}+g_{\mathrm{dsP}1}+g_{\mathrm{dsN}2}}],---\left(3\right)$

其中a_z＝v_out/i_in，g_dsP3与g_dsN3分别是输出晶体管M_P3A/M_P3B与M_N3A/M_N3B的漏极-源极电导，并且R_LOAD是差分地连接在放大器输出OUTP与OUTN之间的假定的负载电阻。

图3是示出包括互补共模控制电路306A、306B的共模控制电路306的示意图，它可以被用在图1电流反馈运算放大器100的共模控制电路106A、106B。应当指出的是，为了显示相同的连通性，共模控制电路306A、306B不包括图3示出尾部晶体管M_P0与M_N0。共模控制电路306A包括两个串联耦合电阻R_A1、R_A2，共模电阻R_CMA、第一电流源I_CMA1，与第二电流源I_CMA2(I_CMA1＝I_CMA2＝I_CM)。参照图1与图3，串联耦合的电阻R_A1、R_A2与电阻R_A1的第一端构成共模控制电路的输入in1并且电阻R_A2的第二端分别在节点A与节点B构成共模控制电路的输入in2。串联电阻R_A1、R_A2的公共节点被耦合到电阻R_CMA的第一端与第二电流源I_CMA2的第一终端。第二电流源I_CMA2的第二终端被耦合到第二电压GND。电阻R_CMA的第二终端在节点C耦合第一电流源I_CMA1的第一终端与尾部晶体管M_P0的栅极。共模控制电路306A在节点C产生控制偏置电流的电压，偏置电流被拉到增益增强级104A以控制共模电压。第一电流源I_CMA1的第二终端被耦合到第一电压V_DD。

在类似但互补的方式中，共模控制电路306B包括两个串联耦合电阻R_B1、R_B2，共模电阻R_CMB、第一电流源I_CMB1，与第二电流源I_CMB2(I_CMB1＝I_CMB2＝I_CM)。再次参照图1与图3，电阻R_B1，R_B2串联耦合与电阻R_B1的第一端构成输入in1，并且电阻R_B2的第二端在节点D与E分别构成共模控制电路306B的输入in2。串联电阻R_B1，R_B2的公共节点被耦合到到电阻R_CMB的第一端与第一电流源I_CMB1的第一终端。第一电流源I_CMB1的第二终端被耦合到第一电压V_DD。电阻R_CMB的第二终端被耦合到第二电流源I_CMB2的第一终端与节点F的尾部晶体管的栅极。共模控制电路306B在节点F产生控制偏置电流的电压控制从增益增强级104B灌的偏置电流以控制共模电压。第二电流源I_CMB2的第二终端被耦合到第二电压GND。

共模控制电路306在确立输入晶体管M_P1A、M_P1B、M_N1A、M_N1B与增益增强晶体管M_P2A、M_P2B、M_N2A、M_N2B的漏极电压的直流值，提供一定程度的自由。在包括运算放大器100与共模控制电路306的实施例中，流经电阻附加电流R_CMA、R_CMB的附加电流I_CMA、I_CMB分别通过值I_CMR_CMA、I_CMRR_CMB将在节点A、B与D、E的电压升高与降低，这样就分别降低了输入设备M_N1A、M_N1B与M_P1A、M_P1B的漏极-源极净空余量并且增加了增益增强设备M_P2A、M_P2B与M_N2A、M_N2B的净空余量。节点A、B、D、E上的电平转换增加了流经输入晶体管M_P3A、M_P3B与M_N3A、M_N3B的静态电流，在实施例中，这可以通过减少输出晶体M_P3A、M_P3B与M_N3A、M_N3B的宽长比予以补偿。

图4示出了使用输出共模反馈环路控制输入共模电压的电流反馈运算放大器400的示意图。电流反馈运算放大器400包括输入端口INP与INN，输入端口OUTN与OUTP，输入级102与两个互补增益增强级104A、104B，伪差分输出级108与尾部晶体管M_P0，M_N0，如图1与2上面描述。运算放大器400还包括两个互补共模控制电路406A、406B，其中每个共模控制电路406A、406B分别包括两个电阻R_A1、R_A2与R_B1、R_B2，如图2上面描述。

运算放大器400还包括共模控制电路406C，共模控制电路406C包括串联耦合电阻R_OCMA、R_OCMB，可选、用以确保控制电路稳定的回路电容C_OCM，与高增益、低频运算跨导放大器OTA₁。电阻R_OCMA的第一端被耦合到反相输入端口OUTN并且电阻R_OCMB的第一端被耦合到非反相输入端口OUTP。串联电阻R_OCMA、R_OCMB的公共节点被耦合到放大器OTA₁的非反相输入与电容C_OCM的第一输入。C_OCM的第二端被耦合到第二电压GND。共模参考电压V_CMREF被耦合到放大器OTA₁的反相输入，并且放大器OTA₁的输出被耦合到尾部晶体管M_N0的漏极。

为了使输出晶体管都有相对好的净空余量，当电压V_CMREF被设定一个值，例如V_DD/2，在电阻R_OCMA、R_OCMB的公共连接点发送实际的输出共模电压，并且被应用于运算跨导放大器OTA₁的非反相输入。运算跨导放大器OTA₁通过晶体管M_N2A、M_N2B与M_N3A、M_N3B，关闭负反馈回路，产生叠加在尾部晶体管M_N0的漏极直流电流上的输出直流电流。当运算跨导放大器OTA₁的增益足够高的时候，电阻R_OCMA、R_OCMB公共连接点的电压变得实际地或者近似地等于V_CMREF，这样就把运算放大器400的共模输出设置在这个水平。在另一个实施例中，类似的负反馈回路被围绕尾部晶体管M_P0以替代尾部晶体管M_N0被构建。

图5示出使用增益增强设备M_P2A、M_P2B、M_N2A、M_N2B与附加栅极晶体管与耦合电容的交流耦合的电流反馈运算放大器500的示意图。运算放大器500包括输入端口INP与INN，输出端口OUTN与OUTP，输入级102，与两个互补共模控制电路206A、206B，如图1与2上面所描述的。

运算放大器500还包括伪差分输出级508，它包括两个反相器，其中第一反相器包含晶体管M_P3A与M_N3A，并且第二反相器包括晶体管M_P3B与M_N3B。输出晶体管M_P3A、M_N3A、与M_P3B、M_N3B如图1上面描述的被连接。伪差分输出级508还包括两个电容C_LA、C_LB其中电容C_LA的第一端被耦合到输出晶体管M_P3A的栅极，电容C_LA的第二端被耦合到输出晶体管M_N3A的栅极，电容C_LB的第一端被耦合到输出晶体管M_P3B的栅极，电容C_LB的第二端被耦合到输出晶体管M_N3B的栅极。

运算放大器500还包括两个互补增益增强级504A、504B，分别包括晶体管M_P2A、M_P2B与M_N2A、M_N2B。每个增益增强级504A、504B还分别包括两个栅极电阻R_GA1、R_GA2与R_GB1、R_GB2以及耦合电容C_GA1、C_GA2与C_GB1、C_GB2。

在增益增强级504A中，晶体管M_P2A的源极与体晶体管与晶体管M_P2B的源极与体晶体管耦合到第一电压V_DD。晶体管M_P2A的栅极被耦合到电阻R_GA1的第一端，与电容C_GA1的第一端，并且晶体管M_P2B的栅极被耦合到电阻R_GA2的第一端，与电容C_GA2的第一端。电阻R_GA1的第二端被耦合到电阻R_GA2的第二端与共模控制电路206A中串联电阻R_A1、R_A2的公共节点。电容C_GA1的第二端被耦合到输入晶体管M_N1B的源极与体晶体管，到输入晶体管M_P1B的源极与体晶体管，到反相输入端口INN，以及增益增强级504B的电容C_GB1的第一端。电容C_GA2的第二端被耦合到输入晶体管M_N1A的源极与体晶体管，到输入晶体管M_P1A的源极与体晶体管，到非反相输入端口INN，以及增益增强级504B的电容C_GB2的第一端。

在类似但是互补方式中，增益增强级504A的晶体管M_N2A的源极与体晶体管以及晶体管M_N2B的源极与体晶体管耦合到第二电压GND。晶体管M_N2A的栅极被耦合到电阻R_GB1的第一端与电容C_GB1的第二端，晶体管M_N2B的栅极被耦合到电阻R_GB2的第一端与电容C_GB2的第二端。在共模控制电路206B中，电阻R_GB1的第二端被耦合到电阻R_GB2的第二端与串联电阻R_B1、R_B2的公共节点。如上所述，电容C_GB1的第一端被耦合到输入晶体管M_N1B的源极与体晶体管，输入晶体管M_P1B的源极与体晶体管，反相输入端口INN以及增益增强级504A的电容C_GA1的第二端。如上所述，电容C_GB2的第一端被耦合到输入晶体管M_N1A的源极与体晶体管，输入晶体管M_P1A的源极与体晶体管，到非反相输入端口INP以及增益增强级504A的电容C_GA2的第二端。

因为在技术，例如，65纳米CMOS中，没有或者可以忽略栅极电流，例如，电阻R_GA1、R_GA2与R_GB1、R_GB2可以近似几十KΩ，并且同时，电容C_GA1、C_GA2与C_GB1、C_GB2每个可以近似1pF，没有占据相对大的芯片区域。在一个实施例中，电阻R_GA1、R_GA2与R_GB1、R_GB2的电阻值可以近似10KΩ到近似100KΩ。在另一个实施例中，电容C_GA1、C_GA2与C_GB1、C_GB2可以是近似1pF到近似10pF。

通过这种方式，在高于中频下，发生增益增强效果(即高于1/[2πR_GC_G])。这转换成几MHZ频率的示例性值是非常可取的，因为它在该放大器增益发生退化的高频范围内。例如，运算放大器500的增益增强效果可以发生在约1MHN至2000MHZ。

另外，使用多种具有不同特征与阈值电压的晶体管，与图1、2、4中相应运算放大器100、200、400相比，交流耦合使得放大器工作在相对大的内部电压并且允许工作在远离晶体管三极管区域。这一方面可以在高频，闭环应用的高线性，低失真工作里被使用。

低失真应用的另外一个重要方面是输出反相器M_P3A–M_N3A，M_P3B–M_N3B的对称驱动器，尤其在高频的时候，它分别由电容C_LA、C_LB提供。在一个实施例中，为了在高于几MH，例如在约10MHZ与约2000MHZ之间下的有效短路，电容C_LA、C_LB的值是几pF的数量级，例如在约1pF与约10pF之间，在没有电容C_LA、C_LB的情况下，反相器输出由方程式(1)与方程式(2)中的电压V_A、V_B、V_D、V_E以非对称的方式驱动(即，[V_A＝-V_B]≠[V_D＝-V_E])，主要因为g_dsN1、g_dsN2、g_dsP1、g_dsP2的差异，电容C_LA、C_LB在高于中频下促使分别在A、D与B、E的节点电压相等或者近似相等，使得：

$v_A=-v_B=v_D=-v_E=\frac{i_{\mathrm{in}}(1+\frac{g_{\mathrm{mP}2}+g_{\mathrm{mN}2}}{{2g}_{\mathrm{mN}1}})}{\frac{2}{R}+g_{\mathrm{dsN}1}+g_{\mathrm{dsN}2}+g_{\mathrm{dsP}1}+g_{\mathrm{dsP}2}}.---\left(4\right)$

在几MHZ中等频率以上，例如约10MHZ至约100MHZ，图5中的运算放大器500的跨导开环增益，忽略设备电容或其他寄生效应，是：

$a_z=\frac{2(g_{\mathrm{mP}3}+g_{\mathrm{mN}3})}{\frac{2}{R_{\mathrm{LOAD}}}+g_{\mathrm{dsP}3}+g_{\mathrm{dsN}3}}\×\frac{1+\frac{g_{\mathrm{mP}2}+g_{\mathrm{mN}2}}{{2g}_{\mathrm{mN}1}}}{\frac{2}{R}+g_{\mathrm{dsN}1}+g_{\mathrm{dsN}2}+g_{\mathrm{dsP}1}+g_{\mathrm{dsP}2}},---\left(5\right)$

这里伪负载电阻R_LOAD被假定连接在输出端口OUTN与OUTP之间。分子项是来自增益增强级504A、504B的贡献，如果设备如图2所讨论的被定标，即g_mP2＝g_mN2＝g_mN1，将产生约6dB增益增加。

如果R(RA1、RA2、RB1、RB2)与RLOAD足够小并且在它们各自分母中占主要地位的话，假设g_mP2＝g_mN2＝g_mN1，方程式(5)简化为：

a_z＝R×R_LOAD×(g_mP3+g_mN3).   (6)

在直流电上有电阻负反馈的闭环操作中，图5中的运算放大器500不需要图4中运算放大器400那样的输出共模回路。在图5中，增益增强型晶体管M_P2A、M_P2B与M_N2A、M_N2B的直流漏极电流是流经输入设备M_N1A、M_N1B与M_P1A、M_P1B的可定标版本，并且任何从输入共模电压的输出共模偏离，例如，M_N1A、M_N1B的直流电压或者M_P1A、M_P1B的源终端晶体管引发流过放大器500晶体管的直流电流。

图6是示出在低压应用中，使用正体偏置电压V_BN、V_BP分别偏置输入晶体管M_N1A、M_N1B与M_P1A、M_P1B以减小它们的阈值电压的电流反馈运算放大器600的示意图。运算放大器600除了输入晶体管M_N1A与M_N1B的体二极管连接到正体偏置电压V_BN，并且输入晶体管M_P1A与M_P1B的体二极管连接到正体偏置电压V_BP之外，与运算放大器500相似。

图7是示出被电流反馈运算放大器200、400的实施例使用的，产生偏置电压V_BIASN与V_BIASP的偏置电路700的示意图。在图2与图4中，该偏置电路700包括低频、高增益运算放大器OA₁与OA₂，参考电流源I₀₁，I₀₂，分别包括输入晶体管M_N1A、M_N1B与M_P1A、M_P1B复制的输入—复制晶体管M_N1BIAS与M_P1BIAS，分别包括增益增强型晶体管M_P2A、M_P2B与M_N2A、M_N2B复制的增益增强—复制晶体管M_P2BIAS与M_N2BIAS，分别包括尾部晶体管M_P0与M_N0复制的尾部—复制晶体管M_P0BIAS与M_N0BIAS。在一个实施例中，晶体管M_P2BIAS与M_N2BIAS被配置与图2与图4中对应的M_P2与M_N2相同条件下(即使用相同终端电压)被接通与工作。M_P0BIAS与M_N0BIAS的每个晶体管的栅极与源极通过晶体管M_P2BIAS与M_N2BIAS的漏极与源极被二极管连接。晶体管M_P0BIAS、M_P2BIAS、M_N0BIAS、M_N2BIAS提供电压降以复制增益增强型晶体管M_P2A、M_P2B与M_N2A、M_N2B的电压降。

尾部—复制晶体管M_P0BIAS的源极与体晶体管耦合到第一电压V_DD，并且尾部—复制晶体管M_P0BIAS的漏极被耦合到增益增强—复制晶体管M_P2BIAS的源极与体晶体管。尾部—复制晶体管M_P0BIAS的栅极被耦合到输入—复制晶体管M_N1BIAS的漏极与增益增强—复制晶体管M_P2BIAS的漏极。增益增强—复制晶体管M_P2BIAS的栅极被耦合到该运算放大器OA₁的反相输入，参考电流源I₀₁的第一终端，以及输入—复制晶体管M_N1BIAS的源极。参考电流I₀₁的第二终端被耦合到第二电压GND。在一个实施例中，输入—复制晶体管M_N1BIAS的体晶体管与放大器200(图2)，400(图4)的输入晶体管M_N1A与M_N1B的体晶体管可以被提供体偏置电压V_BN以减小它们的阈值电压。运算放大器OA₁的非反相输入被提供参考电压V_CM，并且运算放大器OA₁的输出被耦合到输入—复制晶体管M+的栅极并且提供偏置电压V_BIASN。

尾部—复制晶体管M_N0BIAS的源极与体晶体管被耦合到第二电压GND，尾部—复制晶体管M_N0BIAS的漏极被耦合到增益增强—复制晶体管M_N2BIAS的源极与体晶体管。尾部—复制晶体管M_N0BIAS的栅极被耦合到输入—复制晶体管M_P1BIAS的漏极与增益增强—复制晶体管M_N2BIAS的漏极。增益增强—复制晶体管M_N2BIAS的栅极被耦合到运算放大器OA₂的反相输入，到参考电流源的第一终端以及输入—复制晶体管M_P1BIAS的源极。参考电流源I₀₂的第二终端被耦合到第一电压V_DD。在一个实施例中，输入—复制晶体管M_P1BIAS的体晶体管与分别在放大器200(图2)、400(图4)中输入晶体管M_P1A与M_P1B的体晶体管可以被提供体偏置电压V_BP以减小它们的阈值电压。运算放大器OA₂的非反相输入被提供与输入一样的参考电压V_CM，并且运算放大器OA₂的输出被耦合到输入—复制晶体管M_P1BIAS的栅极并且提供偏置电压V_BIASP。

低频、高增益运算放大器OA₁与OA₂驱动输入—复制晶体管M_N1BIAS与M_P1BIAS，它们是主放大器200、400的输入核心晶体管M_N1A，M_N1B、M_P1A与M_P1B的复制。作为结果的栅极电压V_BIASN与V_BIASP被分别提供给输入核心晶体管M_N1A，M_N1B与M_P1A，M_P1B以偏置(图1-2与4-6)。通过这种方式，偏置电路700与运算放大器200、400中的晶体管都使用相同或者近似相同的净空电压工作，并且通过OA₁与OA₂的负反馈动作生成的偏置电压V_BIASN与V_BIASP确保流经主放大器200、400的输入分支I₀₁、I₀₂的复制。复制晶体管M_N1BIAS与M_P1BIAS与输入核心晶体管M_N1A、M_N1B，M_P1A、M_P1B具有相同定标或者通过与相应定标电流的定标因子变化。

在一个实施例中，偏置电路700可以为参考电流源I₀₁、I₀₂提供较大的与不变的净空电压，这允许使用相对好的准确等级来选择这些电流。图7中的参考电压V_CM确定了输入共模电压。在一个实施例中，参考电压V_CM被设定为V_DD/2，通过反馈回路的工作，设置V_BIASN与V_BIASP的电压到高于一个晶体管V_GS电压并低于V_DD/2使得输入共模电压近似等于V_DD/2。

图8是示出被电流反馈运算放大器500、600的实施例使用的，产生偏置电压V_BIASN与V_BIASP的偏置电路800的示意图。偏置电路800包括低频、高增益运算放大器OA₁与OA₂，参考电流源I₀₁、I₀₂，分别包括输入晶体管M_N1A、M_N1B与M_P1A、M_P1B的复制的输入—复制晶体管M_N1BIAS与M_P1BIAS，分别包括增益增强型晶体管M_P2A、M_P2B与M_N2A、M_N2B的复制的复制增益增强晶体管M_P2BIAS与M_N2BIAS，在放大器500、600中。

增益增强—复制晶体管M_P2BIAS的源极与体晶体管耦合到第一电压V_DD，并且增益增强—复制晶体管M_P2BIAS的漏极与栅极耦合到输入—复制晶体管M_N1BIAS的漏极。输入—复制晶体管M_N1BIAS的源极被耦合到运算放大器OA₁的反相输入与参考电流源I₀₁的第一终端。参考电流源I₀₁的第二终端被耦合到第二电压GND。在一个实施例中，输入—复制晶体管M_N1BIAS的体晶体管与放大器500(图5)的输入晶体管M_N1A与M_N1B的体晶体管可以被提供体偏置电压V_BN以减小它们的阈值电压。在另一个实施例中，如图6与8所示，输入—复制晶体管M_N1BIAS的体晶体管与运算放大器600的输入晶体管M_N1A与M_N1B的体晶体管被提供体偏置电压V_BN以降低它们的阈值电压。运算放大器OA₁的非反相输入被耦合到参照电压V_CM，并且运算放大器OA₁的输出被耦合到输入—复制晶体管M_N1BIAS的栅极并提供偏置电压V_BIASN。

增益增强—复制晶体管M_N2BIAS的源极与体晶体管耦合到第二电压GND，并且增益增强—复制晶体管M_N2BIAS漏极与栅极耦合到输入—复制晶体管M_P1BIAS的漏极。输入—复制晶体管M_P1BIAS的源极被耦合到运算放大器OA₂的反相输入与参考电流源I₀₂的第一终端。参考电流源I₀₂的第二终端被耦合到第一电压V_DD。在一个实施例中，输入—复制晶体管M_P1BIAS的体晶体管与放大器500(图5)的输入晶体管M_P1A与M_P1B的体晶体管可以被提供体偏置电压V_BP。在另一个实施例中，如图6与8所示，输入—复制晶体管M_P1BIAS的体晶体管与放大器600的输入晶体管M_P1A与M_P1B的体晶体管被提供体偏置电压V_BN以降低它们的阈值电压。运算放大器OA₂的非反相输入被耦合到参考电压V_CM，运算放大器OA₂的输出被耦合到输入—复制晶体管M_P1BIAS的栅极并提供偏置电压V_BIASP。

设备M_N1BIAS与M_P1BIAS的漏极电路复制运算放大器500、600的输入分支，并且它的工作方式与图7中的偏置电路700的工作方式相似。

图9显示了有与没有增益增强的典型开环跨导增益对比的计算机模拟图。图6中使用由65纳米CMOS工艺实现的偏置电路800的电流反馈运算放大器600，使用约V_DD＝1.2V，V_CM＝0.5_VDD，V_BN＝0.75V_DD，并且V_BP＝0.25V_DD，被用于该图。y轴使用ohms单位表示跨导增益并且x轴使用hertz单位表示频率。曲线1表示没有增益增强特征，由运算放大器600中的C_GA1、C_GA2、C_GB1、C_GB2耦合电容提供的跨导增益，并且曲线2表示有增益增强特征，由耦合电容C_G(C_GA1、C_GA2、C_GB1、C_GB2)＝1pF提供的开环跨导增益。图900显示中、高频，例如约700kHZ以上由上述增益增强提供的改善。

图10示出电流反馈运算放大器1002的开环，电压放大器结构1000。结构1000包括输入节点V_IN+与V_IN-与输出节点V_OUT+与V_OUT-，并且运算放大器1002包括非反相与反相输入端口INP与INN并且反相与非反相输出端口OUTN与OUTP。结构1000还包括两个输入电阻R_1A、R_1B与两个反馈电阻R_2A、R_2B，配置使得R_1A在输入节点Vin+与非反相输入端口INP之间串联耦合，在第一反馈回路中，R_2A在输出节点Vout+与非反相输入端口INP之间串联耦合，R在输入节点V_IN-与反相输入端口INN之间串联耦合，并且在第二反馈回路中，R_2B在输出节点V_OUT-与反相输入端口INN之间串联耦合。

图11与图12示出如图10所示连接的，有与没有由耦合电容C_G提供的增益增强的电流反馈运算放大器1002的典型闭环增益的对比计算机模拟图1100与1200。图11示出在低增益设置中的闭环增益，其中R₁＝R₂，并且图12示出在高增益设置中的闭环增益，其中R₁＝R₂/10。使用由65纳米CMOS工艺实现的偏置电路800的电流反馈运算放大器600，使用约V_DD＝1.2V，V_CM＝0.5V_DD，V_BN＝0.75V_DD，与V_BP＝0.25V_DD。图中_y轴使用dB单位表示跨导增益并且图的x轴使用赫兹(hertz)表示频率。

图11显示在低增益结构，其中R_1A＝R_1B＝R_2A＝R_2B约300Ω的典型闭环增益对比的计算机模拟图1100。曲线1表示没有由耦合电容C_GA1、C_GA2、C_GB1、C_GB2提供增益增强特征的闭环增益，并且曲线2表示有由耦合电容C_GA1、C_GA2、C_GB1、C_GB2约等于1pf提供增益增强特征的闭环增益。图1100表示在高频，例如约3MHZ以上，由增益增强提供的改善。

图12显示在高增益结构，其中R_1A＝R_1B约等于30Ω并且R_2A＝R_2B约等于300Ω，典型闭环增益的对比的计算机模拟图1200。曲线1表示没有由耦合电容C_GA1、C_GA2、C_GB1、C_GB2提供的增益增强特征的闭环增益并且曲线2表示有由耦合电容C_GA1、C_GA2、C_GB1、C_GB2约等于1pF提供增益的增强特征闭环增益。1200显示在高频，例如约1MHZ以上，由增益增强提供的改善。图11(低增益结构)与图12(高增益结构)都表明高频，没有额外电源消耗情况下，增益增强特征提供相当多的改善。

所描述实施例的许多变化与替代方案都是可能的，包括双极型变型。图13示出双极型差分电流反馈运算放大器1300的示意图。在实施例中，电流反馈运算放大器1300包括CMOS电流反馈运算放大器500的双极型实施例。

运算放大器1300被配置分别在反相与非反相输入端口INN、INP接收差分电流输入I_in，并且在非反相与反相输出端口OUTP、OUTN产生差分电压输出信号V_out+、V_out-。运算放大器1300包括输入级1302，它包括晶体管Q_N1A、Q_N1B、Q_P1A、Q_P1B。在所示的实施例中，晶体管Q_N1A、Q_N1B是NPN类型并且晶体管Q_P1A、Q_P1B是PNP类型，PNP类型被认为与NPN类型互补。

运算放大器1300还包括两个互补增益增强级1304A、1304B，它们分别包括晶体管Q_P2A、，Q_P2B与Q_N2A、Q_N2B。每个增益增强级1304A、1304B还分别包括两个基极电阻R_BA1、R_BA2与R_BB1、R_BB2与两个耦合电容C_BA1、C_BA2与C_BB1、C_BB2。运算放大器1300还包括共模控制电路1306A、1306B，每个共模控制电路分别包括电阻R_A1、R_A2与R_B1、R_B2，伪差分输出级1308，它包括晶体管Q_P3A、Q_N3A与晶体管Q_P3B、Q_N3B与电容C_LA、C_LB。在实施例中，晶体管包括具有基极、集电极与发射极的双极面结型晶体管。互补增益增强级1304A、1304B分别包括晶体管Q_P2A、Q_P2B与Q_N2A、Q_N2B，它们的基极被交叉耦合到放大器输入INP与INN，并且在节点A、B、D与E提供与由输入核心级1302产生的电压信号同相的额外电压信号以提供增益增强。在一个实施例中，流经增益增强级1304A、1304B的偏置电流几乎与流经输入级1302的偏置电流相同，这样有利地节省电源。

在输入级1302，晶体管Q_N1A的发射极被耦合到晶体管Q_P1A的发射极，到非反相输入端口INP，到电容C_BB2的第一端以及电容C_BA2的第一端。晶体管Q_N1B的发射极被耦合到晶体管Q_P1B的发射极，到反相输入端口INN，到电容C_BB1的第一端，以及电容C_BA1的第一端。晶体管Q_P1A的基极被耦合到晶体管Q_P1B的基极与偏置电压V_BIASP。晶体管Q_N1A的基极被耦合到晶体管Q_N1B的基极与偏置电压V_BIASN。

进一步，在输入级102，晶体管Q_N1A的集电极被耦合到电阻R_A1的第一端，到输出级晶体管Q_P3A的基极，到晶体管Q_P2A的发射极，以及电容C_LA的第一端。晶体管Q_N1B的发射极被耦合到电阻R_A2的第一端，到输出级晶体管Q_P3B的基极，到晶体管Q_P2B的集电极以及电容C_LB的第一端。晶体管Q_P1A的集电极被耦合到电阻R_B1的第一端，到输出级晶体管Q_N3A的基极，以及晶体管Q_N2A的集电极以及电容C_LA的第二端。晶体管Q_P1B的集电极被耦合到电阻R_B2的第一端，到输出级晶体管Q_N3B的基极，到晶体管Q_N2B的集电极与电容C_LB的第二端。

共模控制电路1306A包括与电阻_RA2串联的电阻R_A1，使得电阻R_A1的第二端被耦合到电阻R_A2的第二端。类似地，共模控制电路1306B包括与电阻R_B2串联的电阻R_B1，使得电阻_RB1的第二端耦合到电阻R_B2的第一端。

在增益增强级1304A，晶体管Q_P2A的发射极与晶体管Q_P2B的发射极耦合到第一电压V_DD。晶体管Q_P2A的基极被耦合到电阻R_BA1的第一端，到电容C_BA1的第二端，并且晶体管Q_P2B的基极被耦合到电阻R_BA2的第一端以及电容C_BA2的第二端。电阻R_BA1的第二端被耦合到电阻R_BA2的第二端以及串联电阻R_A1，R_A2的公共节点。

在增益增强级1304B，晶体管Q_N2A的发射极与晶体管Q_N2B的发射极耦合到第二电压GND。晶体管Q_N2A的基极被耦合到电阻R_BB1的第一端与电容C_BB1的第二端，并且晶体管Q_N2B的基极被耦合到电阻R_BB2的第一端与电容C_BB2的第二端。电容R_BB1的第二端被耦合到电阻R_BB2的第二端以及串联电阻R_B1、R_B2的公共节点。

在伪差分输出级1308，晶体管Q_P3A的发射极与晶体管Q_P3B的发射极耦合到第一电压V_DD。晶体管Q_P3A的集电极被耦合到晶体管Q_N3A的集电极以及反相输出端口OUTN。晶体管Q_P3B集电极被耦合到晶体管Q_N3B的集电极，以及非反相输出端口OUTP。晶体管Q_N3A的发射极与晶体管Q_N3B的发射极耦合到第二电压GND。

图14是被运算放大器1300使用，产生偏置电压V_BIASN与V_BIASP的双极型偏置电路1400的示意图。在实施例中，偏置电路1400包括为运算放大器500产生偏置电压V_BIASN与V_BIASP的CMOS偏置电路800的双极型的实施例。

图14示出放大器1300包括低频、高增益运算放大器OA₁与OA₂，参考电流源I₀₁、I₀₂，输入—复制晶体管Q_N1BIAS与Q_P1BIAS，它们分别包括输入晶体管Q_N1A、Q_N1B与Q_P1A、Q_P1B的复制，增益增强—复制晶体管Q_P2BIAS与Q_N2BIAS，它们分别包括增益增强型晶体管Q_P2A、Q_P2B与Q_N2A、、Q_N2B的复制。如图14所示，每个增益增强—复制晶体管Q_P2BIAS与Q_N2BIAS的基极与集电极被电气性连接时的晶体管Q_P2BIAS与Q_N2BIAS被二极管连接。被二极管连接的Q_P2BIAS与Q_N2BIAS复制晶体管Q_P3A、Q_P3B，Q_N3A、Q_N3B的电压降。在实施例中，晶体管是包含基极、集电极与发射极的双极面结型晶体管。

在图14所示的实施例中，增益增强—复制晶体管Q_P2BIAS的发射极被耦合到第一电压V_DD，并且增益增强—复制晶体管Q_P2BIAS的基极与发射极被耦合到输入—复制晶体管Q_N1BIAS的发射极。输入—复制晶体管Q_N1BIAS的发射极被耦合到运算放大器OA₁的反相输入以及参考电流源I₀₁的第一终端。参考电流源I₀₁的第二终端被耦合到第二电压GND。运算放大器OA₁的非反相输入被耦合到参考电压V_CM，并且运算放大器OA₁的输出被耦合到输入—复制晶体管Q_N1BIAS的基极并提供偏置电压V_BIASN。经过反馈回路的工作，偏置电压V_BIASP与V_BIASN分别低于晶体管基极—发射极电压并且高于参考电压V_CM。在一个例子中，参考电压被设定电压V_CC/2。偏置电压V_BIASP与V_BIASN被提供给晶体管Q_N1A、Q_N1B、Q_P1A、Q_P1B(图13)的基极以偏置。

增益增强—复制晶体管Q_N2BIAS的发射极耦合到第二电压GND，并且增益增强—复制晶体管Q_N2BIAS的基极与集电极耦合到到输入—复制晶体管Q_P1BIAS的集电极。输入—复制晶体管Q_P1BIAS的发射极耦合到运算放大器OA₂的反相输入以及参考电流源I₀₂的第一终端。参考电流源I₀₂的第二终端耦合到第一电压V_DD。运算放大器非反相输入耦合到参考电压V_CM并且运算放大器OA₂的输出耦合到输入—复制晶体管Q_P1BIAS的基极并且提供偏置电压V_BIASP。

术语

上述方法、***，与/或装置可以被在各种电子设备中实现。这些电子设备的例子可以包含，但并不限于，消费者电子产品、消费者电子产品的部件、电子测试设备等。消费者电子产品的部件可以包含放大器、整流器、可编程过滤器、衰减器、变频电路等。电子设备的例子可以包含内存芯片、内存模块、光纤网络电路或者其他通信网络以及磁盘驱动器电路。消费者电子产品可以包括，但不限于，无线设备、移动电话(例如，智能电话)、蜂窝基站、电话、电视、计算机显示器、计算机、手持计算机、平板计算机、个人数字助理、微波、冰箱，立体音响***、盒式磁带录音机或者播放机、DVD播放机、CD播放机、数字视频录像机、录像机与MP3播放器、收音机、摄录像机、相机、数码相机、便携式内存芯片、洗涤器、干燥器，洗涤器/干燥器，复印机、传真机、扫描仪、多功能***设备、腕表、时钟等等。还有，电子设备可以包含没有未完成的产品。

除非上下文清楚地要求，否则遍及说明书与权利要求书中词语“包括”、“包含”与类似的词应被理解成包含的意思，而不是排他的或全部的意思。这就是说，“包含但并不限于”。在这里通常所用词语“耦合”或者“连接”指的是两个或更多元件可以直接连接或通过一个或多个中间元件方式连接。此外，词语“在这”，“上述”，“下文”与相似含义的词语，在被本申请使用时，应指本申请的整体而不是本申请的任何特定部分。如果上下文许可的话，使用单数或复数的详细说明可以分别包含复数或单数。词语“或”是关于包含两个或更多项目的列表，指的是涵盖这个词语的所有的一下解释；任何列表中的项目，列表中的所有项目，以及列表中项目的所有组合。

此外，本文所用的条件语言，例如，除其他外，“能”、“能够”、“可能”、“可以”、“例如”,"为例","举例"与其他类似词，除非特殊说明，或者所用的上下文的其他理解，通常意思是传达特定实施例包含，不过其他实施例并不包含特定特征、元件与/或状态。因此，这些条件语言一般不意味着特征、元件与/或状态是一个或多个实施例的在任何情况下所必需的或者一个或更多实施例必定包含用于判定的逻辑，有或没有作者输入或提示，这些特征，元件与/或状态被包含或者被执行，在任何特定实施例中。

本文所提供的本方面的教导可以被应用于其他***，而不一定是上面所述的***。各种实施例的远近与动作可以被组合以提供进一步的实施方案。

然而，本发明的某些实施例已被描述，这些实施例只是以示例的方式予以呈现，并不旨在限定所公开发明的范围。事实上，本文所述的新颖的方法与***可以以其他多种形式予以体现。此外，本文所述的方法与***的各种忽略，替代与改变在不脱离本发明精神实质可以被做出。所附权利要求及其等价物旨在涵盖在本方面范围与精神之内的这些形式与改变。因此，本发明的范围仅通过参考所附权利要求予以限定。

Claims (20)

1.一种包括运算放大器的装置，所述运算放大器包括： 

被配置在输入端口接收差分输入电流并产生第一电压信号的输入级，所述差分电流对应于在非反相输入节点的第一输入电流与反相器输入节点的第二输入电流之间的差，所述输入级包括第一输入晶体管、第二输入晶体管、第三输入晶体管与第四输入晶体管；和 

增益增强级包括第一增益增强型晶体管、第二增益增强型晶体管，第三增益增强型晶体管与第四增益增强型晶体管； 

所述第一与第三输入晶体管与所述第三与第四增益增强型晶体管包括第一半导体类型，并且所述第二与第四输入晶体管与所述第一与第二增益增强型晶体管包括与所述第一半导体类型互补的第二半导体类型； 

其中所述第一输入晶体管的源极、所述第二晶体管的源极、所述第二增益增强型晶体管的栅极，与所述第四增益增强型晶体管的栅极被运作地耦合到所述非反相输入节点， 

并且其中所述第三输入晶体管的源极、所述第四输入晶体管的源极，所述第一增益增强型晶体管的栅极与所述第三增益增强型晶体管的栅极被运作地耦合到所述反相输入节点，这样所述增益增强型晶体管的所述栅极被交叉耦合到输入端口以提供与所述第一电压信号同相的第二电压信号。 

2.如权利要求1所述的装置，其中所述第一输入晶体管的栅极与所述第三输入晶体管的栅极被运作地耦合到第一输入级偏置电压，并且其中所述第二输入晶体管的栅极与所述第四输入晶体管的栅极被运作地耦合到第二输入级偏置电压。 

3.如权利要求2所述装置，还包括： 

第一尾部晶体管与第二尾部晶体管； 

共模控制电路包括第一控制电路与第二控制电路，其中所述第一控制电路被配置以提供电压到所述第一尾部晶体管的栅极并且所述第二控制电路被配置以提供电压到所述第二尾部晶体管的栅极，并且其中通过本地 共模负反馈，所述共模控制电路被配置以控制所述第一与第二尾部晶体管以偏置所述输入级的直流工作电流；和 

输出级配置以在输出端口提供差分电压，所述差分电压对应于在反相输出节点的第一输出电压与在非反相输出节点的第二输出电压之间的差，所述输出级包括第一输出晶体管、第二输出晶体管、第三输入晶体管与第四输出晶体管； 

所述第一与第三输出晶体管包括所述第一晶体管类型，并且所述第二与第四输出晶体管包括所述第二、互补晶体管类型。 

4.如权利要求3所述装置，其中所述第一输出晶体管被运作地耦合到所述第一控制电路的第一输入、所述第一增益增强型晶体管的漏极以及所述第一输入晶体管的漏极，其中所述第二输出晶体管的栅极被运作地耦合到所述第二控制电路的第一输入、所述第三增益增强型晶体管的漏极以及所述第二输入晶体管的漏极，并且其中所述第一输出晶体管的漏极与所述第二输出晶体管的漏极被运作地耦合到所述第一输出节点。 

5.如权利要求4所述装置，其中所述第三输出晶体管的栅极被运作地耦合到所述第一控制电路的第二输入、所述第二增益增强型晶体管的漏极以及所述第三输入晶体管的漏极，其中所述第四输出晶体管的栅极被运作地耦合到所述第二控制电路的第二输入、所述第四增益增强型晶体管的漏极以及所述第四输入晶体管的漏极，并且其中所述第三输出晶体管的漏极与所述第四输出晶体管的漏极被运作地耦合到所述第二输出节点。 

6.如权利要求5所述装置，其中所述第一控制电路包括第一对串联共模电阻，所述第一对串联共模电阻包括被配置提供所述第一输入的第一端、被配置提供所述第二输入的第二端和配置以提供所述第一控制电路的所述输出的公共节点，其中所述第二控制电路包括第二对串联共模电阻，所述第二对串联共模电阻包括被配置以提供所述第一输入的第一端、被配置以提供所述第二输入的第二端以及配置以提供所述第二控制电路输出的公共节点。 

7.如权利要求6所述装置，其中所述第一与第二输出晶体管的直流漏极电流近似等于所述第一与第二输入晶体管的直流漏极电流，并且其中所述第三与第四输出晶体管的直流漏极电流近似等于所述第三与第四输入 晶体管的直流漏极电流。 

8.如权利要求6所述装置，其中所述第一控制电路还包括第三共模电阻、第一电流源以及第二电流源，其中第一电流源的第一节点被耦合到第一尾部晶体管的所述栅极与所述第三共模电阻的第一端，其中所述第三共模电阻的第二端被耦合到所述第一对共模电阻的公共节点以及所述第二电流源的第一节点；和 

其中所述第二控制电路还包括第四共模电阻、第三电流源以及第四电流源，其中所述第三电流源的第一节点被耦合到第二尾部晶体管的所述栅极与所述第四共模电阻的第一端，并且其中所述第四共模电阻的第二端被耦合到所述第二对共模电阻的公共节点以及所述第四电流源的第一节点；和 

其中流经所述第三与所述第四共模电阻的电流在共模控制电路的输入电平转换以改变输入级晶体管与增益增强级晶体管的漏极-源极净空余量。 

9.如权利要求6所述装置，其中所述共模控制电路还包括第三控制电路，所述第三控制电路包括运算跨导放大器与具有公共节点的第三对共模串联电阻，其中第三对共模电阻通过所述公共节点被运作地耦合到所述运算跨导放大器的非反相输入，所述第三对的第一端被运作地耦合到所述反相输出节点，并且所述第三对的第二端被运作地耦合到所述非反相输出节点； 

其中所述运算跨导放大器的反相输入被提供共模参考电压，并且所述运算跨导放大器的输出被耦合到所述第二尾部晶体管的漏极；和 

其中所述运算跨导放大器被配置产生叠加在所述第二尾部晶体管的直流漏极电流的输出直流电流，并且通过所述增益增强级与所述输出级关闭负反馈回路。 

10.如权利要求6所述装置，其中所述增益增强级还包括第一增益增强电容、第二增益增强电容、以及具有被耦合到所述第一共模电阻对的公共节点的第一对增益增强串联电阻，第一端被运作地耦合到所述第一增益增强型晶体管的栅极，并且第二端被运作地耦合到所述第二增益增强型晶体管的所述栅极，其中所述第一增益增强晶体管的栅极通过所述第一增益增强电容交流耦合到所述反相输入节点，并且其中所述第二增益增强型晶 体管的所述栅极通过所述第二增益增强电容交流耦合到所述非反相输入节点。 

11.如权利要求10所述装置，其中所述第一、第二、第三与第四输入晶体管被偏置以降低晶体管阈值电压，其中所述第一输入晶体管的体二极管与所述第三输入晶体管的体二极管被提供第一正体偏置电压，并且其中所述第二输入晶体管的体二极管与所述第四输入晶体管的体二极管被提供第二正体偏置电压。 

12.如权利要求6所述装置，还包括产生第一输入偏置电压的偏压发生器，所述偏压发生器包括第一放大器、第一电流源、输入复制晶体管、增益增强复制晶体管与尾部复制晶体管； 

其中所述放大器的反相输入被耦合到所述输入复制晶体管的源极、所述增强增强型复制晶体管的栅极和所述电流源的第一节点，其中所述增益增强型复制晶体管的漏极被耦合到所述输入复制晶体管的漏极与所述尾部复制晶体管的栅极，其中所述放大器的非反相输入被耦合到共模参考电压，并且所述放大器的输出提供所述第一输入偏置电压；和 

其中所述输入复制晶体管被配置以复制所述输入级的晶体管。 

13.如权利要求6所述装置，还包括配置以产生所述第一偏置电压的偏压发生器，其中所述偏压发生器包括第一放大器、第一电流源、输入复制晶体管与增益增强复制晶体管； 

其中所述放大器的反相输入被耦合到所述输入复制晶体管的源极与所述电流源的第一节点，其中所述增益增强复制晶体管的漏极与栅极被耦合到所述输入复制晶体管的漏极，其中所述放大器的非反相输入被耦合到共模参考电压，并且所述放大器的输出提供所述第一输入偏置电压；和 

其中所述输入复制晶体管的漏极电路复制所述输入级的漏极电路。 

14.一种包括运算放大器的装置，所述运算放大器包括： 

配置以在输入端口接收差分输入电流并且提供第一电压信号的输入级，所述差分电流对应于在非反相输入节点的第一输入电流与在反相输入节点的第二输入电流之间的差；其中所述输入级包括第一输入晶体管、第二输入晶体管、第三输入晶体管与第四输入晶体管； 

增益增强级包括第一增益增强型晶体管、第二增益增强型晶体管、第 三增益增强型晶体管与第四增益增强型晶体管； 

其中所述第一与第三输入晶体管与所述第三与第四增益增强型晶体管包括第一晶体管类型，并且其中所述第二与第四输入晶体管与所述第一与第二增益增强包括第二晶体管类型； 

其中所述第一输入晶体管的发射极、所述第二输入晶体管的发射极、所述第二增益增强型晶体管的基极与所述第四增益增强型晶体管的基极耦合到所述非反相输入节点，并且其中所述第三输入晶体管的发射极、所述第四输入晶体管的发射极、所述第一增益增强型晶体管的基极与所述第三增益增强型晶体管的基极耦合到所述反相输入节点，使得所述增益增强型晶体管的基极被交叉耦合到所述输入端口以提供与所述第一电压同相的第二电压。 

15.如权利要求14所述装置，其中所述第一输入晶体管的基极与所述第三输入晶体管的基极耦合到第一输入级偏置电压，并且其中所述第二输入晶体管的基极与所述第四输入晶体管的基极耦合到第二输入级偏置电压。 

16.如权利要求15所述装置，还包括： 

包括第一控制电路与第二模控制电路的共模控制电路；和 

输出级配置以在输出端口提供差分电压，所述差分电压对应于在反相输出节点的第一输出电压与在非反相输出节点的第二输出电压的差，所述输出级包括第一输出晶体管、第二输出晶体管、第三输出晶体管与第四输出晶体管； 

其中所述第一与第三输出晶体管包括所述第一晶体管类型，并且所述第二与第四输出晶体管包括所述第二晶体管类型。 

17.如权利要求16所述装置，还包括配置以提供所述第一偏置输入电压的偏压发生器，所述偏压发生器包括第一放大器、第一电流源、输入复制晶体管与增益增强复制晶体管； 

其中所述放大器的反相输入耦合到所述输入复制晶体管的发射极与所述电流源的第一节点，其中所述增益增强复制晶体管的基极与集电极耦合到所述输入复制晶体管的集电极，其中所述放大器的非反相输入耦合到共模参考电压，并且其中所述放大器的输出提供所述第一输入偏置电压；和 

其中所述输入复制晶体管复制所述输入级的晶体管。 

18.一种包括运算放大器的装置，所述运算放大器包括： 

配置以在第一输入节点与第二输入节点接收差分输入电流信号的输入级，其中所述输入级被配置由偏置电流偏置，其中所述输入级晶体管被配置在共栅极或者共基极结构中工作；和 

与所述输入级串联的负载级，其中所述负载级配置被与所述输入级相同的偏置电流偏置，其中所述负载级的晶体管被配置在共源或者共发射极结构下工作，其中所述负载级的所述晶体管与所述输入级晶体管成对并且被配置用作所述输入级的所述晶体管的负载，其中一对包括第一半导体类型的第一晶体管以及与所述第一半导体类型互补的第二半导体类型的第二晶体管，其中所述第一晶体管的源极或者发射极被运作地耦合到所述第一输入节点，并且其中所述第二晶体管的栅极或者基极被运作地耦合到所述第二输入节点。 

19.如权利要求18所述装置，还包括配置以产生输出信号的输出级，所述输出级包括含第三晶体管的多个晶体管，其中所述第三晶体管被配置工作在共源或者共反射级结构，其中所述第三晶体管是所述第一半导体类型，其中所述第三晶体管的栅极或者基极被运作地耦合到所述第一晶体管馆的源极与所述第二晶体管的漏极，并且其中所述第三晶体管的漏极被配置以驱动部分所述输出信号。 

20.如权利要求19所述装置，其中所述输出信号包括差分输出信号，所述装置还包括： 

配置用以拉电流到所述负载级的第一尾部晶体管； 

配置用以从所述负载级灌电流的第二尾部晶体管；和 

配置用以偏置所述第一尾部晶体管与第二尾部晶体管以控制所述输出信号的共模电压来控制所述差分输出信号的共模电压的共模控制电路。