CN108631737A - 差动放大电路 - Google Patents

差动放大电路 Download PDF

Info

Publication number
CN108631737A
CN108631737A CN201810233799.7A CN201810233799A CN108631737A CN 108631737 A CN108631737 A CN 108631737A CN 201810233799 A CN201810233799 A CN 201810233799A CN 108631737 A CN108631737 A CN 108631737A
Authority
CN
China
Prior art keywords
differential
input
differential input
nmos
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201810233799.7A
Other languages
English (en)
Inventor
津崎敏之
杉浦正
杉浦正一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Publication of CN108631737A publication Critical patent/CN108631737A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45663—Measuring at the active amplifying circuit of the differential amplifier
    • H03F3/45672—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
    • H03F3/4573—Measuring at the common source circuit of the differential amplifier
    • H03F3/45739—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/513—Indexing scheme relating to amplifiers the amplifier being made for low supply voltages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45026—One or more current sources are added to the amplifying transistors in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45136—One differential amplifier in IC-block form being shown
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45406—Indexing scheme relating to differential amplifiers the CMCL comprising a common source node of a long tail FET pair as an addition circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供差动放大电路，该差动放大电路为了实现轨到轨输入动作，具备第一差动输入对和阈值与第一差动输入对不同的第二差动输入对，双方的差动输入对不会同时进行动作。构成为，在第一差动输入对与电流源之间连接晶体管，第一差动输入对和第二差动输入对不会同时进行动作。

Description

差动放大电路
技术领域
本发明涉及差动放大电路，更具体地，涉及轨到轨输入动作的电路。
背景技术
差动放大电路在电子设备中用于多种用途。根据用途，所输入的信号电压为GND电压附近或电源电压附近等而具有各种各样的情况。因此，在差动放大电路中，轨到轨输入动作是重要的。
图5示出专利文献1所公开的以往的差动放大电路的电路图。以往的差动放大电路包括反相输入端子511、非反相输入端子512、输出端子513、电源电压509、GND电压510、NMOS耗尽型晶体管501、502、NMOS增强型晶体管503、504、507、508以及PMOS增强型晶体管505、506。
NMOS耗尽型晶体管501、502构成第一差动输入对521。NMOS晶体管503、504构成第二差动输入对522。NMOS晶体管507为供给流过第一差动输入对521的电流的电流源。NMOS晶体管508为供给流过第二差动输入对522的电流的电流源。PMOS晶体管505、506构成所述第一差动输入对521及第二差动输入对522的负载。
图6示出以往的差动放大电路中的动作。通常，差动放大电路使用于负反馈中，因此非反相输入端子512和反相输入端子511成为虚拟短路，而成为大致相同的电压。将该电压定义为同相输入电压VCOM。在此，图6的图表的纵轴示出同相输入电压VCOM，横轴示出第一差动输入对521和第二差动输入对522。
第二差动输入对522由NMOS增强型晶体管503、504构成，因此，在同相输入电压VCOM接近GND电位时，作为第二差动输入对522的电流源的NMOS晶体管508成为非饱和状态而电流不流动，因此差动放大电路无法放大输入信号。
为了实现轨到轨输入，除了由NMOS增强型晶体管构成的第二差动输入对522之外，还并联连接有由NMOS耗尽型晶体管构成的第一差动输入对521。第一差动输入对521由NMOS耗尽型晶体管501、502构成，因此即便同相输入电压VCOM接近GND电压，作为第一差动输入对521的电流源的NMOS晶体管507也不会成为非饱和状态，而电流流动。实现轨到轨输入。
专利文献1：日本特开平8-256026号公报
但是，在专利文献1的差动放大电路中，根据同相输入电压VCOM的值，向由NMOS耗尽型晶体管构成的第一差动输入对521和由NMOS增强型晶体管构成的第二差动输入对522的双方供给来自电流源的电流，导致双方的差动输入对同时进行动作。
发明内容
为了解决以往的课题，本发明的差动放大电路构成为如下。一种差动放大电路，其具备反相输入端子、非反相输入端子及输出端子，该差动放大电路的特征在于，该差动放大电路的具备：第一差动输入对，其将所述反相输入端子和所述非反相输入端子作为输入；第二差动输入对，其晶体管的阈值与第一差动输入对不同，且将所述反相输入端子和所述非反相输入端子作为输入；电流源，其供给流过差动输入对的电流；及开关，其在所述第一差动输入对与所述电流源之间，根据所述反相输入端子和所述非反相输入端子的电压而导通截止。
发明效果
在本发明的差动放大电路中，不依赖于同相输入电压VCOM的值，而从电流源仅向由NMOS耗尽型晶体管构成的第一差动输入对和由NMOS增强型晶体管构成的第二差动输入对中的任一方供给电流。双方的差动输入对不会同时进行动作。
附图说明
图1是示出第一实施方式的差动放大电路的一例的电路图。
图2是示出第一实施方式的电路动作的图。
图3是示出第二实施方式的差动放大电路的一例的电路图。
图4是示出第二实施方式的电路动作的图。
图5是示出以往的差动放大电路的一例的电路图。
图6是示出以往的电路动作的图。
标号说明
101、102、501、502：NMOS耗尽型晶体管
103、104、503、504：NMOS增强型晶体管
301、302：PMOS耗尽型晶体管
303、304：PMOS增强型晶体管
114、314：切换电压输入
121、321、521：第一差动输入对
122、322、522：第二差动输入对
具体实施方式
下面，参照附图，对本实施方式进行说明。
[第一实施方式]
图1是第一实施方式的差动放大电路的电路图。
第一实施方式的差动放大电路具备反相输入端子111、非反相输入端子112、输出端子113、电源电压109、GND电压110、NMOS耗尽型晶体管101、102、NMOS增强型晶体管103、104、107、108、PMOS增强型晶体管105、106。
NMOS耗尽型晶体管101的栅极与非反相输入端子112连接。NMOS耗尽型晶体管102的栅极与反相输入端子111连接。NMOS耗尽型晶体管101和102的源极连接在一起。由NMOS耗尽型晶体管101和102来构成第一差动输入对121。NMOS晶体管103的栅极与非反相输入端子112连接。NMOS晶体管104的栅极与反相输入端子111连接。NMOS晶体管103和104的源极连接在一起。由NMOS晶体管103和104来构成第二差动输入对122。
NMOS晶体管107的漏极连接到NMOS耗尽型晶体管101和102的源极。NMOS晶体管107的栅极连接到切换电压输入114。NMOS晶体管107的源极连接到NMOS晶体管108的漏极。NMOS晶体管107为切换第一差动输入对121与第二差动输入对122时的开关。NMOS晶体管108的漏极连接到NMOS晶体管103和104的源极。NMOS晶体管108的栅极连接到偏置电压输入115。NMOS晶体管108的源极连接到GND电压110。NMOS晶体管108为供给流过第一差动输入对121及第二差动输入对122的电流的电流源。
PMOS晶体管105、106构成所述第一差动输入对121及第二差动输入对122的负载。PMOS晶体管105、106的栅极连接在一起。PMOS晶体管105、106的源极连接到电源电压109。PMOS晶体管105、106的栅极连接在一起，并连接到PMOS晶体管105的漏极、NMOS耗尽型晶体管101的漏极、NMOS晶体管103的漏极。PMOS晶体管106的漏极连接到NMOS耗尽型晶体管102的漏极、NMOS晶体管104的漏极。PMOS晶体管106的漏极成为输出端子113。
图2示出第一实施方式的差动放大电路中的动作。通常，差动放大电路使用在负反馈中，因此非反相输入端子112和反相输入端子111成为虚拟短路，而成为大致相同的电压。将该电压定义为同相输入电压VCOM。在图2所示的图表中，纵轴为同相输入电压VCOM，由带斜线阴影的长方形来分别示出沿着横轴配置的第一差动输入对121和第二差动输入对122对于同相输入电压VCOM的动作范围。
在作为切换开关的NMOS晶体管107导通的情况下，NMOS晶体管108为向第一差动输入对121供给的电流源，在NMOS晶体管107截止的情况下，NMOS晶体管108为向第二差动输入对122供给的电流源。
将切换第一差动输入对121和第二差动输入对122的动作的电压作为切换电压V114。切换电压V114被设定为第一差动输入对121和第二差动输入对122的双方进行动作的同相输入电压VCOM范围。从切换电压输入114向NMOS晶体管107的栅极端子施加切换电压V114。用于使NMOS晶体管107导通的同相输入电压VCOM满足以下的公式。
VCOM<
V114-VTNE(107)-Vov(107)+VTNE(103)+Vov(103)
在此，VTNE是NMOS增强型晶体管的阈值电压。后述的VTND是NMOS耗尽型晶体管的阈值电压。Vov是为电流流动所需的过驱动电压(Overdrive voltage)。第二差动输入对122的NMOS晶体管103和切换开关的NMOS晶体管107使用了相同种类的元件的情况下，特性相同。假设VTNE(107)＝VTNE(103)，Vov(107)＝Vov(103)时，上述的公式成为以下的公式。
VCOM<V114
如上所述，当同相输入电压VCOM小于切换电压V114时，作为切换开关的NMOS晶体管107导通。此时，向第一差动输入对121的NMOS耗尽型晶体管101和第二差动输入对122的NMOS增强型晶体管103施加相同的栅极-源极间电压。同样地，向第一差动输入对121的NMOS耗尽型晶体管102和第二差动输入对122的NMOS增强型晶体管104施加相同的栅极-源极间电压。但是，与NMOS增强型晶体管的阈值电压VTNE相比，NMOS耗尽型晶体管的阈值电压VTND更小，因此由NMOS耗尽型晶体管构成的第一差动输入对121被施加更大的过驱动电压，作为电流源的NMOS晶体管108的漏极电流供给到第一差动输入对121。
当同相输入电压VCOM超过切换电压V114时，作为切换开关的NMOS晶体管107截止。作为电流源的NMOS晶体管108的漏极电流供给到第二差动输入对122。
如以上所说明，在本发明的第一实施方式的差动放大电路中，根据由非反相输入端子112和反相输入端子111的电压所决定的同相输入电压VCOM的值，作为切换开关的NMOS晶体管107导通截止。利用切换开关，从电流源向由NMOS耗尽型晶体管构成的第一差动输入对121和由NMOS增强型晶体管构成的第二差动输入对122中的任一方供给电流。第一差动输入对和第二差动输入对的双方不会同时进行动作，实现稳定的放大率，抑制振荡稳定性恶化的可能性。从而，能够消除放大率更明显地变化而导致振荡稳定性恶化的可能性变高的问题，能够提供振荡稳定性优异的轨到轨输入的差动放大电路。
[第二实施方式]
图3是第二实施方式的差动放大电路的电路图。
第二实施方式的差动放大电路具备反相输入端子311、非反相输入端子312、输出端子313、电源电压309、GND电压310、PMOS耗尽型晶体管301、302、PMOS增强型晶体管303、304、307、308以及NMOS增强型晶体管305、306。由PMOS耗尽型晶体管301、302来构成第一差动输入对321。由PMOS晶体管303、304来构成第二差动输入对322。
第二实施方式的差动放大电路是从第一实施方式的差动放大电路中，将第一差动输入对由NMOS耗尽型晶体管101、102变更为PMOS耗尽型晶体管301、302，将第二差动输入对由NMOS增强型晶体管103、104变更为PMOS增强型晶体管303、304，将构成差动输入对的负载的PMOS增强型晶体管105、106变更为NMOS增强型晶体管305、306，将切换开关的NMOS增强型晶体管107变更为PMOS增强型晶体管307，将电流源的NMOS增强型晶体管108变更为PMOS增强型晶体管308。将构成差动放大电路的NMOS晶体管和PMOS晶体管进行了置换，关于各要素元件之间的连接，与第一实施方式相比虽然极性相反但同等，因此省略说明。
图4示出第二实施方式的差动放大电路中的动作。在此，纵轴示出同相输入电压VCOM，横轴示出第一差动输入对321和第二差动输入对322。在作为切换开关的PMOS晶体管307导通的情况下，PMOS晶体管308为第一差动输入对321的电流源，在PMOS晶体管307截止的情况下，PMOS晶体管308为第二差动输入对322的电流源。
将切换第一差动输入对321和第二差动输入对322的动作的电压作为切换电压V314。从切换电压输入314向PMOS晶体管307的栅极端子施加切换电压V314。用于使PMOS晶体管307导通的同相输入电压VCOM满足以下的公式。
VCOM>
V314-|VTPE(307)|-|Vov(307)|
+|VTPE(303)|+|Vov(303)|
在此，VTPE为PMOS增强型晶体管的阈值电压。后述的VTPD为PMOS耗尽型晶体管的阈值电压。在第二差动输入对322的PMOS晶体管303和切换开关的PMOS晶体管307使用相同种类的元件的情况下，特性相同。假设VTPE(307)＝VTPE(303)，Vov(307)＝Vov(303)时，上述的公式成为以下的公式。
VCOM>V314
如上所述，当同相输入电压VCOM超过切换电压V314时，PMOS晶体管307导通。此时，向第一差动输入对321的PMOS耗尽型晶体管301和第二差动输入对322的PMOS增强型晶体管303施加相同的栅极-源极间电压。同样地，向第一差动输入对321的PMOS耗尽型晶体管302和第二差动输入对322的PMOS增强型晶体管304施加相同的栅极-源极间电压。但是，与PMOS增强型晶体管的阈值电压VTPE相比，PMOS耗尽型晶体管的阈值电压VTPD更小，因此向由PMOS耗尽型晶体管构成的第一差动输入对321施加更大的过驱动电压，作为电流源的PMOS晶体管308的漏极电流供给到第一差动输入对321。
当同相输入电压VCOM小于切换电压V314时，作为切换开关的PMOS晶体管307截止。作为电流源的PMOS晶体管308的漏极电流供给到第二差动输入对322。
如以上所说明，在本发明的第二实施方式的差动放大电路中，根据由非反相输入端子312和反相输入端子311的电压所决定的同相输入电压VCOM的值，作为切换开关的PMOS晶体管307导通截止。利用切换开关，仅向由PMOS耗尽型晶体管构成的第一差动输入对321和由PMOS增强型晶体管构成的第二差动输入对322的任一方供给来自电流源的电流。第一差动输入对和第二差动输入对的双方不会同时进行动作。

Claims (3)

1.一种差动放大电路，其具备反相输入端子、非反相输入端子及输出端子，
该差动放大电路的特征在于，该差动放大电路具备：
第一差动输入对，其将所述反相输入端子和所述非反相输入端子作为输入；
第二差动输入对，其晶体管的阈值与所述第一差动输入对不同，且将所述反相输入端子和所述非反相输入端子作为输入；
电流源，其向所述第二差动输入对供给电流；及
开关，其在所述第一差动输入对与所述电流源之间，根据所述反相输入端子和所述非反相输入端子的电压而导通截止。
2.根据权利要求1所述的差动放大电路，其特征在于，
所述第一差动输入对由NMOS耗尽型晶体管构成，所述第二差动输入对由NMOS增强型晶体管构成，所述开关由NMOS增强型晶体管构成，所述开关根据所述反相输入端子和所述非反相输入端子的电压而导通截止，向所述第一差动输入对和所述第二差动输入对中的任一方供给电流。
3.根据权利要求1所述的差动放大电路，其特征在于，
所述第一差动输入对由PMOS耗尽型晶体管构成，所述第二差动输入对由PMOS增强型晶体管构成，所述开关由PMOS增强型晶体管构成，所述开关根据所述反相输入端子和所述非反相输入端子的电压而导通截止，向所述第一差动输入对和所述第二差动输入对中的任一方供给电流。
CN201810233799.7A 2017-03-24 2018-03-21 差动放大电路 Withdrawn CN108631737A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-059969 2017-03-24
JP2017059969A JP2018164182A (ja) 2017-03-24 2017-03-24 差動増幅回路

Publications (1)

Publication Number Publication Date
CN108631737A true CN108631737A (zh) 2018-10-09

Family

ID=63583698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810233799.7A Withdrawn CN108631737A (zh) 2017-03-24 2018-03-21 差动放大电路

Country Status (5)

Country Link
US (1) US20180278221A1 (zh)
JP (1) JP2018164182A (zh)
KR (1) KR20180108496A (zh)
CN (1) CN108631737A (zh)
TW (1) TW201836264A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021070245A1 (ja) * 2019-10-08 2021-04-15 三菱電機株式会社 演算増幅器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069353A (ja) * 2001-08-24 2003-03-07 Toshiba Corp 差動増幅回路および液晶表示装置駆動用半導体集積回路
JP2008015875A (ja) * 2006-07-07 2008-01-24 Matsushita Electric Ind Co Ltd 電源回路
US8680922B2 (en) * 2012-01-18 2014-03-25 Analog Devices, Inc. Rail-to rail input circuit

Also Published As

Publication number Publication date
TW201836264A (zh) 2018-10-01
US20180278221A1 (en) 2018-09-27
KR20180108496A (ko) 2018-10-04
JP2018164182A (ja) 2018-10-18

Similar Documents

Publication Publication Date Title
US8040187B2 (en) Semiconductor integrated circuit device
US7453318B2 (en) Operational amplifier for outputting high voltage output signal
JP5486259B2 (ja) 差動増幅器
US7868695B2 (en) Differential amplifier
TWI623194B (zh) 運算放大器及其差分放大電路
TW201138299A (en) Differential amplifier circuit
TWI398095B (zh) 可補償偏移電壓的運算放大器
US7821296B2 (en) Stacked buffers
US8723593B2 (en) Bias voltage generation circuit and differential circuit
US8130034B2 (en) Rail-to-rail amplifier
US9369098B2 (en) Inverting amplifier
CN108696260A (zh) 跨导放大器
US7414467B2 (en) Circuit configuration having a feedback, fully-differential operational amplifier
CN108631737A (zh) 差动放大电路
CN108964617A (zh) 运算放大器电路
JP4773991B2 (ja) ソースフォロア回路及び半導体装置
CN105099382B (zh) 差分放大电路
TWI677185B (zh) 差動放大電路
JP2007318571A (ja) オペアンプ回路
TW200741408A (en) Current mirror circuit with high driving ability and output buffer device using the same
JP5054064B2 (ja) ホールド回路
TWI433450B (zh) 轉換率增強電路
US8786366B1 (en) Amplifier circuit
CN117353668A (zh) 摆率增强电路、芯片及电子设备
JP2017143473A (ja) 差動増幅回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20181009

WW01 Invention patent application withdrawn after publication