CN104422867A - 一种芯片器件及其测试方法 - Google Patents

Abstract

本发明提供了一种芯片器件及其测试方法，所述芯片器件内置有n个模块和n个单端与差分转换电路，每个所述模块分别对应一个所述单端与差分转换电路，每个所述模块连接与该模块对应的单端与差分转换电路的差分端口，各个单端与差分转换电路的单端端口分别连接所述芯片器件的引脚；其中。本发明中在芯片器件内置有n个模块和n个单端与差分转换电路，每一个模块连接一个对应的单端与差分转换电路的差分端口，因此将所述模块输出的差分信号转换成单端信号或者将单端信号转换成差分信号后输出至所述模块，单端与差分转换电路的单端端口连接芯片器件的引脚，可见，每个模块只需占用一个引脚，因此n个模块只需占用n个引脚，从而节省宝贵的引脚资源。

Description

一种芯片器件及其测试方法

技术领域

本发明涉及测试领域，尤其是涉及一种芯片器件及其测试方法。

背景技术

在现有技术中，芯片器件中通常包括多个模块，每个模块在输入或者输出模拟信号时，使用的是差分信号。因此，每一个模块需要占用芯片器件的两个引脚，用于输入或输出差分信号。显然，若一个芯片器件具有ｎ个模块，则ｎ个模块就会占用至少2ｎ个引脚。可见，现有技术中芯片器件的各个模块占用的引脚数量较多，从而造成了宝贵的引脚资源的浪费。

发明内容

本发明解决的技术问题在于提供一种芯片器件及其测试方法，实现减少模块占用芯片器件的引脚数量，从而节省宝贵的引脚资源。

为此，本发明解决技术问题的技术方案是：

本发明提供了一种芯片器件，所述芯片器件内置有ｎ个模块和ｎ个单端与差分转换电路，每个所述模块分别对应一个所述单端与差分转换电路，每个所述模块连接与该模块对应的单端与差分转换电路的差分端口，各个单端与差分转换电路的单端端口分别连接所述芯片器件的引脚；其中，所述ｎ为大于或等于1的自然数。

优选地，所述芯片器件还内置有ｍ个开关电路，ｍ个所述单端与差分转换电路的单端端口分别通过所述ｍ个开关电路连接到所述芯片器件的引脚；该连接开关电路的各个引脚中，每个引脚至少连接有两个所述开关电路；其中，所述ｍ为小于或等于ｎ的自然数。

优选地，所述ｍ等于ｎ，所述ｎ个单端与差分转换电路的单端端口分别通过ｎ个所述开关电路连接到所述芯片器件的同一引脚。

优选地，所述芯片器件还设置有控制引脚，所述控制引脚接收到的控制信号用于控制所述开关电路的导通与闭合。

优选地，任一个所述开关电路包括第一ＮＭＯＳ管和第一ＰＭＯＳ管；

所述第一ＮＭＯＳ管的漏极和所述第一ＰＭＯＳ管的漏极相连，作为该开关电路的输入端口；所述第一ＮＭＯＳ管的源极和所述第一ＰＭＯＳ的源极相连，作为该开关电路的输出端口；

若该开关电路连接的单端与差分转换电路的单端端口为该单端与差分转换电路的输出端口时，该开关电路的输入端口连接该单端端口；若该开关电路连接的单端与差分转换电路的单端端口为该单端与差分转换电路的输入端口时，该开关电路的输出端口连接该单端端口。

优选地，所述单端与差分转换电路为单端转差分电路或者差分转单端电路。

优选地，任一个所述差分转单端电路包括：第二ＰＭＯＳ管、第三ＰＭＯＳ管、第四ＰＭＯＳ管、第五ＰＭＯＳ管、第六ＰＭＯＳ管、第七ＰＭＯＳ管、第二ＮＭＯＳ管、第三ＮＭＯＳ管、第四ＮＭＯＳ管、第五ＮＭＯＳ管和第一电阻；

第二ＰＭＯＳ管的源极、第三ＰＭＯＳ管的源极、第四ＰＭＯＳ管的源极以及第五ＰＭＯＳ管的源极连接到电源电压，第二ＰＭＯＳ管的栅极和第二ＮＭＯＳ管的栅极连接到该差分转单端电路的开启电压，第二ＰＭＯＳ管的漏极、第三ＰＭＯＳ管的漏极和栅极、第四ＰＭＯＳ管的栅极、第五ＰＭＯＳ管的栅极和第二ＮＭＯＳ管的漏极连接到偏置电压，第四ＰＭＯＳ管的漏极连接第六ＰＭＯＳ管的源极和第七ＰＭＯＳ管的源极，第六ＰＭＯＳ管的漏极连接第三ＮＭＯＳ管的漏极和栅极、以及第四ＮＭＯＳ管的栅极，第七ＰＭＯＳ管的漏极连接第四ＮＭＯＳ管的漏极和第五ＮＭＯＳ管的栅极，第五ＮＭＯＳ管的栅极通过第一电阻连接第五ＮＭＯＳ管的漏极和第五ＰＭＯＳ管的漏极，第五ＮＭＯＳ管的源极、第四ＮＭＯＳ管的源极、第三ＮＭＯＳ管的源极、第二ＮＭＯＳ管的源极连接到地电压，所述第五ＰＭＯＳ管的漏极作为该差分转单端电路的输出端口，第六ＰＭＯＳ管的栅极和第七ＰＭＯＳ管的栅极作为该差分转单端电路的输入端口。

优选地，任一个所述单端转差分电路包括：第八ＰＭＯＳ管、第九ＰＭＯＳ管、第十ＰＭＯＳ管、第十一ＰＭＯＳ管、第十二ＰＭＯＳ管、第六ＮＭＯＳ管、第七ＮＭＯＳ管、第八ＮＭＯＳ管、第九ＮＭＯＳ管、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻和电容；

第八ＰＭＯＳ管的源极、第九ＰＭＯＳ管的源极和第十ＰＭＯＳ管的源极连接到电源电压，第八ＰＭＯＳ管的漏极、第九ＰＭＯＳ管的栅极和漏极、第三电阻的第一端以及第十ＰＭＯＳ管的栅极连接到偏置电压，第三电阻的第二端连接第五电阻的第一端和第六ＮＭＯＳ管的源极，第六ＮＭＯＳ管的漏极连接第四电阻的第一端和第二电阻的第一端，第二电阻的第二端连接到所述电容的第一端和第十二ＰＭＯＳ管的栅极，第四电阻的第二端连接第六电阻的第一端和第十一ＰＭＯＳ管的栅极，第六ＮＭＯＳ管的栅极、第八ＰＭＯＳ管的栅极、第七ＮＭＯＳ管的栅极、第八ＮＭＯＳ管的栅极和第九ＮＭＯＳ管的栅极连接到该单端转差分电路的开启电压，第五电阻的第二端连接第七ＮＭＯＳ管的漏极，第七ＮＭＯＳ管的源极、第八ＮＭＯＳ管的源极、第九ＮＭＯＳ管的源极和所述电容的第二端连接到地电压，第十ＰＭＯＳ管的漏极连接到第十一ＰＭＯＳ管的源极和第十二ＰＭＯＳ管的源极，第十一ＰＭＯＳ管的漏极连接第八ＮＭＯＳ管的漏极，第十二ＰＭＯＳ管的漏极连接第九ＮＭＯＳ管的漏极；所述第六电阻的第二端为该单端转差分电路的输入端口，所述第十一ＰＭＯＳ管的漏极和所述第十二ＰＭＯＳ管的漏极为该单端转差分电路的输出端口。

本发明还提供了一种芯片器件测试方法，所述芯片器件内置有ｎ个模块和ｎ个单端与差分转换电路，每个所述模块分别对应一个所述单端与差分转换电路，每个所述模块连接与该模块对应的单端与差分转换电路的差分端口，各个单端与差分转换电路的单端端口分别连接所述芯片器件的引脚；其中，所述ｎ为大于或等于1的自然数；

所述ｎ个模块中具有至少一个待测试模块；所述方法包括：测试待测试模块为输出模块的模块所对应的引脚的输出信号，以及向待测试模块为输入模块的模块所对应的引脚输入测试信号；

模块所对应的引脚为该模块通过单端与差分转换电路所连接的引脚。

优选地，所述芯片器件还内置有ｍ个开关电路，ｍ个所述单端与差分转换电路的单端端口分别通过所述ｍ个开关电路连接到所述芯片器件的引脚；该连接开关电路的各个引脚中，每个引脚至少连接有两个所述开关电路；其中，所述ｍ为小于或等于ｎ的自然数；

所述方法之前还包括：

将待测试模块所对应的各个开关电路设置为导通状态，并且将除待测试模块外的其他模块所对应的各个开关电路设置为断开状态；

模块所对应的开关电路为该模块通过单端与差分转换电路所连接的开关电路。

通过上述技术方案可知，本发明中在芯片器件内置有ｎ个模块和ｎ个单端与差分转换电路，每一个模块连接一个对应的单端与差分转换电路的差分端口，因此将所述模块输出的差分信号转换成单端信号或者将单端信号转换成差分信号后输出至所述模块，单端与差分转换电路的单端端口连接芯片器件的引脚，可见，每个模块只需占用一个引脚，因此ｎ个模块只需占用ｎ个引脚，相比于现有技术中ｎ个模块需要占用2ｎ个引脚，减少了占用芯片器件的引脚数量，从而节省宝贵的引脚资源。

附图说明

图1为现有技术中的测试芯片器件时的电路连接；

图2为本发明提供的芯片器件的第一实施例的具体结构图；

图3为本发明提供的芯片器件的第二实施例的具体结构图；

图4为本发明提供的芯片器件的第二实施例的一种优选的具体结构图；

图5为本发明提供的一种开关电路的具体结构图；

图6为本发明提供的一种差分转单端电路的具体结构图；

图7为本发明提供的另一种差分转单端电路的具体结构图；

图8为本发明提供的一种单端转差分电路的具体结构图；

图9为本发明提供的另一种单端转差分电路的具体结构图；

图10为本发明提供的芯片器件测试方法的具体实施例的流程示意图。

具体实施方式

在现有技术中，芯片器件中通常包括多个模块，每个模块在输入或者输出模拟信号时，使用的是差分信号。因此，每一个模块需要占用芯片器件的两个引脚，用于输入或输出差分信号。显然，若一个芯片器件具有ｎ个模块，则ｎ个模块就会占用至少2ｎ个引脚。实际上，在有些情况下，需要将差分信号转换成单端信号使用。例如，当测试芯片器件时，很多测试设备均为单端的测试口，比如信号发生器和示波器，此时就需要对芯片器件外接差分转单端芯片或者单端转差分芯片后，再连接测试设备。如图1所示，当模块（例如模块2）为输入模块时，信号发生器将输出的单端信号经过单端转差分芯片转成差分信号，该差分信号通过芯片器件上的两个引脚（例如引脚3和引脚4）输出至输入模块。当模块（例如模块1）为输出模块时，模块输出的差分信号通过芯片器件上的两个引脚（例如引脚1和引脚2）输出至差分转单端芯片，该差分信号经过差分转单端芯片转成单端信号，通过示波器测试该单端信号。可见，现有技术中芯片器件的各个模块占用的引脚数较多，而引脚资源通常是比较宝贵的；并且由于要对芯片器件外接差分与单端转换芯片，因此操作比较复杂。

而在本发明实施例中，提供了一种芯片器件及其测试方法，实现减少模块占用芯片器件的引脚数量，从而节省宝贵的引脚资源，同时在测试该芯片时无需外接差分与单端转换芯片，从而减少操作复杂性。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明实施例进行详细描述。

请参阅图2，本发明提供了芯片器件的第一实施例，在本实施例中，所述芯片器件内置有ｎ个模块和ｎ个单端与差分转换电路。如图2所示，ｎ个模块分别为模块1、模块2、模块3、模块4、…、模块ｎ，ｎ个单端与差分转换电路分别为单端与差分转换电路1、单端与差分转换电路2、单端与差分转换电路3、单端与差分转换电路4、…、单端与差分转换电路ｎ。其中，所述ｎ为大于或等于1的自然数。也就是说，芯片器件至少内置有1个模块。

每个所述模块分别对应一个所述单端与差分转换电路，每个所述模块连接与该模块对应的单端与差分转换电路的差分端口，各个单端与差分转换电路的单端端口分别连接所述芯片器件的引脚。

所述单端与差分转换电路用于单端信号和差分信号之间的转换，具体为单端转差分电路或者差分转单端电路。当模块为输入模块时，也就是需要向该模块输入信号时，该模块对应一个单端转差分电路，当模块为输出模块时，也就是该模块输出信号时，该模块对应一个差分转单端电路。在图2中，模块1对应单端与差分转换电路1，模块2对应单端与差分转换电路2，依次类推，模块ｎ对应单端与差分转换电路ｎ。

每个所述模块连接与该模块对应的单端与差分转换电路的差分端口。因此，模块1连接单端与差分转换电路1的差分端口，模块2连接单端与差分转换电路2的差分端口，依次类推，模块ｎ连接单端与差分转换电路ｎ的差分端口。

各个单端与差分电路的单端端口分别连接所述芯片器件的引脚。如图2所示，单端与差分转换电路1的单端端口连接引脚1，单端与差分转换电路2的单端端口连接引脚2，依次类推，单端与差分转换电路ｎ的单端端口连接引脚ｎ。

需要说明的是，引脚1至引脚ｎ中的各个引脚可能是输入引脚，也可能是输出引脚，由引脚通过单端与差分转换电路连接的模块决定，如果该模块为输入模块，则输入模块对应连接的引脚为输入引脚，如果该模块为输出模块，则输出模块对应连接的引脚为输出引脚。

通过上述技术方案可知，本实施例中在芯片器件内置有ｎ个模块和ｎ个单端与差分转换电路，每一个模块连接一个对应的单端与差分转换电路的差分端口，因此将所述模块输出的差分信号转换成单端信号或者将单端信号转换成差分信号后输出至所述模块，单端与差分转换电路的单端端口连接芯片器件的引脚，可见，每个模块只需占用一个引脚，因此ｎ个模块只需占用ｎ个引脚，相比于现有技术中ｎ个模块需要占用2ｎ个引脚，减少了占用芯片器件的引脚数量，从而节省宝贵的引脚资源。

同时，也无需对芯片器件外接差分与单端转换芯片，从而减少操作复杂性。

请参阅图3，本发明提供了芯片器件的第二实施例，在本实施例中，所述芯片器件内置有ｎ个模块和ｎ个单端与差分转换电路。如图3所示，ｎ个模块分别为模块1、模块2、模块3、模块4、…、模块ｎ，ｎ个单端与差分转换电路分别为单端与差分转换电路1、单端与差分转换电路2、单端与差分转换电路3、单端与差分转换电路4、…、单端与差分转换电路ｎ。其中，所述ｎ为大于或等于1的自然数。也就是说，芯片器件至少内置有1个模块。

每个所述模块分别对应一个所述单端与差分转换电路，每个所述模块连接与该模块对应的单端与差分转换电路的差分端口。各个单端与差分转换电路的单端端口分别连接所述芯片器件的引脚。

所述芯片器件还内置有ｍ个开关电路，因此，所述各个单端与差分转换电路的单端端口分别连接所述芯片器件的引脚，具体包括两种情况，一种情况是，ｍ个所述单端与差分转换电路的单端端口分别通过所述ｍ个开关电路连接到所述芯片器件的引脚，另一种情况是，除与ｍ个开关电路连接的ｍ个单端与差分转换电路外的其他各个单端与差分转动电路分别连接所述芯片器件的引脚。如图3所示，模块1连接单端与差分转换电路1的差分端口，单端与差分转换电路1的单端端口通过开关电路1连接到引脚1，模块2连接单端与差分转换电路2的差分端口，单端与差分转换电路2的单端端口通过开关电路2也连接到引脚1。模块ｎ连接单端与差分转换电路ｎ的差分端口，单端与差分转换电路ｎ的单端端口连接引脚ｊ。其中，所述ｍ为小于或等于ｎ的自然数。

在该连接开关电路的各个引脚中，每个引脚至少连接有两个所述开关电路。因为本实施例中在芯片器件内置了ｎ个开关电路，因此，两个或两个以上的单端与差分转换电路可以分别通过一个开关电路连接到同一引脚。所以在本实施例中，每个连接开关电路的引脚，至少连接有两个所述开关电路。如图3所示，引脚1连接有开关电路1和开关电路2，引脚2连接有开关电路3和开关电路4。

在本实施例中，由于连接开关电路的每个引脚至少通过两个开关电路连接了两个模块，因此，至少两个模块只需占用一个引脚，ｎ个模块占用的引脚数量ｊ小于ｎ。因此，相比于图2中的实施例，本实施例中进一步减少了引脚数量，节省了宝贵的引脚资源。

需要说明的是，本实施例中，一个开关电路可以连接多个引脚，则该开关电路对应连接的模块可以使用多个引脚。

在本实施例中，为了使得引脚的数量最小，可以在芯片器件中内置ｎ个开关电路，即所述ｍ等于ｎ，则如图4所示，所述ｎ个单端与差分转换电路的单端端口分别通过ｎ个所述开关电路连接到所述芯片器件的同一引脚。此时，ｎ个模块只需占用一个引脚。最大化的减小了引脚资源。

在本实施例中，当想要使用某一模块时，只需控制对应该模块的开关电路导通，其余所有的开关电路断开即可。因此，所述芯片器件还设置有控制引脚，所述控制引脚接收到的控制信号用于控制所述开关电路的导通与断开。所述控制信号具体为控制测试模块对应的开关电路导通，以及控制除所述测试模块外的其他模块对应的开关电路断开的控制信号。

下面本发明提供一种开关电路的具体结构。在本实施例中，任一个开关电路都可以采用这种结构。如图5所示，任一个所述开关电路包括第一ＮＭＯＳ管Ｎ1和第一ＰＭＯＳ管Ｐ1。

第一ＮＭＯＳ管Ｎ1的漏极和第一ＰＭＯＳ管Ｐ1的漏极相连，作为该开关电路的输入端口，所述第一ＮＭＯＳ管Ｎ1的源极和所述第一ＰＭＯＳ　Ｐ1的源极相连，作为该开关电路的输出端口。第一ＮＭＯＳ管Ｎ1的栅极和第一ＰＭＯＳ　Ｐ1的栅极为该开关电路的控制端，用于同时控制Ｎ1和Ｐ1处于导通状态或者断开状态，从而实现控制该开关电路的导通或断开状态。

由于ＮＭＯＳ管只能输出低电平，ＰＭＯＳ管只能输出高电平，因此，这种并联ＮＭＯＳ管和ＰＭＯＳ管的形式保证了开关电路即能输出高电平，也能输出低电平。

若该开关电路连接的单端与差分转换电路的单端端口为该单端与差分转换电路的输出端口时，该开关电路的输入端口连接该单端端口，该开关电路的输出端口连接所述芯片器件的引脚；若该开关电路连接的单端与差分转换电路的单端端口为该单端与差分转换电路的输入端口时，该开关电路的输出端口连接该单端端口，该开关电路的输入端口连接所述芯片器件的引脚。举例说明，若图3中的开关电路1采用图5所示的结构时，若开关电路1连接的单端与差分转换电路1的单端接口为输出端口时，也就是说此时模块1为输出模块，单端与差分转换模块1为差分转单端模块，此时第一ＮＭＯＳ管Ｎ1和第一ＰＭＯＳ管Ｐ1的漏极连接单端与差分转换电路1，第一ＮＭＯＳ管Ｎ1和第一ＰＭＯＳ管Ｐ1的源极连接引脚1。若图3中的开关电路2采用图5所示的结构时，若开关电路2连接的单端与差分转换电路2的单端接口为输入端口时，也就是说此时模块2为输入模块，单端与差分转换模块2为单端转差分模块，此时第一ＮＭＯＳ管Ｎ1和第一ＰＭＯＳ管Ｐ1的源极连接单端与差分转换电路2，第一ＮＭＯＳ管Ｎ1和第一ＰＭＯＳ管Ｐ1的漏极连接引脚1。

需要说明的是，除了图5所示的结构外，开关电路还可以采取其他结构，只要能实现开关作用即可，本发明对此不做限定。

在本发明中，单端与差分转换电路为单端转差分电路或者差分转单端电路。下面本发明分别提供一种单端转差分电路和差分转单端电路的具体结构，本发明中的任一实施例中的任一个单端与差分转换电路均可以采用下面的结构。

如图6所示，任一个差分转单端电路可以包括：第二ＰＭＯＳ管Ｐ2、第三ＰＭＯＳ管Ｐ3、第四ＰＭＯＳ管Ｐ4、第五ＰＭＯＳ管Ｐ5、第六ＰＭＯＳ管Ｐ6、第七ＰＭＯＳ管Ｐ7、第二ＮＭＯＳ管Ｎ2、第三ＮＭＯＳ管Ｎ3、第四ＮＭＯＳ管Ｎ4、第五ＮＭＯＳ管Ｎ5和第一电阻Ｒ1。

第二ＰＭＯＳ管Ｐ2的源极、第三ＰＭＯＳ管Ｐ3的源极、第四ＰＭＯＳ管Ｐ4的源极以及第五ＰＭＯＳ管Ｐ5的源极连接到电源电压ＶＤＤ，第二ＰＭＯＳ管Ｐ2的栅极和第二ＮＭＯＳ管Ｎ2的栅极连接到该差分转单端电路的开启电压。该开启电压用于控制整个差分转单端电路的状态是否处于工作状态。具体地，当该开启电压为高电平时，整个差分转单端电路处于工作状态。

第二ＰＭＯＳ管Ｐ2的漏极、第三ＰＭＯＳ管Ｐ3的漏极和栅极、第四ＰＭＯＳ管Ｐ4的栅极、第五ＰＭＯＳ管Ｐ5的栅极和第二ＮＭＯＳ管Ｎ2的漏极连接到偏置电压ＶＢＰ。该偏置电压ＶＢＰ使得第三ＰＭＯＳ管Ｐ3、第四ＰＭＯＳ管Ｐ4和第五ＰＭＯＳ管Ｐ5工作于饱和区。

第四ＰＭＯＳ管Ｐ4的漏极连接第六ＰＭＯＳ管Ｐ6的源极和第七ＰＭＯＳ管Ｐ7的源极，第六ＰＭＯＳ管Ｐ6的漏极连接第三ＮＭＯＳ管Ｎ3的漏极和栅极、以及第四ＮＭＯＳ管Ｎ4的栅极，第七ＰＭＯＳ管Ｐ7的漏极连接第四ＮＭＯＳ管Ｎ4的漏极和第五ＮＭＯＳ管Ｎ5的栅极，第五ＮＭＯＳ管Ｎ5的栅极还通过第一电阻Ｒ1连接第五ＮＭＯＳ管Ｎ5的漏极和第五ＰＭＯＳ管Ｐ5的漏极，第五ＮＭＯＳ管Ｎ5的源极、第四ＮＭＯＳ管Ｎ4的源极、第三ＮＭＯＳ管Ｎ3的源极、第二ＮＭＯＳ管Ｎ2的源极连接到地电压ＶＳＳ。

在该差分转单端电路中，第五ＰＭＯＳ管Ｐ5的漏极作为该差分转单端电路的输出端口，即单端输出。第六ＰＭＯＳ管Ｐ6的栅极和第七ＰＭＯＳ管Ｐ7的栅极作为该差分转单端电路的输入端口，也就是差分输入1和差分输入2。

如图7所示，该差分转单端电路还可以包括第七电阻Ｒ7、第八电阻Ｒ8和第九电阻Ｒ9。第九电阻Ｒ9位于第二ＰＭＯＳ管Ｐ2的漏极与第三ＰＭＯＳ管Ｐ3的漏极的公共节点，与第二ＮＭＯＳ管Ｎ2的漏极之间。第七电阻Ｒ7的第一端连接第六ＰＭＯＳ管Ｐ6的源极，第八电阻Ｒ8的第一端连接第七ＰＭＯＳ管Ｐ7的漏源极，第七电阻Ｒ7的第二端与第八电阻Ｒ8的第二端连接后，与第四ＰＭＯＳ管Ｐ4的漏极相连。

如图8所示，任一个所述单端转差分电路可以包括：第八ＰＭＯＳ管Ｐ8、第九ＰＭＯＳ管Ｐ9、第十ＰＭＯＳ管Ｐ10、第十一ＰＭＯＳ管Ｐ11、第十二ＰＭＯＳ管Ｐ12、第六ＮＭＯＳ管Ｎ6、第七ＮＭＯＳ管Ｎ7、第八ＮＭＯＳ管Ｎ8、第九ＮＭＯＳ管Ｎ9、第二电阻Ｒ2、第三电阻Ｒ3、第四电阻Ｒ4、第五电阻Ｒ5、第六电阻Ｒ6和电容Ｃ。

第八ＰＭＯＳ管Ｐ8的源极、第九ＰＭＯＳ管Ｐ9的源极和第十ＰＭＯＳ管Ｐ10的源极连接到电源电压ＶＤＤ，第八ＰＭＯＳ管Ｐ8的漏极、第九ＰＭＯＳ管Ｐ9的栅极和漏极、第三电阻Ｒ3的第一端以及第十ＰＭＯＳ管Ｐ10的栅极连接到偏置电压ＶＢＰ。该偏置电压ＶＢＰ使得第九ＰＭＯＳ管Ｐ9和第十ＰＭＯＳ管Ｐ10工作于饱和区。

第三电阻Ｒ3的第二端连接第五电阻Ｒ5的第一端和第六ＮＭＯＳ的源极，第六ＮＭＯＳ管Ｎ6的漏极连接第四电阻Ｒ4的第一端和第二电阻Ｒ2的第一端，第二电阻Ｒ2的第二端连接到所述电容Ｃ的第一端和第十二ＰＭＯＳ管Ｐ12的栅极，第四电阻Ｒ4的第二端连接第六电阻Ｒ6的第一端和第十一ＰＭＯＳ管Ｐ11的栅极，第六ＮＭＯＳ管Ｎ6的栅极、第八ＰＭＯＳ管Ｐ8的栅极、第七ＮＭＯＳ管Ｎ7的栅极、第八ＮＭＯＳ管Ｎ8的栅极和第九ＮＭＯＳ管Ｎ9的栅极连接到该单端转差分电路的开启电压。该开启电压用于控制整个单端转差分电路的状态是否处于工作状态。具体地，当该开启电压为高电平时，整个单端转差分电路处于工作状态。

第五电阻Ｒ5的第二端连接第七ＮＭＯＳ管Ｎ7的漏极，第七ＮＭＯＳ管Ｎ7的源极、第八ＮＭＯＳ管Ｎ8的源极、第九ＮＭＯＳ管Ｎ9的源极和所述电容Ｃ的第二端连接到地电压ＶＳＳ，第十ＰＭＯＳ管Ｐ10的漏极连接到第十一ＰＭＯＳ管Ｐ11的源极和第十二ＰＭＯＳ管Ｐ12的源极，第十一ＰＭＯＳ管Ｐ11的漏极连接第八ＮＭＯＳ管Ｎ8的漏极，第十二ＰＭＯＳ管Ｐ12的漏极连接第九ＮＭＯＳ管Ｎ9的漏极。

该单端转差分电路中，第六电阻Ｒ6的第二端为该单端转差分电路的输入端口，即单端输入，所述第十一ＰＭＯＳ管Ｐ11的漏极和所述第十二ＰＭＯＳ管Ｐ12的漏极为该单端转差分电路的输出端口，　也就是差分输入1和差分输入2。

如图9所示，该差分转单端电路还可以包括第十电阻Ｒ10、第十一电阻Ｒ11、第十二电阻Ｒ12和第十三电阻Ｒ13。

第十电阻Ｒ10的第一端与第十一ＰＭＯＳ管Ｐ11的源极相连，第十一电阻Ｒ11的第一端与第十二ＰＭＯＳ管Ｐ12的源极相连，第十电阻Ｒ10的第二端和第十一电阻Ｒ11的第二端连接后，与第十ＰＭＯＳ管Ｐ10的漏极相连。第十二电阻Ｒ12连接在第十一ＰＭＯＳ管Ｐ11和第八ＮＭＯＳ管Ｎ8之间，第十三电阻Ｒ13连接在第十二ＰＭＯＳ管Ｐ12和第九ＮＭＯＳ管Ｎ9之间。第十一ＰＭＯＳ管Ｐ11和第十二电阻Ｒ12之间的节点，以及第十二ＰＭＯＳ管Ｐ12和第十三电阻Ｒ13之间的节点为输出端口。

本发明还提供了芯片器件测试方法，用于对本发明提供的芯片器件进行测试。在测试时使用的测试设备为单端口的设备，例如示波器，信号发生器等。下面做详细说明。

本发明还提供了芯片器件测试方法的具体实施例，所述方法用于测试图2所示的实施例中的芯片器件。具体地，所述芯片器件内置有ｎ个模块和ｎ个单端与差分转换电路，每个所述模块分别对应一个所述单端与差分转换电路，每个所述模块连接与该模块对应的单端与差分转换电路的差分端口，各个单端与差分转换电路的单端端口分别连接所述芯片器件的引脚；其中，所述ｎ为大于或等于1的自然数。

所述ｎ个模块中具有至少一个待测试模块。也就是说，要对ｎ个模块中的一个或多个模块进行测试。这些待测试模块可以是输入模块，也可以是输出模块。

在本实施例中，所述方法包括：

Ｓ101：测试待测试模块为输出模块的模块所对应的引脚的输出信号。

Ｓ102：向待测试模块为输入模块的模块所对应的引脚输入测试信号。

模块所对应的引脚为该模块通过单端与差分转换电路所连接的引脚。

其中，步骤Ｓ101和步骤Ｓ102的执行顺序不受限定。可以同时执行，也可以以先后顺序执行。如果待测试模块均为输出模块，则执行Ｓ101，如果待测试模块均为输入模块，则执行Ｓ102。

步骤Ｓ101在测试时可以是通过示波器进行测试，步骤Ｓ102中测试信号可以是由信号发生器输出。

优选地，还可以进一步对图3所示的实施例的芯片器件进行测试。此时，所述芯片器件还内置有ｍ个开关电路，ｍ个所述单端与差分转换电路的单端端口分别通过所述ｍ个开关电路连接到所述芯片器件的引脚；该连接开关电路的各个引脚中，每个引脚至少连接有两个所述开关电路；其中，所述ｍ为小于或等于ｎ的自然数。

则步骤Ｓ101之前还包括：

将待测试模块所对应的各个开关电路设置为导通状态，并且将除待测试模块外的其他模块所对应的各个开关电路设置为断开状态。

模块所对应的开关电路为该模块通过单端与差分转换电路所连接的开关电路。

本发明提供的芯片器件测试方法可以用于对本发明提供的任一芯片器件的实施例。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种芯片器件，其特征在于，所述芯片器件内置有ｎ个模块和ｎ个单端与差分转换电路，每个所述模块分别对应一个所述单端与差分转换电路，每个所述模块连接与该模块对应的单端与差分转换电路的差分端口，各个单端与差分转换电路的单端端口分别连接所述芯片器件的引脚；其中，所述ｎ为大于或等于1的自然数。

2.根据权利要求1所述的器件，其特征在于，所述芯片器件还内置有ｍ个开关电路，ｍ个所述单端与差分转换电路的单端端口分别通过所述ｍ个开关电路连接到所述芯片器件的引脚；该连接开关电路的各个引脚中，每个引脚至少连接有两个所述开关电路；其中，所述ｍ为小于或等于ｎ的自然数。

3.根据权利要求2所述的器件，其特征在于，所述ｍ等于ｎ，所述ｎ个单端与差分转换电路的单端端口分别通过ｎ个所述开关电路连接到所述芯片器件的同一引脚。

4.根据权利要求2或3所述的器件，所述芯片器件还设置有控制引脚，所述控制引脚接收到的控制信号用于控制所述开关电路的导通与闭合。

5.根据权利要求2或3所述的器件，其特征在于，任一个所述开关电路包括第一ＮＭＯＳ管和第一ＰＭＯＳ管；

所述第一ＮＭＯＳ管的漏极和所述第一ＰＭＯＳ管的漏极相连，作为该开关电路的输入端口；所述第一ＮＭＯＳ管的源极和所述第一ＰＭＯＳ的源极相连，作为该开关电路的输出端口；

若该开关电路连接的单端与差分转换电路的单端端口为该单端与差分转换电路的输出端口时，该开关电路的输入端口连接该单端端口；若该开关电路连接的单端与差分转换电路的单端端口为该单端与差分转换电路的输入端口时，该开关电路的输出端口连接该单端端口。

6.根据权利要求1所述的器件，其特征在于，所述单端与差分转换电路为单端转差分电路或者差分转单端电路。

7.根据权利要求6所述电路，其特征在于，任一个所述差分转单端电路包括：第二ＰＭＯＳ管、第三ＰＭＯＳ管、第四ＰＭＯＳ管、第五ＰＭＯＳ管、第六ＰＭＯＳ管、第七ＰＭＯＳ管、第二ＮＭＯＳ管、第三ＮＭＯＳ管、第四ＮＭＯＳ管、第五ＮＭＯＳ管和第一电阻；

第二ＰＭＯＳ管的源极、第三ＰＭＯＳ管的源极、第四ＰＭＯＳ管的源极以及第五ＰＭＯＳ管的源极连接到电源电压，第二ＰＭＯＳ管的栅极和第二ＮＭＯＳ管的栅极连接到该差分转单端电路的开启电压，第二ＰＭＯＳ管的漏极、第三ＰＭＯＳ管的漏极和栅极、第四ＰＭＯＳ管的栅极、第五ＰＭＯＳ管的栅极和第二ＮＭＯＳ管的漏极连接到偏置电压，第四ＰＭＯＳ管的漏极连接第六ＰＭＯＳ管的源极和第七ＰＭＯＳ管的源极，第六ＰＭＯＳ管的漏极连接第三ＮＭＯＳ管的漏极和栅极、以及第四ＮＭＯＳ管的栅极，第七ＰＭＯＳ管的漏极连接第四ＮＭＯＳ管的漏极和第五ＮＭＯＳ管的栅极，第五ＮＭＯＳ管的栅极通过第一电阻连接第五ＮＭＯＳ管的漏极和第五ＰＭＯＳ管的漏极，第五ＮＭＯＳ管的源极、第四ＮＭＯＳ管的源极、第三ＮＭＯＳ管的源极、第二ＮＭＯＳ管的源极连接到地电压，所述第五ＰＭＯＳ管的漏极作为该差分转单端电路的输出端口，第六ＰＭＯＳ管的栅极和第七ＰＭＯＳ管的栅极作为该差分转单端电路的输入端口。

8.根据权利要求6所述电路，其特征在于，任一个所述单端转差分电路包括：第八ＰＭＯＳ管、第九ＰＭＯＳ管、第十ＰＭＯＳ管、第十一ＰＭＯＳ管、第十二ＰＭＯＳ管、第六ＮＭＯＳ管、第七ＮＭＯＳ管、第八ＮＭＯＳ管、第九ＮＭＯＳ管、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻和电容；

第八ＰＭＯＳ管的源极、第九ＰＭＯＳ管的源极和第十ＰＭＯＳ管的源极连接到电源电压，第八ＰＭＯＳ管的漏极、第九ＰＭＯＳ管的栅极和漏极、第三电阻的第一端以及第十ＰＭＯＳ管的栅极连接到偏置电压，第三电阻的第二端连接第五电阻的第一端和第六ＮＭＯＳ管的源极，第六ＮＭＯＳ管的漏极连接第四电阻的第一端和第二电阻的第一端，第二电阻的第二端连接到所述电容的第一端和第十二ＰＭＯＳ管的栅极，第四电阻的第二端连接第六电阻的第一端和第十一ＰＭＯＳ管的栅极，第六ＮＭＯＳ管的栅极、第八ＰＭＯＳ管的栅极、第七ＮＭＯＳ管的栅极、第八ＮＭＯＳ管的栅极和第九ＮＭＯＳ管的栅极连接到该单端转差分电路的开启电压，第五电阻的第二端连接第七ＮＭＯＳ管的漏极，第七ＮＭＯＳ管的源极、第八ＮＭＯＳ管的源极、第九ＮＭＯＳ管的源极和所述电容的第二端连接到地电压，第十ＰＭＯＳ管的漏极连接到第十一ＰＭＯＳ管的源极和第十二ＰＭＯＳ管的源极，第十一ＰＭＯＳ管的漏极连接第八ＮＭＯＳ管的漏极，第十二ＰＭＯＳ管的漏极连接第九ＮＭＯＳ管的漏极；所述第六电阻的第二端为该单端转差分电路的输入端口，所述第十一ＰＭＯＳ管的漏极和所述第十二ＰＭＯＳ管的漏极为该单端转差分电路的输出端口。

9.一种芯片器件测试方法，其特征在于，所述芯片器件内置有ｎ个模块和ｎ个单端与差分转换电路，每个所述模块分别对应一个所述单端与差分转换电路，每个所述模块连接与该模块对应的单端与差分转换电路的差分端口，各个单端与差分转换电路的单端端口分别连接所述芯片器件的引脚；其中，所述ｎ为大于或等于1的自然数；

所述ｎ个模块中具有至少一个待测试模块；所述方法包括：测试待测试模块为输出模块的模块所对应的引脚的输出信号，以及向待测试模块为输入模块的模块所对应的引脚输入测试信号；

模块所对应的引脚为该模块通过单端与差分转换电路所连接的引脚。

10.根据权利要求9所述的方法，其特征在于，所述芯片器件还内置有ｍ个开关电路，ｍ个所述单端与差分转换电路的单端端口分别通过所述ｍ个开关电路连接到所述芯片器件的引脚；该连接开关电路的各个引脚中，每个引脚至少连接有两个所述开关电路；其中，所述ｍ为小于或等于ｎ的自然数；

所述方法之前还包括：

将待测试模块所对应的各个开关电路设置为导通状态，并且将除待测试模块外的其他模块所对应的各个开关电路设置为断开状态；

模块所对应的开关电路为该模块通过单端与差分转换电路所连接的开关电路。