CN104380381A - 存储器芯片电力管理 - Google Patents

存储器芯片电力管理 Download PDF

Info

Publication number
CN104380381A
CN104380381A CN201380031416.3A CN201380031416A CN104380381A CN 104380381 A CN104380381 A CN 104380381A CN 201380031416 A CN201380031416 A CN 201380031416A CN 104380381 A CN104380381 A CN 104380381A
Authority
CN
China
Prior art keywords
threshold voltage
storage operation
voltage
supply voltage
drops
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380031416.3A
Other languages
English (en)
Inventor
E.J.塔姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Corp
SanDisk Technologies LLC
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of CN104380381A publication Critical patent/CN104380381A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

将用于存储器芯片的电源电压与多个阈值电压进行比较，所述多个阈值电压对应于这样的电压：低于该电压，各类存储器操作可不再保证。当电源电压下降至低于阈值电压时，采取适当的动作，这可以包括生成诸如标记之类的指示符，以某种修改的方式继续操作，或者要么永久地禁用不再保证的操作，要么禁用不再保证的操作直到电力恢复为止或者直到某个其它适当的时间为止。

Description

存储器芯片电力管理
技术领域
本申请涉及诸如半导体快闪存储器***之类的可再编程存储器***的操作，并且更具体地，涉及用于当电源电压下降时管理这种存储器***中的电力的***和方法。
背景技术
能够对电荷进行非易失性存储的固态存储器，特别是以封装为小外形卡的EEPROM和快闪EEPROM的形式的固态存储器近来已成为各种移动和手持装置、特别是信息设备以及消费电子产品的存储选择。与也是固态存储器的RAM(随机存取存储器)不同，快闪存储器是非易失性的，并且即使在电源关断之后也保留其存储的数据。此外，与ROM(只读存储器)不同，快闪存储器是可重写的，与盘存储装置类似。尽管快闪存储器的成本较高，但其仍越来越多地在大规模存储应用中使用。基于诸如硬盘驱动器和软盘之类的旋转磁性介质的传统大规模存储不适于移动及手持环境。这是因为硬盘驱动器趋于大体积，易于发生机械故障，并且具有高等待时间和高功率要求。这些不希望的属性使基于盘的存储在大多数移动和便携应用中不实用。另一方面，嵌入式和以可移除卡的形式的快闪存储器由于其尺寸小、功耗低、速度快并且可靠性高的特点而理想地适于移动及手持环境。
快闪EEPROM类似于EPROM(电可擦除可编程只读存储器)之处在于其是可以被擦除且使得新数据被写入或“编程”到其存储器单元中的非易失性存储器。在场效应晶体管结构中，两者利用在源极和漏极区域之间的、位于半导体衬底中的沟道区之上的浮置(未连接)导电栅极。然后，控制栅极被提供在浮置栅极上。晶体管的阈值电压特性受浮置栅极上保留的电荷量控制。也就是说，对于在浮置栅极上的给定水平的电荷，存在必须在晶体管“导通”以允许在其源极和漏极区域之间导电之前施加到该控制栅极的对应电压(阈值)。具体地，诸如快闪EEPROM的快闪存储器允许同时擦除存储器单元的各整个块。
除了快闪存储器以外，其它形式的非易失性存储器可用在非易失性存储器***中。例如，铁电RAM(FeRAM或RFAM)使用铁电层来通过施加电场来记录数据位，该电场以指示存储“1”还是“0”的取向而使特定区域中的原子取向。磁阻RAM(MRAM)使用磁存储元件来存储数据位。诸如双向通用存储器(OUM)之类的相变存储器(PCME或PRAM)使用特定材料中的相位变化来记录数据位。各种其它的非易失性存储器也在使用中或已提出用于非易失性存储器***中。
常见的存储器***包括一个或多个存储器芯片、通用串行总线(USB)快闪驱动器或者固态驱动器(SSD)，该一个或多个存储器芯片与存储器控制器芯片一起安装在印刷电路板上，并且封入外壳中以形成存储器卡，该通用串行总线快闪驱动器或者固态驱动器具有物理接口，该物理接口允许其与一系列主机装置连接。典型地，存储器***通过这种接口从主机接收它的电力，使得其依赖主机来获取其电力。由主机所供给的电力的电压可通过接口标准来设置(例如，USB提供5.0伏电源)。通常存在期望主机来提供的某个范围的可接受的电源电压。如果电压下降至该范围以下，则存储器***可能复位，造成所有进行中的存储器操作停止，潜在地造成未被保存的数据丢失，并且如果电源电压回到其规定范围则需要时间和电力来恢复。
在移动装置中，电力通常由电池来提供。可在不同的时间从电池汲取不同分量的电流，使得电源电压可能随着汲取大电流而下降。由于电池寿命是移动装置的重要特征，所以制造商试图通过随着电池接近耗尽而继续运行移动装置来延长电池寿命。然而，在这样的接近耗尽状况下，由电池所提供的电压可能从其正常值下降。多个电力需求使移动主机尤其随着电池接近耗尽而难以将处于一致电压的电源提供给存储器***。即使在电源电压达到触发复位的点之前，电源电压的波动也可能造成问题。因此，尤其在移动装置中，存在对于应对电源电压的波动的电力管理***的需要。
发明内容
根据本发明的一般方面，存储器芯片包括电压比较电路，所述电压比较电路将电源电压与多个阈值电压进行比较，并且当所述电源电压下降至低于阈值电压时提供指示符。所述存储器芯片还包括电力管理电路，所述电力管理电路对如由电压比较电路所指示的电源电压的下降进行响应。可以选择阈值电压对应于这样的电压：低于该电压，特定操作或操作组变得不可靠，并且不再能够保证。所述电力管理电路可以以几个不同的方式来对低于阈值电压的压降进行响应。受影响的类中的操作(不再能够保证的操作类)可被暂时或无限期禁用。在一些情形中，或者以修改的方式，或者以对于主机的某种指示符使得所述主机获悉所述操作可能无法圆满地完成，而使所述操作继续。
根据示例的操作非易失性存储器芯片的方法包括：将电源电压与多个阈值电压进行比较，所述多个阈值电压至少包括第一阈值电压和低于所述第一阈值电压的第二阈值电压；当所述电源电压下降至低于所述第一阈值电压时，禁用第一类存储器操作；以及当所述电源电压下降至低于所述第二阈值电压时，禁用所述第一类存储器操作并且附加地禁用在所述电源电压下降至低于所述第一阈值电压时未被禁用的第二类存储器操作。
当所述电源电压下降至低于所述第一阈值电压时，所述第一类存储器操作可暂时被禁用，并且可将来自所述第一类存储器操作的存储器操作排队用于稍后执行。随后当所述电源电压升高至高于所述第一阈值电压时，可以执行已排队的存储器操作。当所述电源电压下降至低于所述第一阈值电压时，可生成第一状态指示符，并且所述存储器***可等待用于启用所述第一类存储器操作的命令；以及当所述电源电压下降至低于所述第二阈值电压时，可生成第二状态指示符，并且所述存储器***可等待用于启用所述第二类存储器操作的命令。所述第一类存储器操作可包括存储器单元擦除操作，并且所述第二类存储器操作可包括存储器编程操作。
所述多个阈值电压至少可以包括第三阈值电压和第四阈值电压，所述第三阈值电压低于所述第二阈值电压，所述第四阈值电压低于所述第三阈值电压；当所述电源电压下降至低于所述第三阈值电压时，可禁用所述第一类存储器操作和所述第二类存储器操作，并且附加地可禁用当所述电源电压下降至低于所述第二阈值电压时未被禁用的第三类存储器操作；以及当所述电源电压下降至低于所述第四阈值电压时，可禁用所述第一类存储器操作、所述第二类存储器操作以及所述第三类存储器操作，并且附加地可禁用当所述电源电压下降至低于所述第三阈值电压时未被禁用的第四类存储器操作。所述第三类存储器操作包括存储器读操作，并且所述第四类操作包括寄存器设置操作。
根据示例的非易失性存储器芯片包括：非易失性存储器单元的阵列；电力输入，接收处于供给电压的供电；电压比较电路，连接于所述电力输入，所述电压比较电路将所述供给电压与第一阈值电压和第二阈值电压比较，当所述供给电压低于所述第一阈值电压时，所述电压比较电路提供第一信号，并且当所述供给电压低于所述第二阈值电压时，所述电压比较电路提供第二信号；以及电力管理电路，配置来响应于所述第一信号，仅禁用第一类存储器操作，所述电力管理电路配置来响应于所述第二信号禁用所述第一类存储器操作并且附加地禁用响应于所述第一信号而未被禁用的第二类存储器操作。
非易失性存储器芯片可以包括命令缓冲器，该命令缓冲器保持与被禁用的存储器操作对应的命令用于稍后执行。所述电压比较电路还可以将所述供给电压与第三阈值电压和第四阈值电压比较，当所述供给电压低于所述第三阈值电压时，所述电压比较电路提供第三信号，并且当所述供给电压低于所述第四阈值电压时，所述电压比较电路提供第四信号；并且所述电力管理电路可以配置来响应于所述第三信号禁用所述第一类存储器操作、所述第二类存储器操作以及第三类存储器操作，并且配置来响应于所述第四信号禁用所述第一类存储器操作、所述第二类存储器操作、所述第三类存储器操作以及第四类存储器操作。
所述第一类存储器操作可包括擦除操作，所述第二类存储器操作可包括编程操作，所述第三类存储器操作可包括读操作，并且所述第四类操作可包括寄存器设置操作。
根据示例的操作非易失性存储器芯片的方法包括：将电源电压与多个阈值电压进行比较，所述多个阈值电压至少包括第一阈值电压、第二阈值电压、第三阈值电压以及第四阈值电压；当所述电源电压下降至低于所述第一阈值电压时，仅禁用包括存储器擦除操作的第一类存储器操作；当所述电源电压下降至低于所述第二阈值电压时，禁用第一类存储器操作，并且附加地禁用包括存储器编程操作的第二类存储器操作；当所述电源电压下降至低于所述第三阈值电压时，禁用所述第一类存储器操作、所述第二类存储器操作，并且附加地禁用第三类存储器操作，并且提供向主机指示存在低电力状况的信号；以及当所述电源电压下降至低于所述第四阈值电压时，发起完全芯片复位并且设置芯片错误标记。
当所述电源电压下降至低于所述第一阈值电压时，可生成第一指示符，当所述电源电压下降至低于所述第二阈值电压时，可生成第二指示符。
根据示例的操作非易失性存储器芯片的方法包括：将电源电压与多个阈值电压进行比较，所述多个阈值电压至少包括第一阈值电压和低于所述第一阈值电压的第二阈值电压；当所述电源电压下降至低于所述第一阈值电压时，生成第一状态指示符；以及当所述电源电压下降至低于所述第二阈值电压时，生成第二状态指示符。
当所述电源电压下降至低于所述第一阈值电压时，可禁用第一类存储器操作；并且当所述电源电压下降至低于所述第二阈值电压时，可禁用第二类存储器操作。当所述电源电压下降至低于所述第一阈值电压时，可继续进行不再保证成功完成的第一类存储器操作；并且当所述电源电压下降至低于所述第二阈值电压时，可继续进行不再保证成功完成的第二类存储器操作。所述第二类存储器操作可以包括存储器编程操作，并且当所述电源电压下降至低于所述第二阈值电压时，可以以修改的方式继续编程。所述多个阈值电压还可包括低于所述第二阈值电压的第三阈值电压，并且当所述电源电压下降至低于所述第三阈值电压时，可生成第三状态指示符，并且可继续进行不再保证成功完成的第三类存储器操作。所述第三类存储器操作可包括存储器读操作，并且可以以使用错误校正编码的安全方式继续存储器读操作。
本发明的各个方面、优点、特征和实施例被包括在下文其示例的描述中，所述描述应当与附图结合采用。为了所有目的，本文所引用的所有专利、专利申请、文章、其它出版物、文件以及事物在此通过此引用将其全部内容并入本文。至于所并入的出版物、文件或事物与本申请之间在术语的定义或使用方面的任何不一致或冲突，将以本申请的定义或使用为准。
附图说明
图1示意性例示了适于实现本发明的存储器***的主硬件组件。
图2例示了包括电力电路的存储器芯片的某些组件。
图3例示了某些类存储器操作以及相关联的标记。
图4例示了主机命令以及相应的存储器操作。
图5是示出当在快闪存储器中电源电压下降至低于不同的阈值电压时所采取的动作的示例的表。
图6例示了电源电压的下沉。
图7是电源电压下降至低于阈值电压的示例的流程图。
图8是电源电压下降至低于阈值电压的另一示例的流程图。
具体实施方式
存储器***
图1示意性示出了适于实现本发明的存储器***100的主硬件组件。存储器***100包括允许存储器***100与主机***(未示出)连接并通信的接口102。例如，存储器***可以是存储器卡、固态驱动器(SSD)或诸如智能电话、平板PC、膝上型计算机或数字相机之类的移动装置中的嵌入式存储器***。一些接口通过使用与主机上的相应接口耦接的标准物理接口而允许存储器***与各种主机可拆卸地连接。其它接口可适于与主机更持久的附接。典型地，接口标准规定各种物理参数和电气参数。例如，可规定输入/输出(I/O)的数量以及这些I/O的分配。典型地，接口包括并行布置中的多个数据和地址I/O、以及诸如接地、时钟和电源之类的一些附加的I/O。
存储器控制器104管理存储器***中的数据并且可以提供在主机与存储器芯片106之间的变换(translation)。存储器控制器可以提供各种功能，包括向主机数据分配物理地址并记录物理地址与主机地址之间的对应性(逻辑到物理映射)、进行错误校正编码(ECC)、检测并记录存储器芯片中的坏块的位置、以及进行诸如垃圾收集之类的背景操作。典型地，存储器控制器被形成为专用集成电路(ASIC)，并且由给定的存储器控制器所进行的具体功能依赖于其所要用于的存储器***。
为了简化，存储器***100只包括一个存储器芯片106。其它存储器***可包括多个存储器芯片。例如，两个、四个、八个或更多个存储器芯片可与存储器控制器连接(或使用单个总线，或使用多个总线)。特别地，SSD可使用大量存储器芯片以形成能够担当移动装置中的主要大量数据存储装置的大存储器。
图2示出了存储器芯片106的某些组件的更加详细的视图。特别地，图2示出了存储器芯片106包括存储器阵列210(具有用于访问存储器单元的字线和位线的存储器单元的阵列)。存储器芯片还包括缓冲器212，缓冲器212与存储器阵列210连接使得能够在将数据写入存储器阵列之前或从存储器阵列读取数据之后存储该数据。还可以缓冲诸如地址信息之类的其它信息。存储器芯片中的接口214将存储器芯片与存储器控制器连接。接口214与存储器控制器104通信，分别通过数据输入/输出(I/O)220和地址I/O 222从存储器控制器接收主机数据和地址信息，并将所存储的数据返回到存储器控制器。接口214还与缓冲器212和存储器阵列210通信。要存储在存储器阵列210中的主机数据由接口214接收并被发送至存储器阵列210(并且可在接口与存储器阵列之间缓冲)。从存储器阵列210读取的主机数据通过接口214发送至存储器控制器。读取的数据也可以在发送之前被缓冲。除了存储主机数据之外，缓冲器212可存储地址信息和命令信息。例如，缓冲器可存储要被执行的操作队列。这些操作可以对应于主机命令，或者可以与内部存储器***功能相关。接口还具有包括电源(VDD)和地的其它I/O。
存储器芯片106可包括与将电力供给至存储器芯片的组件相关的各种电路。例如，可使用电荷泵(未示出)来生成高电压，比如擦除快闪存储器单元所需的高电压。可使用电压调节器(未示出)来提供各种操作所需的具体电压(例如，可将电压从VDD步降)。典型地，存储器芯片中所需的所有电压从诸如VDD的单个电源而得到，较高和较低电压由诸如电荷泵和电压调节器之类的片上电力电路所产生。在这种布置中，所有操作可能受到VDD的任何下降的影响。在其它存储器芯片中，可提供并可分别监视多个电源电压。图2省略了公知的组件，并且可理解的是本实施例并不限于所示出的组件。
存储器芯片106包括与电力输入(VDD)连接的电压比较电路216以及与电压比较电路216连接的电力管理电路218。根据本发明的某些实施例，该电压比较电路和电力管理电路可以实现提供与使用单个低电压来触发复位的方案相比具有显著优势的电力管理方案。
电压比较电路216将电源电压VDD与多个阈值电压进行比较并将信息提供给电力管理电路218，以指示VDD是否高于或低于任何阈值电压。这提供了关于VDD的信息，该信息可由电力管理电路218使用来根据VDD的电平前瞻性地(proactively)管理存储器芯片中的操作。电压比较电路218被示出为仅与VDD和地连接。然而，也可以以这种方式来监视其它电源电压(如果提供的话)，并且在该情形中，VDD被施加于多个输入，每个输入可以经受比较。
电力管理电路218从电压比较电路接收关于电源电压的信息，并修改存储器芯片的操作作为回应。与先前的具有单个阈值电压(在该单个阈值电压之下发生复位)的存储器芯片相对照，本发明的实施例包括在触发复位的电压以上的电压范围上监视VDD。从VDD的标定(nominal)值至触发复位的电压的该电压范围可被认为是灰色区域，在该灰色区域中，对一些但并非所有的要保证的存储器操作可能具有充足的电源电压。根据实施例，电力管理电路禁用不具有充足的电源电压的任何操作。这些禁用的操作可被永久停止(即，不存储该操作并且将需要新的命令来重新发起(reinitiate)该操作)，或者可排队用于稍后当VDD返回到适当的电平时执行。根据另一实施例，甚至当VDD下降至意味着操作可能不能成功执行的电平时，电力管理电路也不禁用所述操作。而是，电力管理电路生成电源电压已经下降但允许操作或多个操作继续的指示符。然后，存储器控制器或主机可以返回指示如何应对低电压状况的命令，并且可以单独采取措施来避免与低电力操作相关的问题(例如，如果编程操作潜在地受影响，则主机可在别处存储多余的拷贝)。
不同的存储器操作具有不同的电源电压要求。因此，不同的存储器操作在VDD的不同电平处变得不可靠。通过识别特定操作或一类操作所需的电源电压，电力管理电路可以随着VDD下降而选择性地禁用存储器操作。
图3示出了快闪存储器中的不同类的存储器操作的示例，这些类按照所需的电源电压的顺序来布置(即，类n需要最高的电压，类0需要最低的电压)。每类存储器操作需要特定的电压电平，以便保证能够成功完成该类的操作。例如，类n的操作(操作n-0至n-mn)需要至少电平n的电压来保证成功执行(较低电压可能仍然运作，但是存在失败的风险)。所示的最低电压电平即电平0对应于这样的电平：在该电平以下不能保证存储器操作。此电压可对应于用于触发复位的电压。可以理解的是，对数字n没有特定的限制，并且所使用的类的数量依赖于存储器芯片以及特定存储器芯片的各种存储器操作所需的电压电平。尽管可能更容易将存储器操作分组为如所示的类，但是在一些情况下，类可由单个存储器构成。所示的每个电压电平即电平0至电平n可被用作电压比较电路中的阈值电压，使得当电源电压下降至低于这些电压电平的任意一个时，由电压比较电路生成指示符。这提供了这样的指示：不保证相应类的存储器操作，并且可以采取适当的动作作为响应。
监视电源电压可以按几个不同的方式来实现。与所有阈值电压的连续比较是一个选项。然而，这可能带来比需要的更多的负担。可以在某个给定的频率间在歇性的基础上来完成比较。可以仅对那些即将要进行相应的存储器操作的电压电平来进行比较(例如，如果所要进行的唯一操作处于类n中，则检查电压是否高于电平0或电平1可能很少有或者没有价值，知道其是否高于或低于电平n足够)。在将要从多个类中进行操作的情况下，可以仅监视与所要进行的多个类中的一个类的操作相对应的最高电压电平(例如，如果要进行来自类1和类0的操作，则可以仅监视电压电平1—如果电压超过电平1，那么必定超过电平0，并且这无不需要单独检验)。如果电源电压下降至低于最高电压电平，那么可监视下一最高电压电平(例如，如果电源电压下降至低于电平1，那么只要电源电压停留在电平0以上，类0的操作仍然是可能的，因此监视电平0)。
如何将操作分类成具有相应的阈值电压电平的不同类的示例是下面的与NAND快闪存储器相关的示例：
●电平0的操作：
■命令翻译器
■状态轮询
■电源检测
■电源错误标记设置/复位
●电平1的操作：
■数据锁存器操作
■寄存器操作
■片上逻辑控制器操作
■加电序列(包括ROMFUSE读取)
●电平2的操作：
■从存储器读出&验证
●电平3的操作
■编程至存储器单元
●电平4的操作
■擦除存储器单元
图3示出了与每个操作相关联的标记330以及与每类操作相关联的标记332。当要进行特定操作时，设置与该特定操作相关联的标记，并且还设置与包括所述特定操作的操作类相关联的标记(每当设置对于一类操作中的任意单个操作的标记时，自动设置对于该类操作的标记)。然后，与所设置的最高的类标记相关联的电平是需要由电压比较电路监视的电平。因此，在任意给定时间，电压比较电路可仅须进行与单个阈值电压的比较。
主机命令或来自存储器控制器的命令可对应于多个存储器操作。单个主机命令可由存储器控制器变换为对于存储器芯片的多个控制器命令。这些控制器命令又可以要求多个存储器操作。图4示出了单个这种命令即命令440如何可以包括多个存储器操作Op i、Op j和Op k。例如，在主机发送单个命令以写入某些主机数据的情况下，则存储器控制器可以分解该主机数据并且将其分配至存储器阵列中的不同的物理位置(页)。然后，存储器控制器可以向存储器芯片发送与这些页相对应的多个写命令以实施主机写命令。来自存储器控制器的单个写命令(例如用于将数据存储在存储器阵列中的特定页中)可能涉及多个存储器操作。可进行一系列脉冲和验证步骤来对页进行编程，每个步骤被视作不同的存储器操作。
图5是示出可以与VDD比较的不同的阈值电压以及当VDD低于每个电平时可能受到影响的某些存储器操作的示例的表。其中VDD高于电平4的最上面一行对应于VDD处于或接近其标定值的正常操作。在该状况下，VDD足以保证所有的存储器操作，即读、编程、擦除以及其它(所有的存储器操作都可以)。当VDD低于电平4时，具有充足的电压来保证读、编程和其它，但是VDD不足以保证擦除操作。这是由于需要高电压来擦除快闪存储器单元。当发现VDD低于电平4时，擦除操作可以被禁用和/或可以设置标记或生成其它指示符来指示不再保证擦除操作。这种指示符可以使存储器控制器例如通过推迟擦除操作或者通过以修改的擦除操作而响应，其中该擦除操作通常作为能够易于重新调度的背景操作而进行，该修改的擦除操作包括擦除成功的附加验证。可替换地或附加地，存储器控制器可将反映该状况的一些信息提供给主机。这可以是电源电压已经下降因此使主机***做出反应的明确指示符。该信息可以仅仅是存储器***的可用容量的减少，以反映一些块被不能被擦除的废旧数据所消耗(即，所指示的可用容量仅限于已经被擦除的块)。主机***可以通过试图恢复电源电压、例如通过关闭可能正在消耗来自电池的电流的其它操作或者通过向用户提供电池快要用完的指示符或者以一些其它方式来做出反应。
当发现VDD低于电平3时，读操作和其它操作仍可以保证，但是在此电压电平，除了擦除操作以外，编程操作也不再保证。编程操作可被禁用和/或可以提供标记或其它指示符以指示不保证编程。这种指示符可以使存储器控制器例如通过推迟编程操作(例如，通过缓冲数据)或者通过以一些修改的编程操作进行而响应。例如，可以向要被写入的数据添加附加的冗余性，使得当读取数据时可以校正更多数量的错误。曾要以多级单元(MLC)编程的数据可以以单级单元(SLC)编程，这可以甚至在VDD为低的情况下提高成功编程的机会。可替换地或附加地，存储器控制器可将反映该状况的一些信息提供给主机。这可以是电源电压已经下降因此使主机***做出反应的明确的指示符。这可以是存储器***为只读的指示符，或者使主机停止试图发送更多要被编程的数据的一些其它指示符。主机***可以通过试图恢复电源电压、例如通过关闭可能正在消耗来自电池的电流的其它操作或者通过向用户提供电池快要用完的指示符或者以一些其它方式来做出反应。
当发现VDD低于电平2时，除了擦除操作和编程操作以外，读操作也不再保证。读操作可被禁用和/或可以产生标记或其它指示符以指示读操作不再保证。这种指示符可使存储器控制器例如通过推迟读操作或者通过以一些修改的读操作进行而响应。在图5的示例中，在“安全模式”中读取数据，在所述“安全模式”中，使用ECC来校正错误。可替换地或附加地，储器控制器可将反映该状况的一些信息提供给主机。这可以是电源已经下降因此使主机***作出反应的明确的指示符。这可以是这样的指示符：所存储的数据不可用，或者由于低电力状况所以由存储器***所提供的任意数据应当由主机看作不可靠。主机***可通过试图恢复电源电压、例如通过关闭可能正在消耗来自电池的电流的其它操作或者通过向用户提供电池快要用完的指示符或者以一些其它方式来做出反应。当VDD低于电平2时，其它操作仍可保证。这种其它操作可以包括除了擦除操作、编程操作和读操作以外的各种操作，比如写入装置配置寄存器或其它寄存器。由电压比较电路所实施的电源比较也可以是其它类别中的操作。
尽管图5示出了当VDD低于4、低于3以及低于2时对于擦除的相同条目，但是存储器***可在这些不同电平处不同地对待擦除操作。例如，当VDD下降至低于电平4时擦除操作可以以一些修改的擦除操作而进行，然后，当VDD下降至低于电平3时生成不保证擦除操作的指示符，然后当VDD下降至低于电平2时禁用擦除操作。类似地，由于低于电压电平3，不再保证编程操作，所以低于电平3可以采取一些动作，并且低于电平2可以采取一些不同的动作。例如，低于电平3，编程操作可以以一些修改的形式来进行。然后，当VDD下降至低于电平2时，编程操作可被禁止。因此，关于在本布置中的VDD的详细信息允许区别的响应，该区别的响应依赖于VDD从其标定值下降的程度、特定存储器***中的不同存储器操作对VDD下降的敏感度以及可由主机服务器或用户设置的偏好。即使当VDD下降至低于其标定电平时，这些响应也可以使至少一些操作继续，由此随着电池接近完全放电状况，通过允许至少有限的操作来延长电池的可用寿命。这与当VDD从其标定值下降了一定量时简单地触发复位的某些现有***形成对比。
当发现VDD低于电平1时，所有的操作均终止，并且生成反映此状况的指示符。这可以是对存储器控制器的指示符，该存储器控制器又可以向主机发送指示符。主机***可通过试图恢复电源电压、例如通过关闭可能正在消耗来自电池的电流的其它操作或者通过向用户提供电池快要用完的指示符或者以一些其它方式来做出反应。如果电源再次来到高于电平1，则进行加电复位(POR)。
在本示例中当VDD下降至低于电平0，则不具有充足的电源电压来生成反映此状况的指示符。也不具有充足的电力来进行电压比较。所以通常，电平0不是由电压比较电路所监视的电压电平，而是这样的电压电平：在该电压电平以下，芯片丧失进行任何功能、包括由电压比较电路和电力管理电路所进行的电压管理功能的能力。
图6示出了电源电压VDD的下沉(dip)的示例。初始地，VDD接近标定电压Vnom。随后，VDD开始下降。在时间t1，VDD下降至低于电平4，并且在时间t2下降至低于电平3。随后，VDD稳定在低于电平3(并且高于电平2)，然后在时间t3升高至高于电平3，并且在时间t4升高至高于电平4。这种下沉可发生在很多装置中。例如，在其中电池为多个组件提供电力的移动装置中，一个或多个组件在一段时间可以从电池汲取大量电力，从而使电源电压下降。可使用这种高电流的移动装置中的组件的示例可以包括相机，尤其是摄像机、或者使用用于照明的闪光灯的相机、GPS组件、以及使用大处理器容量的游戏机。
一种用于应对如图6中所示的下沉的方式是禁用可能受影响的任何操作(即，类4的操作和类3的操作)，生成这些操作已经被终止的指示符，并且等待存储器控制器或主机重新发出任何命令。因此，从此状况的任何恢复被留给存储器控制器或主机。可替换地，存储器芯片可以能够在内部处理像这样的下沉，而不生成指示符，或以其它方式通知存储器控制器或主机。例如，当VDD下降至低于电平4时，仅擦除操作有风险。擦除操作可以以某种修改的形式继续，或者可以暂时被禁用而不通知主机。当VDD下降至低于电平3时，编程操作可以以某种修改的形式继续，或者可以暂时被禁用而不通知主机(例如，可以将数据保持在缓冲器中)。随后，当VDD返回到适当电平时，任何被禁用的操作可被启用并实行。因此，例如，在t1与t4之间，可以禁用类4的操作，并且在t2与t3之间，可以禁用类3的操作。在某些情况下，可以将被禁用的操作延迟预定的时间段，等待VDD返回到适当的电平，并且在该预定时间段之后，可生成指示符来通知主机。因此，在存储器芯片中内部处理电压中的小下降，而向主机传送更加扩展的压降。
图7是根据实施例的电源管理方案的流程图。VDD与阈值电压之间的比较指示VDD低于阈值电压750。生成指示符752，该指示符可以是能够轮询的标记，或者可以是被发送至存储器控制器和/或主机的信号。此时可禁用与所讨论的阈值电压相对应的一类操作754，尽管在一些情形中操作或者以某种修改或者不经修改而继续(尽管不保证成功完成)。随后，监视VDD来查看其是否返回到其之前的电平756，并且如果其高于阈值电压，则可生成指示符758，并且可以恢复被禁用的操作(如果有的话)760。
图8是根据另一实施例的电源管理方案的流程图。如果VDD低于特定阈值电压880，则生成指示符882。禁用与该阈值电压相对应的一类操作884。然后，存储器芯片等待恢复被禁用的该类操作的命令886。当接收到这种命令时，恢复被禁用的类的任何操作888。
结论
出于图示和描述的目的，已经呈现了以上详细描述。其并不意在穷尽或将本发明限制在所公开的确切形式。考虑到上述教导，很多修改和变化是可能的。选择所述实施例以便最佳地说明本发明的原理及其实际应用，由此使本领域其他技术人员能够在各种实施例中以及用适于所预期的特定用途的各种修改最佳地利用本发明。意图本发明的范围由所附权利要求来限定。

Claims (19)

1.一种操作非易失性存储器芯片的方法，包括：
将电源电压与多个阈值电压进行比较，所述多个阈值电压至少包括第一阈值电压和低于所述第一阈值电压的第二阈值电压；
当所述电源电压下降至低于所述第一阈值电压时，禁用第一类存储器操作；以及
当所述电源电压下降至低于所述第二阈值电压时，禁用所述第一类存储器操作并且附加地禁用第二类存储器操作，所述第二类存储器操作在所述电源电压下降至低于所述第一阈值电压时未被禁用。
2.根据权利要求1所述的方法，当所述电源电压下降至低于所述第一阈值电压时，暂时禁用所述第一类存储器操作，并且将来自所述第一类存储器操作的存储器操作排队用于稍后执行。
3.根据权利要求2所述的方法，还包括随后当所述电源电压升高至高于所述第一阈值电压时，执行已排队的存储器操作。
4.根据权利要求1所述的方法，还包括当所述电源电压下降至低于所述第一阈值电压时，生成第一状态指示符并且等待用于启用所述第一类存储器操作的命令；以及
当所述电源电压下降至低于所述第二阈值电压时，生成第二状态指示符并且等待用于启用所述第二类存储器操作的命令。
5.根据权利要求1所述的方法，其中所述第一类存储器操作包括存储器单元擦除操作，并且所述第二类存储器操作包括存储器编程操作。
6.根据权利要求5所述的方法，其中所述多个阈值电压至少还包括第三阈值电压和第四阈值电压，所述第三阈值电压低于所述第二阈值电压，所述第四阈值电压低于所述第三阈值电压；
当所述电源电压下降至低于所述第三阈值电压时，禁用所述第一类存储器操作和所述第二类存储器操作，并且附加地禁用第三类存储器操作，所述第三类存储器操作在所述电源电压下降至低于所述第二阈值电压时未被禁用；以及
当所述电源电压下降至低于所述第四阈值电压时，禁用所述第一类存储器操作、所述第二类存储器操作以及所述第三类存储器操作，并且附加地禁用第四类存储器操作，所述第四类存储器操作在所述电源电压下降至低于所述第三阈值电压时未被禁用。
7.根据权利要求6所述的方法，其中所述第三类存储器操作包括存储器读操作，并且所述第四类操作包括寄存器设置操作。
8.一种非易失性存储器芯片，包括：
非易失性存储器单元的阵列；
电力输入，接收处于供给电压的供电；
电压比较电路，连接于所述电力输入，所述电压比较电路将所述供给电压与第一阈值电压和第二阈值电压比较，当所述供给电压低于所述第一阈值电压时，所述电压比较电路提供第一信号，并且当所述供给电压低于所述第二阈值电压时，所述电压比较电路提供第二信号；以及
电力管理电路，配置来响应于所述第一信号，仅禁用第一类存储器操作，所述电力管理电路配置来响应于所述第二信号禁用所述第一类存储器操作并且附加地禁用响应于所述第一信号而未被禁用的第二类存储器操作。
9.根据权利要求8所述的非易失性存储器芯片，还包括命令缓冲器，该命令缓冲器保持与被禁用的存储器操作对应的命令用于稍后执行。
10.根据权利要求8所述的非易失性存储器芯片，其中所述电压比较电路还将所述供给电压与第三阈值电压和第四阈值电压比较，当所述供给电压低于所述第三阈值电压时，所述电压比较电路提供第三信号，并且当所述供给电压低于所述第四阈值电压时，所述电压比较电路提供第四信号；并且
所述电力管理电路配置来响应于所述第三信号禁用所述第一类存储器操作、所述第二类存储器操作以及第三类存储器操作，并且配置来响应于所述第四信号禁用所述第一类存储器操作、所述第二类存储器操作、所述第三类存储器操作以及第四类存储器操作。
11.根据权利要求10所述的非易失性存储器芯片，其中所述第一类存储器操作包括擦除操作，所述第二类存储器操作包括编程操作，所述第三类存储器操作包括读操作，并且所述第四类操作包括寄存器设置操作。
12.一种操作非易失性存储器芯片的方法，包括：
将电源电压与多个阈值电压进行比较，所述多个阈值电压至少包括第一阈值电压、第二阈值电压、第三阈值电压以及第四阈值电压；
当所述电源电压下降至低于所述第一阈值电压时，仅禁用包括存储器擦除操作的第一类存储器操作；
当所述电源电压下降至低于所述第二阈值电压时，禁用所述第一类存储器操作，并且附加地禁用包括存储器编程操作的第二类存储器操作；
当所述电源电压下降至低于所述第三阈值电压时，禁用所述第一类存储器操作、所述第二类存储器操作，并且附加地禁用第三类存储器操作，并且提供向主机指示存在低电力状况的信号；以及
当所述电源电压下降至低于所述第四阈值电压时，发起完全芯片复位并且设置芯片错误标记。
13.根据权利要求12所述的方法，还包括当所述电源电压下降至低于所述第一阈值电压时，生成第一指示符，当所述电源电压下降至低于所述第二阈值电压时，生成第二指示符。
14.一种操作非易失性存储器芯片的方法，包括：
将电源电压与多个阈值电压进行比较，所述多个阈值电压至少包括第一阈值电压和低于所述第一阈值电压的第二阈值电压；
当所述电源电压下降至低于所述第一阈值电压时，生成第一状态指示符；以及
当所述电源电压下降至低于所述第二阈值电压时，生成第二状态指示符。
15.根据权利要求14所述的方法，还包括：当所述电源电压下降至低于所述第一阈值电压时，禁用第一类存储器操作；并且
当所述电源电压下降至低于所述第二阈值电压时，禁用第二类存储器操作。
16.根据权利要求14所述的方法，还包括：当所述电源电压下降至低于所述第一阈值电压时，继续进行不再保证成功完成的第一类存储器操作；并且
当所述电源电压下降至低于所述第二阈值电压时，继续进行不再保证成功完成的第二类存储器操作。
17.根据权利要求16所述的方法，其中所述第二类存储器操作包括存储器编程操作，所述方法还包括：当所述电源电压下降至低于所述第二阈值电压时，以修改的方式继续编程。
18.根据权利要求14所述的方法，其中所述多个阈值电压还包括低于所述第二阈值电压的第三阈值电压，所述方法还包括：当所述电源电压下降至低于所述第三阈值电压时，生成第三状态指示符并且继续进行不再保证成功完成的第三类存储器操作。
19.根据权利要求18所述的方法，其中所述第三类存储器操作包括存储器读操作，并且以使用错误校正编码的安全方式继续存储器读操作。
CN201380031416.3A 2012-05-14 2013-04-26 存储器芯片电力管理 Pending CN104380381A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/471,198 2012-05-14
US13/471,198 US8634267B2 (en) 2012-05-14 2012-05-14 Flash memory chip power management for data reliability and methods thereof
PCT/US2013/038367 WO2013173042A1 (en) 2012-05-14 2013-04-26 Memory chip power management

Publications (1)

Publication Number Publication Date
CN104380381A true CN104380381A (zh) 2015-02-25

Family

ID=48577850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380031416.3A Pending CN104380381A (zh) 2012-05-14 2013-04-26 存储器芯片电力管理

Country Status (5)

Country Link
US (1) US8634267B2 (zh)
EP (1) EP2850615B1 (zh)
KR (2) KR101986872B1 (zh)
CN (1) CN104380381A (zh)
WO (1) WO2013173042A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417232A (zh) * 2017-02-09 2018-08-17 爱思开海力士有限公司 数据存储装置及其操作方法
CN108536622A (zh) * 2017-03-06 2018-09-14 爱思开海力士有限公司 存储装置、数据处理***以及操作存储装置的方法
CN108984330A (zh) * 2018-05-31 2018-12-11 深圳市江波龙电子有限公司 一种控制存储设备的方法、装置及电子设备
TWI677783B (zh) * 2017-05-16 2019-11-21 美商美光科技公司 記憶體裝置及用於向該記憶體裝置提供能源資訊的方法及系統
CN110890123A (zh) * 2018-09-11 2020-03-17 爱思开海力士有限公司 数据处理***及其操作方法
CN112447243A (zh) * 2019-08-28 2021-03-05 美光科技公司 对电力损失的响应
CN112582011A (zh) * 2019-09-30 2021-03-30 爱思开海力士有限公司 存储器设备及其操作方法
CN113535459A (zh) * 2020-04-14 2021-10-22 慧荣科技股份有限公司 响应电源事件的数据存取方法及装置
CN114400034A (zh) * 2020-10-07 2022-04-26 美光科技公司 存储器装置的降压操作
CN114600059A (zh) * 2019-10-23 2022-06-07 美光科技公司 存储器子***的电力停用

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8762620B2 (en) 2007-12-27 2014-06-24 Sandisk Enterprise Ip Llc Multiprocessor storage controller
US8938658B2 (en) 2011-11-07 2015-01-20 Sandisk Enterprise Ip Llc Statistical read comparison signal generation for memory systems
US9699263B1 (en) 2012-08-17 2017-07-04 Sandisk Technologies Llc. Automatic read and write acceleration of data accessed by virtual machines
US9501398B2 (en) 2012-12-26 2016-11-22 Sandisk Technologies Llc Persistent storage device with NVRAM for staging writes
US9239751B1 (en) 2012-12-27 2016-01-19 Sandisk Enterprise Ip Llc Compressing data from multiple reads for error control management in memory systems
US9612948B2 (en) 2012-12-27 2017-04-04 Sandisk Technologies Llc Reads and writes between a contiguous data block and noncontiguous sets of logical address blocks in a persistent storage device
US9454420B1 (en) 2012-12-31 2016-09-27 Sandisk Technologies Llc Method and system of reading threshold voltage equalization
KR102081923B1 (ko) * 2013-02-04 2020-02-26 삼성전자주식회사 메모리 시스템 및 메모리 컨트롤러의 동작 방법
US9870830B1 (en) 2013-03-14 2018-01-16 Sandisk Technologies Llc Optimal multilevel sensing for reading data from a storage medium
US9092350B1 (en) 2013-03-15 2015-07-28 Sandisk Enterprise Ip Llc Detection and handling of unbalanced errors in interleaved codewords
US9244763B1 (en) 2013-03-15 2016-01-26 Sandisk Enterprise Ip Llc System and method for updating a reading threshold voltage based on symbol transition information
US9136877B1 (en) 2013-03-15 2015-09-15 Sandisk Enterprise Ip Llc Syndrome layered decoding for LDPC codes
US9367246B2 (en) 2013-03-15 2016-06-14 Sandisk Technologies Inc. Performance optimization of data transfer for soft information generation
US9236886B1 (en) 2013-03-15 2016-01-12 Sandisk Enterprise Ip Llc Universal and reconfigurable QC-LDPC encoder
US9159437B2 (en) 2013-06-11 2015-10-13 Sandisk Enterprise IP LLC. Device and method for resolving an LM flag issue
US9524235B1 (en) 2013-07-25 2016-12-20 Sandisk Technologies Llc Local hash value generation in non-volatile data storage systems
US9384126B1 (en) 2013-07-25 2016-07-05 Sandisk Technologies Inc. Methods and systems to avoid false negative results in bloom filters implemented in non-volatile data storage systems
US9639463B1 (en) 2013-08-26 2017-05-02 Sandisk Technologies Llc Heuristic aware garbage collection scheme in storage systems
US9235509B1 (en) 2013-08-26 2016-01-12 Sandisk Enterprise Ip Llc Write amplification reduction by delaying read access to data written during garbage collection
US9824004B2 (en) 2013-10-04 2017-11-21 Micron Technology, Inc. Methods and apparatuses for requesting ready status information from a memory
US9442662B2 (en) 2013-10-18 2016-09-13 Sandisk Technologies Llc Device and method for managing die groups
US9298608B2 (en) 2013-10-18 2016-03-29 Sandisk Enterprise Ip Llc Biasing for wear leveling in storage systems
US9436831B2 (en) 2013-10-30 2016-09-06 Sandisk Technologies Llc Secure erase in a memory device
US9263156B2 (en) * 2013-11-07 2016-02-16 Sandisk Enterprise Ip Llc System and method for adjusting trip points within a storage device
US9244785B2 (en) 2013-11-13 2016-01-26 Sandisk Enterprise Ip Llc Simulated power failure and data hardening
US9703816B2 (en) 2013-11-19 2017-07-11 Sandisk Technologies Llc Method and system for forward reference logging in a persistent datastore
US9520197B2 (en) 2013-11-22 2016-12-13 Sandisk Technologies Llc Adaptive erase of a storage device
US9520162B2 (en) 2013-11-27 2016-12-13 Sandisk Technologies Llc DIMM device controller supervisor
US9582058B2 (en) 2013-11-29 2017-02-28 Sandisk Technologies Llc Power inrush management of storage devices
US9235245B2 (en) 2013-12-04 2016-01-12 Sandisk Enterprise Ip Llc Startup performance and power isolation
US9129665B2 (en) 2013-12-17 2015-09-08 Sandisk Enterprise Ip Llc Dynamic brownout adjustment in a storage device
US10108372B2 (en) 2014-01-27 2018-10-23 Micron Technology, Inc. Methods and apparatuses for executing a plurality of queued tasks in a memory
US9703636B2 (en) 2014-03-01 2017-07-11 Sandisk Technologies Llc Firmware reversion trigger and control
US9454448B2 (en) 2014-03-19 2016-09-27 Sandisk Technologies Llc Fault testing in storage devices
US9390814B2 (en) 2014-03-19 2016-07-12 Sandisk Technologies Llc Fault detection and prediction for data storage elements
US9448876B2 (en) 2014-03-19 2016-09-20 Sandisk Technologies Llc Fault detection and prediction in storage devices
US9626399B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Conditional updates for reducing frequency of data modification operations
US9390021B2 (en) 2014-03-31 2016-07-12 Sandisk Technologies Llc Efficient cache utilization in a tiered data structure
US9626400B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Compaction of information in tiered data structure
US9697267B2 (en) 2014-04-03 2017-07-04 Sandisk Technologies Llc Methods and systems for performing efficient snapshots in tiered data structures
US9224433B1 (en) * 2014-04-09 2015-12-29 Altera Corporation Method and apparatus for power supply aware memory access operations in an integrated circuit
US10372613B2 (en) 2014-05-30 2019-08-06 Sandisk Technologies Llc Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device
US10114557B2 (en) 2014-05-30 2018-10-30 Sandisk Technologies Llc Identification of hot regions to enhance performance and endurance of a non-volatile storage device
US10656840B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Real-time I/O pattern recognition to enhance performance and endurance of a storage device
US10656842B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Using history of I/O sizes and I/O sequences to trigger coalesced writes in a non-volatile storage device
US10146448B2 (en) 2014-05-30 2018-12-04 Sandisk Technologies Llc Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device
US9703491B2 (en) 2014-05-30 2017-07-11 Sandisk Technologies Llc Using history of unaligned writes to cache data and avoid read-modify-writes in a non-volatile storage device
US10162748B2 (en) 2014-05-30 2018-12-25 Sandisk Technologies Llc Prioritizing garbage collection and block allocation based on I/O history for logical address regions
US9652381B2 (en) 2014-06-19 2017-05-16 Sandisk Technologies Llc Sub-block garbage collection
US9443601B2 (en) 2014-09-08 2016-09-13 Sandisk Technologies Llc Holdup capacitor energy harvesting
US20170147430A1 (en) 2015-11-20 2017-05-25 Texas Instruments Incorporated Methods and apparatus to detect and correct errors in destructive read non-volatile memory
US20170192446A1 (en) * 2016-01-06 2017-07-06 Nxp B.V. Serial bus apparatus with controller circuit and related uses
KR102609473B1 (ko) * 2016-06-17 2023-12-04 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20180060121A (ko) 2016-11-28 2018-06-07 에스케이하이닉스 주식회사 데이터 저장 장치 및 데이터 처리 시스템
US10013042B1 (en) * 2017-07-20 2018-07-03 Nxp Usa, Inc. Devices and methods for power sequence detection
CN110781098B (zh) * 2018-07-31 2023-03-28 爱思开海力士有限公司 用于彼此接合多个存储器***的设备和方法
US11249919B2 (en) 2018-07-31 2022-02-15 SK Hynix Inc. Apparatus and method for managing meta data for engagement of plural memory system to store data
US11157207B2 (en) 2018-07-31 2021-10-26 SK Hynix Inc. Apparatus and method for engaging plural memory system with each other to store data
US11907572B2 (en) 2019-12-30 2024-02-20 Micron Technology, Inc. Interface read after write
US11113213B2 (en) 2019-12-30 2021-09-07 Micron Technology, Inc. Determining write commands for deletion in a host interface
KR20220010789A (ko) 2020-07-20 2022-01-27 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
JP2022036850A (ja) * 2020-08-24 2022-03-08 ラピスセミコンダクタ株式会社 半導体記憶素子、半導体記憶装置、およびシステムオンチップ
CN112542204A (zh) * 2020-12-29 2021-03-23 深圳市芯天下技术有限公司 非易失型芯片的低电压报警方法、装置、存储介质和终端
CN117632273B (zh) * 2024-01-26 2024-04-30 杭州瑞盟科技股份有限公司 集成电路的配置方法、***、集成电路的存储模块及介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001609A (en) * 1974-07-11 1977-01-04 U.S. Philips Corporation Cmos power-on reset circuit
US4692903A (en) * 1985-07-15 1987-09-08 Zenith Electronics Corporation Memory loss protection circuit
US5883532A (en) * 1997-03-25 1999-03-16 Analog Devices, Inc. Power-on reset circuit based upon FET threshold level
US20020126561A1 (en) * 2001-03-08 2002-09-12 Micron Technology, Inc. Power validation for memory devices on power up
US6512698B2 (en) * 2000-06-21 2003-01-28 Seiko Epson Corporation Semiconductor device
US7532027B2 (en) * 2007-09-28 2009-05-12 Adtron, Inc. Deliberate destruction of integrated circuits

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166960A (en) 1999-09-24 2000-12-26 Microchip Technology, Incorporated Method, system and apparatus for determining that a programming voltage level is sufficient for reliably programming an eeprom
US6711701B1 (en) * 2000-08-25 2004-03-23 Micron Technology, Inc. Write and erase protection in a synchronous memory
JP2002373495A (ja) 2001-06-14 2002-12-26 Hitachi Ltd 半導体チップ、半導体集積回路装置及び半導体集積回路装置の製造方法
US7187600B2 (en) 2004-09-22 2007-03-06 Freescale Semiconductor, Inc. Method and apparatus for protecting an integrated circuit from erroneous operation
US7567098B2 (en) 2006-08-31 2009-07-28 Atmel Corporation Multi-threshold reset circuit
WO2008050285A2 (en) 2006-10-25 2008-05-02 Freescale Semiconductor, Inc. Integrated circuit with synchronous and non-clocked intelligent logic having a microcontroller unit and method of operation therefor
WO2008132558A1 (en) 2007-04-26 2008-11-06 Freescale Semiconductor, Inc. Microcontroller unit and method therefor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001609A (en) * 1974-07-11 1977-01-04 U.S. Philips Corporation Cmos power-on reset circuit
US4692903A (en) * 1985-07-15 1987-09-08 Zenith Electronics Corporation Memory loss protection circuit
US5883532A (en) * 1997-03-25 1999-03-16 Analog Devices, Inc. Power-on reset circuit based upon FET threshold level
US6512698B2 (en) * 2000-06-21 2003-01-28 Seiko Epson Corporation Semiconductor device
US20020126561A1 (en) * 2001-03-08 2002-09-12 Micron Technology, Inc. Power validation for memory devices on power up
US7532027B2 (en) * 2007-09-28 2009-05-12 Adtron, Inc. Deliberate destruction of integrated circuits

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417232B (zh) * 2017-02-09 2021-12-07 爱思开海力士有限公司 数据存储装置及其操作方法
CN108417232A (zh) * 2017-02-09 2018-08-17 爱思开海力士有限公司 数据存储装置及其操作方法
CN108536622B (zh) * 2017-03-06 2023-07-21 爱思开海力士有限公司 存储装置、数据处理***以及操作存储装置的方法
CN108536622A (zh) * 2017-03-06 2018-09-14 爱思开海力士有限公司 存储装置、数据处理***以及操作存储装置的方法
US11397461B2 (en) 2017-05-16 2022-07-26 Micron Technology, Inc. Providing energy information to memory
US10503241B2 (en) 2017-05-16 2019-12-10 Micron Technology, Inc. Providing energy information to memory
CN110651235A (zh) * 2017-05-16 2020-01-03 美光科技公司 向存储器提供能量信息
TWI677783B (zh) * 2017-05-16 2019-11-21 美商美光科技公司 記憶體裝置及用於向該記憶體裝置提供能源資訊的方法及系統
US11720163B2 (en) 2017-05-16 2023-08-08 Micron Technology, Inc. Providing energy information to memory
CN108984330A (zh) * 2018-05-31 2018-12-11 深圳市江波龙电子有限公司 一种控制存储设备的方法、装置及电子设备
CN110890123A (zh) * 2018-09-11 2020-03-17 爱思开海力士有限公司 数据处理***及其操作方法
CN110890123B (zh) * 2018-09-11 2024-03-19 爱思开海力士有限公司 数据处理***及其操作方法
US11639969B2 (en) 2018-09-11 2023-05-02 SK Hynix Inc. Data processing system and operating method thereof
CN112447243A (zh) * 2019-08-28 2021-03-05 美光科技公司 对电力损失的响应
CN112447243B (zh) * 2019-08-28 2024-07-05 美光科技公司 存储器及操作存储器的方法
CN112582011A (zh) * 2019-09-30 2021-03-30 爱思开海力士有限公司 存储器设备及其操作方法
CN114600059A (zh) * 2019-10-23 2022-06-07 美光科技公司 存储器子***的电力停用
CN114600059B (zh) * 2019-10-23 2024-04-05 美光科技公司 存储器子***的电力停用
CN113535459A (zh) * 2020-04-14 2021-10-22 慧荣科技股份有限公司 响应电源事件的数据存取方法及装置
CN113535459B (zh) * 2020-04-14 2024-04-12 慧荣科技股份有限公司 响应电源事件的数据存取方法及装置
CN114400034A (zh) * 2020-10-07 2022-04-26 美光科技公司 存储器装置的降压操作
US11763897B2 (en) 2020-10-07 2023-09-19 Micron Technology, Inc. Reduced-voltage operation of a memory device

Also Published As

Publication number Publication date
KR20190008431A (ko) 2019-01-23
KR20150030190A (ko) 2015-03-19
US20130301373A1 (en) 2013-11-14
US8634267B2 (en) 2014-01-21
EP2850615A1 (en) 2015-03-25
EP2850615B1 (en) 2017-04-05
WO2013173042A1 (en) 2013-11-21
KR101986872B1 (ko) 2019-06-07

Similar Documents

Publication Publication Date Title
CN104380381A (zh) 存储器芯片电力管理
US20200167083A1 (en) Techniques for controlling recycling of blocks of memory
US10552311B2 (en) Recovery for non-volatile memory after power loss
US7849275B2 (en) System, method and a computer program product for writing data to different storage devices based on write frequency
CN102483951B (zh) 可中断的nand闪存
US8661301B1 (en) Method for dodging bad page and bad block caused by suddenly power off
CN106415724B (zh) 将功率可用性信息提供到存储器
US20130024610A1 (en) Method for Operating Non-Volatile Memory and Data Storage System Using the Same
US10254979B1 (en) Relocating or aborting a block of data by a host, based on media policies managed by a storage device
US20190079830A1 (en) Data storage device and operating method thereof
CN107045484B (zh) 数据存储装置
CN108255637B (zh) 数据存储装置及其操作方法
US20210191864A1 (en) Controller for storing data having different types in one memory block when spo occurs, and method of operating the same
CN111752854A (zh) 数据存储装置及其操作方法
KR20200121068A (ko) 데이터 저장 장치 및 이의 동작 방법, 이를 위한 컨트롤러
CN106484320B (zh) 依赖于重用时段来操作管理耗损水平的存储设备的方法
US20170109047A1 (en) Data storage device and operating method thereof
CN108511020B (zh) 非易失性存储器装置、包括其的存储器***及操作方法
KR20210073754A (ko) 시스템, 컨트롤러 및 시스템의 동작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150225

WD01 Invention patent application deemed withdrawn after publication