CN104380189B - 有源矩阵基板、液晶显示装置和有源矩阵基板的制造方法 - Google Patents

有源矩阵基板、液晶显示装置和有源矩阵基板的制造方法 Download PDF

Info

Publication number
CN104380189B
CN104380189B CN201380033481.XA CN201380033481A CN104380189B CN 104380189 B CN104380189 B CN 104380189B CN 201380033481 A CN201380033481 A CN 201380033481A CN 104380189 B CN104380189 B CN 104380189B
Authority
CN
China
Prior art keywords
opening portion
active
profile
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380033481.XA
Other languages
English (en)
Other versions
CN104380189A (zh
Inventor
天野彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN104380189A publication Critical patent/CN104380189A/zh
Application granted granted Critical
Publication of CN104380189B publication Critical patent/CN104380189B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0005—Production of optical devices or components in so far as characterised by the lithographic processes or materials used therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

有源矩阵基板(100A)具备：TFT(20)；与第一方向大致平行的扫描配线(11)；与正交于第一方向的第二方向大致平行的信号配线(12)；覆盖TFT的第一层间绝缘层(16)；在第一层间绝缘层上设置的下层电极(17)；在下层电极上设置的电介质层(18)和隔着电介质层与下层电极的至少一部分重叠的上层电极(19)。第一接触孔(31)包含：形成于第一层间绝缘层的第一开口部(16a)；和形成于电介质层的第二开口部(18a)。第一开口部的沿着第一方向和第二方向中的一个方向的宽度小于第二开口部的沿着上述一个方向的宽度。第二开口部的轮廓的一部分位于第一开口部的轮廓的内侧，第二开口部的轮廓不是矩形状。第二开口部中的与第一开口部不重叠的部分的面积比在将第二开口部的轮廓假想成矩形状时小。

Description

有源矩阵基板、液晶显示装置和有源矩阵基板的制造方法
技术领域
本发明涉及有源矩阵基板，特别涉及具有包含上层电极和下层电极的2层结构电极的有源矩阵基板。此外，本发明涉及具备这样的有源矩阵基板的液晶显示装置、这样的有源矩阵基板的制造方法。
背景技术
液晶显示装置具有薄型且低耗电这样的特征，被广泛应用于各种领域。特别是，有源矩阵型的液晶显示装置由于具有高对比度和优异的响应特性，是高性能的，因此被应用于电视机和显示屏、笔记本电脑，近年来其市场规模正在扩大。
有源矩阵型的液晶显示装置通常具备：按每个像素形成有薄膜晶体管(TFT)作为开关元件的有源矩阵基板(有时称为“TFT基板”)；形成有彩色滤光片等的对置基板(有时称为“彩色滤光片基板”)；和设置在有源矩阵基板与对置基板之间的液晶层。通过在液晶层施加与电连接于薄膜晶体管的像素电极和共用电极之间的电位差相应的电场，液晶层中的液晶分子的取向状态根据该电场发生变化，由此对各像素的光透射率进行控制，从而能够进行显示。
在有源矩阵型的液晶显示装置中，根据其用途提出并采用了各种显示模式。作为显示模式，可以举出TN(Twisted Nematic：扭转向列)模式、VA(Vertical Alignment：垂直取向)模式、IPS(In-Plane-Switching：面内开关)模式、FFS(Fringe Field Switching：边缘场开关)模式等。
在一部分的显示模式中，有源矩阵基板采用“2层电极结构”。2层电极结构是指如下结构，即，在覆盖薄膜晶体管的层间绝缘层上设置有：下层电极；覆盖下层电极的电介质层；和隔着电介质层与下层电极重叠的上层电极。例如，在通常的FFS模式中，如专利文献1所公开的那样，共用电极作为下层电极设置，形成有多个狭缝的像素电极作为上层电极设置。共用电极和像素电极均由透明的导电材料形成。另外，如专利文献2所公开的那样，在FFS模式中，像素电极作为下层电极设置，形成有多个狭缝的共用电极作为上层电极设置的结构也是已知的。
此外，根据将在后面详细叙述的理由，可以认为无论何种显示模式都(即在VA模式等中也)能够采用2层电极结构。
在采用上层电极为像素电极的2层电极结构的情况下，为了将像素电极与薄膜晶体管的漏极电极电连接，需要在覆盖薄膜晶体管的层间绝缘层和位于电极间的电介质层两者中形成用于使漏极电极的一部分露出的开口部。在包含层间绝缘层的开口部和电介质层的开口部的接触孔内以与漏极电极接触的方式形成像素电极，由此能够使像素电极与漏极电极电连接。
在此情况下，由于形成电介质层的开口部时的蚀刻，层间绝缘层的开口部的楔部(倾斜侧面)也被挖掘，接触孔的侧面形状变得陡峭化。因此，厚度相对小的像素电极有时在接触孔内发生断线(称为“台阶式切断”)。于是，为了避免与像素电极的台阶式切断相伴的连接不良，电介质层的开口部以从基板的法线方向看时其整***于层间绝缘层的开口部的内侧的方式形成。
现有技术文献
专利文献
专利文献1：日本特开2002-182230号公报
专利文献2：日本特开2011-53443号公报
发明内容
发明要解决的技术问题
但是，电介质层的蚀刻膜厚大，因而电介质层的开口部在基板面内方向上的形成后的直径容易变大。因此，对于在内侧包含电介质层的开口部的、层间绝缘层的开口部，也必然需要使其直径变大。
另一方面，漏极电极不仅起到与像素电极电连接的作用，还起到对层间绝缘层的开口部的楔部附近的液晶分子的取向紊乱的区域进行遮光的作用。因此，当层间绝缘层的开口部的直径扩大时，需要使漏极电极的尺寸也扩大。
漏极电极典型的是与信号配线同层(即，通过将相同的导电膜图案化而形成)。因此，在分辨率高的液晶显示装置中，当采用水平方向的像素间距与垂直方向的像素间距之比(H/V比)为1：3的标准的像素结构时，在漏极电极的尺寸由于上述的理由而大的情况下，不再能够充分确保水平方向上的同层间间隔。因此，产生对分辨率的限制，难以进行高分辨率的制造。具体而言，难以进行像素密度为370ppi以上的制造。
本发明是鉴于上述问题而完成的，其目的在于提供尽管具有2层电极结构也能够以比以往高的分辨率制造的有源矩阵基板。
解决技术问题的技术手段
本发明的实施方式的有源矩阵基板具备：基板；由上述基板支承，具有半导体层、栅极电极、源极电极和漏极电极的薄膜晶体管；与第一方向大致平行地延伸设置，与上述薄膜晶体管的上述栅极电极电连接的扫描配线；与正交于上述第一方向的第二方向大致平行地延伸设置，与上述薄膜晶体管的上述源极电极电连接的信号配线；以覆盖上述薄膜晶体管的方式设置的第一层间绝缘层；设置在上述第一层间绝缘层上的下层电极；设置在上述下层电极上的电介质层；和设置在上述电介质层上，隔着上述电介质层与上述下层电极的至少一部分重叠的上层电极，在上述第一层间绝缘层和上述电介质层形成有使上述漏极电极的一部分露出且用于将上述上层电极与上述漏极电极电连接的第一接触孔，上述第一接触孔包含形成于上述第一层间绝缘层的第一开口部和形成于上述电介质层的第二开口部，上述第一开口部的沿着上述第一方向和上述第二方向中的一个方向的宽度，小于上述第二开口部的沿着上述一个方向的宽度，在从上述基板的法线方向看时，上述第二开口部的轮廓的一部分位于上述第一开口部的轮廓的内侧，上述第二开口部的轮廓不是矩形状，上述第二开口部中的与上述第一开口部不重叠的部分的面积比在将上述第二开口部的轮廓假想成矩形状时小，其中，该矩形状的沿着上述第一方向的宽度和沿着上述第二方向的宽度与上述第二开口部的轮廓相同。
在某实施方式中，在从上述基板的法线方向看时，上述第一开口部的轮廓为矩形状。
在某实施方式中，在从上述基板的法线方向看时，上述第二开口部具有：与上述第一开口部重叠的第一部分；和从上述第一部分延伸，与上述第一开口部不重叠的多个第二部分，上述多个第二部分包含：相对于上述第一部分位于上述一个方向的一侧的至少1个第二部分(即，位于上述第一部分的上述一个方向的一侧的至少1个第二部分)；和相对于上述第一部分位于上述一个方向的另一侧的其他的至少1个第二部分。
在某实施方式中，上述多个第二部分为4个第二部分，上述4个第二部分中的2个相对于上述第一部分位于上述一个方向的一侧，剩余的2个位于另一侧。
在某实施方式中，在从上述基板的法线方向看时，上述第二开口部的轮廓为H字状。
在某实施方式中，上述多个第二部分为2个第二部分，上述2个第二部分中的1个相对于上述第一部分位于上述一个方向的一侧，剩余的1个位于另一侧。
在某实施方式中，在从上述基板的法线方向看时，上述第二开口部的轮廓为平行四边形状。
在某实施方式中，在从上述基板的法线方向看时，上述第二开口部的轮廓包含与上述一个方向大致平行且分别部分地位于上述第一开口部的轮廓的内侧的2个边。
在某实施方式中，在从上述基板的法线方向看时，上述第二开口部的轮廓包含相对于上述一个方向倾斜且分别部分地位于上述第一开口部的轮廓的内侧的2个边。
在某实施方式中，上述第一开口部的沿着上述第一方向和上述第二方向中的另一个方向的宽度，大于上述第二开口部的沿着上述另一个方向的宽度。
在某实施方式中，在上述第一接触孔内，上述上层电极与上述漏极电极接触。
在某实施方式中，具有上述结构的有源矩阵基板还包括：在上述半导体层与上述栅极电极之间设置的栅极绝缘层；和以覆盖上述栅极电极或上述半导体层的方式设置的第二层间绝缘层，在上述栅极绝缘层和上述第二层间绝缘层中的至少上述第二层间绝缘层，形成有使上述半导体层的一部分露出且用于使上述漏极电极与上述半导体层电连接的第二接触孔，在从上述基板的法线方向看时，上述第二接触孔的至少一部分与上述第一接触孔重叠。
在某实施方式中，在从上述基板的法线方向看时，上述第一接触孔的中心与上述第二接触孔的中心错开。
在某实施方式中，上述上层电极和上述下层电极分别由透明的导电材料形成。
在某实施方式中，上述第一开口部的沿着上述第一方向的宽度小于上述第二开口部的沿着上述第一方向的宽度。
在某实施方式中，作为上述薄膜晶体管的上述半导体层，使用氧化物半导体。
在某实施方式中，上述氧化物半导体为In-Ga-Zn-O类半导体。
本发明的实施方式的液晶显示装置具备：具有上述的结构的有源矩阵基板；以与上述有源矩阵基板相对的方式配置的对置基板；和在上述有源矩阵基板与上述对置基板之间设置的液晶层。
在某实施方式中，具有上述的结构的液晶显示装置具有配置成矩阵状的多个像素，上述上层电极作为像素电极起作用。
在某实施方式中，上述上层电极具有多个狭缝。
在某实施方式中，上述下层电极、上述电介质层和上述上层电极构成辅助电容。
本发明的实施方式的有源矩阵基板的制造方法是以下这样的有源矩阵基板的制造方法，该有源矩阵基板具备：具有半导体层、栅极电极、源极电极和漏极电极的薄膜晶体管；与第一方向大致平行地延伸设置，与上述薄膜晶体管的上述栅极电极电连接的扫描配线；和与正交于上述第一方向的第二方向大致平行地延伸设置，与上述薄膜晶体管的上述源极电极电连接的信号配线，该有源矩阵基板的制造方法包含：工序(A)，在基板上形成上述薄膜晶体管；工序(B)，形成覆盖上述薄膜晶体管且具有第一开口部的层间绝缘层；工序(C)，在上述层间绝缘层上形成下层电极；工序(D)，在上述下层电极上形成具有第二开口部的电介质层；和工序(E)，在上述电介质层上形成隔着上述电介质层与上述下层电极的至少一部分重叠且在包含上述第一开口部和上述第二开口部的接触孔中与上述漏极电极电连接的上层电极，执行上述工序(B)和上述工序(D)，使得：上述第一开口部的沿着上述第一方向和上述第二方向中的一个方向的宽度小于上述第二开口部的沿着上述一个方向的宽度，并且，在从上述基板的法线方向看时，上述第二开口部的轮廓的一部分位于上述第一开口部的轮廓的内侧，执行上述工序(B)和上述工序(D)，进一步使得：在从上述基板的法线方向看时，上述第二开口部的轮廓不是矩形状，上述第二开口部中的与上述第一开口部不重叠的部分的面积比在将上述第二开口部的轮廓假想成矩形状时小，其中，该矩形状的沿着上述第一方向的宽度和沿着上述第二方向的宽度与上述第二开口部的轮廓相同。
发明效果
根据本发明的实施方式，能够提供尽管具有2层电极结构也能够以比以往高的分辨率制造的有源矩阵基板。
附图说明
图1是示意性地表示本发明的实施方式的有源矩阵基板100A的图，是表示与1个像素对应的区域的俯视图。
图2是示意性地表示本发明的实施方式的有源矩阵基板100A的图，(a)、(b)和(c)分别是沿着图1中的2A-2A’线、2B-2B’线和2C-2C’线的剖视图。
图3中，(a)和(b)是将本发明的实施方式的有源矩阵基板100A的第一开口部16a和第二开口部18a的附近放大表示的图。
图4是示意性地表示比较例1的有源矩阵基板1000的图，是表示与1个像素对应的区域的俯视图。
图5是示意性地表示比较例1的有源矩阵基板1000的图，是沿着图4中的5A-5A’线的剖视图。
图6是示意性地表示比较例2的有源矩阵基板1100的图，是表示与1个像素对应的区域的俯视图。
图7是示意性地表示比较例2的有源矩阵基板1100的图，(a)和(b)分别是沿着图6中的7A-7A’线和7B-7B’线的剖视图。
图8是表示在比较例2的有源矩阵基板1100中可能发生漏光的区域R1的图。
图9中，(a)是表示仅具有第一部分18a1的第二开口部18a的图，(b)是表示(a)所示的第二开口部18a因对准偏离而偏离本来的位置的情况的图，(c)是表示第二开口部18a因这种偏离而不再与第一开口部16a重叠的区域R2的剖面结构的图(沿着(b)中的9C-9C’线的剖视图)。
图10中，(a)和(b)是表示本发明的实施方式的有源矩阵基板100A的第二开口部18a因对准偏离而偏离本来的位置的情况的图。
图11是用于说明本发明的实施方式的有源矩阵基板100A的制造方法的工序剖视图，(a1)～(a3)与沿着图1中的2A-2A’线的剖面对应，(b1)～(b3)与沿着图1中的2B-2B’线的剖面对应，(c1)～(c3)与沿着图1中的2C-2C’线的剖面对应。
图12是用于说明本发明的实施方式的有源矩阵基板100A的制造方法的工序剖视图，(a1)和(a2)与沿着图1中的2A-2A’线的剖面对应，(b1)和(b2)与沿着图1中的2B-2B’线的剖面对应，(c1)和(c2)与沿着图1中的2C-2C’线的剖面对应。
图13是用于说明本发明的实施方式的有源矩阵基板100A的制造方法的工序剖视图，(a1)和(a2)与沿着图1中的2A-2A’线的剖面对应，(b1)和(b2)与沿着图1中的2B-2B’线的剖面对应，(c1)和(c2)与沿着图1中的2C-2C’线的剖面对应。
图14是用于说明本发明的实施方式的有源矩阵基板100A的制造方法的工序剖视图，(a1)和(a2)与沿着图1中的2A-2A’线的剖面对应，(b1)和(b2)与沿着图1中的2B-2B’线的剖面对应，(c1)和(c2)与沿着图1中的2C-2C’线的剖面对应。
图15是示意性地表示本发明的实施方式的有源矩阵基板100B的图，是表示与1个像素对应的区域的俯视图。
图16是示意性地表示本发明的实施方式的有源矩阵基板100B的图，(a)、(b)和(c)分别是沿着图15中的16A-16A’线、16B-16B’线和16C-16C’线的剖视图。
图17中，(a)和(b)是将本发明的实施方式的有源矩阵基板100B的第一开口部16a和第二开口部18a的附近放大表示的图。
图18是表示在本发明的实施方式的有源矩阵基板100B中，由于对准偏离，第二开口部18a和漏极电极24偏离本来的位置关系的情况的图。
图19是示意性地表示本发明的实施方式的有源矩阵基板100C的图，是表示与1个像素对应的区域的俯视图。
图20是示意性地表示本发明的实施方式的有源矩阵基板100C的图，(a)、(b)和(c)分别是沿着图19中的20A-20A’线、20B-20B’线和20C-20C’线的剖视图。
图21中，(a)和(b)是将本发明的实施方式的有源矩阵基板100C的第一开口部16a和第二开口部18a的附近放大表示的图。
图22是表示在本发明的实施方式的有源矩阵基板100C中，第二开口部18a和漏极电极24由于对准偏离而偏离本来的位置关系的情况的图。
图23是示意性地表示本发明的实施方式的有源矩阵基板100D的图，是表示与1个像素对应的区域的俯视图。
图24是示意性地表示本发明的实施方式的有源矩阵基板100D的图，(a)和(b)分别是沿着图23中的24A-24A’线和24B-24B’线的剖视图。
图25中，(a)和(b)是将本发明的实施方式的有源矩阵基板100D的第一开口部16a和第二开口部18a的附近放大表示的图。
图26是在本发明的实施方式的有源矩阵基板100D中，第二开口部18a和漏极电极24由于对准偏离而偏离本来的位置关系的情况的图。
图27是示意性地表示本发明的实施方式的有源矩阵基板100E的图，是表示与1个像素对应的区域的俯视图。
图28是示意性地表示本发明的实施方式的有源矩阵基板100E的图，(a)、(b)和(c)分别是沿着图27中的28A-28A’线、28B-28B’线和28C-28C’线的剖视图。
图29是示意性地表示能够使用本发明的实施方式的有源矩阵基板100A～100E的液晶显示装置200的剖视图。
图30是表示液晶显示装置200采用VA模式的情况下的像素结构的例子的图，是表示与1个像素对应的区域的俯视图。
图31是表示液晶显示装置200采用VA模式的情况下的像素结构的另一个例子的图，是表示与1个像素对应的区域的俯视图。
图32是表示液晶显示装置200采用VA模式的情况下的像素结构的又一个例子的图，是表示与1个像素对应的区域的俯视图。
图33是表示液晶显示装置200采用VA模式的情况下的像素结构的又一个例子的图，是表示与1个像素对应的区域的俯视图。
图34是液晶显示装置200采用FFS模式的情况下的像素结构的例子的图，是表示与1个像素对应的区域的俯视图。
图35是表示液晶显示装置200采用FFS模式的情况下的像素结构的又一个例子的图，是表示与1个像素对应的区域的俯视图。
具体实施方式
以下，参照附图说明本发明的实施方式。另外，本发明并不限定于以下的实施方式。
(实施方式1)
图1和图2中表示本实施方式的有源矩阵基板100A。图1是示意性地表示有源矩阵基板100A的俯视图。图2(a)、(b)和(c)分别是沿着图1中的2A-2A’线、2B-2B’线和2C-2C’的剖视图。
有源矩阵基板100A被用于以VA模式进行显示的液晶显示装置。液晶显示装置具有配置成矩阵状的多个像素，图1示出液晶显示装置的与1个像素对应的区域。
有源矩阵基板100A如图1和图2(a)～(c)所示，具备基板10、薄膜晶体管(TFT)20、扫描配线11和信号配线12。
基板10透明且具有绝缘性。基板10典型地是玻璃基板。
TFT20由基板10支承。TFT20具有半导体层21、栅极电极22、源极电极23和漏极电极24。本实施方式的TFT20是顶栅型的TFT。此外，TFT20具有具备2个栅极(即设置有2个栅极电极22)的所谓双栅极结构。
扫描配线(有时也称为“栅极总线”)11与某个方向(第一方向)大致平行地延伸设置。在本实施方式中，第一方向是液晶显示装置的显示面的水平方向。扫描配线11与TFT20的栅极电极22电连接。
信号配线(有时也称为“源极总线”)12与正交于第一方向的方向(第二方向)大致平行地延伸设置。在本实施方式中，第二方向是液晶显示装置的显示面的垂直方向。信号配线12与TFT20的源极电极23电连接。
在基板10的表面形成有底涂层13，在底涂层13上设置有TFT20的半导体层21。作为半导体层21的材料，能够使用公知的各种半导体材料，例如能够使用非晶硅、多晶硅、连续粒界结晶硅(CGS：Continuous Grain Silicon)等。此外，也可以使用In-Ga-Zn-O类半导体等的氧化物半导体。
以覆盖半导体层21的方式形成有栅极绝缘层14，在栅极绝缘层14上设置有扫描配线11和栅极电极22。也就是说，栅极绝缘层14设置在半导体层21与栅极电极22之间。在本实施方式中，扫描配线11的与半导体层21重叠的部分作为栅极电极22发挥作用。
以覆盖扫描配线11、栅极电极22的方式形成有层间绝缘层15，在层间绝缘层15上设置有信号配线12、源极电极23和漏极电极24。在栅极绝缘层14和层间绝缘层15设置有使半导体层21的一部分露出的接触孔32和33。前者的接触孔32是用于将漏极电极24与半导体层21电连接的接触孔。在本实施方式中，在接触孔32内漏极电极24与半导体层21接触，由此半导体层21和漏极电极24相互电连接。后者的接触孔33是用于将源极电极23与半导体层21电连接的接触孔。在本实施方式中，在接触孔33内源极电极23与半导体层21接触，由此半导体层21和源极电极23相互电连接。
有源矩阵基板100A如图1和图2(a)～(c)所示，还具备层间绝缘层16、下层电极17、电介质层18、上层电极19。
层间绝缘层16以覆盖TFT20的方式设置。更加具体而言，层间绝缘层16形成在信号配线12和源极电极23、漏极电极24等之上。以下，将相对位于上侧的层间绝缘层16称为“第一层间绝缘层”，相对位于下侧的层间绝缘层15称为“第二层间绝缘层”。
下层电极17设置在第一层间绝缘层16上。下层电极17以遍及所有像素连续的方式形成。其中，下层电极17没有形成在后述的接触孔31附近。
电介质层18设置在下层电极17上。
上层电极19设置在电介质层18上。上层电极19隔着电介质层18与下层电极17的至少一部分重叠。上层电极19按各个像素独立地(分离地)形成。在本实施方式中，上层电极19是占据各像素的大致整体，没有形成狭缝或开口部的所谓的整面电极。此外，上层电极19与TFT20的漏极电极24电连接，从信号配线11经TFT20被供给显示信号电压。也就是说，上层电极19作为像素电极发挥作用。
与此相对，下层电极17被供给辅助电容电压(Cs电压)，作为辅助电容配线和辅助电容电极发挥作用。也就是说，下层电极17和上层电极19，与位于它们之间的电介质层18构成辅助电容。作为像素电极发挥作用的上层电极19和作为辅助电容电极发挥作用的下层电极17分别由透明的导电材料(例如ITO)形成。
在第一层间绝缘层16和电介质层18形成有使漏极电极24的一部分露出的接触孔31。该接触孔31是用于将上层电极19与漏极电极24电连接的接触孔。在本实施方式中，在接触孔31内上层电极19与漏极电极24接触，由此漏极电极24和上层电极19相互电连接。
以下，将用于将上层电极19与漏极电极24电连接的接触孔31称为“第一接触孔”。与此相对，将用于将漏极电极24与半导体层21电连接的接触孔32称为“第二接触孔”，将用于将源极电极23与半导体层21电连接的接触孔33称为“第三接触孔”。
第一接触孔31包含形成于第一层间绝缘层16的第一开口部16a和形成于电介质层18的第二开口部18a。如图1所示，第一开口部16a的沿着水平方向(第一方向)的宽度W1H小于第二开口部18a沿着的水平方向的宽度W2H。此外，第一开口部16a的沿着垂直方向(第二方向)的宽度W1V大于第二开口部18a的沿着垂直方向的宽度W2V。
进一步，在从基板10的法线方向看时，第二开口部18a的轮廓的一部分位于第一开口部16a的轮廓的内侧。更加具体而言，第二开口部18a的轮廓包含与水平方向大致平行的2个边(上边和下边)，这2个边分别部分地位于第一开口部16a的轮廓的内侧。像这样，第二开口部18a的轮廓与第一开口部16a的轮廓交叉。
此处，参照图3(a)和(b)进一步详细地说明第一开口部16a和第二开口部18a的形状和配置。图3(a)和(b)是将第一开口部16a和第二开口部18a的附近放大表示的图。在图3(a)中，用实线表示第一开口部16a的轮廓，用虚线表示第二开口部18a的轮廓。与此相对，在图3(b)中，用虚线表示第一开口部16a的轮廓，用实线表示第二开口部18a的轮廓。
在从基板10的法线方向看时，第一开口部16a的轮廓如图3(a)所示，是矩形状。与此相对，第二开口部18a的轮廓如图3(b)所示，不是矩形状。
第二开口部18a具有：与第一开口部16a重叠的第一部分18a1；和从第一部分18a1延伸，与第一开口部16a不重叠的多个第二部分18a2。在本实施方式中，第二开口部18a具有4个第二部分18a2。4个第二部分18a2中的2个，相对于第一部分18a1位于水平方向(第一方向)的一侧(左侧)，剩余的2个位于另一侧(右侧)。更加具体而言，前者的2个第二部分18a2从第一部分18a1的左上和左下延伸，后者的2个第二部分18a2从第一部分18a1的右上和右下延伸。
因此，第二开口部18a的轮廓是H字状。因此，可以说第二开口部18a形成为：第二开口部18a中的与第一开口部16a不重叠的部分的面积比在将第二开口部18a的轮廓假想为矩形状时小，该矩形状的沿着水平方向(第一方向)的宽度和沿着垂直方向(第二方向)的宽度与第二开口部18a的轮廓相同。
本实施方式的有源矩阵基板100A中，第一层间绝缘层16的第一开口部16a和电介质层18的第二开口部18a以如上所述的形状和配置形成，由此能够使可制造的分辨率提高，能够以比以往高的分辨率进行制造。以下，参照比较例对其理由进行说明。
在图4和图5中表示比较例1的有源矩阵基板1000。图4是示意性地表示有源矩阵基板1000的俯视图，图5是沿着图4中的5A-5A’线的剖视图。
在比较例1的有源矩阵基板1000中，第一层间绝缘层16的第一开口部16a和电介质层18的第二开口部18a的形状和配置，与本实施方式的有源矩阵基板100A的第一开口部16a和第二开口部18a的形状和配置不同。
在有源矩阵基板1000中，为了避免与上层电极19的台阶式切断相伴的连接不良，如图4和图5所示，电介质层18的第二开口部18a形成为：在从基板10的法线方向看时其整***于第一层间绝缘层16的第一开口部16a的内侧。也就是说，第二开口部18a的轮廓的全部位于第一开口部16a的轮廓的内侧。因此，不仅是第一开口部16a的沿着垂直方向(第二方向)的宽度W1V大于第二开口部18a的沿着垂直方向的宽度W2V，第一开口部16a的沿着水平方向(第一方向)的宽度W1H也大于第二开口部18a的沿着水平方向的宽度W2H。
因此，为了用适当的遮光宽度(从第一开口部16a的轮廓至漏极电极24的外缘的距离)SW对第一开口部16a的楔部附近进行遮光，也需要增大漏极电极24的沿着水平方向的宽度W3H。因此，在采用水平方向的像素间距与垂直方向的像素间距之比(H/V比)为1：3的标准的像素结构的情况下，当分辨率变高时，不再能够充分地确保水平方向的同层间间隔S。因此，在比较例1的有源矩阵基板1000中，产生对分辨率的限制，难以进行高的分辨率的制造。具体而言，像素密度为370ppi以上的制造变得困难。
与此相对，在本实施方式的有源矩阵基板100A中，第一开口部16a的沿着水平方向(第一方向)的宽度W1H小于第二开口部18a的沿着水平方向的宽度W2H，因此能够保持将遮光宽度SW确保为与以往相同的状态(即不伴随由取向紊乱带来的对比度的下降)地减小漏极电极24的沿着水平方向的宽度W3H。因此，由于能够确保足够的同层间间隔S，所以能够提高可制造的分辨率(不使同层间的泄漏不良增加的上限值)。具体而言，即使将像素密度提高到450ppi程度，也能够充分地制造。
另外，在第一开口部16a的宽度小于第二开口部18a的宽度的剖面(W1H＜W2H的图2(a)所示的剖面)中，有可能产生由第一接触孔31的侧面形状的陡峭化导致的上层电极19的台阶式切断。但是，在本实施方式的有源矩阵基板100A中，第二开口部18a的轮廓的一部分位于第一开口部16a的轮廓的内侧，能够抑制第二开口部18a的轮廓位于第一开口部16a的轮廓的内侧这样的剖面(图2(c)所示的剖面)中的上层电极19的台阶式切断的产生。需要引起注意的是，在图2(c)中，第一接触孔31的左侧和右侧的侧面形状与比较例1的有源矩阵基板1000相同。因此，以该部分(第二开口部18a的轮廓中位于第一开口部16a的轮廓的内侧的部分；此处为第二开口部18a的轮廓的上边和下边的一部分)为起点，能够充分地确保上层电极19与漏极电极24的接触面积(与比较例1相比同等以上)，因此能够实现与比较例1相比同等以上的连接电阻。
像这样，在本实施方式的有源矩阵基板100A中，在确保与比较例1的有源矩阵基板1000同等的性能和连接电阻的基础上，能够提高可制造的分辨率。此外，在以同一像素间距(也就是说同一分辨率)进行比较的情况下，在本实施方式的有源矩阵基板100A中，同层间间隔S被放大，因此能够降低同层间的泄漏不良，能够实现成品率的提高。
进一步，在本实施方式的有源矩阵基板100A中，构成辅助电容的上层电极19和下层电极17分别由透明的导电材料形成，因此能够不使开口率下降地确保足够的辅助电容值。此外，利用下层电极17能够对作为像素电极起作用的上层电极19进行电遮蔽，使其不受扫描配线11和信号配线12的影响，能够防止在上层电极19与扫描配线11、信号配线12之间形成静电电容(寄生电容)。因此，能够降低扫描配线11、信号配线12的负荷，也能够减少耗电。
另外，上述的能够提高可制造的分辨率的效果，图6和图7所示的比较例2的有源矩阵基板1100也能够得到。比较例2的有源矩阵基板1100在第二开口部18a的轮廓为矩形状这一点，与本实施方式的有源矩阵基板100A不同。
因此，在比较例2的有源矩阵基板1100中第二开口部18a的沿着水平方向的宽度W2H和沿着垂直方向的宽度W2V，与本实施方式的有源矩阵基板100A中第二开口部18a的沿着水平方向的宽度W2H和沿着垂直方向的宽度W2V相同的情况下，本实施方式的有源矩阵基板100A的第二开口部18a中与第一开口部16a不重叠的部分的面积小于比较例2的有源矩阵基板1100的第二开口部18a中与第一开口部16a不重叠的部分的面积。
在比较例2的有源矩阵基板1100中，第一开口部16a的沿着水平方向的宽度W1H小于第二开口部18a的沿着水平方向的宽度W2H。此外，在从基板10的法线方向看时，第二开口部18a的轮廓的一部分位于第一开口部16a的轮廓的内侧。因此，比较例2的有源矩阵基板1100也因为与对本实施方式的有源矩阵基板100A说明过的理由相同的理由，能够提高可制造的分辨率。
但是，在比较例2的有源矩阵基板1100中，通过干蚀刻在电介质层18(例如由SiNx形成)中形成第二开口部18a时，第一层间绝缘层16(例如由感光性树脂形成)的表面也被蚀刻，被蚀刻的区域上的液晶分子的取向紊乱。进一步，当这种区域由于漏极电极24和电介质层18的蚀刻偏差(etching shift)而不再被漏极电极24充分遮光时，发生漏光。
在图8中示出由于上述的理由而可能发生漏光的区域R1。如图8所示，第二开口部18a中与第一开口部16a不重叠的部分成为可能发生漏光的区域R1。漏光的发生成为显示品质下降的原因。
与此相对，在本实施方式的有源矩阵基板100A中，第二开口部18a中的与第一开口部16a不重叠的部分的面积，比比较例2的有源矩阵基板1100小，因此第一层间绝缘层16的表面中在电介质层18形成第二开口部18a时被蚀刻的区域的面积变小。因此，能够抑制由取向紊乱和漏光的产生所导致的显示品质的下降。
另外，第二开口部18a如果不具有与第一开口部16a不重叠的第二部分18a2(也就是说只具有第一部分18a1)，则可以使上述那样的被蚀刻的区域的面积变得最小，但基于以下说明理由，优选第二开口部18a具有第二部分18a2。
考虑如图9(a)所示，第二开口部18a不具有第二部分18a2，仅具有第一部分18a1的情况。这种第二开口部18a和漏极电极24，如图9(b)所示，有时由于对准偏离而偏离本来的位置关系。在图9(b)所示的例子中，第二开口部18a偏离至本来的位置的右侧。在由于该偏离，第二开口部18a与第一开口部16a不再重叠的区域R2中，如图9(c)所示，上层电极19与漏极电极24不再接触，接触面积大幅减少。
与此相对，如本实施方式的有源矩阵基板100A那样，当第二开口部18a具有与第一开口部16a不重叠的第二部分18a2时，如图10(a)和(b)所示，即使发生对准偏离，也由于存在第二部分18a2，能够抑制接触面积的减少。此外，由图10(a)和(b)可知，通过多个(此处为4个)第二部分18a2中至少1个(此处为2个)第二部分18a2相对于第一部分18a1位于水平方向的一侧，另外至少1个(此处为剩余的2个)第二部分18a2位于另一侧，即使第二开口部18a向水平方向的任一侧偏离，也能够抑制接触面积的减少。
接着，参照图11～图14，说明本实施方式的有源矩阵基板100A的制造方法的例子。图11～图14是用于说明有源矩阵基板100A的制造方法的工序剖视图。图11的(a1)～(a3)和图12～图14的(a1)、(a2)与沿着图1中的2A-2A’线的剖面对应。此外，图11的(b1)～(b3)和图12～图14的(b1)、(b2)与沿着图1中的2B-2B’线的剖面对应，图11的(c1)～(c3)和图12～图14的(c1)、(c2)与沿着图1中的2C-2C’线的剖面对应。
首先，如图11(a1)、(b1)和(c1)所示，在基板10上形成底涂层13。例如，使用玻璃基板作为基板10，在该玻璃基板的表面利用CVD法形成厚度50nm～100nm的SiON膜(下层)与厚度50nm～200nm的SiO2膜(上层)的层叠膜(SiO2/SiON膜)作为底涂层13。
接着，如图11(a2)、(b2)和(c2)所示，在底涂层13上形成半导体层21。例如，通过公知的方法，形成厚度30nm～60nm的岛状的多晶硅(poly-Si)层作为半导体层21。
接着，如图11(a3)、(b3)和(c3)所示，形成覆盖半导体层21的栅极绝缘层14。例如，利用CVD法形成厚度50nm～100nm的SiO2膜作为栅极绝缘层14。然后，虽然此处未图示，但在栅极绝缘层14上形成扫描配线11和栅极电极22。例如，利用溅射法沉积厚度30nm～50nm的TaN膜(下层)与厚度300nm～400nm的W膜(上层)的层叠膜，利用光刻法将该层叠膜(W/TaN膜)图案化，由此形成扫描配线11和栅极电极22。
接着，如图12(a1)、(b1)和(c1)所示，形成覆盖扫描配线11和栅极电极22的第二层间绝缘层15。例如，利用CVD法形成厚度100nm～300nm的SiNx膜(下层)与厚度400nm～700nm的SiO2膜(上层)的层叠膜(SiO2/SiNx膜)作为第二层间绝缘层15。然后，通过蚀刻在栅极绝缘层14和第二层间绝缘层15中形成使半导体层21的一部分露出的第二接触孔32和第三接触孔33(此处未图示)。
接着，如图12(a2)、(b2)和(c2)所示，在第二层间绝缘层15上形成信号配线12、源极电极23(此处未不图示)和漏极电极24。例如，利用溅射法沉积厚度30nm～50nm的Ti膜(下层)、厚度300nm～500nm的Al层(中间层)、厚度30nm～50nm的Ti膜(上层)的层叠膜，利用光刻法将该层叠膜(Ti/Al/Ti膜)图案化，由此形成信号配线12、源极电极23和漏极电极24。通过这样操作，能够在基板10上形成TFT20。
接着，如图13(a1)、(b1)和(c1)所示，形成覆盖TFT20且具有第一开口部16a的第一层间绝缘层16。优选第一层间绝缘层16包含由树脂等的有机材料构成的层。例如，作为第一层间绝缘层16使用厚度2μm～3μm的正型的感光性树脂膜，能够形成具有第一开口部16a的第一层间绝缘层16。
接着，如图13(a2)、(b2)和(c2)所示，在第一层间绝缘层16上形成下层电极(作为辅助电容配线和辅助电容电极起作用)17。例如，利用溅射法形成厚度50nm～200nm的ITO膜作为下层电极17。另外，在之后成为第一接触孔31的区域附近(也就是说第一开口部16a附近)，下层电极17的导电膜被去除。
接着，如图14(a1)、(b1)和(c1)所示，在下层电极17上形成具有第二开口部18a的电介质层18。例如，利用CVD法沉积厚度100nm～300nm的SiNx膜，通过蚀刻在该SiNx膜中形成第二开口部18a，由此形成电介质层18。
然后，如图14(a2)、(b2)和(c2)所示，在电介质层18上形成隔着电介质层18与下层电极17的至少一部分重叠的上层电极(作为像素电极起作用)19。例如，利用溅射法沉积厚度50nm～200nm的ITO膜，利用光刻法将该ITO膜图案化，由此形成上层电极19。上层电极19在包含第一层间绝缘层16的第一开口部16a和电介质层18的第二开口部18a的第一接触孔31中与漏极电极24电连接。
形成第一层间绝缘层16的工序和形成电介质层18的工序以如下方式执行：第一开口部16a的沿着水平方向(第一方向)的宽度W1H小于第二开口部18a的沿着水平方向的宽度W2H。并且，这2个工序以在从基板10的法线方向看时，第二开口部18a的轮廓的一部分位于第一开口部16的轮廓的内侧的方式执行。
进一步，这2个工序以如下方式执行：在从基板10的法线方向看时，第二开口部18a的轮廓不是矩形状，第二开口部18a中与第一开口部16a不重叠的部分的面积比在将第二开口部18a的轮廓假想成矩形状时小，其中，该矩形状的沿着水平方向(第一方向)的宽度和沿着垂直方向(第二方向)的宽度与第二开口部18a的轮廓相同。
通过这样操作，能够制造本实施方式的有源矩阵基板100A。
另外，在本实施方式中，例示了第一开口部16a的沿着水平方向(第一方向)的宽度W1H小于第二开口部18a的沿着水平方向的宽度W2H的情况，本发明并不限定于此。如本实施方式所示，在漏极电极24与信号配线12由相同的导电膜形成的情况下，为了充分确保水平方向的同层间间隔，优选使第一开口部16a的沿着水平方向的宽度W1H小于第二开口部18a的沿着水平方向的宽度W2H，在想要充分确保垂直方向的同层间间隔的情况下，只要使第一开口部16a的沿着垂直方向(第二方向)的宽度小于第二开口部18a的沿着垂直方向的宽度即可。也就是说，可以采用使图1所示的第一开口部16a和第二开口部18a旋转90°的结构。
此外，在本实施方式中，例示了VA模式的液晶显示装置用的像素结构，但也可以为其他显示模式的液晶显示装置用的像素结构，可以为能够适用本发明的例如FFS模式的液晶显示装置用的像素结构。VA模式的液晶显示装置具备垂直取向型的液晶层，而FFS模式的液晶显示装置具备水平取向型的液晶层。此外，像素内的漏极电极24的位置没有限制，不限定于图1等所例示的像素的中央附近，可以为与各显示模式用的像素结构(电极结构)相应的最佳位置。
(实施方式2)
在图15和图16中示出本实施方式的有源矩阵基板100B。图15是示意性地表示有源矩阵基板100B的俯视图。图16(a)、(b)和(c)分别是沿着图15中的16A-16A’线、16B-16B’线和16C-16C’线的剖视图。
在有源矩阵基板100B中，与实施方式1的有源矩阵基板100A同样地，第一开口部16a的沿着水平方向(第一方向)的宽度W1H小于第二开口部18a的沿着水平方向的宽度W2H，此外，在从基板10的法线方向看时，第二开口部18a的轮廓的一部分位于第一开口部16a的轮廓的内侧。因此，能够在确保与比较例1的有源矩阵基板1000同等的性能和连接电阻的基础上，使可制造的分辨率提高。
此外，在有源矩阵基板100B中，与实施方式1的有源矩阵基板100A同样地，第二开口部18a的轮廓不是矩形状。但是，有源矩阵基板100B的第二开口部18a的形状，与实施方式1的有源矩阵基板100A的第二开口部18a的形状不同。
此处，一边参照图17(a)和(b)一边详细说明第一开口部16a和第二开口部18a的形状和配置。图17(a)和(b)是将第一开口部16a和第二开口部18a的附近放大表示的图。在图17(a)中，用实线表示第一开口部16a的轮廓，用虚线表示第二开口部18a的轮廓。与此相对，在图17(b)中，用虚线表示第一开口部16a的轮廓，用实线表示第二开口部18a的轮廓。
在从基板10的法线方向看时，第一开口部16a的轮廓如图17(a)所示，为矩形状。与此相对，第二开口部18a的轮廓如图17(b)所示，不是矩形状。
第二开口部18a具有：与第一开口部16a重叠的第一部分18a1；和从第一部分18a1延伸，与第一开口部16a不重叠的多个第二部分18a2。实施方式1的有源矩阵基板100A的第二开口部18a具有4个第二部分18a2，而本实施方式的有源矩阵基板100B的第二开口部18a具有2个第二部分18a2。
2个第二部分18a2中的1个相对于第一部分18a1位于水平方向(第一方向)的一侧(左侧)，剩余的1个位于另一侧(右侧)。更加具体而言，前者的第二部分18a2从第一部分18a1的左上延伸，后者的第二部分18a2从第一部分18a1的右下延伸。
因此，可以说第二开口部18a形成为：第二开口部18a中的与第一开口部16a不重叠的部分的面积比在将第二开口部18a的轮廓假想成矩形状时小，其中，该矩形状的沿着水平方向(第一方向)的宽度和沿着垂直方向(第二方向)的宽度与第二开口部18a的轮廓相同。此外，在本实施方式的有源矩阵基板100B中，第二开口部18a所具有的第二部分18a2为2个，因此与第二开口部18a所具有的第二部分18a2为4个的实施方式1的有源矩阵基板100相比，第一层间绝缘层16的表面中在电介质层18形成第二开口部18a时被蚀刻的区域的面积进一步变小。因此，进一步抑制由取向紊乱和漏光的产生导致的显示品质的下降。
另外，2个第二部分18a2中的一个第二部分18a2相对于第一部分18a1位于水平方向的一侧，另一个第二部分18a2位于另一侧，由此即使第二开口部18a偏离到水平方向的任一侧，也能够抑制接触面积的减少。
在图18中表示第二开口部18a和漏极电极24由于对准偏离而偏离本来的位置关系的情况。在图18中，一并表示由于该偏离导致第二开口部18a不再与第一开口部16a重叠的区域(即不再接触的区域)R2和可能发生漏光的区域R1。如图18可知，在第二开口部18a和漏极电极24由于对准偏离而偏离本来的位置关系的情况下，区域R1的大小与区域R2的大小处于此消彼长(trade off)的关系。
因此，可以说从抑制漏光的发生的观点出发，优选本实施方式的有源矩阵基板100B的第二开口部18a的形状，从增大接触面积的观点出发，优选实施方式1的有源矩阵基板100A的第二开口部18a的形状。
(实施方式3)
在图19和图20中示出本实施方式的有源矩阵基板100C。图19是示意性地表示有源矩阵基板100C的俯视图。图20(a)、(b)和(c)分别是沿着图19中的20A-20A’线、20B-20B’线和20C-20C’线的剖视图。
在有源矩阵基板100C中，与实施方式1的有源矩阵基板100A同样地，第一开口部16a的沿着水平方向(第一方向)的宽度W1H小于第二开口部18a的沿着水平方向的宽度W2H，并且，在从基板10的法线方向看时，第二开口部18a的轮廓的一部分位于第一开口部16a的轮廓的内侧。因此，能够在确保与比较例1的有源矩阵基板1000同等的性能和连接电阻的基础上，提高可制造的分辨率。
此外，在有源矩阵基板100C中，与实施方式1的有源矩阵基板100A同样地，第二开口部18a的轮廓不是矩形状。但是，有源矩阵基板100C的第二开口部18a的形状与实施方式1的有源矩阵基板100A的第二开口部18a的形状不同。
这里，参照图21(a)和(b)进一步详细地说明第一开口部16a和第二开口部18a的形状和配置。图21(a)和(b)是将第一开口部16a和第二开口部18a的附近放大表示的图。在图21(a)中，用实线表示第一开口部16a的轮廓，用虚线表示第二开口部18a的轮廓。与此相对，在图21(b)中，用虚线表示第一开口部16a的轮廓，用实线表示第二开口部18a的轮廓。
在从基板10的法线方向看时，第一开口部16a的轮廓如图21(a)所示，为矩形状。与此相对，第二开口部18a的轮廓如图21(b)所示，不是矩形状。
第二开口部18a的轮廓在从基板10的法线方向看时，其一部分位于第一开口部16a的轮廓的内侧。更加具体而言，第二开口部18a的轮廓包含相对于水平方向倾斜的2个边(上边和下边)，该2个边分别部分地位于第一开口部16a的轮廓的内侧。
此外，第二开口部18a具有：与第一开口部16a重叠的第一部分18a1；和从第一部分18a1延伸，与第一开口部16a不重叠的多个第二部分18a2。在本实施方式中，第二开口部18a具有4个第二部分18a2。4个第二部分18a2中的2个相对于第一部分18a1位于水平方向(第一方向)的一侧(左侧)，剩余的2个位于另一侧(右侧)。更加具体而言，前者的2个第二部分18a2从第一部分18a1的左上和左下延伸，后者的2个第二部分18a2从第一部分18a1的右上和右下延伸。
如上所述，第二开口部18a的轮廓包含相对于水平方向倾斜的上边和下边，因此第一部分18a1为不是矩形的平行四边形状(此处为不是矩形的菱形状)。
因此，第二开口部18a的轮廓为相对于水平方向和垂直方向倾斜的H字状。因此，可以说第二开口部18a形成为：第二开口部18a中与第一开口部16a不重叠的部分的面积比在将第二开口部18a的轮廓假想成矩形状时小，该矩形状的沿着水平方向(第一方向)的宽度和沿着垂直方向(第二方向)的宽度与第二开口部18a的轮廓相同。因此，能够抑制取向紊乱和漏光的产生所带来的显示品质的下降。
另外，可以说本实施方式的第二开口部18a形成为：第二开口部18a中与第一开口部16a不重叠的部分的面积比在将第二开口部18a的轮廓假想成(不是矩形的)平行四边形状时(即假想成相对于第一部分18a1位于同一侧的2个第二部分18a1连续时)小，该平行四边形状的沿着水平方向(第一方向)的宽度和沿着垂直方向(第二方向)的宽度与第二开口部18a的轮廓相同。
在图22中示出第二开口部18a和漏极电极24由于对准偏离而偏离本来的位置关系的情况。在图22中一并示出第二开口部18a由于该偏离而与第一开口部16a不再重叠的区域(即不再接触的区域)R2和可能发生漏光的区域R1。由图22可知，在第二开口部18a和漏极电极24由于对准偏离而偏离本来的位置关系的情况下，区域R1的大小和区域R2的大小处于此消彼长的关系。
(实施方式4)
在图23和图24中示出本实施方式的有源矩阵基板100D。图23是示意性地表示有源矩阵基板100D的俯视图。图24(a)和(b)分别是沿着图23中的24A-24A’线和24B-24B’线的剖视图。
在有源矩阵基板100D中，与实施方式1的有源矩阵基板100A同样地，第一开口部16a的沿着水平方向(第一方向)的宽度W1H小于第二开口部18a的沿着水平方向的宽度W2H，并且，在从基板10的法线方向看时，第二开口部18a的轮廓的一部分位于第一开口部16a的轮廓的内侧。因此，能够在确保与比较例1的有源矩阵基板1000同等的性能和连接电阻的基础上，提高可制造的分辨率。
此外，在有源矩阵基板100D中，与实施方式1的有源矩阵基板100A同样地，第二开口部18a的轮廓不是矩形状。但是，有源矩阵基板100D的第二开口部18a的形状与实施方式1的有源矩阵基板100A的第二开口部18a的形状不同。
此处，一边参照图25(a)和(b)一边进一步详细地说明第一开口部16a和第二开口部18a的形状和配置。图25(a)和(b)是将第一开口部16a和第二开口部18a的附近放大表示的图。在图25(a)中，用实线表示第一开口部16a的轮廓，用虚线表示第二开口部18a的轮廓。与此相对，在图25(b)中，用虚线表示第一开口部16a的轮廓，用实线表示第二开口部18a的轮廓。
在从基板10的法线方向看时，第一开口部16a的轮廓如图25(a)所示，为矩形状。与此相对，第二开口部18a的轮廓如图25(b)所示，不为矩形状。
第二开口部18a的轮廓在从基板10的法线方向看时，其一部分位于第一开口部16a的轮廓的内侧。更加具体而言，第二开口部18a的轮廓包含与水平方向大致平行的2个边(上边和下边)，这2个边分别局部位于第一开口部16a的轮廓的内侧。
此外，第二开口部18a具有：与第一开口部16a重叠的第一部分18a1；和从第一部分18a1延伸，与第一开口部16a不重叠的多个第二部分18a2。在本实施方式中，第二开口部18a具有2个第二部分18a2。2个第二部分18a2中的一个相对于第一部分18a1位于水平方向(第一方向)的一侧(左侧)，另一个位于另一侧(右侧)。更加具体而言，前者的第二部分18a2为从第一部分18a1的左方延伸的三角形状，后者的第二部分18a2为从第一部分18a1的右方延伸的三角形状。
因此，第二开口部18a的轮廓为不是矩形的平行四边形状。因此，可以说第二开口部18a形成为：第二开口部18a中与第一开口部16a不重叠的部分的面积比在将第二开口部18a的轮廓假想成矩形状时小，其中，该矩形状的沿着水平方向(第一方向)的宽度和沿着垂直方向(第二方向)的宽度与第二开口部18a的轮廓相同。因此，能够抑制取向紊乱和漏光的发生所导致的显示品质的下降。
此外，在本实施方式的有源矩阵基板100D中，第二开口部18a的轮廓为不是矩形的平行四边形状，与H字状相比为简单的形状，因此在光掩模(用于在电介质层18形成第二开口部18a的光掩模)的设计上有利。
在图26中示出第二开口部18a和漏极电极24由于对准偏离而偏离本来的位置关系的情况。图26中一并示出了第二开口部18a由于该偏离而不再与第一开口部16a重叠的区域(即不再接触的区域)R2和可能发生漏光的区域R1。由图26可知，第二开口部18a和漏极电极24由于对准偏离而偏离本来的位置关系的情况下，区域R1的大小和区域R2的大小处于此消彼长的关系。
(实施方式5)
在图27和图28中示出本实施方式的有源矩阵基板100E。图27是示意性地表示有源矩阵基板100E的俯视图，图28(a)、(b)和(c)分别是沿着图27中的28A-28A’线、28B-28B’线和28C-28C’线的剖视图。
本实施方式的有源矩阵基板100E中，形成于栅极绝缘层14和第二层间绝缘层15的第二接触孔32的配置与实施方式1的有源矩阵基板100A不同。
在实施方式1的有源矩阵基板100A中，如图1和图2(c)所示，在从基板10的法线方向看时，第二接触孔32与第一接触孔31不重叠。
与此相对，本实施方式的有源矩阵基板100E中，如图27和图28(c)所示，在从基板10的法线方向看时，第二接触孔32的至少一部分与第一接触孔31重叠。此外，在从基板10的法线方向看时，第一接触孔31的中心与第二接触孔32的中心错开。
本实施方式的有源矩阵基板100E中，如上所述，第二接触孔32的至少一部分与第一接触孔31重叠，因此能够进一步减小漏极电极24的尺寸。因此，能够谋求开口率的进一步提高。
另外，如本实施方式那样，在采用第二接触孔32的至少一部分与第一接触孔31重叠的结构的情况下，优选如图27和图28(c)中所例示的那样，第一接触孔31的中心与第二接触孔32的中心错开。这是因为如果第一接触孔31的中心与第二接触孔32的中心一致，在电介质层18形成第二开口部18a时，蚀刻膜厚极端地增加，产生无法将电介质层18开口的可能性。
此外，在上述实施方式1～5中，例示了顶栅型的TFT20，本发明并不限定于此。作为TFT20，可以使用底栅型的TFT。在此情况下，栅极绝缘层14以覆盖栅极电极22的方式设置。此外，第二层间绝缘层15以覆盖半导体层21的方式设置。进一步，第二接触孔32不形成于栅极绝缘层14，仅形成于第二层间绝缘层15。
(液晶显示装置的结构)
此处，说明可使用实施方式1～5的有源矩阵基板100A～100E的液晶显示装置的具体结构。
图29所示的液晶显示装置200具备有源矩阵基板100、对置基板110和液晶层120。
有源矩阵基板100例如为实施方式1～5的有源矩阵基板100A～100E中的任一个。
对置基板110以与有源矩阵基板100相对的方式配置。在对置基板110典型地设置有彩色滤光片(不图示)。此外，在对液晶层120施加纵电场的显示模式(例如VA模式)中，在对置基板110设置有与像素电极(图1等所示的上层电极19)相对的对置电极(共用电极：未图示)。在对液晶层120施加横电场的显示模式(例如FFS模式)中，在有源矩阵基板100设置有共用电极。例如，能够使2层电极结构中的下层电极17作为共用电极起作用。
液晶层120设置在有源矩阵基板100与对置基板110之间。作为液晶层120，在VA模式下使用垂直取向型的液晶层，在FFS模式下使用水平取向型的液晶层。
在有源矩阵基板100和对置基板110各自的液晶层120侧的表面设置有取向膜130a和130b。作为取向膜130a和130b，与显示模式相应地使用垂直取向膜或水平取向膜。
此外，典型的是设置有隔着液晶层120彼此相对的一对偏光板。进一步，根据需要，在液晶层120的背面侧和/或观察者侧设置有相位差板。
以下，说明液晶显示装置200采用VA模式或FFS模式的情况下的具体的像素结构的例子。以下说明的例子中，有源矩阵基板100的第一开口部16a和第二开口部18a的形状和配置与实施方式1的有源矩阵基板100A相同。
在图30中示出采用了VA模式的情况的像素结构的例子。在图30所示的例子中，作为像素电极起作用的上层电极19为所谓的整面电极。在有源矩阵基板100上形成有多个柱状间隔物41。各柱状间隔物41配置在扫描配线11与信号配线12的交叉部。也就是说，各像素的4角配置有总共4个柱状间隔物41。此外，在对置基板110的对置电极的与各像素的中心对应的区域形成有开口部43。
柱状间隔物41具有使液晶分子与其侧面垂直地取向的取向限制力。此外，对置电极的开口部43在施加电压时表现出使液晶分子倒向与其边缘正交的方向的取向限制力。因此，当对液晶层120施加电压时，在各像素形成轴对称取向(放射状倾斜取向)的液晶畴。在图16中用箭头D表示施加电压时的液晶分子的取向方向。在1个液晶畴内，液晶分子在大致全方位取向，因此得到良好的视角特性。
在图31中示出采用了VA模式的情况下的像素结构的另一例子。在图31所示的例子中，在对置基板110的对置电极的与各像素的中心对应的区域形成有开口部43。其中，在图31所示的例子中，不仅是在有源矩阵基板100上在对置基板110上也形成有多个柱状间隔物42。此外，各柱状间隔物42以与信号配线12重叠的方式配置，在垂直方向上位于各像素的中心附近。
在图31所示的例子中，当对液晶层120施加电压时，通过柱状间隔物42的取向限制力和对置电极的开口部43的取向限制力，在各像素形成轴对称取向的液晶畴。形成在有源矩阵基板100上的柱状间隔物41和形成在对置基板110上的柱状间隔物42，作用于液晶分子的取向限制力的方向不同，因而根据其差异，形成在有源矩阵基板100上的柱状间隔物41和形成在对置基板110上的柱状间隔物42，俯视时的配置不同。
此外，在图31所示的例子中，在作为像素电极起作用的上层电极19的左上角部和左下角部形成有缺口部19c。这是为了对形成于像素间的取向中心的位置进行限制从而提高显示品质。向液晶层120施加电压时，不仅是在对置电极的开口部43的中央(像素的中央)，在上下方向(显示面的垂直方向)上相邻的2个像素之间也形成取向中心。用于形成该像素间的取向中心的取向限制力，有时由于单元厚度、像素电极的电极图案的完成情况、预倾角(在适用了特开2002-357830号公报中公开的那种PSA技术的情况下)等的诸条件的影响而变弱，因而左右方向上的取向中心的位置有时以像素单位偏差。该偏差成为显示的粗糙、使视角倒向左右方向时的色感异常这样的显示品质下降的原因。通过在上层电极19形成缺口部19c，能够限制上下像素间的取向中心的位置。具体而言，如上所述当缺口部19c形成于上层电极19的左侧(左上角部和左下角部)时，能够在像素电极彼此(上层电极19彼此)的间隔狭窄的一侧(即没有形成缺口部19c的右侧)固定取向中心。
另外，在图31所示的例子中，扫描配线11以横穿像素的中心附近的方式配置，但扫描配线11的位置并不限定于此。其中，在对置基板110上形成有柱状间隔物42的情况下，为了防止柱状间隔物42附近的漏光，优选在对置基板110侧设置沿着水平方向延伸的带状的黑矩阵(遮光层)，对柱状间隔物42的周围3μm～5μm的区域进行遮光。因此，如图31所示，通过以横穿像素的中心附近的方式配置扫描配线11，并使其与对置基板110侧的黑矩阵重叠，由此能够实现高开口率。
在图32和图33中示出采用了VA模式的情况下的像素结构的又一个例子。在图32和图33所示的例子中，在有源矩阵基板100上形成有多个柱状间隔物41。各柱状间隔物41在扫描配线11与信号配线12的交叉部配置。也就是说，在各像素的4角配置有总计4个柱状间隔物41。此外，在对置基板110的对置电极中与各像素的中心对应的区域形成有开口部43。
进一步，在图32和图33所示的例子中，作为像素电极起作用的上层电极19具有多个狭缝19s。在图32所示的例子中，多个狭缝19s与相对于水平方向和垂直方向成45°的角的方向大致平行地延伸。此外，在图33所示的例子中，多个狭缝19s与垂直方向大致平行地延伸。这些狭缝19s在施加电压时表现出使液晶分子与狭缝19s的延伸设置方向大致平行地倾倒这样的取向限制力。
在图32和图33所示的例子中，当对液晶层120施加电压时，由柱状间隔物41的取向限制力、对置电极的开口部43的取向限制力、上层电极(像素电极)19的多个狭缝19s的取向限制力进行取向限制。在图32和图33所示的例子中，与图30所示的例子比较，与施加基于上层电极19的多个狭缝19s的取向限制力相应地，能够进一步使取向状态稳定化，此外，能够提高响应速度。此外，在图32和图33所示的例子中，上层电极19的形成有狭缝19s的区域(位于像素的上侧的部分和位于像素的下侧的部分)和没有形成狭缝19s的区域(位于像素的中央的部分)中，对液晶层120实际施加的电压不同。因而，在1个像素内混合存在多个不同的γ特性(显示亮度的灰度等级依赖性)，能够将它们合成而进行显示，因此能够降低γ特性的视角依赖性。γ特性的视角依赖性是指，存在从正面方向观测时的γ特性与从倾斜方向观测时的γ特性不同这样的问题，作为从倾斜方向观察中间灰度显示时的颜色变化(称为“泛白”或“色偏”)被看到。
在图34和图35中示出采用FFS模式的情况下的像素结构的例子。图34和图35所示的例子中，作为像素电极发挥作用的上层电极19具有多个狭缝19s。多个狭缝19s与垂直方向大致平行地延伸。此外，下层电极17作为共用电极发挥作用。
在图34和图35所示的例子中，当对上层电极19与下层电极17之间赋予电位差时，产生横电场(斜电场)，液晶分子的取向状态由横电场控制。在对液晶层120施加横电场的显示模式中，液晶分子的取向方向在显示面内(液晶层120的层面内)变化，因此得到良好的视角特性。
另外，在图34所示的例子中，在有源矩阵基板100上形成有多个柱状间隔物41，与此相对，在图35所示的例子中，在对置基板110上形成有多个柱状间隔物42。
产业上的可利用性
根据本发明的实施方式，能够提供尽管具有2层电极结构也能够以比以往高的分辨率进行制造的有源矩阵基板。
附图标记说明
10 基板
11 扫描配线
12 信号配线
13 底涂层
14 栅极绝缘层
15 第二层间绝缘层
16 第一层间绝缘层
16a 第一开口部(第一层间绝缘层的开口部)
17 下层电极
18 电介质层
18a 第二开口部(电介质层的开口部)
18a1 第二开口部的第一部分
18a2 第二开口部的第二部分
19 上层电极(像素电极)
19s 狭缝
20 薄膜晶体管(TFT)
21 半导体层
22 栅极电极
23 源极电极
24 漏极电极
31 第一接触孔
32 第二接触孔
33 第三接触孔
41、42 柱状间隔物
43 对置电极的开口部
100、100A、100B 有源矩阵基板
100C、100D、100E 有源矩阵基板

Claims (18)

1.一种有源矩阵基板，其特征在于，包括：
基板；
由所述基板支承，具有半导体层、栅极电极、源极电极和漏极电极的薄膜晶体管；
与第一方向大致平行地延伸设置，且与所述薄膜晶体管的所述栅极电极电连接的扫描配线；
与正交于所述第一方向的第二方向大致平行地延伸设置，且与所述薄膜晶体管的所述源极电极电连接的信号配线；
以覆盖所述薄膜晶体管的方式设置的第一层间绝缘层；
设置在所述第一层间绝缘层上的下层电极；
设置在所述下层电极上的电介质层；和
设置在所述电介质层上，隔着所述电介质层与所述下层电极的至少一部分重叠的上层电极，
在所述第一层间绝缘层和所述电介质层形成有使所述漏极电极的一部分露出的第一接触孔，该第一接触孔用于将所述上层电极与所述漏极电极电连接，
所述第一接触孔包含形成于所述第一层间绝缘层的第一开口部和形成于所述电介质层的第二开口部，
所述第一开口部的沿着所述第一方向和所述第二方向中的一个方向的宽度，小于所述第二开口部的沿着所述一个方向的宽度，
在从所述基板的法线方向看时，
所述第二开口部的轮廓的一部分位于所述第一开口部的轮廓的内侧，
所述第二开口部的轮廓不是矩形状，
所述第二开口部中的与所述第一开口部不重叠的部分的面积比在将所述第二开口部的轮廓假想成矩形状时小，其中，所述矩形状的沿着所述第一方向的宽度和沿着所述第二方向的宽度与所述第二开口部的轮廓相同。
2.如权利要求1所述的有源矩阵基板，其特征在于：
在从所述基板的法线方向看时，所述第一开口部的轮廓为矩形状。
3.如权利要求1所述的有源矩阵基板，其特征在于：
在从所述基板的法线方向看时，所述第二开口部具有：与所述第一开口部重叠的第一部分；和从所述第一部分延伸，与所述第一开口部不重叠的多个第二部分，
所述多个第二部分包含：相对于所述第一部分位于所述一个方向的一侧的至少1个第二部分；和相对于所述第一部分位于所述一个方向的另一侧的其他的至少1个第二部分。
4.如权利要求3所述的有源矩阵基板，其特征在于：
所述多个第二部分为4个第二部分，
所述4个第二部分中的2个相对于所述第一部分位于所述一个方向的一侧，剩余的2个位于另一侧。
5.如权利要求1～4中任一项所述的有源矩阵基板，其特征在于：
在从所述基板的法线方向看时，所述第二开口部的轮廓为H字状。
6.如权利要求3所述的有源矩阵基板，其特征在于：
所述多个第二部分为2个第二部分，
所述2个第二部分中的1个相对于所述第一部分位于所述一个方向的一侧，剩余的1个位于另一侧。
7.如权利要求1～3、6中任一项所述的有源矩阵基板，其特征在于：
在从所述基板的法线方向看时，所述第二开口部的轮廓为平行四边形状。
8.如权利要求1～4、6中任一项所述的有源矩阵基板，其特征在于：
在从所述基板的法线方向看时，所述第二开口部的轮廓包含与所述一个方向大致平行的2个边，该2个边分别部分地位于所述第一开口部的轮廓的内侧。
9.如权利要求1～4、6中任一项所述的有源矩阵基板，其特征在于：
在从所述基板的法线方向看时，所述第二开口部的轮廓包含相对于所述一个方向倾斜的2个边，该2个边分别部分地位于所述第一开口部的轮廓的内侧。
10.如权利要求1～4、6中任一项所述的有源矩阵基板，其特征在于：
所述第一开口部的沿着所述第一方向和所述第二方向中的另一个方向的宽度，大于所述第二开口部的沿着所述另一个方向的宽度。
11.如权利要求1～4、6中任一项所述的有源矩阵基板，其特征在于，还包括：
在所述半导体层与所述栅极电极之间设置的栅极绝缘层；和
以覆盖所述栅极电极或所述半导体层的方式设置的第二层间绝缘层，
在所述栅极绝缘层和所述第二层间绝缘层中的至少所述第二层间绝缘层，形成有使所述半导体层的一部分露出的第二接触孔，该第二接触孔用于使所述漏极电极与所述半导体层电连接，
在从所述基板的法线方向看时，所述第二接触孔的至少一部分与所述第一接触孔重叠。
12.如权利要求1～4、6中任一项所述的有源矩阵基板，其特征在于：
所述上层电极和所述下层电极分别由透明的导电材料形成。
13.如权利要求1～4、6中任一项所述的有源矩阵基板，其特征在于：
所述第一开口部的沿着所述第一方向的宽度小于所述第二开口部的沿着所述第一方向的宽度。
14.如权利要求1～4、6中任一项所述的有源矩阵基板，其特征在于：
作为所述薄膜晶体管的所述半导体层，使用氧化物半导体。
15.如权利要求14所述的有源矩阵基板，其特征在于：
所述氧化物半导体为In-Ga-Zn-O类半导体。
16.一种液晶显示装置，其特征在于，具备：
权利要求1至15中任一项所述的有源矩阵基板；
以与所述有源矩阵基板相对的方式配置的对置基板；和
在所述有源矩阵基板与所述对置基板之间设置的液晶层。
17.如权利要求16所述的液晶显示装置，其特征在于：
具有配置成矩阵状的多个像素，
所述上层电极作为像素电极起作用。
18.一种有源矩阵基板的制造方法，该有源矩阵基板包括：具有半导体层、栅极电极、源极电极和漏极电极的薄膜晶体管；与第一方向大致平行地延伸设置，且与所述薄膜晶体管的所述栅极电极电连接的扫描配线；和与正交于所述第一方向的第二方向大致平行地延伸设置，且与所述薄膜晶体管的所述源极电极电连接的信号配线，
该有源矩阵基板的制造方法的特征在于，包含：
工序(A)，在基板上形成所述薄膜晶体管；
工序(B)，形成覆盖所述薄膜晶体管的层间绝缘层，该层间绝缘层具有第一开口部；
工序(C)，在所述层间绝缘层上形成下层电极；
工序(D)，在所述下层电极上形成具有第二开口部的电介质层；和
工序(E)，在所述电介质层上形成隔着所述电介质层与所述下层电极的至少一部分重叠的上层电极，该上层电极在包含所述第一开口部和所述第二开口部的接触孔中与所述漏极电极电连接，
执行所述工序(B)和所述工序(D)，使得：所述第一开口部的沿着所述第一方向和所述第二方向中的一个方向的宽度小于所述第二开口部的沿着所述一个方向的宽度，并且，在从所述基板的法线方向看时，所述第二开口部的轮廓的一部分位于所述第一开口部的轮廓的内侧，
执行所述工序(B)和所述工序(D)，进一步使得：在从所述基板的法线方向看时，所述第二开口部的轮廓不是矩形状，所述第二开口部中的与所述第一开口部不重叠的部分的面积比在将所述第二开口部的轮廓假想成矩形状时小，其中，所述矩形状的沿着所述第一方向的宽度和沿着所述第二方向的宽度与所述第二开口部的轮廓相同。
CN201380033481.XA 2012-06-25 2013-06-18 有源矩阵基板、液晶显示装置和有源矩阵基板的制造方法 Expired - Fee Related CN104380189B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012142046 2012-06-25
JP2012-142046 2012-06-25
PCT/JP2013/066756 WO2014002834A1 (ja) 2012-06-25 2013-06-18 アクティブマトリクス基板、液晶表示装置およびアクティブマトリクス基板の製造方法

Publications (2)

Publication Number Publication Date
CN104380189A CN104380189A (zh) 2015-02-25
CN104380189B true CN104380189B (zh) 2017-03-29

Family

ID=49782993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380033481.XA Expired - Fee Related CN104380189B (zh) 2012-06-25 2013-06-18 有源矩阵基板、液晶显示装置和有源矩阵基板的制造方法

Country Status (6)

Country Link
US (1) US9726954B2 (zh)
EP (1) EP2866083B1 (zh)
JP (1) JP5890901B2 (zh)
KR (1) KR101706480B1 (zh)
CN (1) CN104380189B (zh)
WO (1) WO2014002834A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI469360B (zh) * 2012-09-06 2015-01-11 Innocom Tech Shenzhen Co Ltd 顯示面板及顯示裝置
TWI567950B (zh) * 2015-01-08 2017-01-21 群創光電股份有限公司 顯示面板
JP6457879B2 (ja) 2015-04-22 2019-01-23 株式会社ジャパンディスプレイ 表示装置及びその製造方法
TWI564644B (zh) 2015-08-28 2017-01-01 群創光電股份有限公司 顯示裝置
CN113641048A (zh) * 2015-08-28 2021-11-12 群创光电股份有限公司 显示装置
CN106684101B (zh) * 2017-02-15 2019-12-20 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN112863329B (zh) * 2019-11-12 2023-02-17 群创光电股份有限公司 显示装置
CN114355686B (zh) 2022-01-07 2023-08-01 武汉华星光电技术有限公司 阵列基板和液晶显示面板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4014710B2 (ja) 1997-11-28 2007-11-28 株式会社半導体エネルギー研究所 液晶表示装置
JPH11218783A (ja) 1998-02-03 1999-08-10 Toshiba Corp 薄膜素子の製造方法及び液晶表示装置の製造方法
JP3216124B2 (ja) * 1998-12-10 2001-10-09 日本電気株式会社 半導体薄膜装置とその製造方法
KR100482468B1 (ko) 2000-10-10 2005-04-14 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 액정 표시 장치
US6977704B2 (en) 2001-03-30 2005-12-20 Fujitsu Display Technologies Corporation Liquid crystal display
JP4417072B2 (ja) * 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
JP4275038B2 (ja) * 2004-09-01 2009-06-10 シャープ株式会社 アクティブマトリクス基板およびそれを備えた表示装置
JP4215068B2 (ja) * 2006-04-26 2009-01-28 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
CN101517472B (zh) * 2006-09-19 2012-10-24 夏普株式会社 液晶显示装置
JP2008076431A (ja) * 2006-09-19 2008-04-03 Hitachi Displays Ltd 表示装置およびその製造方法
TWI360687B (en) * 2007-10-18 2012-03-21 Au Optronics Corp Pixel structure and manufacturing method of liquid
EP2267522A4 (en) * 2008-04-14 2012-03-07 Sharp Kk LIQUID CRYSTAL DISPLAY PANEL
JP2011003650A (ja) * 2009-06-17 2011-01-06 Sharp Corp 多層配線基板及びそれを備えた半導体装置
JP5500712B2 (ja) 2009-09-02 2014-05-21 株式会社ジャパンディスプレイ 液晶表示パネル
KR101875048B1 (ko) * 2010-12-16 2018-07-06 삼성디스플레이 주식회사 액정표시장치
US9164341B2 (en) * 2011-11-18 2015-10-20 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display device and method for manufacturing active matrix substrate

Also Published As

Publication number Publication date
EP2866083B1 (en) 2016-10-05
EP2866083A1 (en) 2015-04-29
KR20150031439A (ko) 2015-03-24
US9726954B2 (en) 2017-08-08
US20150168759A1 (en) 2015-06-18
WO2014002834A1 (ja) 2014-01-03
JP5890901B2 (ja) 2016-03-22
KR101706480B1 (ko) 2017-02-13
CN104380189A (zh) 2015-02-25
JPWO2014002834A1 (ja) 2016-05-30
EP2866083A4 (en) 2015-07-01

Similar Documents

Publication Publication Date Title
CN104380189B (zh) 有源矩阵基板、液晶显示装置和有源矩阵基板的制造方法
US7636144B2 (en) Liquid crystal display device and method of manufacturing the same
US8564745B2 (en) Liquid crystal display having more than one color portion within a pixel
KR100870005B1 (ko) 액정 표시 장치
JP5599988B2 (ja) 薄膜トランジスタ基板及びその製造方法
US10050061B2 (en) Array substrate and manufacturing method thereof, display device
CN103901684B (zh) 一种ips模式的液晶显示器
CN103946741A (zh) 有源矩阵基板、液晶显示装置以及有源矩阵基板的制造方法
KR102127761B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
CN103645589B (zh) 显示装置、阵列基板及其制作方法
KR20140029021A (ko) 액정 표시 장치
CN1602443A (zh) 高纵横比液晶显示器
KR20080099038A (ko) 액정 표시 장치 및 그의 제조 방법
JP5337433B2 (ja) 液晶表示装置
EP2733523A1 (en) Liquid crystal display
CN1892388A (zh) 具有宽视角的液晶显示器
KR100961960B1 (ko) 액정 표시 장치, 박막 다이오드 표시판 및 그 제조 방법
KR102331197B1 (ko) 액정 표시 장치
KR20150048469A (ko) 표시 장치
KR20020013158A (ko) 횡전계방식 액정표시장치
US8125604B2 (en) Liquid crystal display device
CN103744243B (zh) 一种液晶显示面板及其制造方法
US20120169984A1 (en) Display substrate and method of manufacturing the same
US9891485B2 (en) Liquid crystal display
JP2011186216A (ja) 液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170329

Termination date: 20200618

CF01 Termination of patent right due to non-payment of annual fee