CN108511473B - 一种晶圆间金属层互联工艺 - Google Patents
一种晶圆间金属层互联工艺 Download PDFInfo
- Publication number
- CN108511473B CN108511473B CN201810201441.6A CN201810201441A CN108511473B CN 108511473 B CN108511473 B CN 108511473B CN 201810201441 A CN201810201441 A CN 201810201441A CN 108511473 B CN108511473 B CN 108511473B
- Authority
- CN
- China
- Prior art keywords
- layer
- interconnection
- metal
- wafer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002184 metal Substances 0.000 title claims abstract description 98
- 238000000034 method Methods 0.000 title claims description 51
- 230000008569 process Effects 0.000 title claims description 46
- 235000012431 wafers Nutrition 0.000 title description 52
- 239000010410 layer Substances 0.000 claims abstract description 257
- 239000011241 protective layer Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 239000011229 interlayer Substances 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 239000010409 thin film Substances 0.000 claims description 13
- 239000010408 film Substances 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请一种金属层互连工艺，涉及传感器的制备领域，通过在互连线的制备工艺时，直接刻蚀器件晶圆至底部金属层上方的介质层，以形成互连凹槽，并基于该互连凹槽继续刻蚀其下方的薄膜至逻辑晶圆的顶部金属层的保护层，形成互连通孔后，同时去除互连通孔和互联凹槽底部的薄膜，以将上述的底部金属层和顶部金属层暴露，进而形成连接上述器件晶圆和逻辑晶圆的互连线，相较于传统制备互连线的工艺，本申请请求保护的技术方案能极大简化工艺步骤，进而大大降低工艺成本，便于大规模的生产和应用。
Description
技术领域
本发明涉及传感器的制备领域，具体涉及一种晶圆间金属层互联工艺。
背景技术
在堆栈式（stacking）产品的制备过程中，均是通过制备互连结构，以将键和的不同晶圆器件结构之间的器件结构连接起来；尤其是位于不同晶圆的金属层之间的互连工艺更是关系着最终产品的性能。
但是，目前不同晶圆的金属层间的互联工艺非常复杂，工艺成本较高，不利于大规模的生产和应用。
中国专利（CN 101675515）记载了一种用于互连堆栈式集成电路裸片的电路及方法，主要是通过经由相应的晶体管选择性地将相同的堆栈式集成电路裸片中的每一者上的第一及第二接合垫耦合到制作于所述裸片上的相应电路来向及从所述裸片路由信号，以使得连接到上部裸片的所述第一接合垫的晶体管导电，而连接到所述上部裸片的所述第二接合垫的晶体管不导电。使连接到下部裸片的所述第二接合垫的晶体管导电,而使连接到所述下部裸片的所述第一接合垫的晶体管不导电。所述上部裸片的所述第二接合垫通过延伸穿过所述上部裸片的晶片互连件连接到所述下部裸片的所述第二接合垫。分别通过所述第一及第二接合垫向及从所述第一及第二裸片上的电路路由信号。但其在具体的器件制备工艺中，并没有记载如何降低不同晶圆的金属层间的互联工艺的复杂度，即其互连工艺依然是较为复杂的传统工艺，工艺成本依然较高。
发明内容
本申请记载了一种金属层互连工艺，可应用于堆栈技术（stacking）制备半导体器件（如摄像传感器等）的领域中，该工艺包括以下步骤：
提供一由第一晶圆和第二晶圆键合形成的键合晶圆，且在该键合晶圆中，所述第二晶圆位于所述第一晶圆的上方，所述第一晶圆包括第一金属层及覆盖在该第一金属层上表面的第一绝缘层，所述第二晶圆包括第二金属层及覆盖在该第二金属层上表面的第二绝缘层；
部分刻蚀所述第二晶圆至所述第二绝缘层的上表面，形成互连凹槽；
制备第三绝缘层，并部分刻蚀位于所述互连凹槽底部的所述第三绝缘层至所述第一绝缘层的上表面，形成互连孔；
采用刻蚀工艺，去除所述互连孔所暴露的第一绝缘层至所述第一金属层的上表面，同时去除所述互连凹槽所暴露的第二绝缘层至所述第二金属层的上表面；
于所述互连孔和所述互连凹槽中填充金属材料，以形成互连结构。
上述的金属层互连工艺，其中，还包括：
形成所述互连孔后，继续制备第四绝缘层覆盖所述互连孔的侧壁；
继续所述刻蚀工艺后，将位于所述互连孔底部的第一金属层的上表面和位于所述互连凹槽底部的第二金属层的上表面暴露。
上述的金属层互连工艺，其中，所述第四绝缘层的材质为氧化物。
上述的金属层互连工艺，其中，所述第一晶圆为逻辑晶圆，所述第二晶圆为器件晶圆。
上述的金属层互连工艺，其中，所述第一金属层为所述逻辑晶圆的顶部金属层，所述第二金属层为所述器件晶圆的底部金属层。
上述的金属层互连工艺，其中，所述第一绝缘层为所述逻辑晶圆的金属保护层，所述第二绝缘层为所述器件晶圆的层间介质层。
上述的金属层互连工艺，其中，采用深通孔刻蚀工艺制备所述互连孔。
上述的金属层互连工艺，其中，所述第一绝缘层的材质为氮化硅，所述第二绝缘层的材质为二氧化硅，所述第三绝缘层的材质为氧化物。
上述的金属层互连工艺，其中，所述刻蚀工艺为光板刻蚀工艺。
上述的任意一项金属层互连工艺，其中，所述键合晶圆的上表面按照从下至上顺序还依次覆盖有介电层、缓冲层和牺牲层；
部分刻蚀所述介电层至所述第二绝缘层的上表面，形成所述互连凹槽。
综上所述，本申请一种金属层互连工艺，在堆栈式CMOS图像传感器的制备中，通过在互连线的制备工艺中，直接刻蚀器件晶圆至底部金属层上方的介质层，以形成互连凹槽，并基于该互连凹槽继续刻蚀其下方的薄膜至逻辑晶圆的顶部金属层的保护层，形成互连通孔后，同时去除互连通孔和互联凹槽底部的薄膜，以将上述的底部金属层和顶部金属层暴露，进而形成连接上述器件晶圆和逻辑晶圆的互连线，相较于传统制备互连线的工艺，本申请请求保护的技术方案能极大简化工艺步骤，进而大大降低工艺成本，便于大规模的生产和应用。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。
图1~10为本申请一种金属层互连工艺的流程结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、 第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向（旋转90度或其它取向）并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
图1~10为本申请一种金属层互连工艺的流程结构示意图，如图1~10所示，本实施例一种金属层互连工艺，可应用于采用堆栈技术（stacking）制备的UTS CMOS摄像传感器，其具体包括以下步骤：
首先，如图1~2所示，提供逻辑晶圆（即第一晶圆）1和器件晶圆（即第二晶圆）2，该逻辑晶圆1包括逻辑衬底（设置有逻辑器件结构）11、第一介质层12、顶部金属层（即第一金属层）13和层间介质层（即第一绝缘层）14；如图1所示，第一介质层12覆盖逻辑衬底11的上表面，顶部金属层13贯穿该第一介质层12设置于逻辑衬底11上，以作为该逻辑晶圆1的TM（Top Metal）；层间介质层14覆盖在上述第一介质层12和顶部金属层13的上表面；而为了便于后续晶圆键合工艺，还继续在层间介质层14的上表面制备第一键合层15。
如图2所示，上述的器件晶圆2包括硅衬底21、金属保护层（即第二绝缘层）22、第二介质层23、底部金属层（即第二金属层）24、绝缘层25和薄膜结构层26；金属保护层22覆盖在硅衬底21的上表面，第二介质层23覆盖在金属保护层22的上表面，底部金属层24贯穿上述的第二介质层23设置于金属保护层22的上表面，绝缘层25覆盖在上述第二介质层23和底部金属层24的上表面，薄膜结构层（设置有其他器件结构的薄膜，可采用公知的器件结构，只要和上述的器件层一起构成一器件晶圆结构即可）26覆盖在绝缘层25的上表面；同样，为了便于后续的键合工艺，在上述的薄膜结构层26的上表面继续制备第二键合层27。
优选的，上述的层间介质层14的材质为氮化硅，而金属保护层22、第一介质层12、第一键合层15和/或第二键合层27的材质均可为氧化物，如二氧化硅等。
其次，将图2中所示的器件晶圆2翻转180°后，将该器件晶圆2键合至图1中所述逻辑晶圆1的上表面，进而形成键合晶圆，即如图3所示的结构；在键合晶圆中，第二键合层27覆盖在第一键合层15的上表面，相应的金属保护层22覆盖在底部金属层24的上表面（即第二绝缘层覆盖在第二金属层的上表面，且后续的工艺步骤中均是基于键合晶圆的基础进行详细阐述），即此时硅衬底21暴露的表面（即图2中所示硅衬底21的下表面）为键合晶圆的上表面。
之后，基于图3所示的结构，在上述硅衬底21的上表面继续依次制备介电层31、缓冲层32和牺牲层33，该介电层31覆盖在硅衬底21的上表面，缓冲层32覆盖在介电层31的上表面，牺牲层33覆盖在缓冲层32的上表面，进而形成如图4所示的结构。
进一步的，基于如图4所示的结构，采用具有互连凹槽图形的掩膜（如采用光刻工艺，即旋涂光刻胶覆盖在牺牲层33上表面，经曝光、显影后，形成具有互连凹槽图形的光阻，并继续以该光阻为掩膜进行后续的刻蚀工艺），刻蚀部分上述的牺牲层33、缓冲层32、介电层31及硅衬底21至金属保护层22的上表面，去除上述的掩膜（如采用灰化工艺去除上述的光阻等）后，进而在剩余牺牲层331、剩余缓冲层321和剩余介电层311中形成互连凹槽41，即如图5所示的结构。
进一步的，继续沉积沟槽绝缘层（即第三绝缘层）51覆盖上述的剩余牺牲层331的上表面、以及互连凹槽41的底部及其侧壁，进而形成如图6所示的结构，以保护互连凹槽41的侧壁结构，使其不会在后续的刻蚀工艺受到影响；该沟槽绝缘层51为一层较薄的薄膜，不会充满上述的互连凹槽41，且其材质可优选为氧化物。
进一步的，采用深通孔刻蚀工艺，依次部分刻蚀位于互连凹槽41底部的沟槽绝缘层51、金属保护层22、第二介质层23、绝缘层25、薄膜结构层26、第二键合层27和第一键合层15至层间介质层14的上表面，进而在剩余沟槽绝缘层511、剩余金属保护层221、剩余第二介质层231、剩余绝缘层251、剩余薄膜结构层261、剩余第二键合层271和剩余第一键合层151中形成互连通孔42，即如图7所示的结构。
进一步的，为了保护互连通孔42的侧壁，使其不会在后续的刻蚀工艺中受到损伤，继续沉积通孔绝缘层52覆盖上述剩余沟槽绝缘层511的表面、以及互连通孔42的底部及其侧壁上，进而形成如图8所示的结构；同样，该通孔绝缘层52也为一层较薄的薄膜，不会充满上述的互连凹槽41及互连通孔42，且其材质可优选为氧化物。
进一步的，继续采用光板刻蚀工艺，同时去除位于上述顶部金属层13和底部金属层24上的薄膜，以使得位于互连凹槽41底部的金属层24的上表面，以及位于互连通孔42底部的顶部金属层13的上表面暴露，即如图8~9所示，去除位于互连凹槽41底部的通孔绝缘层52、剩余沟槽绝缘层511和剩余金属保护层221至底部金属层24的上表面；去除位于互连通孔42底部的通孔绝缘层52和层间介质层14至顶部金属层13的上表面，进而形成如图9所示的凹槽结构43。
最后，在上述的凹槽结构43中填充金属材料，并继续平坦化工艺后，形成如图10所示的连接逻辑晶圆1和器件晶圆2的互连线44。
综上所述，本申请一种金属层互连工艺，可应用于堆栈式CMOS图像传感器的制备中，通过在互连线的制备工艺时，直接刻蚀器件晶圆至底部金属层上方的介质层，以形成互连凹槽，并基于该互连凹槽继续刻蚀其下方的薄膜至逻辑晶圆的顶部金属层的保护层，形成互连通孔后，同时去除互连通孔和互联凹槽底部的薄膜，以将上述的底部金属层和顶部金属层暴露，进而形成连接上述器件晶圆和逻辑晶圆的互连线，相较于传统制备互连线的工艺，本申请请求保护的技术方案能极大简化工艺步骤，进而大大降低工艺成本，便于大规模的生产和应用。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (1)
1.一种金属层互连工艺，具体包括以下步骤：
首先，提供第一晶圆和第二晶圆，该第一晶圆包括逻辑衬底、第一介质层、顶部金属层和层间介质层，第一介质层覆盖逻辑衬底的上表面，顶部金属层贯穿该第一介质层设置于逻辑衬底上，以作为该逻辑晶圆的TM（Top Metal）；层间介质层覆盖在上述第一介质层和顶部金属层的上表面；而为了便于后续晶圆键合工艺，还继续在层间介质层的上表面制备第一键合层；
器件晶圆包括硅衬底、金属保护层（即第二绝缘层）、第二介质层、底部金属层（即第二金属层）、绝缘层和薄膜结构层；金属保护层覆盖在硅衬底的上表面，第二介质层覆盖在金属保护层的上表面，底部金属层贯穿上述的第二介质层设置于金属保护层的上表面，绝缘层覆盖在上述第二介质层和底部金属层的上表面，薄膜结构层覆盖在绝缘层的上表面，在上述的薄膜结构层的上表面继续制备第二键合层；
上述的层间介质层的材质为氮化硅，而金属保护层、第一介质层、第一键合层和/或第二键合层的材质均可为氧化物；将器件晶圆翻转180°后，将该器件晶圆键合至所述逻辑晶圆的上表面，进而形成键合晶圆，在键合晶圆中，第二键合层覆盖在第一键合层的上表面，相应的金属保护层覆盖在底部金属层的上表面，即此时硅衬底暴露的表面为键合晶圆的上表面；
在上述硅衬底的上表面继续依次制备介电层、缓冲层和牺牲层，该介电层覆盖在硅衬底的上表面，缓冲层覆盖在介电层的上表面，牺牲层覆盖在缓冲层的上表面，采用具有互连凹槽图形的掩膜，刻蚀部分上述的牺牲层、缓冲层、介电层及硅衬底至金属保护层的上表面，去除上述的掩膜后，进而在剩余牺牲层、剩余缓冲层和剩余介电层中形成互连凹槽，继续沉积沟槽绝缘层（即第三绝缘层）覆盖上述的剩余牺牲层的上表面、以及互连凹槽的底部及其侧壁，以保护互连凹槽的侧壁结构，使其不会在后续的刻蚀工艺受到影响；该沟槽绝缘层为一层较薄的薄膜，不会充满上述的互连凹槽；采用深通孔刻蚀工艺，依次部分刻蚀位于互连凹槽底部的沟槽绝缘层、金属保护层、第二介质层、绝缘层、薄膜结构层、第二键合层和第一键合层至层间介质层的上表面，进而在剩余沟槽绝缘层、剩余金属保护层、剩余第二介质层、剩余绝缘层、剩余薄膜结构层、剩余第二键合层和剩余第一键合层中形成互连通孔；
为了保护互连通孔的侧壁，使其不会在后续的刻蚀工艺中受到损伤，继续沉积通孔绝缘层覆盖上述剩余沟槽绝缘层的表面、以及互连通孔的底部及其侧壁上；同样，该通孔绝缘层也为一层较薄的薄膜，不会充满上述的互连凹槽及互连通孔，继续采用光板刻蚀工艺，同时去除位于上述顶部金属层和底部金属层上的薄膜，以使得位于互连凹槽底部的金属层的上表面，以及位于互连通孔底部的顶部金属层的上表面暴露，去除位于互连凹槽底部的通孔绝缘层、剩余沟槽绝缘层和剩余金属保护层至底部金属层的上表面；去除位于互连通孔底部的通孔绝缘层和层间介质层至顶部金属层的上表面；最后，在上述的凹槽结构中填充金属材料，并继续平坦化工艺后，形成连接逻辑晶圆和器件晶圆的互连线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810201441.6A CN108511473B (zh) | 2018-03-12 | 2018-03-12 | 一种晶圆间金属层互联工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810201441.6A CN108511473B (zh) | 2018-03-12 | 2018-03-12 | 一种晶圆间金属层互联工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108511473A CN108511473A (zh) | 2018-09-07 |
| CN108511473B true CN108511473B (zh) | 2021-04-20 |
Family
ID=63376478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810201441.6A Active CN108511473B (zh) | 2018-03-12 | 2018-03-12 | 一种晶圆间金属层互联工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108511473B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110858597B (zh) * | 2018-08-22 | 2022-03-11 | 中芯国际集成电路制造（天津）有限公司 | 硅通孔结构的形成方法、cis晶圆的形成方法及cis晶圆 |
| CN112769034B (zh) * | 2020-12-31 | 2024-04-26 | 联合微电子中心有限责任公司 | 一种背向集成激光器件及其制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103066093A (zh) * | 2013-01-14 | 2013-04-24 | 陆伟 | 一种用深槽隔离制造影像传感器的方法及影像传感器结构 |
| CN103972257A (zh) * | 2014-05-29 | 2014-08-06 | 豪威科技(上海)有限公司 | 一种堆栈式图像传感器制备方法 |
| CN104377164A (zh) * | 2014-09-28 | 2015-02-25 | 武汉新芯集成电路制造有限公司 | 一种晶圆跨硅穿孔互连工艺 |
| CN104733398A (zh) * | 2015-03-31 | 2015-06-24 | 武汉新芯集成电路制造有限公司 | 一种晶圆三维集成引线工艺 |
| CN104733381A (zh) * | 2015-03-31 | 2015-06-24 | 武汉新芯集成电路制造有限公司 | 一种晶圆硅穿孔互连工艺 |
| CN107644837A (zh) * | 2017-08-31 | 2018-01-30 | 长江存储科技有限责任公司 | 用于三维存储器的晶圆三维集成引线工艺及其结构 |
-
2018
- 2018-03-12 CN CN201810201441.6A patent/CN108511473B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103066093A (zh) * | 2013-01-14 | 2013-04-24 | 陆伟 | 一种用深槽隔离制造影像传感器的方法及影像传感器结构 |
| CN103972257A (zh) * | 2014-05-29 | 2014-08-06 | 豪威科技(上海)有限公司 | 一种堆栈式图像传感器制备方法 |
| CN104377164A (zh) * | 2014-09-28 | 2015-02-25 | 武汉新芯集成电路制造有限公司 | 一种晶圆跨硅穿孔互连工艺 |
| CN104733398A (zh) * | 2015-03-31 | 2015-06-24 | 武汉新芯集成电路制造有限公司 | 一种晶圆三维集成引线工艺 |
| CN104733381A (zh) * | 2015-03-31 | 2015-06-24 | 武汉新芯集成电路制造有限公司 | 一种晶圆硅穿孔互连工艺 |
| CN107644837A (zh) * | 2017-08-31 | 2018-01-30 | 长江存储科技有限责任公司 | 用于三维存储器的晶圆三维集成引线工艺及其结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108511473A (zh) | 2018-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9281241B2 (en) | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods | |
| KR101750185B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US9525001B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR101645825B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US20110057321A1 (en) | 3-d multi-wafer stacked semiconductor structure and method for manufacturing the same | |
| US10636698B2 (en) | Skip via structures | |
| CN103107157B (zh) | 晶片封装体及其形成方法 | |
| US20160233160A1 (en) | Microelectronic devices with through-silicon vias and associated methods of manufacturing | |
| WO2011056374A2 (en) | Coaxial through-silicon via | |
| US10784163B2 (en) | Multi-wafer stacking structure and fabrication method thereof | |
| CN111199953B (zh) | 一种mim电容及其制作方法 | |
| CN104425453A (zh) | 3dic互连装置和方法 | |
| US9773829B2 (en) | Through-semiconductor-via capping layer as etch stop layer | |
| US20200075482A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN106206283A (zh) | 沟槽刻蚀方法及第一金属层制造方法 | |
| CN108336020B (zh) | 晶圆级封装中形成通孔的方法 | |
| CN108511473B (zh) | 一种晶圆间金属层互联工艺 | |
| TWI641880B (zh) | 在相同晶片上之電性與光學通孔連接 | |
| US20210242161A1 (en) | Semiconductor assembly and method of manufacturing the same | |
| US20190027401A1 (en) | Via and skip via structures | |
| CN112736054B (zh) | 半导体元件及其制备方法 | |
| US11315904B2 (en) | Semiconductor assembly and method of manufacturing the same | |
| US8951833B2 (en) | Defect free deep trench method for semiconductor chip | |
| CN108346569B (zh) | 半导体器件的制作方法 | |
| CN108054137B (zh) | 金属互连结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210402 Address after: 528200 room B604, block B, Nanhai industrial think tank City Phase I, Taoyuan Road, software park, Shishan town, Nanhai District, Foshan City, Guangdong Province (residence declaration) Applicant after: Foshan haisente integrated circuit Co.,Ltd. Address before: No.7, Jiangzhuang group, Binxi village, Zhenwu Town, Jiangdu District, Yangzhou City, Jiangsu Province, 225217 Applicant before: Wu Chao |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |