CN104269152A - 用于氧化物半导体薄膜晶体管的行驱动电路 - Google Patents

用于氧化物半导体薄膜晶体管的行驱动电路 Download PDF

Info

Publication number
CN104269152A
CN104269152A CN201410568872.8A CN201410568872A CN104269152A CN 104269152 A CN104269152 A CN 104269152A CN 201410568872 A CN201410568872 A CN 201410568872A CN 104269152 A CN104269152 A CN 104269152A
Authority
CN
China
Prior art keywords
electrically connected
transistor
node
grid
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410568872.8A
Other languages
English (en)
Other versions
CN104269152B (zh
Inventor
戴超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201410568872.8A priority Critical patent/CN104269152B/zh
Priority to PCT/CN2014/090286 priority patent/WO2016061851A1/zh
Priority to GB1702109.8A priority patent/GB2543700B/en
Priority to KR1020177003727A priority patent/KR101940933B1/ko
Priority to US14/424,147 priority patent/US9461627B2/en
Priority to JP2017520956A priority patent/JP6440224B2/ja
Publication of CN104269152A publication Critical patent/CN104269152A/zh
Application granted granted Critical
Publication of CN104269152B publication Critical patent/CN104269152B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明的用于氧化物半导体薄膜晶体管的行驱动电路通过设置两个依次递减的恒压负电位源(VSS1、VSS2)和高频时钟讯号(CK(n))、低频时钟讯号(LC1、LC2)的低电位来确保在非作用期间上拉电路部分(200)能够处于很好的关闭状态，不受到高频时钟讯号(CK(n))的影响，从而确保电路正常工作；进一步的，通过重新设计第一下拉电路部分(400)来避免在工作期间其对第一节点(Q(N))和输出端(G(N))输出的影响，确保第一节点(Q(N))和输出端(G(N))能够正常输出而不产生讯号失真。

Description

用于氧化物半导体薄膜晶体管的行驱动电路
技术领域
本发明涉及液晶显示领域，尤其涉及一种用于氧化物半导体薄膜晶体管的行驱动电路。
背景技术
GOA(Gate Drive On Array)，是利用薄膜晶体管液晶显示器Array制程将Gate行扫描驱动讯号电路制作在薄膜晶体管阵列基板上，以实现Gate逐行扫描的驱动方式。
对于传统的非晶硅半导体器件，由于非晶硅薄膜晶体管的电学特性中阈值电压Vth一般大于0V，而且亚阈值区域的电压相对于电流的摆幅较大，这样在电路设计中即使某些晶体管在操作时晶体管栅极与源极之间的电压Vgs在等于0V附近产生的漏电流也较小。但是，对于目前正常发展的氧化物半导体薄膜晶体管，由于半导体材料本身的特性与非晶硅有所差异，其薄膜晶体管的阈值电压Vth有时候会小于0V，而且亚阈值区域的电压相对于电流的摆幅很小，这样如果电路中某些重要的晶体管操作在Vgs等于0V附近时就会产生较大的漏电流。因此，针对氧化物半导体薄膜晶体管的行驱动电路需要采用一些特殊的设计方案来避免某些重要的薄膜晶体管操作在Vgs等于0V附近。
如图1所示，是现有的一种应用于非晶硅薄膜晶体管的行驱动电路，其中电路主要架构包括：上拉控制部分100，上拉部分200，下传部分300，第一下拉部分400，自举电容500和下拉维持部分600。
该应用于非晶硅薄膜晶体管的行驱动电路的控制讯号源主要有高频时钟讯号CK(n)，恒压低电位源VSS，低频时钟讯号LC1和LC2，其中LC1和LC2是两个相位完全相反的低频讯号源。在设定上一般CK(n)、LC1、LC2的低电位会小于VSS，但是电路中的关键节点Q(N)和G(N)在非作用期间均会被拉低到VSS。这样，对于上拉部分200的第二十一晶体管T21和下传部分300的第二十二晶体管T22，其关态的操作电压Vgs≈0V，而且Q(N)还会存在高低的波动，也就是说存在Vgs>0V的情况，那么如果将该电路直接应用到氧化物半导体薄膜晶体管的驱动电路设计中时则存在着较大的漏电流，无法确保在非作用期间输出端G(N)维持在低电位，这样会导致输出端G(N)的输出不良和GOA电路功能性不良。
同样，对于第一下拉部分400的第三十一晶体管T31和第四十一晶体管T41也存在着这样的问题，在Q(N)和G(N)处于高电位的作用期间，T31和T41的漏电会导致Q(N)和G(N)的输出波形失真，从而导致在严苛条件下(例如高温操作)GOA电路的功能性不良。
对于下拉维持电路部分600，由于该电路设计采用的是LC1或LC2的低电位来控制P(N)或K(N)在作用期间的下拉，这样可以确保在作用期间P(N)和K(N)的低电位小于VSS，确保第三十二、三十三、四十二、四十三晶体管T32、T33、T42、T43的Vgs<0V，处于良好的关闭状态，从而降低下拉维持电路部分600对Q(N)和G(N)的输出波形的影响。但是目前采用的设计方案中下拉维持电路部分的桥式TFT T55在非作用期间Vgs>0V，这样会导致非作用期间的P(N)或K(N)的高电位无法抬升得很高，从而会影响T32、T33、T42、T43对Q(N)和G(N)的下拉维持作用。虽然这一点在设计中可以通过调整元件的尺寸来改善，但是也存在因为尺寸增加而带来的漏电流增加的问题。
发明内容
本发明的目的在于提供一种用于氧化物半导体薄膜晶体管的行驱动电路，对现有的非晶硅GOA电路设计进行改进，使其可以应用到氧化物半导体GOA电路中，解决由于氧化物半导体与非晶硅本身的特性差异所引起的电路功能性不良问题。
针对上述目的，本发明提供一种用于氧化物半导体薄膜晶体管的行驱动电路，包括级联的多个GOA单元，设N为正整数，第N级GOA单元包括：一上拉控制部分、一上拉部分、一下传部分、一第一下拉部分、一自举电容部分和下拉维持电路部分；
所述上拉控制部分包括第十一晶体管，该第十一晶体管的栅极电性连接于该第N级GOA单元的前两级GOA单元第N-2级GOA单元的驱动讯号端，源极电性连接于该第N级GOA单元的前两级GOA单元第N-2级GOA单元的输出端，漏极电性连接于第一节点。
所述上拉部分包括第二十一晶体管，该第二十一晶体管的栅极电性连接于第一节点，源极电性连接于高频时钟讯号，漏极电性连接于输出端；
所述下传部分包括第二十二晶体管，该第二十二晶体管的栅极电性连接于第一节点，源极电性连接于高频时钟讯号，漏极电性连接于驱动输出端；
所述第一下拉部分包括第四十一晶体管，该第四十一晶体管的栅极电性连接于该第N级GOA单元的下三级GOA单元第N+3级GOA单元的输出端,漏极电性连接于第一节点，源极电性连接于输出端。
所述自举电容部分包括一电容，该电容的一端电性连接于第一节点，另一端电性连接于输出端。
所述下拉维持部分包括：第四十二晶体管，该第四十二晶体管的栅极电性连接于第二节点，源极电性连接于第一节点，漏极电性连接于第二恒压负电位源；
第三十二晶体管，该第三十二晶体管的栅极电性连接于第二节点，源极电性连接于输出端，漏极电性连接于第一恒压负电位源；
第五十一晶体管，该第五十一晶体管的栅极与源极均电性连接于第一低频讯号源，漏极电性连接于第四节点；
第五十二晶体管，该第五十二晶体管的栅极电性连接于第一节点，源极电性连接于第四节点，漏极电性连接于第一恒压负电位源；
第五十三晶体管，该第五十三晶体管的栅极电性连接于第四节点，源极电性连接于第一低频讯号源，漏极电性连接于第二节点；
第五十四晶体管，该第五十四晶体管的栅极电性连接于第二低频讯号源，源极电性连接于第一低频讯号源，漏极电性连接于第二节点；
第五十五晶体管，该第五十五晶体管的栅极电性连接于第一节点，源极电性连接于第二节点，漏极电性连接于第三节点；
第六十四晶体管，该第六十四晶体管的栅极电性连接于第一低频讯号源，源极电性连接于第二低频讯号源，漏极电性连接于第三节点；
第六十三晶体管，该第六十三晶体管的栅极电性连接于第五节点，源极电性连接于第二低频讯号源，漏极电性连接于第三节点；
第六十二晶体管，该第六十二晶体管的栅极电性连接于第一节点，源极电性连接于第五节点，漏极电性连接于第一恒压负电位源；
第六十一晶体管,该第六十一晶体管的栅极与源极均电性连接于第二低频讯号源，漏极电性连接于第五节点；
第三十三晶体管，该第三十三晶体管的栅极电性连接于第三节点，源极电性连接于输出端，漏极电性连接于第一恒压负电位源；
第四十三晶体管，该第四十三晶体管的栅极电性连接于第三节点，源极电性连接于第一节点，漏极电性连接于第二恒压负电位源；
所述第一恒压负电位源高于第二恒压负电位源。
所述行驱动电路的第一级GOA单元中，第十一晶体管的栅极电性连接于启动讯号端，源极电性连接于启动讯号端。
所述行驱动电路的第二级GOA单元中，第十一晶体管的栅极与源极均电性连接于电路的启动讯号端。
所述行驱动电路的倒数第三级、倒数第二级以及最后一级GOA单元中，第四十一晶体管的栅极电性均电性连接于启动讯号端。
所述第一下拉部分中第四十一晶体管的源极还可以电性连接于第二恒压负电位源。
所述下拉维持部分中的第五十五晶体管的栅极电性连接于驱动输出端，该下拉维持部分还包括第五十七晶体管，该第五十七晶体管的栅极电性连接于该第N级GOA单元的前两级GOA单元第N-2级GOA单元的驱动输出端，源极电性连接于第二节点，漏极电性连接于第三节点。
所述下拉维持部分还包括第七十二晶体管，该第七十二晶体管的栅极电性连接于第二节点，源极电性连接于驱动输出端，漏极电性连接于第二恒压负电位源；第七十三晶体管，该第七十三晶体管的栅极电性连接于第三节点，源极电性连接于驱动输出端，漏极电性连接于第二恒压负电位源。
所述第一低频讯号源与第二低频讯号源是两个相位完全相反的低频时钟讯号源。
所述高频时钟讯号、第一低频讯号源与第二低频讯号源的低电位均低于第二恒压负电位源。
所述用于氧化物半导体薄膜晶体管的行驱动电路为IGZO薄膜晶体管的行驱动电路。
本发明的有益效果：本发明的用于氧化物半导体薄膜晶体管的行驱动电路通过设置两个依次递减的恒压负电位源和高频时钟讯号、低频时钟讯号的低电位来确保在非作用期间上拉电路部分能够处于很好的关闭状态，不受到高频时钟讯号的影响，从而确保电路正常工作；进一步的，通过重新设计第一下拉电路部分来避免在工作期间其对第一节点和输出端输出的影响，确保第一节点和输出端能够正常输出而不产生讯号失真。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为现有的一种应用于非晶硅薄膜晶体管的行驱动电路；
图2为本发明用于氧化物半导体薄膜晶体管的行驱动电路的第一实施例的电路图；
图3为本发明的第一实施例的第一级GOA单元的电路图；
图4为本发明的第一实施例的第二级GOA单元的电路图；
图5为本发明的第一实施例的倒数第三级GOA单元的电路图；
图6为本发明的第一实施例的倒数第二级GOA单元的电路图；
图7为本发明的第一实施例的最后一级GOA单元的电路图；
图8为本发明用于氧化物半导体薄膜晶体管的行驱动电路的第二实施例的电路图；
图9为本发明用于氧化物半导体薄膜晶体管的行驱动电路的第三实施例的电路图；
图10为本发明用于氧化物半导体薄膜晶体管的行驱动电路的第四实施例的电路图；
图11为图2或图8所示电路的各节点的输入和输出波形示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请同时参阅图2-7，为本发明用于氧化物半导体薄膜晶体管的行驱动电路的第一实施例的电路图。该用于氧化物半导体薄膜晶体管的行驱动电路为铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)薄膜晶体管的行驱动电路，其包括级联的多个GOA单元，设N为正整数，第N级GOA单元包括一上拉控制部分100、一上拉部分200、一下传部分300、一第一下拉部分400、一自举电容部分500和下拉维持电路部分600。
上述各部分的组成以及具体的连接方式如下：
所述上拉控制部分100包括第十一晶体管T11，该第十一晶体管T11的栅极电性连接于该第N级GOA单元的前两级GOA单元第N-2级GOA单元的驱动讯号端ST(N-2)，源极电性连接于该第N级GOA单元的前两级GOA单元第N-2级GOA单元的输出端G(N-2)，漏极电性连接于第一节点Q(N)。
所述上拉部分200包括第二十一晶体管T21，该第二十一晶体管T21的栅极电性连接于第一节点Q(N)，源极电性连接于高频时钟讯号CK(n)，漏极电性连接于输出端G(N)。
所述下传部分300包括第二十二晶体管T22，该第二十二晶体管T22的栅极电性连接于第一节点Q(N)，源极电性连接于高频时钟讯号CK(n)，漏极电性连接于驱动输出端ST(N)。
所述第一下拉部分400包括第四十一晶体管T41，该第四十一晶体管T41的栅极电性连接于该第N级GOA单元的下三级GOA单元第N+3级GOA单元的输出端G(N+3)，漏极电性连接于第一节点Q(N)，源极电性连接于输出端G(N)。
所述自举电容部分500包括一电容Cb，该电容Cb的一端电性连接于第一节点Q(N)，另一端电性连接于输出端G(N)。
所述下拉维持部分600包括第四十二晶体管T42，该第四十二晶体管T42的栅极电性连接于第二节点P(N)，源极电性连接于第一节点Q(N)，漏极电性连接于第二恒压负电位源VSS2；第三十二晶体管T32，该第三十二晶体管T32的栅极电性连接于第二节点P(N)，源极电性连接于输出端G(N)，漏极电性连接于第一恒压负电位源VSS1；第五十一晶体管T51，该第五十一晶体管T51的栅极与源极均电性连接于第一低频讯号源LC1，漏极电性连接于第四节点S(N)；第五十二晶体管T52，该第五十二晶体管T52的栅极电性连接于第一节点Q(N)，源极电性连接于第四节S(N)，漏极电性连接于第一恒压负电位源VSS1；第五十三晶体管T53，该第五十三晶体管T53的栅极电性连接于第四节点S(N)，源极电性连接于第一低频讯号源LC1，漏极电性连接于第二节点P(N)；第五十四晶体管T54，该第五十四晶体管T54的栅极电性连接于第二低频讯号源LC2，源极电性连接于第一低频讯号源LC1，漏极电性连接于第二节点P(N)；第五十五晶体管T55，该第五十五晶体管T55的栅极电性连接于第一节点Q(N)，源极电性连接于第二节点P(N)，漏极电性连接于第三节点K(N)；第六十四晶体管T64，该第六十四晶体管T64的栅极电性连接于第一低频讯号源LC1，源极电性连接于第二低频讯号源LC2，漏极电性连接于第三节点K(N)；第六十三晶体管T63，该第六十三晶体管T63的栅极电性连接于第五节点T(N)，源极电性连接于第二低频讯号源LC2，漏极电性连接于第三节点K(N)；第六十二晶体管T62，该第六十二晶体管T62的栅极电性连接于第一节点Q(N)，源极电性连接于第五节点T(N)，漏极电性连接于第一恒压负电位源VSS1；第六十一晶体管T61,该第六十一晶体管T61的栅极与源极均电性连接于第二低频讯号源LC2，漏极电性连接于第五节点T(N)；第三十三晶体管T33，该第三十三晶体管T33的栅极电性连接于第三节点K(N)，源极电性连接于输出端G(N)，漏极电性连接于第一恒压负电位源VSS1；第四十三晶体管T43，该第四十三晶体管T43的栅极电性连接于第三节点K(N)，源极电性连接于第一节点Q(N)，漏极电性连接于第二恒压负电位源VSS2。
所述第一恒压负电位源VSS1高于第二恒压负电位源VSS2，所述第一低频讯号源LC1与第二低频讯号源LC2是两个相位完全相反的低频时钟讯号源。所述高频时钟讯号CK(n)、第一低频讯号源LC1与第二低频讯号源LC2的低电位均低于第二恒压负电位源VSS2。
需要特别说明的是，为了降低第二十一晶体管T21在非作用期间的漏电，该实施例在现有技术的基础上引入了第二恒压负电位源VSS2，通过第四十二晶体管T42、第四十三晶体管T43将第一节点Q(N)的电位拉低到第二恒压负电位源VSS2，通过第三十二晶体管T32和第三十三晶体管T33将输出端G(N)的电位拉低到第一恒压负电位源VSS1，而VSS1＞VSS2，因此可以确保第二十一晶体管T21的栅源极之间的电压Vgs<0V，从而能够降低第二十一晶体管T21在非作用期间的漏电流。
此外，第四十一晶体管T41的源极接输出端G(N)，这样在输出端G(N)输出的作用期间，由于第四十一晶体管T41的源极端是一个高电位，那么第四十一晶体管T41的整体漏电流会明显降低，而且还能起到增强第一节点Q(N)电位的作用。
进一步的，为了降低第一下拉部分400对输出端G(N)的影响，仅设置一颗第四十一晶体管T41，并且将第四十一晶体管T41的栅极接到该第N级GOA单元的下三级GOA单元第N+3级GOA单元的输出端G(N+3)，确保第一节点Q(N)形成“凸”字形的电位，利用该第二十一晶体管T21来第一时间拉低输出端G(N)。
如图3所示，所述行驱动电路的第一级GOA单元中，第十一晶体管T11的栅极电性连接于启动讯号端STV，源极电性连接于启动讯号端STV。
如图4所示，所述行驱动电路的第二级GOA单元中，第十一晶体管T11的栅极与源极均电性连接于电路的启动讯号端STV。
如图5、6、7所示，所述行驱动电路的倒数第三级、倒数第二级以及最后一级GOA单元中，第四十一晶体管T41的栅极电性均电性连接于启动讯号端STV。
请参阅图8，为本发明用于氧化物半导体薄膜晶体管的行驱动电路的第二实施例的电路图。该第二实施例与第一实施例的区别在于，所述下拉部分400中第四十一晶体管T41的源极端直接连接第二恒压负电位源VSS2，用于在非作用期间下拉第一节点Q(N)的电位到第二恒压负电位源VSS2，以确保第二十一晶体管T21的Vgs＜0V。除此之外，图8与图2中具有相同标号部分的组成、连接关系、功用与操作原理相同，在此不再赘述。
请参阅图9，为本发明用于氧化物半导体薄膜晶体管的行驱动电路的第三实施例的电路图。该第三实施例与第一实施例的区别在于，所述下拉维持部分600中的第五十五晶体管的栅极电性连接于驱动输出端ST(N)，同时该下拉维持部分600还包括第五十七晶体管T57，该第五十七晶体管T57的栅极电性连接于该第N级GOA单元的前两级GOA单元第N-2级GOA单元的驱动输出端ST(N-2)，源极电性连接于第二节点P(N)，漏极电性连接于第三节点K(N)。除此之外，图9与图2中具有相同标号部分的组成、连接关系、功用与操作原理相同，在此不再赘述。
该第三实施例是在图2所示的第一实施例的电路基础上针对下拉维持电路部分600进行的改进，由于第一节点Q(N)在非作用期间的电位受到第二十一晶体管T21和第二十二晶体管T22寄生电容的影响波动较大，这样会导致第二节点P(N)和第三节点K(N)的电位也会随之波动。该第三实施例将第一实施例中由第一节点Q(N)控制的桥式晶体管第五十五晶体T55改成两颗分别由该第N级GOA单元的前两级GOA单元第N-2级GOA单元的驱动输出端ST(N-2)和驱动输出端ST(N)来控制的桥式晶体管第五十七晶体管T57和第五十五晶体管T55，这样可以有效避免第一节点Q(N)对第二节点P(N)和第三节点K(N)电位的影响。
请参阅图10，为本发明的第四实施例的电路图。图10与图9中具有相同标号部分的组成、连接关系、功用与操作原理相同，在此不再赘述。该第四实施例与第三实施例的区别在于，所述下拉维持部分600还包括第七十三晶体管T73，该第七十三晶体管T73的栅极电性连接于第三节点K(N)，源极电性连接于驱动输出端ST(N)，漏极电性连接于第二恒压负电位源VSS2；还包括第七十二晶体管T72，该第七十二晶体管的栅极电性连接于第二节点P(N)，源极电性连接于驱动输出端ST(N)，漏极电性连接于第二恒压负电位源VSS2。
该第四实施例是在上述第三实施例上所做的改进。该第四实施例在第三实施例的基础上加入了一第七十三晶体管T73、一第七十二晶体管T72。通过所述第七十三晶体管T73和第七十二晶体管T72对驱动输出端ST(N)的电位进行处理，这样可以确保ST(N)在非作用期间能够处于一个比较稳定的低电位，降低P(N)和K(N)的波动。
请参阅图11，为本发明的第一实施例或第二实施例的各节点的输入和输出波形示意图。其中，STV讯号是GOA电路的启动讯号；CK1-4是驱动GOA电路的高频时钟讯号；LC1和LC2两个相位完全相反的低频时钟讯号源；VSS1和VSS2是两组电位依次递减的恒压负电位源。由图11可知，在非作用期间，上拉电路部分200处于很好的关闭状态，且第一节点Q(N)和输出端G(N)正常输出而不产生讯号失真。
综上所述，本发明的用于氧化物半导体薄膜晶体管的行驱动电路通过设置两个依次递减的恒压负电位源和高频时钟讯号、低频时钟讯号的低电位来确保在非作用期间上拉电路部分能够处于很好的关闭状态，不受到高频时钟讯号的影响，从而确保电路正常工作；进一步的，通过重新设计第一下拉电路部分来避免在工作期间其对第一节点和输出端输出的影响，确保第一节点和输出端能够正常输出而不产生讯号失真。
虽然本发明已以较佳实施例揭露如上，但该较佳实施例并非用以限制本发明，该领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种用于氧化物半导体薄膜晶体管的行驱动电路，其特征在于，包括级联的多个GOA单元，设N为正整数，第N级GOA单元包括：一上拉控制部分(100)、一上拉部分(200)、一下传部分(300)、一第一下拉部分(400)、一自举电容部分(500)和一下拉维持电路部分(600)；
所述上拉控制部分(100)包括第十一晶体管(T11)，该第十一晶体管(T11)的栅极电性连接于该第N级GOA单元的前两级GOA单元第N-2级GOA单元的驱动讯号端(ST(N-2))，源极电性连接于该第N级GOA单元的前两级GOA单元第N-2级GOA单元的输出端(G(N-2))，漏极电性连接于第一节点(Q(N))；
所述上拉部分(200)包括第二十一晶体管(T21)，该第二十一晶体管(T21)的栅极电性连接于第一节点(Q(N))，源极电性连接于高频时钟讯号(CK(n))，漏极电性连接于输出端(G(N))；
所述下传部分(300)包括第二十二晶体管(T22)，该第二十二晶体管(T22)的栅极电性连接于第一节点(Q(N))，源极电性连接于高频时钟讯号(CK(n))，漏极电性连接于驱动输出端(ST(N))；
所述第一下拉部分(400)包括第四十一晶体管(T41)，该第四十一晶体管(T41)的栅极电性连接于该第N级GOA单元的下三级GOA单元第N+3级GOA单元的输出端(G(N+3))，漏极电性连接于第一节点(Q(N))，源极电性连接于输出端(G(N))；
所述自举电容部分(500)包括一电容(Cb)，该电容(Cb)的一端电性连接于第一节点(Q(N))，另一端电性连接于输出端(G(N))；
所述下拉维持部分(600)包括：第四十二晶体管(T42)，该第四十二晶体管(T42)的栅极电性连接于第二节点(P(N))，源极电性连接于第一节点(Q(N))，漏极电性连接于第二恒压负电位源(VSS2)；
第三十二晶体管(T32)，该第三十二晶体管(T32)的栅极电性连接于第二节点(P(N))，源极电性连接于输出端(G(N))，漏极电性连接于第一恒压负电位源(VSS1)；
第五十一晶体管(T51)，该第五十一晶体管(T51)的栅极与源极均电性连接于第一低频讯号源(LC1)，漏极电性连接于第四节点(S(N))；
第五十二晶体管(T52)，该第五十二晶体管(T52)的栅极电性连接于第一节点(Q(N))，源极电性连接于第四节点(S(N))，漏极电性连接于第一恒压负电位源(VSS1)；
第五十三晶体管(T53)，该第五十三晶体管(T53)的栅极电性连接于第四节点(S(N))，源极电性连接于第一低频讯号源(LC1)，漏极电性连接于第二节点(P(N))；
第五十四晶体管(T54)，该第五十四晶体管(T54)的栅极电性连接于第二低频讯号源(LC2)，源极电性连接于第一低频讯号源(LC1)，漏极电性连接于第二节点(P(N))；
第五十五晶体管(T55)，该第五十五晶体管(T55)的栅极电性连接于第一节点(Q(N))，源极电性连接于第二节点(P(N))，漏极电性连接于第三节点(K(N))；
第六十四晶体管(T64)，该第六十四晶体管(T64)的栅极电性连接于第一低频讯号源(LC1)，源极电性连接于第二低频讯号源(LC2)，漏极电性连接于第三节点(K(N))；
第六十三晶体管(T63)，该第六十三晶体管(T63)的栅极电性连接于第五节点(T(N))，源极电性连接于第二低频讯号源(LC2)，漏极电性连接于第三节点(K(N))；
第六十二晶体管(T62)，该第六十二晶体管(T62)的栅极电性连接于第一节点(Q(N))，源极电性连接于第五节点(T(N))，漏极电性连接于第一恒压负电位源(VSS1)；
第六十一晶体管(T61)，该第六十一晶体管(T61)的栅极与源极均电性连接于第二低频讯号源(LC2)，漏极电性连接于第五节点(T(N))；
第三十三晶体管(T33)，该第三十三晶体管(T33)的栅极电性连接于第三节点(K(N))，源极电性连接于输出端(G(N))，漏极电性连接于第一恒压负电位源(VSS1)；
第四十三晶体管(T43)，该第四十三晶体管(T43)的栅极电性连接于第三节点(K(N))，源极电性连接于第一节点(Q(N))，漏极电性连接于第二恒压负电位源(VSS2)；
所述第一恒压负电位源(VSS1)高于第二恒压负电位源(VSS2)。
2.如权利要求1所述的用于氧化物半导体薄膜晶体管的行驱动电路，其特征在于，所述行驱动电路的第一级GOA单元中，第十一晶体管(T11)的栅极电性连接于启动讯号端(STV)，源极电性连接于启动讯号端(STV)。
3.如权利要求1所述的用于氧化物半导体薄膜晶体管的行驱动电路，其特征在于，所述行驱动电路的第二级GOA单元中，第十一晶体管(T11)的栅极与源极均电性连接于电路的启动讯号端(STV)。
4.如权利要求1所述的用于氧化物半导体薄膜晶体管的行驱动电路，其特征在于，所述行驱动电路的倒数第三级、倒数第二级以及最后一级GOA单元中，第四十一晶体管(T41)的栅极均电性连接于启动讯号端(STV)。
5.如权利要求1所述的用于氧化物半导体薄膜晶体管的行驱动电路，其特征在于，所述第一下拉部分(400)中第四十一晶体管(T41)的源极电性连接于第二恒压负电位源(VSS2)。
6.如权利要求1所述的用于氧化物半导体薄膜晶体管的行驱动电路，其特征在于，所述下拉维持部分(600)中的第五十五晶体管(T55)的栅极电性连接于驱动输出端(ST(N))；该下拉维持部分(600)还包括第五十七晶体管(T57)，该第五十七晶体管(T57)的栅极电性连接于该第N级GOA单元的前两级GOA单元第N-2级GOA单元的驱动输出端(ST(N-2))，源极电性连接于第二节点(P(N))，漏极电性连接于第三节点(K(N))。
7.如权利要求6所述的用于氧化物半导体薄膜晶体管的行驱动电路，其特征在于，所述下拉维持部分(600)还包括第七十二晶体管(T72)，该第七十二晶体管(T72)的栅极电性连接于第二节点(P(N))，源极电性连接于驱动输出端(ST(N))，漏极电性连接于第二恒压负电位源(VSS2)；第七十三晶体管(T73)，该第七十三晶体管(T73)的栅极电性连接于第三节点(K(N))，源极电性连接于驱动输出端(ST(N))，漏极电性连接于第二恒压负电位源(VSS2)。
8.如权利要求1所述的用于氧化物半导体薄膜晶体管的行驱动电路，其特征在于，所述第一低频讯号源(LC1)与第二低频讯号源(LC2)是两个相位完全相反的低频时钟讯号源。
9.如权利要求8所述的用于氧化物半导体薄膜晶体管的行驱动电路，其特征在于，所述高频时钟讯号(CK(n))、第一低频讯号源(LC1)与第二低频讯号源(LC2)的低电位均低于第二恒压负电位源(VSS2)。
10.如权利要求1所述的用于氧化物半导体薄膜晶体管的行驱动电路，其特征在于，所述用于氧化物半导体薄膜晶体管的行驱动电路为IGZO薄膜晶体管的行驱动电路。
CN201410568872.8A 2014-10-22 2014-10-22 用于氧化物半导体薄膜晶体管的行驱动电路 Active CN104269152B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201410568872.8A CN104269152B (zh) 2014-10-22 2014-10-22 用于氧化物半导体薄膜晶体管的行驱动电路
PCT/CN2014/090286 WO2016061851A1 (zh) 2014-10-22 2014-11-05 用于氧化物半导体薄膜晶体管的行驱动电路
GB1702109.8A GB2543700B (en) 2014-10-22 2014-11-05 Gate-drive-on-array circuit for use with oxide semiconductor thin-film transistors
KR1020177003727A KR101940933B1 (ko) 2014-10-22 2014-11-05 산화물 반도체 박막트랜지스터로 구성된 행 구동회로
US14/424,147 US9461627B2 (en) 2014-10-22 2014-11-05 Gate-drive-on-array circuit for use with oxide semiconductor thin-film transistors
JP2017520956A JP6440224B2 (ja) 2014-10-22 2014-11-05 酸化物半導体薄膜トランジスタに用いる行駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410568872.8A CN104269152B (zh) 2014-10-22 2014-10-22 用于氧化物半导体薄膜晶体管的行驱动电路

Publications (2)

Publication Number Publication Date
CN104269152A true CN104269152A (zh) 2015-01-07
CN104269152B CN104269152B (zh) 2017-01-18

Family

ID=52160667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410568872.8A Active CN104269152B (zh) 2014-10-22 2014-10-22 用于氧化物半导体薄膜晶体管的行驱动电路

Country Status (6)

Country Link
US (1) US9461627B2 (zh)
JP (1) JP6440224B2 (zh)
KR (1) KR101940933B1 (zh)
CN (1) CN104269152B (zh)
GB (1) GB2543700B (zh)
WO (1) WO2016061851A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185341A (zh) * 2015-10-09 2015-12-23 昆山龙腾光电有限公司 一种栅极驱动电路及使用其的显示装置
WO2016192139A1 (zh) * 2015-06-01 2016-12-08 深圳市华星光电技术有限公司 基于氧化物半导体薄膜晶体管的goa电路
CN106652953A (zh) * 2016-12-30 2017-05-10 深圳市华星光电技术有限公司 一种goa电路以及液晶显示器
CN111710274A (zh) * 2020-06-12 2020-09-25 深圳市华星光电半导体显示技术有限公司 时钟信号判断电路及显示面板
WO2021174675A1 (zh) * 2020-03-05 2021-09-10 深圳市华星光电半导体显示技术有限公司 Goa电路、tft基板、显示装置及电子设备

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106297624B (zh) 2015-06-11 2020-03-17 南京瀚宇彩欣科技有限责任公司 移位寄存器和显示装置
JP6874997B2 (ja) * 2018-01-16 2021-05-19 株式会社Ｊｏｌｅｄ 転送回路、シフトレジスタ、ゲートドライバ、表示パネル、およびフレキシブル基板
JP7173760B2 (ja) 2018-06-07 2022-11-16 矢崎総業株式会社 ロック構造、電気接続箱及びワイヤハーネス
CN110827780B (zh) * 2019-11-25 2021-01-26 成都中电熊猫显示科技有限公司 栅极驱动单元、栅极扫描驱动电路和液晶显示装置
CN115602124A (zh) * 2021-07-08 2023-01-13 乐金显示有限公司（Kr） 选通驱动器及包括其的显示面板
KR102627933B1 (ko) * 2022-03-21 2024-01-23 성균관대학교산학협력단 Tft 열화 현상 개선을 위한 스캔 드라이버 회로

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120072465A (ko) * 2010-12-24 2012-07-04 삼성전자주식회사 게이트 구동회로 및 이를 구비한 표시 장치
CN103714789A (zh) * 2012-09-28 2014-04-09 三星显示有限公司 显示板
US20140103983A1 (en) * 2012-10-11 2014-04-17 Au Optronics Corp. Gate driving circuit
CN103928007A (zh) * 2014-04-21 2014-07-16 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置
CN103928008A (zh) * 2014-04-24 2014-07-16 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置
CN103985343A (zh) * 2014-03-06 2014-08-13 友达光电股份有限公司 移位暂存电路及移位暂存器
CN104008742A (zh) * 2014-05-20 2014-08-27 深圳市华星光电技术有限公司 一种扫描驱动电路及一种液晶显示装置
CN104036751A (zh) * 2014-05-05 2014-09-10 友达光电股份有限公司 移位寄存器
CN104050941A (zh) * 2014-05-27 2014-09-17 深圳市华星光电技术有限公司 一种栅极驱动电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101115026B1 (ko) * 2006-01-10 2012-03-06 삼성전자주식회사 게이트 드라이버와 이를 구비한 박막 트랜지스터 기판 및액정 표시 장치
KR101573460B1 (ko) * 2009-04-30 2015-12-02 삼성디스플레이 주식회사 게이트 구동회로
KR101587610B1 (ko) * 2009-09-21 2016-01-25 삼성디스플레이 주식회사 구동회로
TWI805306B (zh) * 2011-08-29 2023-06-11 日商半導體能源研究所股份有限公司 半導體裝置
CN103474038B (zh) * 2013-08-09 2016-11-16 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器与显示装置
CN103730094B (zh) * 2013-12-30 2016-02-24 深圳市华星光电技术有限公司 Goa电路结构
CN103985369B (zh) * 2014-05-26 2017-02-15 深圳市华星光电技术有限公司 阵列基板行驱动电路及液晶显示装置
US9390674B2 (en) * 2014-11-03 2016-07-12 Shenzhen China Star Optoelectronics Technology Co., Ltd GOA circuit based on LTPS semiconductor TFT

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120072465A (ko) * 2010-12-24 2012-07-04 삼성전자주식회사 게이트 구동회로 및 이를 구비한 표시 장치
CN103714789A (zh) * 2012-09-28 2014-04-09 三星显示有限公司 显示板
US20140103983A1 (en) * 2012-10-11 2014-04-17 Au Optronics Corp. Gate driving circuit
CN103985343A (zh) * 2014-03-06 2014-08-13 友达光电股份有限公司 移位暂存电路及移位暂存器
CN103928007A (zh) * 2014-04-21 2014-07-16 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置
CN103928008A (zh) * 2014-04-24 2014-07-16 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置
CN104036751A (zh) * 2014-05-05 2014-09-10 友达光电股份有限公司 移位寄存器
CN104008742A (zh) * 2014-05-20 2014-08-27 深圳市华星光电技术有限公司 一种扫描驱动电路及一种液晶显示装置
CN104050941A (zh) * 2014-05-27 2014-09-17 深圳市华星光电技术有限公司 一种栅极驱动电路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016192139A1 (zh) * 2015-06-01 2016-12-08 深圳市华星光电技术有限公司 基于氧化物半导体薄膜晶体管的goa电路
GB2546044A (en) * 2015-06-01 2017-07-05 Shenzhen China Star Optoelect GOA circuit based on oxide semiconductor thin film transistor
GB2546044B (en) * 2015-06-01 2021-03-24 Shenzhen China Star Optoelect GOA circuit based on oxide semiconductor thin film transistor
CN105185341A (zh) * 2015-10-09 2015-12-23 昆山龙腾光电有限公司 一种栅极驱动电路及使用其的显示装置
CN106652953A (zh) * 2016-12-30 2017-05-10 深圳市华星光电技术有限公司 一种goa电路以及液晶显示器
WO2021174675A1 (zh) * 2020-03-05 2021-09-10 深圳市华星光电半导体显示技术有限公司 Goa电路、tft基板、显示装置及电子设备
US11587521B2 (en) 2020-03-05 2023-02-21 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Gate driver on array (GOA) circuit and display device solving problem of electrical stress easily biasing threshold voltage of thin film transistor (TFT)
CN111710274A (zh) * 2020-06-12 2020-09-25 深圳市华星光电半导体显示技术有限公司 时钟信号判断电路及显示面板
CN111710274B (zh) * 2020-06-12 2023-06-27 深圳市华星光电半导体显示技术有限公司 时钟信号判断电路及显示面板

Also Published As

Publication number Publication date
JP2017534913A (ja) 2017-11-24
US20160248402A1 (en) 2016-08-25
GB2543700B (en) 2020-07-15
GB2543700A (en) 2017-04-26
JP6440224B2 (ja) 2018-12-19
KR101940933B1 (ko) 2019-04-10
WO2016061851A1 (zh) 2016-04-28
US9461627B2 (en) 2016-10-04
KR20170030609A (ko) 2017-03-17
GB201702109D0 (en) 2017-03-29
CN104269152B (zh) 2017-01-18

Similar Documents

Publication Publication Date Title
CN104269152A (zh) 用于氧化物半导体薄膜晶体管的行驱动电路
CN104078022B (zh) 具有自我补偿功能的栅极驱动电路
CN104392701B (zh) 用于氧化物半导体薄膜晶体管的扫描驱动电路
CN104078019B (zh) 具有自我补偿功能的栅极驱动电路
KR101944641B1 (ko) Igzo 프로세스 기반인 게이트 전극 구동회로
CN104392700A (zh) 用于氧化物半导体薄膜晶体管的扫描驱动电路
CN104064160B (zh) 具有自我补偿功能的栅极驱动电路
JP6334060B2 (ja) 酸化物半導体薄膜トランジスタにおけるスキャン駆動回路
KR101944640B1 (ko) Igzo 프로세스 기반인 게이트 전극 구동회로
CN104078021B (zh) 具有自我补偿功能的栅极驱动电路
US9437152B2 (en) Scan driving circuit
CN104882108A (zh) 基于氧化物半导体薄膜晶体管的goa电路
CN104505050A (zh) 用于氧化物半导体薄膜晶体管的扫描驱动电路
CN103680450A (zh) 一种可实现信号双向传输的驱动电路及其移位寄存器
CN104700801A (zh) Pmos栅极驱动电路
CN109119036B (zh) 液晶面板
US10431135B2 (en) Scanning driving circuit
CN113496681A (zh) 一种goa电路及显示面板
CN109256078B (zh) 栅极驱动电路和栅极驱动器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 518132 No. 9-2 Ming Avenue, Guangming New District, Guangdong, Shenzhen

Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd.

Address before: 518132 No. 9-2 Ming Avenue, Guangming New District, Guangdong, Shenzhen

Patentee before: SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY Co.,Ltd.