CN104134671B - 薄膜晶体管阵列基板及其制造方法 - Google Patents

薄膜晶体管阵列基板及其制造方法 Download PDF

Info

Publication number
CN104134671B
CN104134671B CN201310652664.1A CN201310652664A CN104134671B CN 104134671 B CN104134671 B CN 104134671B CN 201310652664 A CN201310652664 A CN 201310652664A CN 104134671 B CN104134671 B CN 104134671B
Authority
CN
China
Prior art keywords
layer
source electrode
electrode
drain electrode
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310652664.1A
Other languages
English (en)
Other versions
CN104134671A (zh
Inventor
崔熙东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Priority to CN201510413425.XA priority Critical patent/CN105097947B/zh
Publication of CN104134671A publication Critical patent/CN104134671A/zh
Application granted granted Critical
Publication of CN104134671B publication Critical patent/CN104134671B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请提供了一种薄膜晶体管阵列基板及其制造方法，薄膜晶体管阵列基板包括：形成在基板上的选通线和数据线，选通线和数据线彼此交叉；形成在选通线和数据线之间的栅绝缘膜；形成在选通线和数据线的交叉处的栅电极；有源层，其形成在栅绝缘膜上以与栅电极交叠；蚀刻停止层，其形成在有源层上，以限定有源层的沟道区；以及源电极和漏电极，其形成在有源层上以与所述有源层部分交叠。蚀刻停止层位于源电极和漏电极之间，源电极和漏电极与蚀刻停止层间隔开。

Description

薄膜晶体管阵列基板及其制造方法
技术领域
本申请涉及薄膜晶体管阵列基板及其制造方法。薄膜晶体管阵列通过形成具有较短长度的沟道区而防止产生不期望电容，以改善驱动性能并且增强亮度和画面质量。
背景技术
显示装置可以使用显示场来可视地表达电信息信号。已快速取代现有的阴极射线管（CRT）的平板显示装置可以纤薄且重量轻并且可以以低功耗操作。
平板显示装置可以例如是液晶显示（LCD）装置、有机发光显示（OLED）装置、电泳显示（电子纸显示（EPD））装置、等离子体显示面板装置（PDP）、场发射显示（FED）装置、电致发光显示装置（ELD）和电润湿显示（EWD）装置。平板显示装置通常包括平板显示面板，平板显示面板被构造成包括一对彼此面对的基板，这对基板之间具有固有的发光或偏光材料层。
平板显示面板可以被配置成在无源矩阵驱动模式或有源矩阵驱动模式下操作。
被配置成在无源矩阵驱动模式下操作的平板显示面板包括在扫描线和信号线的交叉处形成的多个像素。在向彼此交叉的各条扫描线和信号线施加信号时可以驱动像素。如此，可以简单地控制被配置成在无源矩阵驱动模式下操作的平板显示面板，但是平板显示面板上的像素不能相互独立地被驱动。因此，被配置成在无源矩阵驱动模式下操作的平板显示面板的清晰度和响应速度必然低，从而使得难以实现高清晰度图像。
被配置成在有源矩阵驱动模式下操作的平板显示面板包括被布置在各个像素中并且被用作开关元件的多个薄膜晶体管。薄膜晶体管中的每个被导通/截止，以允许多个像素选择性地被驱动。尽管被配置成在有源矩阵驱动模式下操作的平板显示面板需要复杂的控制方案，但是多个像素可以彼此独立地被驱动。如此，相比于被配置成在无源矩阵驱动模式下操作的平板显示面板，被配置成在有源矩阵驱动模式下操作的平板显示面板可以提供高清晰度和高响应速度。因此，被配置成在有源矩阵驱动模式下操作的平板显示面板可以容易地实现高高清晰度图像。
被配置成在有源矩阵驱动模式下操作的平板显示面板必须一定包括适于独立地驱动多个像素的晶体管阵列基板。
晶体管阵列基板包括彼此交叉并且限定多个像素的选通线和数据线。另外，晶体管阵列基板包括与多个像素相对的多个薄膜晶体管。多个薄膜晶体管均布置在选通线和数据线的交叉处。
薄膜晶体管中的每个薄膜晶体管包括与选通线之一连接的栅电极、与数据线之一连接的源电极、与相应的像素电极连接的漏电极、根据栅电极的电压电平在源电极和漏电极之间形成沟道区的有源层。有源层与栅电极的至少一部分相交叠，有源层与栅电极之间具有栅绝缘层。这种薄膜晶体管可以由相应选通线上的信号而选择性导通。相应数据线上的另一个信号被传递至相应的像素电极。
薄膜晶体管可以是非晶硅（a-Si）薄膜晶体管、氧化物薄膜晶体管和低温多晶硅（LTPS）薄膜晶体管。氧化物薄膜晶体管需要针对有源层进行退火处理。此外，可以形成用于保护有源层的沟道区的蚀刻停止层，并且有源层的与蚀刻停止层相交叠一部分可以被定义为沟道区。如此，蚀刻停止层必须部分地与源电极和漏电极交叠。另外，必须确保用于交叠区的工艺余量。据此，氧化物薄膜晶体管中沟道区的长度可以比所需的长度长，从而造成氧化物薄膜晶体管的尺寸增大并且载流量大大劣化。
另外，源电极和漏电极与蚀刻停止层、有源层和栅电极相交叠。因为源电极和漏电极与栅电极交叠，所以在源电极和漏电极与栅电极之间形成不期望的电容。不期望的电容对氧化物薄膜晶体管的驱动方案造成负面影响，而对其它类型的薄膜晶体管不造成影响。如此，氧化物薄膜晶体管不能被高速驱动。
此外，根据现有技术的薄膜晶体管阵列基板的制造方法通常包括形成选通线和栅电极、形成有源层、形成蚀刻停止层、形成数据线以及源电极和漏电极、形成钝化膜以及形成像素电极。使用六次掩模来执行这些形成工序，这增加了工序时间（或周期）和制造成本。
发明内容
因此，本申请提供了薄膜晶体管阵列基板及其制造方法，其基本上消除了由于现有技术的局限和缺点导致的一个或多个问题。
本申请的一方面提供了薄膜晶体管阵列基板及其制造方法，其通过形成不与栅电极交叠的源电极和漏电极，减小不期望的寄生电容并且增强高速驱动性能。
另外，本申请的薄膜晶体管阵列基板具有长度较短的沟道区，以提高薄膜晶体管阵列基板的性能并提高显示面板的亮度和质量。沟道区的长度是源电极和漏电极之间的沟道区的长度，并且沟道区的长度包括源电极和漏电极之间的电流路径。
此外，薄膜晶体管阵列基板及其制造方法适于通过使用栅电极作为掩模的背面曝光来形成薄膜晶体管的蚀刻停止层，从而减少掩模工序的数量并且减少工序时间和制造成本。
实施方式的附件的特征和优点将在后面的描述中阐述，并且部分的特征和优点将通过描述变得清楚或者可以通过本发明的实践而获知。本公开的优点将通过书面描述和本公开的权利要求书以及附图中具体指出的结构来实现和获得。
根据本申请的实施方式的总体方面，薄膜晶体管阵列基板包括：形成在基板上的选通线和数据线，选通线和数据线彼此交叉；形成在选通线和数据线之间的栅绝缘膜；形成在选通线和数据线的交叉处的栅电极；有源层，其形成在栅绝缘膜上与栅电极交叠；蚀刻停止层，其形成在有源层上，以限定有源层的沟道区；以及源电极和漏电极，其形成在有源层上以与所述有源层部分地交叠。蚀刻停止层位于源电极和漏电极之间，源电极和漏电极与蚀刻停止层间隔开。
根据本申请的实施方式的另一总体方面的薄膜晶体管阵列基板的制造方法包括：在基板上形成栅电极；于栅电极上在所述基板上形成栅绝缘膜；在栅绝缘膜上形成有源层；形成蚀刻停止层以限定有源层的沟道区；以及在栅绝缘膜、有源层和蚀刻停止层上顺序地形成屏障层和金属层。蚀刻停止层位于源电极和漏电极之间，并且源电极和漏电极与蚀刻停止层间隔开。
对于本领域的普通技术人员来说，在阅读了下面附图和详细描述后，其它***、方法、特征和优点将是清楚的或者将变得清楚。所有的这些附加的***、方法、特征和优点旨在被包括在本说明书中，以及被包括在本公开的范围内，并且受所附权利要求书的保护。本部分中的任何内容都不应该作为对权利要求的限制。以下结合实施方式讨论进一步的方面和优点。要理解，对本公开的上述总体描述和以下详细描述是示例性和说明性的，旨在提供对要求保护的本公开的进一步说明。
附图说明
附图被包括以提供对实施方式的进一步理解，并入本申请中且构成本申请的一部分，附图示出了本公开的实施方式并且与描述一起用于说明本公开。在附图中：
图1是示出根据本公开的第一实施方式的薄膜晶体管阵列基板的示例的平面图；
图2A至图2I是例示根据本公开的第一实施方式的薄膜晶体管阵列基板的制造方法的示例的截面图；
图3A和图3B是例示形成根据本公开的第一实施方式的薄膜晶体管阵列基板的蚀刻停止层的方法的示例的截面图；
图4是示出根据本公开的第二实施方式的薄膜晶体管阵列基板的示例的平面图；
图5A至图5G是例示根据本公开的第二实施方式的薄膜晶体管阵列基板的制造方法的示例的截面图；
图6是示出根据本公开的第三实施方式的薄膜晶体管阵列基板的示例的平面图；
图7是示出根据本公开的第四实施方式的薄膜晶体管阵列基板的示例的平面图；
图8是示出根据本公开的第五实施方式的薄膜晶体管阵列基板的示例的平面图；
图9是示出根据本公开的第六实施方式的薄膜晶体管阵列基板的示例的平面图；以及
图10是示出根据本公开的第七实施方式的薄膜晶体管阵列基板的示例的平面图。
具体实施方式
现在，将详细参照本公开的实施方式，在附图中例示了实施方式的示例。下文中引入的实施方式被提供作为示例，以将本公开的精神传达给本领域的普通技术人员。因此，这些实施方式的特征不限于这里描述的形状。在附图中，为了便于说明，夸大了器件的尺寸和厚度。在任何可能的地方，在包括附图的整个本公开中将使用相同的参考标号来表示相同或类似的部件。
图1是示出根据本公开的第一实施方式的薄膜晶体管阵列基板的示例的平面图。
参照图1，根据本公开的第一实施方式的薄膜晶体管阵列基板包括沿着基板100中的一个方向形成的选通线120和沿着与选通线120垂直的另一个方向形成的数据线130。基板100包括显示区和非显示区。彼此交叉的选通线120和数据线130限定基板100的显示区内的像素区。薄膜晶体管阵列基板还包括形成在选通线120和数据线130的交叉处的薄膜晶体管和通过接触孔与薄膜晶体管连接的像素电极108。薄膜晶体管可以是氧化物半导体薄膜晶体管。
薄膜晶体管包括栅电极101、栅绝缘膜、有源层103、源电极105和漏电极106。栅电极101以从选通线120突出的方式形成。源电极105以从数据线130分支的方式形成。漏电极106与源电极105形成在同一层并且以与源电极105分开的方式形成。另外，薄膜晶体管可以在有源层103上包括蚀刻停止层104。蚀刻停止层104可以限定有源层103的沟道区。
源电极105和漏电极106可以包括第一电极层和第二电极层。第一电极层可以由与形成第二电极层的材料不同的材料形成。另外，可以通过彼此不同的蚀刻工序，将第一电极层和第二电极层彼此独立地图案化。
蚀刻停止层104以及源电极105和漏电极106以同一层形成在有源层103上并且与有源层103部分地交叠。蚀刻停止层104设置在源电极105和漏电极106之间。此外，蚀刻停止层104不仅与源电极105分开而且与漏电极106分开。此外，蚀刻停止层104可以形成在被栅电极101和选通线120所占据的区域内。换句话讲，蚀刻停止层104可以以与栅电极101和选通线120交叠的方式形成。
以此方式，蚀刻停止层104以与源电极105和漏电极106分开的方式形成。如此，有源层103的由蚀刻停止层104限定的沟道区可以被形成为比现有技术的沟道区具有更短的长度。换句话讲，因为不必保持蚀刻停止层104与源电极105和漏电极106交叠的工序余量，所以沟道区的长度可以缩短。缩短的沟道区长度允许薄膜晶体管的载流量和性能增强。因此，包括上述薄膜晶体管阵列基板的显示面板的可靠性、亮度和画面质量可以增强。
另外，根据本公开的薄膜晶体管以将源电极105和漏电极106与栅电极101分开的方式形成。另一方面，现有技术的薄膜晶体管不仅使得源电极与栅电极交叠，而且还使得漏电极与栅电极交叠。由于此，在现有技术中的薄膜晶体管中产生不期望的寄生电容。然而，本公开的薄膜晶体管可以减少不期望的寄生电容的产生，这是因为源电极105和漏电极106被形成为不与栅电极101交叠。如此，可以减小寄生电容，并且进而薄膜晶体管可以以更高速度驱动。
现在将参照示出了沿着图1的I-I'线截取的基板的截面结构的截面图，描述制造薄膜晶体管阵列基板的方法。
图2A至图2I示出沿着图1的I-I'线截取的根据本公开的第一实施方式的薄膜晶体管阵列基板的制造方法的截面图。
参照图2A，在基板100上形成栅电极101。另外，在形成栅电极101时，同时在基板100上形成选通线120（参照图1）。为此，在基板100上形成栅金属层，将第一光刻胶涂覆在栅金属层上。另外，通过使用包括透射部分和遮挡部分的第一掩模进行曝光和显影，将第一光刻胶图案化成第一光刻胶图案。随后，通过使用第一光刻胶图案作为蚀刻掩模进行蚀刻，将栅金属层图案化成选通线120和从选通线120突出的栅电极101。此后，在设置有栅电极101的基板100的整个表面上形成栅绝缘膜102。
基板100可以由例如硅、玻璃、塑料材料和聚酰亚胺（PI）中的一种形成。栅电极101可以由不透明金属材料形成。栅电极101可以由例如从铝Al、钨W、铜Cu、钼Mo、铬Cr、钽Ta、钛Ti及其合金的金属材料组中选择的至少一种形成。尽管附图中示出的栅电极101以单层结构形成，但栅电极101可以形成为包括至少两层的多层结构。栅绝缘膜102可以由介电材料、高介电常数材料及其混合物中的一种形成。介电材料可以包括例如SiOx、SiNx、HfO2、Al2O3、Y2O3和Ta2O5。另外，栅绝缘膜102可以形成为包括至少两层的多层结构，即使附图中示出的栅绝缘膜102形成为单层结构。
如图2B中所示，在栅绝缘膜102上形成有源层103，以与栅电极101的至少一部分交叠。可以通过以下步骤制备有源层103：在栅绝缘膜102上涂覆半导体材料，在半导体材料上形成第二光刻胶，通过使用包括透射部分和遮挡部分的第二掩模的曝光和显影工序将第二光刻胶图案化成第二光刻胶图案，并且通过使用第二光刻胶图案作为蚀刻掩模的蚀刻工序将半导体材料图案化成薄膜晶体管的有源层103。第二光刻胶图案形成在栅电极101所占据的区域内。另外，可以对有源层102额外地执行退火工序。
有源层103可以由氧化物半导体材料AxByCzO（x、y和z≥0）形成，氧化物半导体材料AxByCzO已知比硅半导体材料具有更高迁移率和更稳定的恒定电流性质。氧化物半导体材料中的每种成分A、B和C可以是从锌Zn、镉Cd、镓Ga、铟In、锡Sn、铪Hf和锆Zr组成的材料组中选择的一种材料。有源层103优选地由ZnO、InGaZnO4、ZnInO、ZnSnO、InZnHfO、SnInO和SnO中的一种形成，但是本公开不限于此。
参照图2C，在设置有有源层103的基板100的整个表面上形成有源保护层140。另外，在有源保护层140与栅电极101交叠的部分区域上形成第三光刻胶图案151。有源保护层140可以由二氧化硅SiO2形成，但不限于此。
如图2D中所示，通过使用第三光刻胶图案151作为蚀刻掩模蚀刻有源保护层140，形成蚀刻停止层104。蚀刻停止层104形成在有源层103与栅电极101交叠的部分区域上并且用于限定有源层103的沟道区。另外，蚀刻停止层104不仅可以形成在栅电极101所占据的区域中，而且可以形成在选通线所占据的另一区域中。换句话讲，蚀刻停止层104可以被形成为与栅电极和选通线交叠。
蚀刻停止层104不与随后形成的源电极和漏电极交叠。如此，不必考虑用于蚀刻停止层104与源电极和漏电极交叠的区域的工序余量。另外，不必在不期望的区域中形成蚀刻停止层104，所述不期望的区域包括除了有源层103的沟道区之外的薄膜晶体管阵列基板的任何区域。因此，根据本公开的薄膜晶体管的沟道区的长度可以缩短至不超过现有技术中的薄膜晶体管的沟道区的长度一半，现有技术中的薄膜晶体管包括与源电极和漏电极交叠的蚀刻停止层。缩短的沟道区长度可以增强薄膜晶体管的载流量和性能。据此，可以增强包括上述薄膜晶体管阵列基板的显示面板的亮度、画面质量和可靠性。
参照图2E，可以例如在设置有蚀刻停止层104的基板100的整个表面上形成屏障层110，并且可以例如在屏障层110上形成金属层111。可以由湿蚀刻材料和干蚀刻材料形成金属层111和屏障层110。可以通过选择蚀刻方法并且分别选择性蚀刻金属层111或屏障层110来形成金属层111和屏障层110。相比于屏障层110，由湿蚀刻材料可以更容易形成金属层111。可以用于形成金属层111的材料包括钼Mo、铜Cu和铝Al。相比于金属层111，由干蚀刻材料可以更容易形成屏障层110。可以用于形成屏障层110的材料包括钼-钛合金MoTi。
如图2F中所示，金属层111被图案化成第二源电极层105b和第二漏电极层106b。此外，例如，可以通过金属层111的图案化工序形成数据线层。更具体地，在金属层111上形成第四光刻胶，并且通过使用包括透射部分和遮挡部分的第四掩模的曝光和显影工序将第四光刻胶图案化成第四光刻胶图案。另外，使用第四光刻胶图案作为蚀刻掩模来蚀刻金属层111，从而形成第二源电极层105b和第二漏电极层106b。可以用湿蚀刻方法蚀刻金属层111。
第二源电极层105b和第二漏电极层106b以彼此分开的方式形成，第二源电极层105b和第二漏电极层106b与有源层103部分地交叠。另外，第二源电极层105b和第二漏电极层106b与蚀刻停止层104分开，并且使蚀刻停止层104布置在它们之间。换句话讲，不仅第二源电极层105b形成在屏障层110上的没有被蚀刻停止层104占据的区域中，而且第二漏电极层106b也形成在屏障层110上的没有被蚀刻停止层104占据的另一个区域中。另外，第二源电极层105b和第二漏电极层106b形成在不与栅电极101交叠的区域中。
尽管金属层111被湿蚀刻，但由于屏障层110在金属层111下方，有源层103不直接暴露于蚀刻剂。换句话讲，防止有源层103通过与蚀刻剂的化学反应从半导体退化成导体。因此，有源层103没有丧失其半导体性质。因此，即使蚀刻停止层103不与源电极和漏电极交叠，有源层103也可以受到屏障层110的保护。
如图2G中所示，将屏障层110蚀刻并且图案化成第一源电极层105a和第一漏电极层106a。此时，例如第一数据线层可以与第一源电极层105a和第一漏电极层106a一起形成。第一源电极层105a和第二源电极层105b形成源电极，第一漏电极层106a和第二漏电极层106b形成漏电极106。另外，通过对金属层111和屏障层110的蚀刻工序，将数据线与源电极105和漏电极106一起形成。使用第二源电极层105b和第二漏电极层106b作为蚀刻掩模，蚀刻屏障层110。另外，可以用干蚀刻方法蚀刻屏障层110。
源电极105和漏电极106与蚀刻停止层104形成在同一层。另外，源电极105和漏电极106形成在与有源层103部分交叠而不与蚀刻停止层104交叠的区域中。换句话讲，源电极105和漏电极106在它们之间具有蚀刻停止层104，并且源电极105和漏电极106与蚀刻停止层104分开。如此，由蚀刻停止层103限定的有源层103的沟道区的长度缩短。据此，可以增强薄膜晶体管的性能，并且可以改善包括上述薄膜晶体管阵列基板的显示面板的亮度和画面质量。
如果源电极105和漏电极106与栅电极101交叠，则产生不期望的寄生电容并且薄膜晶体管的驱动速度降低。然而，源电极105和漏电极106被形成为与栅电极101交叠。如此，在源电极105和栅电极101之间以及在漏电极106和栅电极101之间不产生不期望的寄生电容。据此，可以高速驱动薄膜晶体管和具有薄膜晶体管的显示面板。
参照图2H，在基板100的整个表面上形成钝化膜107，其中，源电极105和漏电极106形成在基板100上。另外，在钝化膜107中形成暴露漏电极106的一部分的接触孔。可以通过以下步骤形成接触孔：将第五光刻胶涂覆在钝化膜107上，通过使用包括透射部分和遮挡部分的第五掩模的曝光和显影工序将第五光刻胶图案化成第五光刻胶图案，并且使用第五光刻胶图案作为蚀刻掩模来蚀刻钝化膜107。
如图2I中所示，在钝化膜107上形成像素电极108，钝化膜107包括接触孔。像素电极108形成在由彼此交叉的选通线和数据线限定的整个像素区。另外，像素电极108以与选通线和数据线分开的方式形成。此外，像素电极108可以由从包括例如氧化铟锡ITO、氧化铟锌IZO和氧化铟锡锌ITZO的透明导电材料组中选择的一种材料形成。此外，像素电极108经由接触孔电连接到漏电极106。
图3A和图3B是例示根据本公开的第一实施方式的形成薄膜晶体管阵列基板的蚀刻停止层的方法的示例的截面图。
例如，形成第三光刻胶图案151的第一方法可以使用图3A中例示的背面曝光工序。第一方法包括在有源保护层140上形成第三光刻胶150，并且将第三光刻胶150暴露于从基板100的背面方向照射的光170。此时，栅电极101被用作遮挡掩模。如此，第三光刻胶150的不与栅电极101交叠的部分区域被曝光。另外，第三光刻胶150可以是正光刻胶。正光刻胶是当被照射到光时***并且被去除以允许光刻胶150被图案化成与栅电极101交叠的第三光刻胶图案151的感光材料。第三光刻胶图案151还形成在选通线所占据的另一区域中。换句话讲，第三光刻胶图案151可以以与栅电极101和选通线交叠的方式形成。
使用栅电极101（和选通线）的这种背面曝光工序允许在没有附加掩模的情况下形成第三光刻胶图案151。如此，与现有技术不同，根据本公开的薄膜晶体管阵列基板的制造方法可以减少掩模过程的数量并且减少工序时间和制造成本。
形成第三光刻胶图案151的第二方法可以例如采用图3B中示出的掩模曝光工序。第三光刻胶150形成在有源保护层140上，并且暴露于穿过包括透射部分和遮挡部分的第三掩模160的光170。第三光刻胶150可以由正光刻胶或负光刻胶形成。负光刻胶是当被曝光时***的感光材料。
如果使用正光刻胶作为第三光刻胶150，第三掩模160可以包括与交叠栅电极101（和选通线）的区域相对的遮挡部分和与不与栅电极101（和选通线）交叠的剩余区域相对的透射部分。相反，当使用负光刻胶作为第三光刻胶150时，第三掩模160可以包括与交叠栅电极101（和选通线）的区域相对的透射部分和与不与栅电极101（和选通线）交叠的区域相对的遮挡部分。如此，只有第三光刻胶150与栅电极101（和选通线）交叠的部分***或者没有***，以允许第三光刻胶图案150形成在与栅电极101（和选通线）交叠的（有源保护层140的）部分区域中。
随后，将描述根据本公开的第二实施方式至第七实施方式的薄膜晶体管阵列基板。然而，将省去第二实施方式至第七实施方式中与第一实施方式中重复的描述。
图4是示出根据本公开的第二实施方式的薄膜晶体管阵列基板的平面图。
参照图4，根据本公开的第二实施方式的薄膜晶体管阵列基板包括沿着基板200中的一个方向形成的选通线220和沿着与选通线220垂直的另一个方向形成的数据线230。基板200包括显示区和非显示区。彼此交叉的选通线220和数据线230限定基板200的显示区内的像素区。薄膜晶体管阵列基板还包括形成在选通线220和数据线230的交叉处的薄膜晶体管以及通过接触孔与薄膜晶体管连接的像素电极208。薄膜晶体管可以是氧化物半导体薄膜晶体管。
薄膜晶体管包括栅电极201、栅绝缘膜、有源层203、源电极205和漏电极206。栅电极201以从选通线220突出的方式形成。源电极205以从数据线230分支的方式形成。漏电极206与源电极205形成在同一层，漏电极206与源电极205分开。另外，薄膜晶体管可以包括有源层203上的蚀刻停止层204。蚀刻停止层204可以限定有源层203的沟道区。
源电极205和漏电极206可以包括第一电极层和第二电极层。第一电极层可以由与形成第二电极层的材料不同的材料形成。另外，可以通过彼此不同的蚀刻工序将第一电极层和第二电极层彼此独立地图案化。
蚀刻停止层204以及源电极205和漏电极206以同一层形成在有源层203上，并且与有源层203部分地交叠。另外，蚀刻停止层204设置在源电极205和漏电极206之间。此外，蚀刻停止层204不仅与源电极205分离而且与漏电极206分离。
有源层203只形成在由栅电极101所占据的区域内。换句话讲，有源层203只形成在栅电极201上方。如此，有源层203可以形成为平面结构，而没有任何阶梯高度。如果有源层203形成在不与栅电极201交叠的另一个区域以及形成与栅电极201交叠的区域中，则在有源层203中产生阶梯高度。因此，在现有技术中，有源层203在其弯曲部分（或区域）可能断开。然而，根据本公开的第二实施方式的薄膜晶体管使得有源层203能够只形成在栅电极201上方。如此，可以防止有源层203断开。
现在，将参照示出沿着图4的II-II'线截取的示出了基板的截面结构的截面图，描述制造根据本公开的第二实施方式的薄膜晶体管阵列基板的方法。
图5A至图5G是例示根据本公开的第二实施方式的薄膜晶体管阵列基板的制造方法的示例的截面图。
参照图5A，栅电极201形成在基板200上，并且栅绝缘膜202形成在设置有栅电极201的基板200的整个表面上。另外，有源层203形成在栅绝缘膜202上。对有源层203附加地执行退火工序。栅电极201和有源层203均可以通过使用掩模的光刻胶过程形成。
有源层203只形成在栅电极101所占据的区域内。如此，有源层203可以形成为平面结构，而没有任何阶梯高度。如果有源层203形成在不与栅电极201交叠的另一个区域以及形成在与栅电极201交叠的区域中，则在有源层203中产生阶梯高度。因此，在现有技术中，有源层203在其弯曲部分（或区域）可能断开。然而，有源层203只形成在栅电极201上方。如此，可以防止有源层203断开。
参照图5B，在设置有有源层203的基板200的整个表面上顺序地形成有源保护层240和光刻胶250。另外，将光刻胶250暴露于穿过包括透射部分A和遮挡部分B的掩模的光。通过显影工序，被曝光的光刻胶250被图案化成光刻胶图案251。光刻胶图案251形成在有源保护层240的与栅电极201交叠的部分区域上。光刻胶250可以是例如正光刻胶或负光刻胶。
参照图5C，通过使用光刻胶图案251作为蚀刻掩模来蚀刻有源保护层240，形成蚀刻停止层204。蚀刻停止层204被形成为覆盖栅电极201的占据区域内的有源层203的一部分。蚀刻停止层204用于限定有源层203的沟道区。蚀刻停止层204不与随后形成的源电极和漏电极交叠。如此，不必考虑用于蚀刻停止层204与源电极和漏电极的重叠区域的工序余量。另外，不必在不期望的区域中形成蚀刻停止层204，所述不期望的区域包括薄膜晶体管阵列基板中除有源层203的沟道区之外的任何区域。因此，根据本公开的薄膜晶体管的沟道区的长度可以缩短至不超过现有技术中的薄膜晶体管的沟道区的长度的一半，现有技术中的薄膜晶体管包括与源电极和漏电极交叠的蚀刻停止层。缩短的沟道区可以增强薄膜晶体管的载流量和性能。据此，可以增强包括上述薄膜晶体管阵列基板的显示面板的亮度、画面质量和可靠性。
参照图5D，在设置有蚀刻停止层204的基板200的整个表面上形成屏障层210，并且在屏障层210上形成金属层211。屏障层210和金属层211可以由不同材料形成。另外，金属层211可以由能够湿蚀刻的材料形成，屏障层210可以由能够干蚀刻的材料形成。
如图5E中所示，将金属层211图案化成第二源电极层205b和第二漏电极层206b。此外，例如，可以通过金属层211的图案化工序形成数据线层。为此目的，通过光刻胶工序在金属层211上形成光刻胶图案，然后使用光刻胶图案作为蚀刻掩模将金属层211进行湿蚀刻。第二源电极层205b和第二漏电极层206b以彼此分开并且与有源层203部分交叠的方式形成。另外，第二源电极层205b和第二漏电极层206b与蚀刻停止层204分开，其中，蚀刻停止层204布置在第二源电极层205b和第二漏电极层206b之间。
尽管金属层211被湿蚀刻，但因为金属层211下方的屏障层210，有源层203没有直接暴露于蚀刻剂。换句话讲，屏障层210可以防止有源层203通过与蚀刻剂的化学反应从半导体退化成导体，这样会造成有源层203丧失半导体特性。因此，即使蚀刻停止层204不与源电极和漏电极交叠，有源层203也可以受到屏障层210保护。
如图5F中所示，将屏障层210蚀刻并图案化成第一源电极层205a和第一漏电极层206a。此时，第一数据线层例如可以与第一源电极层205a和第一漏电极层206a一起形成。第一源电极层205a和第二源电极层205b形成源电极205，第一漏电极层206a和第二漏电极层206b形成漏电极206。另外，通过对金属层211和屏障层210进行蚀刻工序，数据线与源电极205和漏电极206一起形成。使用第二源电极层205b和第二漏电极层206b作为蚀刻掩模，对屏障层210进行蚀刻。另外，可以用干蚀刻方法来蚀刻屏障层210。
源电极205和漏电极206与蚀刻停止层204形成在同一层。另外，源电极205和漏电极206形成在栅绝缘膜202上的与有源层203部分交叠而不与蚀刻停止层204交叠的区域中。
参照图5G，在设置有源电极205和漏电极206的基板200的整个表面上形成具有接触孔的钝化膜207。钝化膜207中形成的接触孔暴露漏电极206的一部分。另外，在设置有接触孔的钝化膜207上形成像素电极208。在彼此交叉的选通线和数据线所限定的整个像素区，形成像素电极208。另外，像素电极208以与数据线和选通线分开的方式形成。此外，像素电极208经由接触孔电连接到漏电极206。可以通过用光刻胶工序形成光刻胶图案并且通过使用光刻胶图案作为蚀刻掩模来蚀刻钝化膜207或像素电极材料，提供钝化膜207的接触孔和像素电极208。
图6是示出根据本公开的第三实施方式的薄膜晶体管阵列基板的平面图。
参照图6，根据本公开的第三实施方式的薄膜晶体管阵列基板包括形成在基板上的选通线320和数据线330。基板包括显示区和非显示区。选通线320和数据线330彼此交叉并且限定像素区。薄膜晶体管阵列基板还包括形成在选通线320和数据线330的交叉处的薄膜晶体管以及形成在像素区中并且与薄膜晶体管连接的像素电极308。薄膜晶体管可以是氧化物半导体薄膜晶体管。另外，薄膜晶体管包括栅电极301、栅绝缘膜、有源层303、源电极305和漏电极306。薄膜晶体管还可以在有源层303上包括蚀刻停止层304。蚀刻停止层304可以限定有源层303的沟道区。
蚀刻停止层304以及源电极305和漏电极306可以以同一层形成在有源层303上，蚀刻停止层304以及源电极305和漏电极306与有源层303部分交叠。蚀刻停止层304可以布置在源电极305和漏电极306之间。另外，蚀刻停止层304以与源电极305和漏电极306分开的方式形成。
源电极305和漏电极306可以包括第一电极层和第二电极层。第一电极层可以由与形成第二电极层的材料不同的材料形成。如此，可以通过彼此不同的蚀刻工序将第一电极层和第二电极层彼此独立地图案化。另外，源电极305形成为“U”形，漏电极306以被***U形源电极305的方式形成。
U形源电极305包括从数据线330突出的第一部分和第二部分以及与数据线330的一部分对应的第三部分。源电极305的至少一部分设置在栅电极301所占据的区域中。换句话讲，源电极305的第一部分至第三部分之中的至少一者不与栅电极301交叠。优选地，源电极305的从数据线330突出的第一部分和第二部分两者被形成为不与栅电极301交叠。然而，可以将源电极305形成为，使得源电极305的从数据线330突出的第一部分和第二部分中仅仅一者不与栅电极301交叠。
图7是示出根据本公开的第四实施方式的薄膜晶体管阵列基板的示例的平面图。
参照图7，根据本公开的第四实施方式的薄膜晶体管阵列基板包括形成在基板上的选通线420和数据线430。基板可以被限定成显示区和非显示区。选通线420和数据线430彼此交叉并且限定像素区。薄膜晶体管阵列基板还包括形成在选通线420和数据线430的交叉处的薄膜晶体管以及形成在像素区中并且与薄膜晶体管连接的像素电极408。薄膜晶体管可以是氧化物半导体薄膜晶体管。另外，薄膜晶体管包括栅电极401、栅绝缘膜、有源层403、源电极405和漏电极406。薄膜晶体管还可以在有源层403上包括蚀刻停止层404。蚀刻停止层404可以限定有源层403的沟道区。
蚀刻停止层404以及源电极405和漏电极406可以以同一层形成在有源层403上，蚀刻停止层404以及源电极405和漏电极406与有源层403部分交叠。蚀刻停止层404布置在源电极405和漏电极406之间。另外，蚀刻停止层404以与源电极405和漏电极406分开的方式形成。
源电极405和漏电极406可以包括第一电极层和第二电极层。第一电极层可以由与形成第二电极层的材料不同的材料形成。如此，可以通过彼此不同的蚀刻工序将第一电极层和第二电极层彼此独立地图案化。另外，源电极405形成为“U”形，漏电极406以被***到U形源电极405的方式形成。此外，源电极405完全形成在栅电极401上方。
有源层403只形成在栅电极401所占据的区域内。换句话讲，有源层403只形成在栅电极401上方。如此，有源层403可以形成为平面结构，而没有阶梯高度。如果有源层403形成在不与栅电极401交叠的另一个区域以及与栅电极401交叠的区域中，则在有源层203中产生阶梯高度。因此，有源层403会在其弯曲部分（或区域）处断开。然而，根据本公开的第四实施方式的薄膜晶体管使得有源层403能够只形成在栅电极401上方。如此，可以防止有源层403断开。
图8是示出根据本公开的第五实施方式的薄膜晶体管阵列基板的示例的平面图。
除了蚀刻停止层504之外，图8中示出的第五实施方式的薄膜晶体管阵列基板与第二实施方式的薄膜晶体管阵列基板具有相同构造。参照图8，根据本公开的第五实施方式的薄膜晶体管阵列基板包括形成在基板上的选通线520和数据线530。选通线520和数据线530彼此交叉并且限定像素区。薄膜晶体管阵列基板还包括形成在选通线520和数据线530的交叉处的薄膜晶体管以及形成在像素区中并且与薄膜晶体管连接的像素电极508。薄膜晶体管包括栅电极501、栅绝缘膜、有源层503、蚀刻停止层504、源电极505和漏电极506。
限定有源层503的沟道区的蚀刻停止层504包括图案部分504a和形成在图案部分504a的两个边缘处的凹陷（recess）504b。蚀刻停止层504的凹陷504b形成在源电极505和漏电极506所占据的区域中。另一方面，蚀刻停止层504的图案部分504a形成在有源层503的没有被源电极505和漏电极506占据的另一个区域中。换句话讲，形成在有源层503上的蚀刻停止层504致使凹陷504b到蚀刻停止层504被源电极505和漏电极506所占据的区域。如此，蚀刻停止层504的图案部分504a以与源电极505和漏电极506分开的方式形成。
凹陷504b的尺寸足以将蚀刻停止层504的图案部分504a与源电极505和漏电极506分开。另外，凹陷504b可以形成为与图8中示出的形状不同的形状。
图9是示出根据本公开的第六实施方式的薄膜晶体管阵列基板的示例的平面图。
图9中示出的第六实施方式的薄膜晶体管阵列基板与第三实施方式的薄膜晶体管阵列基板具有相同构造，但用蚀刻停止层604取代了蚀刻停止层304。参照图9，根据本公开的第六实施方式的薄膜晶体管阵列基板包括形成在基板上的选通线620和数据线630。选通线620和数据线630彼此交叉并且限定像素区。薄膜晶体管阵列基板还包括形成在选通线620和数据线630的交叉处的薄膜晶体管以及形成在像素区中并且与薄膜晶体管连接的像素电极608。薄膜晶体管包括栅电极601、栅绝缘膜、有源层603、蚀刻停止层604、源电极605和漏电极606。
蚀刻停止层604包括图案部分604a、通孔604b和凹陷604c。通孔604b形成在蚀刻停止层604被源电极605（即，源电极605的第一部分和第二部分）所占据的区域中。凹陷604c形成在被漏电极606所占据的另一个区域中。如此，蚀刻停止层604的图案部分604a可以形成在蚀刻停止层604的不与源电极605和漏电极606交叠的不同区域中。换句话讲，设置在有源层603上的蚀刻停止层604不仅允许通孔604b形成在蚀刻停止层604被源电极605（即，源电极605的第一部分和第二部分）所占据的区域中，而且允许凹陷604c形成在蚀刻停止层604被漏电极606所占据的区域中。
通孔604b的尺寸被设计成将蚀刻停止层604的图案部分604a与源电极605分开。另外，通孔604b可以形成为与图9中示出的形状不同的形状。类似地，凹陷604c的尺寸被设计成将蚀刻停止层604的图案部分604a与漏电极606分开。另外，凹陷604c可以形成为与图9中示出的形状不同的形状。
图10是示出根据本公开的第七实施方式的薄膜晶体管阵列基板的示例的平面图。
除了蚀刻停止层704之外，图10中示出的第七实施方式的薄膜晶体管阵列基板与第四实施方式的薄膜晶体管阵列基板具有相同构造。参照图10，根据本公开的第七实施方式的薄膜晶体管阵列基板包括形成在基板上的选通线720和数据线730。选通线720和数据线730彼此交叉并且限定像素区。薄膜晶体管阵列基板还包括形成在选通线720和数据线730的交叉处的薄膜晶体管以及形成在像素区中并且与薄膜晶体管连接的像素电极708。薄膜晶体管包括栅电极701、栅绝缘膜、有源层703、蚀刻停止层704、源电极705和漏电极706。
蚀刻停止层704包括图案部分704a、第一通孔704b和第二通孔704c。第一通孔704b形成在蚀刻停止层704被源电极705（即，源电极705的第一部分和第二部分）所占据的区域中。第二通孔704c形成在蚀刻停止层704被漏电极706所占据的另一个区域中。如此，蚀刻停止层704的图案部分704a可以形成在蚀刻停止层704的不与源电极705和漏电极706交叠的不同区域中。换句话讲，设置在有源层703上的蚀刻停止层704不仅允许第一通孔704b形成在蚀刻停止层704被源电极705（即，源电极705的第一部分和第二部分）所占据的区域中，而且允许第二通孔704c形成在蚀刻停止层704被漏电极706所占据的区域中。
第一通孔704b的尺寸被设计成将蚀刻停止层704的图案部分704a与源电极705分开。另外，第一通孔704b可以形成为与图10中示出的形状不同的形状。类似地，第二通孔704c的尺寸被设计成将蚀刻停止层704的图案部分704a与漏电极706分开。另外，第二通孔704c可以形成为与图10中示出的形状不同的形状。
根据本公开的上述薄膜晶体管中的每个薄膜晶体管可以用作平板显示装置（例如LCD装置或OLED装置）的各像素驱动电路中包括的薄膜晶体管。诸如LCD装置或OLED装置的平板显示装置的构造是熟知的。因此，将省略对平板显示装置的构造的描述。
以此方式，本公开的薄膜晶体管阵列基板及其制造方法允许薄膜晶体管的源电极、漏电极以及栅电极被形成为使得源电极和漏电极不与栅电极交叠。如此，可以减小不期望的寄生电容，并且可以高速驱动薄膜晶体管。
另外，蚀刻停止层被形成为与源电极和漏电极分开。如此，可以缩短薄膜晶体管的沟道区。缩短的沟道区长度能够增强薄膜晶体管的性能。因此，显示面板的亮度和画面质量也可以增强。
此外，通过使用栅电极作为掩模的背面曝光工序形成蚀刻停止层是。如此，掩模工序的数目可以减少并且工序时间和制造成本可以降低。
除了上述本公开中的实施方式之外，本领域的普通技术人员应该理解，在不脱离本发明的精神或范围的情况下，可以在本发明中进行各种变化或修改。因此，本发明旨在涵盖落入所附权利要求书及其等同物的范围内的本发明的修改和变形。
本申请要求2013年4月30日提交的韩国专利申请No.10-2013-0047956的优先权，其全部内容在此以引用方式并入。

Claims (9)

1.一种薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括：
形成在基板上的选通线和数据线，所述选通线和所述数据线彼此交叉；
形成在所述选通线和所述数据线之间的栅绝缘膜；
形成在所述选通线和所述数据线的交叉处的栅电极；
有源层，其形成在所述栅绝缘膜上以与所述栅电极交叠，其中，所述有源层形成为平面结构并且没有阶梯高度；
蚀刻停止层，其形成在所述有源层上，以限定所述有源层的沟道区；以及
源电极和漏电极，其形成在所述有源层上以与所述有源层部分地交叠，
其中，所述源电极和所述漏电极与所述蚀刻停止层形成在同一层中，并且不与所述蚀刻停止层交叠，
其中，所述蚀刻停止层位于所述源电极和所述漏电极之间，所述源电极和所述漏电极与所述蚀刻停止层间隔开，
其中，所述源电极和所述漏电极分别包括顺序叠置的第一源电极层和第二源电极层以及第一漏电极层和第二漏电极层，
其中，所述第二源电极层和所述第二漏电极层是通过对形成在设置有所述蚀刻停止层的所述基板的整个表面上的屏障层上的金属层进行湿蚀刻而形成的，
其中，所述第一源电极层和所述第一漏电极层是通过将所述第二源电极层和所述第二漏电极层用作蚀刻掩膜对所述屏障层进行干蚀刻而形成的，
其中，所述源电极形成为U形，并且包括从所述数据线突出的第一部分和第二部分以及与所述数据线的一部分对应的第三部分，所述源电极的所述第一部分至所述第三部分中的至少一个不与所述栅电极交叠，并且
其中，所述漏电极以被***到U形的所述源电极的方式形成。
2.根据权利要求1所述的薄膜晶体管阵列基板，其中，所述有源层仅形成在所述栅电极上方的区域中。
3.根据权利要求1所述的薄膜晶体管阵列基板，其中，所述源电极的两端均不与所述栅电极交叠。
4.根据权利要求1所述的薄膜晶体管阵列基板，其中，所述源电极和所述漏电极以及所述蚀刻停止层直接形成在所述有源层上。
5.一种制造薄膜晶体管阵列基板的方法，所述方法包括以下步骤：
在基板上形成栅电极；
在所述基板上在所述栅电极上方形成栅绝缘膜；
在所述栅绝缘膜上形成有源层，其中，所述有源层形成为平面结构并且没有阶梯高度；
形成蚀刻停止层以限定所述有源层的沟道区；
在所述栅绝缘膜、所述有源层和所述蚀刻停止层上顺序地形成屏障层和金属层；以及
形成与所述蚀刻停止层间隔开的源电极和漏电极，
其中，所述蚀刻停止层在所述源电极和所述漏电极之间,
其中，所述源电极和所述漏电极与所述蚀刻停止层形成在同一层中，并且不与所述蚀刻停止层交叠，
其中，所述源电极包括第一源电极层和第二源电极层，并且所述漏电极包括第一漏电极层和第二漏电极层，
其中，形成所述源电极和所述漏电极的步骤包括以下步骤：
在设置有所述蚀刻停止层的所述基板的整个表面上形成屏障层；
在所述屏障层上形成金属层；
通过对所述金属层进行湿蚀刻，形成所述第二源电极层和所述第二漏电极层；以及
通过将所述第二源电极层和所述第二漏电极层用作蚀刻掩模对所述屏障层进行干蚀刻，形成所述第一源电极层和所述第一漏电极层，
其中，所述源电极形成为U形，并且包括从数据线突出的第一部分和第二部分以及与所述数据线的一部分对应的第三部分，所述源电极的所述第一部分至所述第三部分中的至少一个不与所述栅电极交叠，并且
其中，所述漏电极以被***到U形的所述源电极的方式形成。
6.根据权利要求5所述的方法，其中，形成所述蚀刻停止层的步骤包括以下步骤：
在所述基板上在所述有源层上方顺序地叠置有源保护层和光刻胶；
通过将所述栅电极用作掩模对所述光刻胶执行背面曝光，在所述有源保护层的与所述栅电极交叠的部分区域上，将所述光刻胶图案化成光刻胶图案；
通过将所述光刻胶图案用作蚀刻掩模对所述有源保护层进行蚀刻，将所述有源保护层图案化成所述蚀刻停止层；以及
从所述蚀刻停止层中去除所述光刻胶图案。
7.根据权利要求5所述的方法，其中，所述有源层仅形成在所述栅电极上方的区域中。
8.根据权利要求5所述的方法，其中，所述源电极的两端均被布置为不与所述栅电极交叠。
9.根据权利要求5所述的方法，其中形成所述蚀刻停止层的步骤包括在与所述源电极和所述漏电极所占据的区域相邻的所述蚀刻停止层中形成孔。
CN201310652664.1A 2013-04-30 2013-12-05 薄膜晶体管阵列基板及其制造方法 Expired - Fee Related CN104134671B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510413425.XA CN105097947B (zh) 2013-04-30 2013-12-05 薄膜晶体管阵列基板及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130047956A KR102080065B1 (ko) 2013-04-30 2013-04-30 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR10-2013-0047956 2013-04-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510413425.XA Division CN105097947B (zh) 2013-04-30 2013-12-05 薄膜晶体管阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN104134671A CN104134671A (zh) 2014-11-05
CN104134671B true CN104134671B (zh) 2018-05-04

Family

ID=49766994

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310652664.1A Expired - Fee Related CN104134671B (zh) 2013-04-30 2013-12-05 薄膜晶体管阵列基板及其制造方法
CN201510413425.XA Expired - Fee Related CN105097947B (zh) 2013-04-30 2013-12-05 薄膜晶体管阵列基板及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510413425.XA Expired - Fee Related CN105097947B (zh) 2013-04-30 2013-12-05 薄膜晶体管阵列基板及其制造方法

Country Status (5)

Country Link
US (2) US9105524B2 (zh)
EP (1) EP2800141A1 (zh)
JP (1) JP5697737B2 (zh)
KR (1) KR102080065B1 (zh)
CN (2) CN104134671B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013141370A1 (ja) * 2012-03-22 2013-09-26 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置および記録媒体
KR101965256B1 (ko) * 2012-10-17 2019-04-04 삼성디스플레이 주식회사 유기 발광 표시 장치
US9246133B2 (en) * 2013-04-12 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting module, light-emitting panel, and light-emitting device
KR20150073297A (ko) * 2013-12-20 2015-07-01 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 표시 기판의 제조 방법
KR102319478B1 (ko) * 2014-03-18 2021-10-29 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
CN104392928A (zh) * 2014-11-20 2015-03-04 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
CN104409415B (zh) 2014-12-03 2017-03-15 重庆京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
CN105161519B (zh) 2015-08-20 2018-03-27 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
CN113641048A (zh) * 2015-08-28 2021-11-12 群创光电股份有限公司 显示装置
KR20170027932A (ko) * 2015-09-02 2017-03-13 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102436641B1 (ko) * 2015-10-23 2022-08-26 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
CN106684125B (zh) * 2015-11-05 2020-05-08 群创光电股份有限公司 显示设备
CN106653763B (zh) 2016-09-27 2019-07-05 上海中航光电子有限公司 阵列基板、显示面板及显示装置
CN107810556B (zh) * 2016-10-28 2021-12-28 深圳市柔宇科技股份有限公司 阵列基板及其制造方法
CN108878515B (zh) * 2017-05-12 2022-02-25 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
US10509279B2 (en) 2017-06-07 2019-12-17 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Thin film transistor, TFT substrate, and display panel having source eletrodes and gate electrodes comprising U-shape structures
CN107121865A (zh) * 2017-06-07 2017-09-01 深圳市华星光电技术有限公司 一种薄膜晶体管、tft基板以及显示面板
CN107664889B (zh) * 2017-09-14 2020-05-22 深圳市华星光电半导体显示技术有限公司 一种tft器件及液晶显示面板的静电保护电路
CN107819039A (zh) * 2017-11-09 2018-03-20 深圳市华星光电半导体显示技术有限公司 薄膜晶体管、薄膜晶体管制造方法及液晶显示装置
CN109037270B (zh) * 2018-07-26 2021-05-04 武汉天马微电子有限公司 一种显示面板及显示装置
JP2020027862A (ja) * 2018-08-10 2020-02-20 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN109300915B (zh) * 2018-09-30 2020-09-04 厦门天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN109449211B (zh) * 2018-11-01 2022-06-07 合肥鑫晟光电科技有限公司 薄膜晶体管及其制作方法、阵列基板及其制作方法
TWI694521B (zh) * 2019-03-22 2020-05-21 友達光電股份有限公司 半導體結構及其製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0913860A2 (en) * 1997-10-29 1999-05-06 Xerox Corporation Method of manufacturing a thin film transistor
CN1327261A (zh) * 2000-06-02 2001-12-19 国际商业机器公司 改进工艺窗口制作全自对准薄膜场效应晶体管的方法
CN102214677A (zh) * 2010-04-12 2011-10-12 三星移动显示器株式会社 薄膜晶体管和具有该薄膜晶体管的显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3378280B2 (ja) 1992-11-27 2003-02-17 株式会社東芝 薄膜トランジスタおよびその製造方法
JPH06242468A (ja) 1993-02-18 1994-09-02 Sharp Corp アクティブマトリクス基板
US5796116A (en) * 1994-07-27 1998-08-18 Sharp Kabushiki Kaisha Thin-film semiconductor device including a semiconductor film with high field-effect mobility
KR0145899B1 (ko) * 1995-02-11 1998-09-15 김광호 완전 자기 정렬형 액정 표시 장치용 박막 트랜지스터 기판의 제조방법
JP3492204B2 (ja) * 1997-08-13 2004-02-03 富士通株式会社 表示装置用電極及びその製造方法
US6107641A (en) * 1997-09-10 2000-08-22 Xerox Corporation Thin film transistor with reduced parasitic capacitance and reduced feed-through voltage
US7521366B2 (en) * 2001-12-12 2009-04-21 Lg Display Co., Ltd. Manufacturing method of electro line for liquid crystal display device
JP4339005B2 (ja) 2002-04-04 2009-10-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005524110A (ja) 2002-04-24 2005-08-11 イー−インク コーポレイション 電子表示装置
US7527994B2 (en) 2004-09-01 2009-05-05 Honeywell International Inc. Amorphous silicon thin-film transistors and methods of making the same
KR101319301B1 (ko) * 2006-12-15 2013-10-16 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100920483B1 (ko) 2007-07-20 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101058461B1 (ko) * 2007-10-17 2011-08-24 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
JP2010165922A (ja) 2009-01-16 2010-07-29 Idemitsu Kosan Co Ltd 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法
JP4430126B2 (ja) 2009-05-14 2010-03-10 シャープ株式会社 薄膜トランジスタ基板およびその製造方法
KR102181301B1 (ko) * 2009-07-18 2020-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR20120051727A (ko) 2009-07-31 2012-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
KR101895421B1 (ko) 2011-02-24 2018-09-07 삼성디스플레이 주식회사 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법들
WO2013008441A1 (ja) 2011-07-12 2013-01-17 シャープ株式会社 アクティブマトリクス基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0913860A2 (en) * 1997-10-29 1999-05-06 Xerox Corporation Method of manufacturing a thin film transistor
CN1327261A (zh) * 2000-06-02 2001-12-19 国际商业机器公司 改进工艺窗口制作全自对准薄膜场效应晶体管的方法
CN102214677A (zh) * 2010-04-12 2011-10-12 三星移动显示器株式会社 薄膜晶体管和具有该薄膜晶体管的显示装置

Also Published As

Publication number Publication date
CN105097947B (zh) 2017-06-09
EP2800141A1 (en) 2014-11-05
US20140319526A1 (en) 2014-10-30
CN105097947A (zh) 2015-11-25
JP5697737B2 (ja) 2015-04-08
US9508747B2 (en) 2016-11-29
JP2014220483A (ja) 2014-11-20
KR102080065B1 (ko) 2020-04-07
CN104134671A (zh) 2014-11-05
US20150311236A1 (en) 2015-10-29
KR20140129541A (ko) 2014-11-07
US9105524B2 (en) 2015-08-11

Similar Documents

Publication Publication Date Title
CN104134671B (zh) 薄膜晶体管阵列基板及其制造方法
US10937816B2 (en) Switching element, manufacturing method thereof, array substrate and display device
CN106684155B (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
CN103219391B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN1992291B (zh) 薄膜晶体管基板及其制造方法
CN102983141B (zh) 具有氧化物薄膜晶体管的平板显示装置及其制造方法
CN101762924B (zh) 电泳显示设备及其制造方法
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
CN103872061A (zh) 阵列基板及其制造方法
CN108550553A (zh) 一种薄膜晶体管及制作方法、显示装置
KR101454190B1 (ko) 어레이 기판 및 이의 제조방법
US9299763B2 (en) Thin film transistor array substrate and method of manufacturing the same
CN108281468A (zh) 一种显示基板的制造方法、显示基板、显示装置
CN104681567A (zh) 具有金属氧化物半导体的薄膜晶体管基板及其制造方法
CN104201152A (zh) 制作显示面板的方法
KR20110051784A (ko) 어레이 기판
TW201125119A (en) Organic light emitting display apparatus and method of manufacturing the same
CN101726947A (zh) 用于液晶显示器件的阵列基板、其制造方法、以及具有其的液晶显示器件
CN104009043B (zh) 像素结构及其制作方法
CN109661696A (zh) 有源矩阵基板及其制造方法
CN106575063B (zh) 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法
KR20120043404A (ko) 표시장치 및 이의 제조방법
CN106298813A (zh) 一种显示基板及其制作方法、显示装置
KR20080057877A (ko) 어레이 기판 및 그 제조방법
KR101288116B1 (ko) 폴리 실리콘 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180504