JP4339005B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4339005B2 JP4339005B2 JP2003101633A JP2003101633A JP4339005B2 JP 4339005 B2 JP4339005 B2 JP 4339005B2 JP 2003101633 A JP2003101633 A JP 2003101633A JP 2003101633 A JP2003101633 A JP 2003101633A JP 4339005 B2 JP4339005 B2 JP 4339005B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- film
- resist pattern
- gate electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の作製方法に関し、特にフォトリソグラフィ工程におけるレジストパターンの形成方法に関するものである。更に本発明は、当該作製方法で使用する現像装置に関する。尚、本明細書で半導体装置とは、薄膜トランジスタ（Thin Film Transistor以下、ＴＦＴと略記）で回路構成される半導体装置全般を指し、例えばアクティブマトリクス形の液晶表示装置又はＥＬ（Electroluminescenceの略）表示装置等の表示装置をその範疇に含むものである。
【０００２】
【従来の技術】
近年、ＴＦＴで回路構成されたアクティブマトリクス型の液晶表示装置がパーソナルコンピュータやテレビの表示画面に応用され、これらの製品が市場で流通している。また、バックライトが不要で自発光型のアクティブマトリクス型ＥＬ表示装置が、表示部の薄型化と生産原価の低減に有利と考えられ、各社で精力的に製品化開発が進められている状況である。この様なアクティブマトリクス型の液晶表示装置やＥＬ表示装置等の表示装置の作製に於いては、ＬＳＩ（Large Scale Integrated Circuitの略）の作製工程と同様に、ＣＶＤ工程等の薄膜堆積工程とフォトリソグラフィ工程とエッチング工程とレジスト除去工程とが繰り返し行われることにより、微細なデバイスパターンの形成が行われている。フォトリソグラフィ工程はデバイスパターンの基となるレジストパターンの形成工程で、エッチング工程は当該レジストパターンをマスクに下層膜をエッチング処理するデバイスパターン形成工程で、レジスト除去工程はエッチング後の不要なレジストパターンを除去する為の工程である。
【０００３】
上記のフォトリソグラフィ工程はエッチングのマスクとなるレジストパターンの形成工程で、表示装置の作製工程に於いては、レジスト材料にジアゾナフトキノン（以下、ＤＮＱと略記）−ノボラック樹脂系のポジ型レジストが一般的に適用されている。当該フォトリソグラフィ工程の露光装置としては、超高圧水銀灯のスペクトル光であるｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成る多波長光を利用する等倍投影露光装置（具体的にはＣａｎｏｎ製のＭＰＡ）や超高圧水銀灯のｇ線又はｉ線の単波長光を利用する等倍投影露光装置（略称：等倍ステッパ）が適用されている。具体的な処理工程は、多波長光の等倍投影露光装置を使用する場合と単波長光の等倍投影露光装置を使用する場合とで異なっている。多波長光の等倍投影露光装置を使用する場合のフォトリソグラフィ工程は、［レジスト塗布］→［プリベーク（１００℃程度）］→［露光］→［現像］→［ポストベーク（１２０℃程度）］の一連の工程から成っている。一方、単波長光の等倍投影露光装置を使用する場合のフォトリソグラフィ工程は、［レジスト塗布］→［プリベーク（１００℃程度）］→［露光］→［露光後ベーク（Post Exposure Bake：以下、ＰＥＢと略記）（１２０℃程度）］→［現像］→［ポストベーク（１２０℃程度）］の一連の工程から成っており、露光後にＰＥＢ処理が導入されているのが特徴である。
【０００４】
尚、単波長光の等倍投影露光装置を使用する場合に於いて、露光後にＰＥＢ処理を導入する主な理由は、レジストパターンの側壁部に微細パターンの形成上好ましくない干渉縞が形成されるのを防止する為である。即ち、単波長光の等倍投影露光装置で露光する場合、露光光が単波長であることに起因して、基板への入射光と基板からの反射光との間の干渉により、露光領域のレジスト膜内部に於いて、深さ方向に光強度の強弱現象が発生することが知られている。当該光強度の強弱現象は、結果として深さ方向のインデンカルボン酸（ＤＮＱ感光剤からの光化学反応生成物）濃度の濃淡現象を招き、露光後のＰＥＢ処理が無いとレジストパターンの側壁部に干渉縞が形成されることになる。露光後のＰＥＢ処理は、露光領域のレジスト膜内部に存在するインデンカルボン酸濃度の濃淡部分を熱拡散し深さ方向に均一化する作用が有る為、現像後に於けるレジストパターン側壁部の干渉縞の発生を防止することが可能である。また、レジストパターンの寸法がレジスト膜厚の変化に伴い周期変動する現象である定在波効果に対しても、露光後のＰＥＢ処理が有効であるとの説も一部で提唱されている。この様な理由から、単波長光の等倍投影露光装置を使用する場合は、一般的に露光後にＰＥＢ処理が導入されている。一方、多波長光の等倍投影露光装置を使用する場合は、露光光に多波長光（超高圧水銀灯のｇ線とｈ線とｉ線）が利用されており、基板への入射光と基板からの反射光との間の干渉による光強度の強弱現象の発生が殆ど無い為、露光後のＰＥＢ処理は基本的に不要である。但し、ＰＥＢ処理を導入しても特にプロセス上の不都合が無いことから、ＰＥＢ処理を導入しても構わない。
【０００５】
ところで、ＬＳＩの作製等で必要とされる微細パターンの形成に於いては、レジストパターン形状は解像度の点から一般的に矩形に近い方が好ましい。一方、表示装置の作製の場合は、順テーパー形状を有するエッチングパターンの形成工程が含まれる為、当該エッチングパターンの形成工程に解像度にとって不利に作用する側壁角（側壁角：４０〜６０度程度）の小さなレジストパターン形成が求められている。この様な側壁角の小さなレジストパターンの形成が求められるのは、現時点で表示装置に於けるパターンの微細化がＬＳＩほど進んでない為、解像度はあまり重要でない点も影響している。当該レジストパターン形成は、従来から存在する解像度の低いレジスト材料と露光装置の組合せである程度は実現できるが、レジスト後退法によるテーパーエッチング工程によっては、被エッチングパターンのテーパー部分の寸法をより長く形成する必要があり、更に小さい側壁角（例えば５０度以下）を有するレジストパターンの形成が必要とされている。レジストパターンの側壁角を更に小さくする方法としては、例えばガラス転移温度以上の温度でベーク処理する方法が挙げられるが、ベーク温度の高温化に伴い、レジストパターンの除去が益々困難になることが知られている。
【０００６】
次に、不要なレジストパターンを除去する為のレジスト除去工程について説明する。フォトリソグラフィ工程で形成したレジストパターンはドライエッチング処理やウェットエッチング処理のマスクであり、エッチング処理が終了した後に、不要なレジストパターンを除去する必要が有る。この為、不要なレジストパターンを除去する目的で、アッシング工程とレジスト剥離工程とから成るレジスト除去処理が行われている。アッシング工程は酸素プラズマでレジストパターンを炭酸ガスに分解する工程で、気相状態でのレジスト除去工程である。一方、レジスト剥離工程は所定温度（６０〜９０℃程度）に温調された有機系のレジスト剥離液中にアッシング処理後の基板を浸漬処理することで、レジスト剥離液の溶解作用を利用してレジストパターンを溶解除去する工程で、液相状態でのレジスト除去工程である。
【０００７】
この様なアッシング工程とレジスト剥離工程とから成るレジスト除去工程に於いて、ドライエッチング処理後のレジストパターンが除去困難となる点が知られている。基板上のレジストパターンは、ドライエッチング工程を経ることにより、レジストを構成する高分子とエッチングガスとの反応や高分子間の架橋反応が進み、レジストパターンの表面に除去が困難な変質層が生成される。当該変質層は耐アッシング性を有し、アッシング処理時間が長くなる傾向にあり、アッシングガスである酸素に一定割合の水素や窒素を添加することでアッシング速度の改善が図られている。また、アッシングガスである酸素にＣＦ4等のハロゲンガスを添加することでもアッシング速度の改善が図られているが、レジストパターンと下地の基板との選択比の点で下地基板がエッチング損傷を受ける問題が有る為、適用工程を限定して利用されている。
【０００８】
また、アッシング処理後のレジスト剥離工程に於いても、剥離能力の強いレジスト剥離液を使用する等のレジスト剥離能力の改善が求められている。但し、レジスト剥離能力の強いレジスト剥離液は、シリコン系半導体膜から成るＴＦＴの活性層をエッチング損傷する弊害を有することが知られており、レジスト剥離液の更なる性能向上が期待されている。尚、レジスト剥離液によるシリコン系半導体膜のエッチング損傷の問題は、レジスト剥離液の吸湿作用により強アルカリ性を示すに至ったレジスト剥離液とシリコン系半導体膜が直に接触する場合に発生する現象で、レジスト剥離液の改善とプロセス改善（シリコン系半導体膜の表面に保護膜を成膜など）の両方の視点から対策が検討されている。
【０００９】
【発明が解決しようとする課題】
ドライエッチング工程に於いては、ドライエッチング時のレジスト後退現象を利用したテーパーエッチング法が適用される場合がある。当該ドライエッチング工程では、被エッチングパターンのテーパー部分の寸法をより長く形成する為、レジストパターンの側壁角を小さく形成することが求められる場合がある。この様なテーパーエッチング工程の代表例としては、図１１−Ａに示すＧＯＬＤ（Gate Overlapped LDDの略）構造ＴＦＴの作製工程が挙げられる。図１１−Ａに於いて、７０１は透明絶縁性基板であるガラス基板で、７０２はＴＦＴの活性層であるシリコン系半導体膜から成る半導体層で、ソース領域又はドレイン領域として機能する一導電型の高濃度不純物領域（ｎ＋又はｐ＋領域）７０５と電界緩和領域として機能する同一導電型の低濃度不純物領域（ｎ−又はｐ−領域）７０６とが形成されている。また、ゲート電極７０４は膜厚が薄くてチャネル方向の寸法の大きい第１層ゲート電極７０４ａと膜厚が厚くてチャネル方向の寸法の小さい第２層ゲート電極７０４ｂとから成っており、電界緩和領域である低濃度不純物領域（ｎ−又はｐ−領域）７０６は第１層ゲート電極７０４ａとオーバーラップする様に形成されていることから、本明細書ではＬｏｖ領域７０７と称している。尚、ゲート電極とオーバーラップしない様に形成されるＬＤＤ（Lightly Doped Drainの略）構造ＴＦＴの電界緩和領域は、本明細書ではＬｏｆｆ領域と称する。
【００１０】
上記構造のＧＯＬＤ構造ＴＦＴのゲート電極形成工程に於いては、ＴＦＴ特性との関係で第１層ゲート電極７０４ａとオーバーラップしているＬｏｖ領域７０７の寸法を制御する必要があり、鋭意検討した結果、ドライエッチング時のマスクであるレジストパターンの側壁角を制御することで実現できることが判明している。このことは、レジストパターンの側壁角とＬｏｖ領域の寸法との間の相関データーである図１１−Ｂの結果から明らかである。尚、図１１−Ｂの相関データーを取得する際に、ガラス転移温度以上の温度でベーク処理することによりレジストパターンの側壁角を振っているが、側壁角が丸くなり、正確にレジストパターンの側壁角を計測することが困難であった。この為、レジストパターンの側壁角は、レジストパターン底部から１μmの高さに対応する側壁部とレジストパターンの端部との間を直線近似し、当該近似直線と下地基板との成す角をレジストパターンの側壁角と定義して、図１１−Ｂの相関データーを取得した。
【００１１】
この様に、レジストパターンをガラス転移温度以上の温度でベーク処理することにより、レジストパターンの側壁角を小さくすることが可能であるが、例えば５０度以下の所望の側壁角を得る為にはベーク温度をかなり高く（例えば２００℃程度）しなければならず、ベーク温度を高くするとレジスト除去が困難になる難点の有ることが知られている。レジスト材料にもよるが、経験的にレジストパターンを１７０℃以上の温度でベーク処理すると、アッシング速度が遅くなり、特にレジスト剥離工程でのレジスト剥離性が極端に劣化することが判っている。従って、レジストパターンの所望の側壁角（例えば５０度以下）を得ることを目的とし、レジストパターンをガラス転移温度以上の温度でベーク処理するレジストパターン形成方法の場合、レジスト除去性に対するプロセス余裕度を確保できない点が顕在化し、結果的に所望の側壁角を有するレジストパターンの形成と当該レジストパターンの除去性を両立することが困難になる。
【００１２】
本発明は、上記の問題を解決することを課題とし、所望の側壁角を有するレジストパターンの形成とレジスト除去性との両立を実現することのできる半導体装置の作製方法と、当該作製方法で使用する現像装置を提供することを目的とする。
【００１３】
【課題を解決する為の手段】
本発明は、以下に示す実験結果に基づいて成されたものであり、その主要な結果は次の通りである。
【００１４】
（実験１）
［レジスト塗布］→［プリベーク（１００℃程度）］→［露光］→［現像］→［ポストベーク（１２０℃程度）］の一連の工程により、ガラス基板上にＤＮＱ−ノボラック樹脂系のポジ型レジストから成るレジストパターンを形成し、特定領域のレジストパターンを光学顕微鏡で観察した。しかる後、２００℃−１２分間のベーク処理とレジスト剥離処理を行い、各処理後のレジストパターンの状態を光学顕微鏡で観察した。図１２は、この様な方法で実験した際のレジストパターンの状態を示す光学顕微鏡の写真データーである。図１２の結果より、以下のことが判明した。第１の判明事項は、ポストベーク後レジストパターンの観察領域、即ち顕微鏡光源の光照射領域に於いては、非観察領域と比較し、２００℃−１２分間のベーク処理後のレジストパターン形状が異常に軟化していることである。第２の判明事項は、ポストベーク後レジストパターンの観察領域、即ち顕微鏡光源の光照射領域に於いては、非観察領域と比較し、レジスト剥離工程により殆どのレジストパターンが除去されていることである。光学顕微鏡による観察領域に於いては、光学顕微鏡の光源からの光によりポストベーク後のレジストパターンが露光され、当該レジストパターン内部に存在する未反応のＤＮＱ感光剤が感光することが考えられる。このことが、上記２つの判明事項の原因と推定される。尚、実験１の主な実験条件については、表１に記載している（図１２参照）。
【００１５】
【表１】
【００１６】
（実験２）
上記実験１ではポストベーク後のレジストパターンの露光に光学顕微鏡の光源を使用したが、実験２では実際の露光装置でポストベーク後のレジストパターンの露光処理を行い、レジスト軟化特性に同様の結果が得られるかの確認実験を行った。具体的には、［レジスト塗布］→［プリベーク（１００℃程度）］→［露光］→［現像］→［ポストベーク（１２０℃程度）］の一連の工程により、８枚のガラス基板上にＤＮＱ−ノボラック樹脂系のポジ型レジストから成るレジストパターンを形成し、４枚の基板については、ｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成る多波長光を利用する等倍投影露光装置（具体的にはＣａｎｏｎ製のＭＰＡ）で基板の全面を露光処理（露光時間＝１７秒）した。しかる後、露光処理有りの基板と露光処理無しの基板の各々について、１２０℃−１２分、１４０℃−１２分、１６０℃−１２分、及び２００℃−１２分のベーク条件でベーク処理した。そして、ベーク処理後のレジストパターンについて、走査型電子顕微鏡（略称：ＳＥＭ）でレジストパターンの断面観察を行った。その結果を図１３に示すが、ポストベーク後のレジストパターンに露光処理を施した場合、露光処理を施さない場合に比較し、レジストパターンの軟化がより低いベーク温度で始まることが認められた。このことから、ポストベーク後のレジストパターンへの露光処理は、レジストパターンのガラス転移温度を低下させる作用を有することが明確になった。尚、実験２の主な実験条件については、表２に記載している（図１３参照）。
【００１７】
【表２】
【００１８】
（実験３）
実験３では、ポストベーク後のレジストパターンに対する露光処理の露光時間を振った場合のレジスト剥離性について評価した。具体的には、［レジスト塗布］→［プリベーク（１００℃程度）］→［露光］→［現像］→［ポストベーク（１２０℃程度）］の一連の工程により、６枚のガラス基板上にＤＮＱ−ノボラック樹脂系のポジ型レジストから成るレジストパターンを形成し、当該基板に対する露光時間を０秒（露光無し），１０秒，１７秒，３０秒，６０秒，１８０秒と振って、その後各基板に対しレジスト剥離処理を行い、レジスト剥離性への影響を検討した。尚、実験３の主な実験条件については、表３に示す。当該実験の結果を表４に示すが、露光無し（露光時間＝０秒）の場合は３分間のレジスト剥離処理を行っても全くレジスト除去できないのに対し、１７秒以上の露光処理を行った場合は、１．５分間のレジスト剥離処理でレジスト除去が可能であることが認められた。このことから、ポストベーク後のレジストパターンへの露光処理は、レジストパターンのレジスト剥離性を改善させる作用を有することが明確になった（表４参照）。
【００１９】
【表３】
【００２０】
【表４】
【００２１】
上記の基礎実験の結果より、半導体装置の作製方法に関する発明と当該作製方法で使用する現像装置に関する発明が導かれ、これらの発明の主な構成を以下に記載する。
【００２２】
本発明の構成の一つは、被加工物上に感光材を含むポジ型レジストから成るレジストパターンを形成した後、
前記レジストパターンに前記感光剤の感光波長域の光を照射し、前記レジストパターンを前記感光材を含むポジ型レジストのガラス転移温度以上の温度でベーク処理することを特徴としている。
【００２３】
本発明の他の構成は、被加工物上に感光材を含むポジ型レジストから成るレジストパターンを形成した後、前記レジストパターンに前記感光剤の感光波長域の光を照射し、前記レジストパターンを前記感光材を含むポジ型レジストのガラス転移温度以上の温度でベーク処理し、前記レジストパターンをマスクにドライエッチング処理をすることを特徴としている。
【００２４】
また、本発明のほかの構成は、被加工物上に感光材を含むポジ型レジストから成るレジストパターンを形成した後、前記レジストパターンに前記感光剤の感光波長域の光を照射し、前記レジストパターンを前記感光材を含むポジ型レジストのガラス転移温度以上の温度でベーク処理し、前記レジストパターンをマスクにドライエッチング処理し、前記レジストパターンを除去処理することを特徴としている。
【００２５】
また、本発明は上記の構成において、前記ドライエッチング処理によって前記被加工物は端部にテーパー形状を有するようになることを特徴としている。
【００２６】
また、本発明は上記構成において、前記感光材はジアゾナフトキノンであることを特徴としている。
【００２７】
また、本発明は上記構成において、前記感光材を含むポジ型レジストはジアゾナフトキノン-ノボラック樹脂系のレジストであり、前記感光材はジアゾナフトキノンであることを特徴としている。
【００２８】
上記発明の構成に於いて、基体としては半導体装置の作製面が平坦面であるガラス基板や石英基板のみでなく、当該作製面が曲面であるガラス体や石英体を含み、更にはフィルム状のプラスチック基板をもその範疇に含むものである。
【００２９】
また、上記発明の構成に於いて、ＤＮＱ−ノボラック樹脂系のポジ型レジストは、半導体装置の作製工程で一般的に使用されている汎用のポジ型レジストのことで、露光波長に合わせてｇ線用レジストとｉ線用レジストとが市販されている。本発明では、ＤＮＱ−ノボラック樹脂系のポジ型レジストであれば何でも良く、ｇ線用レジスト又はｉ線用レジストのどちらを使用しても構わない。さらに、ポジ型の感光材を含むレジストであれは本願発明を使用することができる。当該ポジ型レジストのパターン形成には、超高圧水銀灯の多波長光（ｇ線とｈ線とｉ線）を利用する等倍投影露光装置（具体的にはＣａｎｏｎ製のＭＰＡ）やｇ線又はｉ線の単波長光を利用する等倍投影露光装置（略称：等倍ステッパ）が適用される。多波長光の等倍投影露光装置を使用する場合のレジストパターン形成工程は、［レジスト塗布］→［プリベーク（１００℃程度）］→［露光］→［ＰＥＢ（１２０℃程度）：導入可能］→［現像］の一連の工程から成っている。尚、当該レジストパターン形成工程に於いては、一般的にはＰＥＢ処理は不要であるが、ＰＥＢ処理を導入しても特にプロセス上の不都合も無いことから、ＰＥＢ処理については導入可能と付記している。一方、単波長光の等倍投影露光装置を使用する場合のレジストパターン形成工程は、［レジスト塗布］→［プリベーク（１００℃程度）］→［露光］→［ＰＥＢ（１２０℃程度）］→［現像］の一連の工程から成っており、露光後のＰＥＢ処理は必須である点が特徴である。
【００３０】
また、上記発明の構成に於いて、ＤＮＱ感光剤の感光波長域の光としては、ＤＮＱ感光剤の種類にもよるが、一般的には波長３５０〜４５０nmの光が挙げられる。そして、波長３５０〜４５０nmの光としては、超高圧水銀灯のスペクトル光であるｇ線（４３６nm）やｈ線（４０５nm）やｉ線（３６５nm）が好適な一例として挙げられ、これらのスペクトル光を複数使用しても良いし、単一で使用しても構わない。スペクトル光を複数使用する場合には、超高圧水銀灯のｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから選択された２波長以上の多波長光が現像後のレジストパターン（ガラス転移温度以上の温度でベーク処理する前のレジストパターン）に照射される。一方、スペクトル光を単一で使用する場合には、超高圧水銀灯のｇ線（４３６nm）又はｈ線（４０５nm）又はｉ線（３６５nm）から成る単波長光が現像後のレジストパターンに照射される。尚、照射光量の点では、多波長光の方が単波長光に比べ光量が大きいので、より短い照射時間でレジストパターン内部のＤＮＱ感光剤を感光することができることから、多波長光の方が照射時間の短縮化の点で好ましい。また、当該光照射工程は、光照射手段を有する独立した専用装置で処理しても良いし、光照射手段が内設された専用の現像装置で現像処理と共に連続的に処理しても構わない。
【００３１】
また、上記発明の構成に於いて、ベーク処理は、ベーク処理によりレジストパターンを軟化流動させる目的から、ガラス転移温度以上の温度でベーク処理する必要がある。この際、現像後のレジストパターンにＤＮＱ感光剤の感光波長域の光を照射している為、レジストパターン内部にＤＮＱ感光剤からの光化学反応生成物であるインデンカルボン酸が多量に生成されることになる。レジストパターン内部の多量のインデンカルボン酸は、レジストパターンのガラス転移温度を低下させる作用を有するものと考えられる。この為、ガラス転移温度以上の温度でベーク処理する際、レジストパターンの所望の側壁角を得る為のベーク温度の低下を実現することが可能であり、ベーク温度を低下させない場合には、軟化流動の促進によりレジストパターンの側壁角をより小さく（例えば５０度以下）することが可能である。また、ベーク処理の温度が高い程、軟化流動によりレジストパターンの側壁角を小さくできる為、予めレジストパターンの側壁角とベーク温度との関係を求め、所望の側壁角を有するレジストパターンを形成する為のベーク温度でベーク処理する必要がある。尚、ガラス転移温度以上の温度でベーク処理した場合、側壁角が丸くなり、正確にレジストパターンの側壁角を計測することが困難である。この為、レジストパターン底部から１μmの高さに対応する側壁部とレジストパターンの端部との間を直線近似し、当該近似直線と下地基板との成す角をレジストパターンの側壁角と定義している。
【００３２】
また、上記発明の構成に於いて、ドライエッチング処理には、ＲＩＥ型のドライエッチング装置又は高密度プラズマと基板に掛かるバイアス電圧を独立に制御可能な高密度プラズマを利用したドライエッチング装置が適用され、所謂レジスト後退法によるテーパーエッチング処理が行われる。レジスト後退法によるテーパーエッチング処理とは、例えばエッチングガスに酸素等を添加することにより、レジストパターンと下地膜との間の選択比を劣化させた状態でドライエッチング処理を行うエッチング法のことで、レジストパターンの膜減りによりレジストパターンの端部を後退させながら下地膜をエッチング処理する為、エッチングパターンの側壁部を順テーパー形状に形成できる特徴がある。ところで、本発明のレジストパターンは通常のレジストパターンと比較し、ベーク処理による軟化流動の促進によりレジストパターンの側壁角を更に小さくすることが可能である。従って、レジスト後退法によるテーパーエッチング工程に於いて、テーパー部分の寸法を更に長く形成することが可能である。
【００３３】
また、上記発明の構成に於いて、レジスト除去処理は、ドライエッチング処理の終了後に不要なレジストパターンを除去する処理のことであり、一般的にはアッシング工程とレジスト剥離工程とから成っている。アッシング工程は酸素プラズマでレジストパターンを炭酸ガスに分解する工程で、気相状態でのレジスト除去工程である。一方、レジスト剥離工程は所定温度（６０〜９０℃程度）に温調された有機系のレジスト剥離液中にアッシング処理後の基板を浸漬処理することで、レジスト剥離液の溶解作用を利用してレジストパターンを溶解除去する工程で、液相状態でのレジスト除去工程である。ドライエッチング処理後のレジストパターンは、レジストを構成する高分子とエッチングガスとの反応や高分子間の架橋反応が進み、レジストパターンの表面に除去困難な変質層が生成されている。この為、当該変質層の除去にはアッシング工程が適用され、変質層除去後のレジストパターンの除去にはレジスト剥離工程が適用されている。ところで、本発明のレジストパターンは、現像後のレジストパターンにＤＮＱ感光剤の感光波長域の光を照射することにより、レジストパターン内部にＤＮＱ感光剤からの光化学反応生成物であるインデンカルボン酸が多量に生成されている。当該インデンカルボン酸の生成は、ドライエッチング処理後のレジストパターンについて、表層部分の変質層をアッシング除去した残りのレジスト材のレジスト剥離液に対する溶解性を促進させる作用を有するものと考えられる。この為、アッシング工程とレジスト剥離工程により、ドライエッチング処理後のレジストパターンの除去処理をレジスト残渣無く、完全に除去処理することが可能である。
【００３４】
以上の様に構成された発明によれば、現像後のレジストパターンにＤＮＱ感光剤の感光波長域の光である波長３５０〜４５０nmの光を照射することにより、レジストパターンのガラス転移温度を低下させる作用と、ドライエッチング処理後の表層部分（即ち、ドライエッチング起因の変質層部分）以外のレジストパターンについてレジスト剥離液に対する溶解性を促進させる作用を有するものと考えられる。この為、ガラス転移温度以上の温度でベーク処理する際、レジストパターンの所望の側壁角を得る為のベーク温度の低下を実現可能であり、ベーク温度を低下させない場合には、軟化流動の促進によりレジストパターンの側壁角をより小さくすることが可能である。このことは、レジスト後退法によるテーパーエッチング工程に於いて、テーパー部分の寸法を更に長く形成することが可能であることを意味している。また、ドライエッチング処理後のレジストパターンを除去処理する際、アッシング工程とレジスト剥離工程により、レジスト残渣無く、完全にレジスト除去処理することが可能である。従って、本発明を適用した半導体装置の作製方法は、レジスト後退法によるテーパーエッチング工程のプロセス余裕度の向上と、レジスト除去性の改善に非常に有効である。
【００３５】
本発明の構成は、感光材を含むレジストの現像手段と、前記感光材の感光波長域の光を照射する光照射手段と、前記感光材を含むレジストのガラス転移温度以上の温度でベークするベーク手段とを有することを特徴としている。
【００３６】
上記発明の構成に於いて、光照射手段は現像後のレジストパターンに感光剤の感光波長域の光を照射する為の処理手段であり、感光剤の感光波長域の光としては波長３５０〜４５０nmの光が一般的である。そして、当該波長域を満足する光源としては、多波長光の等倍投影露光装置や単波長光の等倍投影露光装置の光源として一般的に使用されている超高圧水銀灯が好適な一例として挙げられる。超高圧水銀灯は当該波長域を満足するｇ線（４３６nm）やｈ線（４０５nm）やｉ線（３６５nm）のスペクトル光を有しており、これらのスペクトル光を複数又は単一で使用する装置構成が考えられる。スペクトル光を複数使用する場合の光照射手段は、光源である超高圧水銀灯と超高圧水銀灯に於ける波長３５０〜４５０nmの範囲内のｇ線とｈ線とｉ線とから選択された２波長以上含む特定波長域を分光透過する為の光学フィルタとから成っている。この場合、光学フィルタは、分光透過特性の種類により、ｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）を全て含む波長域を分光透過する光学フィルタと、ｇ線（４３６nm）とｈ線（４０５nm）のみを含む波長域を分光透過する光学フィルタと、ｈ線（４０５nm）とｉ線（３６５nm）のみを含む波長域を分光透過する光学フィルタとが考えられ、どの型の光学フィルタを使用しても構わない。一方、スペクトル光を単一で使用する場合の光照射手段は、光源である超高圧水銀灯と超高圧水銀灯のｇ線（４３６nm）又はｈ線（４０５nm）又はｉ線（３６５nm）から成る単波長光を分光透過する為の光学フィルタとで構成されている。尚、当該光照射手段の構成要素である光学フィルタとしては吸収フィルタや薄膜干渉フィルタが考えられ、これらのフィルタを適性に積層して、所望の波長域を分光透過する様に構成されている。
【００３７】
以上の様に構成された発明によれば、現像処理と現像後のレジストパターンにＤＮＱ感光剤の感光波長域の光を照射する光照射処理とガラス転移温度以上の温度でベークするベーク処理とを連続処理で行うことができる。この為、所望の側壁角（例えば５０度以下）を有するレジストパターンの形成とレジスト除去性とを共に満足するプロセスを高スループットで確実に実現可能である。
【００３８】
【発明の実施の形態】
本発明の実施の形態について、図１〜１０，図１４〜１５に基づき具体的に説明する。なお、本発明は以下の実施形態に記載の事項に限定されることなく、本発明の思想を逸脱しない範囲において他の感光材を用いたポジ型レジストを使用することや、使用した感光剤の感光波長領域に適応する光源を用いることは当業者であれは容易に成し得ることである。
【００３９】
〔実施形態１〕
本実施形態では、図１に基づき、本発明の発明特定事項であるレジストパターンの形成方法ついて説明する。尚、図１はレジストパターンの形成工程を示す工程断面図である。
【００４０】
先ず、透明絶縁性の基板であるガラス基板１０１上に、半導体装置の作製工程で一般的に適用されているＤＮＱ−ノボラック樹脂系のポジ型レジストをスピン塗布法により所定の膜厚に塗布する。その後、レジスト塗布膜中の溶剤を蒸発させ安定なレジスト膜を成膜する為、１００℃程度の処理温度で所定時間のプリベーク処理を行い、所定膜厚のレジスト膜１０２を成膜する。この際、レジスト膜１０２の膜厚は、最終的に形成されるレジストパターンの寸法に影響する為、スピン塗布時のスピン条件の厳密な制御が必要である（図１−Ａ参照）。
【００４１】
次に、超高圧水銀灯の多波長光（ｇ線とｈ線とｉ線）を利用する等倍投影露光装置やｇ線又はｉ線の単波長光を利用する等倍投影露光装置を使用して、適当な設計パターンが配置されたマスクを介して所定時間の露光処理を行う。その後、有機アルカリ現像液である汎用のＴＭＡＨ（Tetra Methyl Ammonium Hydroxideの略）現像液（２．３８％）で所定時間の現像処理をして、レジストパターン１０３を形成する。尚、露光装置に単波長光の等倍投影露光装置を使用する場合には、現像後のレジストパターンの側壁部に好ましくない干渉縞が形成されるのを防止する為、露光後に１２０℃程度のＰＥＢ処理の導入が必須である（図１−Ｂ参照）。
【００４２】
次に、レジストパターン１０３の内部に存在する未反応のＤＮＱ感光剤を感光させる為、ＤＮＱ感光剤の感光波長域の光である波長３５０〜４５０nmの光を基板全面に照射する。この場合、波長３５０〜４５０nmの光としては、超高圧水銀灯のスペクトル光であるｇ線（４３６nm）やｈ線（４０５nm）やｉ線（３６５nm）が好適な一例として挙げられ、本実施形態では超高圧水銀灯のｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成る多波長光を現像後のレジストパターン１０３に照射している。当該光照射工程により、ＤＮＱ感光剤からの光反応生成物であるインデンカルボン酸を多量に含んだレジストパターン１０４を形成する。尚、本実施形態で多波長光を適用しているのは、単波長光に比較し照射光量が大きく、現像後のレジストパターン１０３の内部に存在するＤＮＱ感光剤をより短時間で感光することができる為である（図１−Ｃ参照）。
【００４３】
次に、光照射処理後のレジストパターン１０４を軟化流動させる為、ガラス転移温度以上の温度で所定時間のベーク処理を行い、軟化流動により側壁角の小さくなったレジストパターン１０５を形成する。この際、レジストパターン１０４には、超高圧水銀灯のｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成る多波長光が照射されている為、当該レジストパターン１０４の内部には、ＤＮＱ感光剤からの光化学反応生成物であるインデンカルボン酸が多量に生成されている。この為、レジストパターン１０４のガラス転移温度は低下しており、ガラス転移温度以上の温度でベーク処理する際、レジストパターン１０５の所望の側壁角を得る為のベーク温度の低下を実現ことが可能であり、ベーク温度を低下させない場合には、軟化流動の促進によりレジストパターン１０５の側壁角をより小さく（例えば５０度以下）することが可能である。また、ベーク処理の温度が高い程、軟化流動によりレジストパターン１０５の側壁角を小さくできる為、予めレジストパターンの側壁角とベーク温度との関係を求め、所望の側壁角を有するレジストパターン１０５を形成する為のベーク温度でベーク処理する必要がある。尚、ガラス転移温度以上の温度でベーク処理した場合、側壁角が丸くなり、正確にレジストパターン１０５の側壁角を計測することが困難である。この為、レジストパターン底部から１μmの高さに対応する側壁部とレジストパターンの端部との間を直線近似し、当該近似直線と下地基板との成す角をレジストパターン１０５の側壁角と定義している（図１−Ｄ参照）。
【００４４】
以上の様な方法で形成されるレジストパターン１０５は、ガラス転移温度の低下作用により、光照射処理の無い通常のレジストパターンに比較して、ガラス転移温度以上の温度でベーク処理する際、レジストパターン１０５の所望の側壁角を得る為のベーク温度の低下を実現ことが可能であり、ベーク温度を低下させない場合には、軟化流動の促進によりレジストパターン１０５の側壁角をより小さくすることが可能である。このことは、レジストパターン１０５をマスクとするレジスト後退法によるテーパーエッチング工程に於いて、テーパー部分の寸法を更に長く形成することが可能であることを意味している。また、レジストパターン１０５のレジスト除去工程に於いては、レジスト剥離液に対する溶解促進作用の為、レジスト剥離工程により、レジスト残渣無く、完全にレジスト除去処理することが可能である。従って、本実施形態で形成されるレジストパターン１０５は、レジスト後退法によるテーパーエッチング工程のプロセス余裕度の向上と、レジスト除去性の改善に非常に有効である。
【００４５】
〔実施形態２〕
本実施形態では、図２に基づき、ＧＯＬＤ構造ＴＦＴの作製工程であるゲート電極の形成工程に本発明のレジストパターンの形成方法を適用した場合について説明する。尚、図２はＧＯＬＤ構造ＴＦＴの作製工程を示す工程断面図である。
【００４６】
先ず、本実施形態で使用する基板の構造について記載する。当該基板は、透明絶縁性の基板であるガラス基板２０１上に、膜厚１５０nmのシリコン酸窒化膜から成る下地膜（図示せず）が堆積されており、その上に膜厚５０nmの多結晶シリコン膜２０２から成るＴＦＴの活性層である半導体層が形成されている。そして、半導体層を被覆する様に、膜厚１００nmのシリコン酸化膜から成るゲート絶縁膜２０３ａ、及び膜厚３０nmのＴａＮ膜から成る第１層ゲート電極膜２０４ａと膜厚３７０nmのＷ膜から成る第２層ゲート電極膜２０５ａとが各々積層して堆積されている（図２−Ａ参照）。
【００４７】
この際、下地膜（図示せず）は、ガラス基板２０１からのＮａ元素及びＫ元素等のアルカリ金属の拡散を防止する為のものである。また、ゲート絶縁膜２０３ａの膜厚は、後工程で成膜する上層のゲート電極膜（第１層ゲート電極膜２０４ａと第２層ゲート電極膜２０５ａ）からの応力を回避する為、８０nm以上の膜厚が必要であることが知られており、この点を考慮して設定されている。また、第１層ゲート電極膜２０４ａ（ＴａＮ膜）の膜厚は、テーパーエッチング時のテーパー形状領域に於ける残膜厚の制御性と、スルードープ法によりＴａＮ膜を通過させて不純物元素をドーピングする際のドーピング特性の両方を考慮して設定されている。また、第２層ゲート電極膜２０５ａ（Ｗ膜）の膜厚は、不純物元素をドーピングする際のＷ膜のチャネリング現象を防止する為、３４０nm以上の膜厚が必要なことが知られており、この点を考慮して設定されている。尚、本明細書に於いては、目的とするドーピング層の上層膜を通過させてドーピング層に不純物をドーピングする方法のことを便宜上「スルードープ法」と称している。また、図２−Ａ〜図２−Ｆに於いては、下地膜と半導体層（構成材料である多結晶シリコン膜２０２自体は図示）の図示を便宜上省略している点を付記しておく。
【００４８】
この様な構造の基板上に、汎用のＤＮＱ−ノボラック樹脂系のポジ型レジストから成るゲート電極形成用のレジストパターン２０６ａを形成する。この際、ＤＮＱ−ノボラック樹脂系のポジ型レジストをスピン塗布法により塗布し、１００℃程度の処理温度で所定時間のプリベーク処理を行うことにより、所定膜厚のレジスト膜を成膜している。尚、プリベーク処理は、レジスト塗布膜中の溶剤を蒸発させ安定なレジスト膜を成膜する為のものである。その後、超高圧水銀灯の多波長光（ｇ線とｈ線とｉ線）を利用する等倍投影露光装置で所定時間の露光処理を行い、しかる後に有機アルカリ現像液である汎用のＴＭＡＨ現像液（２．３８％）で所定時間の現像処理を行うことにより、所定寸法のレジストパターン２０６ａの形成を行っている（図２−Ａ参照）。
【００４９】
次に、現像後のレジストパターン２０６ａの内部に存在する未反応のＤＮＱ感光剤を感光させる為、ＤＮＱ感光剤の感光波長域の光である波長３５０〜４５０nmの光を基板全面に照射する。この場合、波長３５０〜４５０nmの光としては、超高圧水銀灯のスペクトル光であるｇ線（４３６nm）やｈ線（４０５nm）やｉ線（３６５nm）が好適な一例として挙げられ、本実施形態では超高圧水銀灯のｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成る多波長光を現像後のレジストパターン２０６ａに照射している。当該光照射工程により、レジストパターン２０６ａの内部にＤＮＱ感光剤からの光化学反応生成物であるインデンカルボン酸を多量に生成させている。尚、本実施形態で多波長光を適用しているのは、単波長光に比較し照射光量が大きく、現像後のレジストパターン２０６ａの内部に存在するＤＮＱ感光剤をより短時間で感光することができる為である。その後、レジストパターン２０６ａを軟化流動させる為、ガラス転移温度以上の温度で所定時間のベーク処理を行い、軟化流動により側壁角の小さくなった所定寸法のレジストパターン２０６ｂを形成する。この際、先の光照射工程により、レジストパターン２０６ａの内部には多量のインデンカルボン酸が生成されている。この為、レジストパターン２０６ａのガラス転移温度は低下しており、ガラス転移温度以上の温度でベーク処理する際、レジストパターン２０６ｂの所望の側壁角を得る為のベーク温度の低下を実現ことが可能であり、ベーク温度を低下させない場合には、軟化流動の促進によりレジストパターン２０６ｂの側壁角をより小さく（例えば５０度以下）することが可能である。また、ベーク処理の温度が高い程、軟化流動によりレジストパターン２０６ｂの側壁角を小さくできる為、予めレジストパターンの側壁角とベーク温度との関係を求め、所望の側壁角を有するレジストパターン２０６ｂを形成する為のベーク温度でベーク処理する必要がある。尚、ガラス転移温度以上の温度でベーク処理した場合、側壁角が丸くなり、正確にレジストパターン２０６ｂの側壁角を計測することが困難である。この為、レジストパターン底部から１μmの高さに対応する側壁部とレジストパターンの端部との間を直線近似し、当該近似直線と下地基板との成す角をレジストパターン２０６ｂの側壁角と定義している（図２−Ｂ参照）。
【００５０】
次に、レジストパターン２０６ｂをマスクにテーパーエッチング処理と異方性エッチング処理との複合エッチング処理である３ステップエッチング処理を行い、順テーパー形状を有するＴａＮ膜から成る第１層ゲート電極２０４ｄ（第２層ゲート電極２０５ｄからの露出領域に該当）と矩形に近い形状のＷ膜から成る第２層ゲート電極２０５ｄとで構成されるゲート電極を形成する。ところで、レジストパターン２０６ｂは通常のレジストパターンと比較し、ガラス転移温度の低下作用の為、ガラス転移温度以上の温度でのベーク処理により、レジストパターン２０６ｂの側壁角を更に小さくすることが可能である。従って、当該３ステップエッチング工程に於いて、第２層ゲート電極２０５ｄからの露出領域に該当する第１層ゲート電極２０４ｄのテーパー領域の寸法を更に長く形成することが可能である。尚、ドライエッチング装置としては、松下電器産業製の高密度プラズマ利用のＩＣＰドライエッチング装置（装置名：Ｅ６４５）を使用し、レジストパターン２０６ｂに対する選択比を下げることにより、レジストパターン２０６ｂを後退させながらエッチングを行っている（図２−Ｃ〜図２−Ｅ参照）。
【００５１】
当該３ステップエッチング工程の具体的処理は、以下の通りである。即ち、第１ステップのエッチング処理として、レジストパターン２０６ｂをマスクにＷ膜から成る第２層ゲート電極膜２０５ａのみをテーパーエッチングし、順テーパー形状を有する第２層ゲート電極２０５ｂを形成する。この際のエッチング条件としては、ＣＦ4とＣｌ2とＯ2の混合ガスのガス流量が各々２５sccm（ＣＦ4）と２５sccm（Ｃｌ2）と１０sccm（Ｏ2）で、ＩＣＰ電力が５００W（ＩＣＰ電力密度：１．０１９W/cm2）、バイアス電力が１５０W（バイアス電力密度：０．９６W/cm2）、ガス圧力が１．０Paであり、ジャストエッチング（通常１２０秒程度）に１０％のオーバーエッチングを追加したエッチング時間でドライエッチング処理を行っている。尚、ドライエッチング処理のマスクであるレジストパターン２０６ｂは、レジスト後退現象によりレジストパターン２０６ｃの形状に変形している（図２−Ｃ参照）。
【００５２】
引き続き、第２ステップのエッチング処理として、Ｗ膜から成る第２層ゲート電極２０５ｂをマスクに、ＴａＮ膜から成る第１層ゲート電極２０４ｂを異方性エッチングし、第１層ゲート電極２０４ｃを形成する。この際のエッチング条件としては、ＣＦ4とＣｌ2の混合ガスのガス流量が各々３０sccm（ＣＦ4）と３０sccm（Ｃｌ2）で、ＩＣＰ電力が５００W（ＩＣＰ電力密度：１．０１９W/cm2）、バイアス電力が１０W（バイアス電力密度：０．０６４W/cm2）、ガス圧力が１．０Paであり、ジャストエッチング（通常４５秒程度）に１５秒のオーバーエッチングを追加したエッチング時間でドライエッチング処理を行っている。尚、レジストパターン２０６ｃは、レジストパターン２０６ｄの形状に変形している。また、シリコン酸化膜から成るゲート絶縁膜２０３ａは、当該ドライエッチング処理により膜減りが進み、ゲート絶縁膜２０３ｂの形状に変形している（図２−Ｄ参照）。
【００５３】
引き続き、第３ステップのエッチング処理として、レジストパターン２０６ｄをマスクに、Ｗ膜から成る第２層ゲート電極２０５ｃを異方性エッチングし、矩形に近い形状の第２層ゲート電極２０５ｄと順テーパー形状の第１層ゲート電極２０４ｄ（第２層ゲート電極２０５ｄからの露出領域に該当）とを形成する。この際のエッチング条件としては、ＳＦ6とＣｌ2とＯ2の混合ガスのガス流量が各々２４sccm（ＣＦ4）と１２sccm（Ｃｌ2）と２４sccm（Ｏ2）で、ＩＣＰ電力が７００W（ＩＣＰ電力密度：１．４２７W/cm2）、バイアス電力が４W（バイアス電力密度：０．０２６W/cm2）、ガス圧力が１．３Paであり、２５秒の固定したエッチング時間でドライエッチング処理を行っている。尚、シリコン酸化膜から成るゲート絶縁膜２０３ｂは当該ドライエッチング処理により更に膜減りが進み、ゲート絶縁膜２０３ｃの形状に変形し、レジストパターン２０６ｄはレジスト後退が更に進み、レジストパターン２０６ｅの形状に変形している（図２−Ｅ参照）。
【００５４】
次に、ドライエッチング処理のマスクであるレジストパターン２０６ｅについて、アッシング工程とレジスト剥離工程とから成るレジスト除去処理を行う。ドライエッチング処理後のレジストパターン２０６ｅは、レジストを構成する高分子とエッチングガスとの反応や高分子間の架橋反応が進み、レジストパターン２０６ｅの表面に除去の困難な変質層が生成されている。当該変質層の除去処理には酸素プラズマによる炭酸ガスへの分解処理であるアッシング工程が好適であり、変質層除去後のレジストパターンの除去処理には有機系のレジスト剥離液による溶解処理であるレジスト剥離工程が好適である。この為、本実施形態では、アッシング工程による当該変質層の除去処理を行い、その後に有機系のレジスト剥離液によるレジスト剥離工程を行っている。ところで、ドライエッチング処理後のレジストパターン２０６ｅに於いては、現像後のレジストパターン２０６ａの段階で超高圧水銀灯のｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成る多波長光の照射による多量のインデンカルボン酸の生成が行われている。従って、表層部分の変質層をアッシング除去した残りのレジスト材は、レジスト剥離液に対する溶解性が促進されており、レジスト剥離工程により、レジスト残渣無く、完全にレジスト除去処理することが可能である（図２−Ｆ参照）。
【００５５】
次に、イオンドーピング装置を使用して、Ｐ（即ち、リン）元素から成る高ドーズ量のｎ型不純物をドーピングする。当該ドーピング処理により、第１層ゲート電極２０４ｄの外側に対応する多結晶シリコン膜２０２である半導体層にｎ型不純物の高濃度不純物領域（ｎ＋領域）２０７がスルードープ法で形成され、同時に第１層ゲート電極２０４ｄの第２層ゲート電極２０５ｄからの露出領域に対応する半導体層に、ｎ型不純物の低濃度不純物領域（ｎ−領域）２０８がスルードープ法で形成される。この様にして形成される高濃度不純物領域（ｎ＋領域）２０７は、当該ＴＦＴのソース領域又はドレイン領域としての機能を有し、低濃度不純物領域（ｎ−領域）２０８はゲート電極とオーバーラップしている電界緩和領域であるＬｏｖ領域２０９としての機能を有している。尚、ドーピング条件としては、イオン源に希釈率３〜２０％濃度のホスフィン（ＰＨ3）／水素（Ｈ2）を使用し、加速電圧３０〜９０kVでドーズ量６×１０14〜１．５×１０16atoms/cm2が考えられるが、本実施形態ではホスフィン（ＰＨ3）希釈率５％濃度のホスフィン（ＰＨ3）／水素（Ｈ2）、加速電圧６５kV、ドーズ量３×１０15atoms/cm2のドーピング条件でドーピングしている（図２−Ｆ参照）。
【００５６】
上記の高濃度不純物領域（ｎ＋領域）２０７と低濃度不純物領域（ｎ−領域）２０８とは、上層膜を介してドーピング処理する所謂スルードープ法で形成されている。本明細書でスルードープ法とは、上層膜を介して目的のドーピング層に不純物をドーピング処理するドーピング法のことで、上層膜の膜質と膜厚に依存してドーピング層の不純物濃度を変化できる特徴がある。この為、同一のドーピング条件で不純物をドーピング処理するにも拘わらず、上層膜がイオン阻止能の小さいゲート絶縁膜２０３ｃのみで構成されている領域に高濃度不純物領域（ｎ＋領域）２０７を形成し、上層膜がイオン阻止能の大きい第１層ゲート電極（ＴａＮ膜）２０４ｄとゲート絶縁膜２０３ｃとの積層膜で構成されている領域に低濃度不純物領域（ｎ−領域）２０８を同時に形成することが可能となっている（図２−Ｆ参照）。
【００５７】
以上の様に、本発明のレジストパターンの形成方法をｎチャネル型ＧＯＬＤ構造ＴＦＴの作製工程に適用した場合、以下の様な具体的な作用効果を挙げることが可能である。ＤＮＱ感光剤の感光波長域の光である波長３５０〜４５０nmの光をゲート電極形成用のレジストパターンに照射することにより、ガラス転移温度が低下する為、ガラス転移温度以上の温度でベーク処理する際、レジストパターンの所望の側壁角を得る為のベーク温度の低下を実現ことが可能であり、ベーク温度を低下させない場合には、軟化流動の促進によりレジストパターンの側壁角をより小さくすることが可能である。レジストパターンの側壁角をより小さくすることが可能であることは、テーパーエッチング処理と異方性エッチング処理との複合エッチング工程で形成されるＬｏｖ領域の寸法を更に大きくする方向で制御可能であることを意味しており、ＴＦＴ特性に対するプロセス余裕度の向上の点で有利である。また、ドライエッチング処理後のレジストパターンを除去処理する際、アッシング工程とレジスト剥離工程とにより、レジスト残渣無く、完全にレジスト除去処理することが可能である。
【００５８】
〔実施形態３〕
本実施形態では、本発明のレジストパターンの形成工程を連続処理することのできる現像装置について図３〜４に基づき説明する。尚、図３は現像装置の全体概略を示す平面図で、図４は本発明の特徴部分である光照射ユニットの具体的構成を示す断面図である。
【００５９】
図３は本発明のレジストパターンの形成工程を連続処理することのできる現像装置の全体概略を示す平面図で、被処理基板を１枚ずつ連続的に処理することのできる枚葉処理方式の現像装置３０１を示している。当該現像装置３０１は、複数の被処理基板３０２を収納可能（通常：２０枚程度収納）なローダー側キャリア３０３と、被処理基板３０２を処理する為の複数の処理ユニット３０４，３０５，３０７，３０８と、処理中の被処理基板３０２を一時収納し、隣接した処理ユニットに受け渡す為のバッファ３０６と、処理済基板３０９を収納可能なアンローダー側キャリア３１０と、被処理基板３０２を搬送する為の基板搬送ユニット（図示せず）とから成っており、ローダー側キャリア３０３に収納された被処理基板３０２が基板搬送ユニット（図示せず）により図中の矢印（→）で示した方向に１枚ずつ順次搬送され、各処理ユニット３０４，３０５，３０７，３０８で処理される構成になっている。そして、当該現像装置３０１の各処理ユニット３０４，３０５，３０７，３０８は、レジスト膜の塗布と露光処理が行われた被処理基板３０２にＰＥＢ処理を施す為のＰＥＢ処理ユニット３０４と、被処理基板３０２を現像処理する為の現像ユニット３０５と、被処理基板３０２上の現像後のレジストパターンにＤＮＱ感光剤の感光波長域の光を照射する為の光照射ユニット３０７と、被処理基板３０２上のレジストパターンにガラス転移温度以上の温度でベーク処理を施す為のベーク処理ユニット３０８とで構成されている（図３参照）。
【００６０】
この様な構成の現像装置３０１について、各処理ユニットの具体的構成を処理の流れに沿って説明する。最初の処理ユニットであるＰＥＢ処理ユニット３０４は、被処理基板３０２上の露光後のレジスト膜をＰＥＢ処理する為の処理ユニットで、ヒーターが内設された通常のホットプレートで構成されている。尚、フォトリソグラフィ工程によりＰＥＢ処理有りとＰＥＢ処理無しの場合とがあるが、どちらのフォトリソグラフィ工程にも対応できる様に、本実施形態ではＰＥＢ処理ユニット３０４が標準装備の場合を想定して記載している。ＰＥＢ処理有りのフォトリソグラフィ工程の場合には、当該ホットプレートの温度をＰＥＢ処理の温度である１２０℃程度に設定すれば良い。一方、ＰＥＢ処理無しのフォトリソグラフィ工程の場合には、当該ホットプレートの温度をレジスト膜に影響を与えない温度である３０℃程度に設定して使用することにより対応可能と考える。
【００６１】
次の処理ユニットである現像ユニット３０５は、図４−Ｂの下側に図示されているパドル現像方式の処理ユニット（上側の光照射ユニットは除く）で構成されている。具体的には、被処理基板３０２を載置する為のスピンチャック４１０とスピンチャック４１０に連結している回転駆動する為の回転軸４１１とが処理カップ４１２内の中央部に配設されている。スピンチャック４１０の上方には、現像液を供給する為の現像液供給ノズル４１３と純水を供給する為の純水供給ノズル４１４とが配設されており、スピンチャック４１０上の被処理基板３０２上に被処理基板３０２の回転状態で現像液や純水を供給する構成になっている。また、処理カップ４１２には、現像液や純水等の処理液を排液する為の排液孔４１５が処理カップ４１２の下部に配設された構成となっている。次のバッファ３０６は、処理中の被処理基板３０２を一時収納し隣接した処理ユニットに受け渡す為のもので、本実施形態では現像ユニット３０５と光照射ユニット３０７との間に配設されている（図３と図４−Ｂ参照）。
【００６２】
次の処理ユニットである光照射ユニット３０７は、本発明の重要部分である現像後のレジストパターンにＤＮＱ感光剤の感光波長域の光を照射する為の処理ユニットである。ＤＮＱ感光剤の感光波長域の光としては、ＤＮＱ感光剤にもよるが、一般的には波長３５０〜４５０nmの光が挙げられる。当該波長域を満足する光源としては、多波長光の等倍投影露光装置や単波長光の等倍投影露光装置の光源として一般的に使用されている超高圧水銀灯が好適な一例として挙げられ、本実施形態では、超高圧水銀灯のスペクトル光であるｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成る多波長光を照射する構成となっている。具体的には、図４−Ａに示す様な光照射ユニット４０１の装置構成が考えられ、処理チャンバ４０２と処理チャンバ４０２内に配設された基板載置ステージ４０３と基板載置ステージ４０３の上方に位置する光学フィルタ４０４と光学フィルタ４０４の更に上方に位置する光源の超高圧水銀灯４０５と超高圧水銀灯４０５に電力を供給する為の電力供給ライン４０６とで構成されている。光学フィルタ４０４としては、吸収フィルタや薄膜干渉フィルタが考えられ、これらの吸収フィルタや薄膜干渉フィルタを適切に積層して、ｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成る多波長光を分光透過する構成となっている。また、処理チャンバ４０２の両側には、被処理基板３０２を搬入する為の搬入口４０７と被処理基板３０２を搬出する為の搬出口４０８とが適切な開口面積で配設されている。尚、光照射の処理時間は露光装置での露光時間の様に厳密なものではないが、レジストパターンの軟化形状に影響する為、所定時間の光照射処理が行われる装置構成が必要である。この様な装置構成としては、図示してないが、シャッタ機構を設けるとか、所定時間の間のみ超高圧水銀灯４０５への電力供給を行う機構を設ける等の手段が考えられる（図３と図４−Ａ参照）。
【００６３】
上記の光照射ユニット３０７は、光照射処理のみを単独で行う光照射ユニット４０１の例を記載したが、現像ユニット３０５と光照射ユニット３０７とが連結した装置構成も考えられ、具体的な装置構成を図４−Ｂに示す。図４−Ｂには光照射手段内蔵型現像ユニット４０９の装置構成が示されており、パドル現像方式の現像ユニット（具体的構成は既に記載済の為に省略）の上側に光源である超高圧水銀灯４１６と超高圧水銀灯４１６に電力を供給する為の電力供給ライン４１７と光学フィルタ４１８とが配設された装置構成が挙げられる。この場合、現像処理により所定寸法のレジストパターンが被処理基板３０２上に形成された後に、当該レジストパターンに所定時間の光照射が行われる構成となっている。尚、光学フィルタ４１８の構成及び所定時間の光照射を行う為の装置構成は、上記の光照射ユニット４０１と基本的に同様である（図４−Ｂ参照）。
【００６４】
次の処理ユニットであるベーク処理ユニット３０８は、被処理基板３０２上のレジストパターンをガラス転移温度以上の温度でベーク処理する為の処理ユニットで、ＰＥＢ処理ユニット３０４と同様のホットプレートで構成されている。当該ホットプレートの温度は、所定の温度範囲、例えば３０〜２５０度程度の温度範囲で自在に調整可能であるが、レジストパターンの側壁角が所望の側壁角となる様に、レジストパターンのガラス転移温度以上の温度に設定されている（図３参照）。
【００６５】
以上の様な構成の現像装置によると、現像処理と現像後のレジストパターンにＤＮＱ感光剤の感光波長域の光を照射する光照射処理とガラス転移温度以上の温度でベークするベーク処理とを連続処理で行うことができる。この為、本発明の現像装置は、所望の側壁角（例えば５０度以下）を有するレジストパターンの形成とレジスト除去性とを共に満足するプロセスを高スループットで確実に実現可能である。
【００６６】
〔実施形態４〕
本実施形態では、ＧＯＬＤ構造ＴＦＴとＬＤＤ構造ＴＦＴとを共に有するアクティブマトリクス型液晶表示装置の作製工程に、本発明のレジストパターンの形成工程を連続処理することのできる現像装置を適用した場合について、図５〜１０に基づき説明する。尚、図５〜１０は、アクティブマトリクス型液晶表示装置の作製工程を示す工程断面図である。また、本実施形態では、ＴＦＴの活性層である半導体層に、触媒元素を利用して結晶化される結晶質シリコン膜を適用した場合について記載する。
【００６７】
先ず、ガラス基板５０１上にプラズマＣＶＤ法により、各々組成比の異なる膜厚５０nmの第１層目のシリコン酸窒化膜５０２ａと膜厚１００nmの第２層目のシリコン酸窒化膜５０２ｂを堆積し、下地膜５０２を成膜する。尚、此処で用いるガラス基板５０１としては、石英ガラス又はバリウムホウケイ酸ガラス又はアルミノホウケイ酸ガラス等が有る。次に、下地膜５０２（５０２ａと５０２ｂ）上に、プラズマＣＶＤ法又は減圧ＣＶＤ法により、膜厚２０〜２００nm、好ましくは膜厚３０〜７０nmの非晶質シリコン膜５０３ａを堆積する。本実施例では、膜厚５３nmの非晶質シリコン膜５０３ａをプラズマＣＶＤ法で堆積している。この際、非晶質シリコン膜５０３ａの表面は、処理雰囲気中に混入した空気中の酸素の影響により極薄の自然酸化膜（図示せず）が成膜されている。尚、本実施例ではプラズマＣＶＤ法で非晶質シリコン膜５０３ａを堆積しているが、減圧ＣＶＤ法で堆積しても構わない（図５−Ａ参照）。
【００６８】
ところで、非晶質シリコン膜５０３ａの堆積に際しては、空気中に存在する炭素、酸素及び窒素が混入する可能性がある。これらの不純物ガスの混入は、最終的に得られるＴＦＴ特性の劣化を引き起こすことが経験的に知られており、不純物ガスの混入は結晶化の阻害要因として作用することが考えられる。従って、不純物ガスの混入は徹底的に排除すべきであり、具体的には炭素及び窒素の場合は共に５×１０17atoms/cm3以下に、酸素の場合は１×１０18atoms/cm3以下に制御することが好ましい（図５−Ａ参照）。
【００６９】
次に、当該基板を希フッ酸で所定時間洗浄することにより、非晶質シリコン膜５０３ａの表面に成膜されている自然酸化膜（図示せず）を除去する。その後、オゾン含有水で所定時間の処理を行うことにより、非晶質シリコン膜５０３ａの表面に膜厚０．５〜５nm程度の清浄な極薄のシリコン酸化膜（図示せず）を成膜する。本実施形態では、シリコン酸化膜（図示せず）の成膜にオゾン含有水の処理を行っているが、過酸化水素水による処理で成膜しても構わない。尚、当該シリコン酸化膜（図示せず）は、後に触媒元素を含む溶液（以下、触媒元素溶液と略記）であるＮｉ（即ち、ニッケル）元素水溶液をスピン添加法で添加する際、Ｎｉ元素を均一に付着させる為、非晶質シリコン膜５０３ａに対する濡れ性を改善する目的で成膜される（図５−Ａ参照）。
【００７０】
次に、非晶質シリコン膜５０３ａ（厳密には、極薄のシリコン酸化膜）の全面に、スピン添加法により結晶化の助長作用を有する触媒元素溶液であるＮｉ元素水溶液を添加する。本実施形態では、Ｎｉ化合物であるニッケル酢酸塩を純水に溶解し、重量換算で１０ppmの濃度に調整したものをＮｉ元素水溶液として使用しており、非晶質シリコン膜５０３ａ（厳密には極薄のシリコン酸化膜）の全面にＮｉ含有層（図示せず）を均一に付着させている（図５−Ａ参照）。
【００７１】
次に、非晶質シリコン膜５０３ａ中の含有水素量を５atom％以下に制御する為、非晶質シリコン膜５０３ａ中の含有水素の脱水素化処理を行う。当該脱水素化処理は、ファーネス炉を使用して窒素雰囲気中での４５０℃−１時間の熱処理により行われる。その後、ファーネス炉内で５５０℃−４時間の熱処理を行うことにより、非晶質シリコン膜５０３ａの結晶化を促進し、膜厚５０nmの結晶質シリコン膜５０３ｂを成膜する。引き続き、得られた結晶質シリコン膜５０３ｂの結晶性を更に改善させる為、パルス発振型のＫｒＦエキシマレーザー（波長２４８nm）照射による結晶化を行う。尚、本明細書に於いては、触媒元素であるＮｉ元素を利用して結晶化される多結晶シリコン膜を通常の多結晶シリコン膜と区別する為に、結晶質シリコン膜と称している。此処で、多結晶とせずに結晶質と称している理由は、通常の多結晶シリコン膜と比較し、結晶粒が概略同一方向に配向しており、高い電界効果移動度を有する等の特徴がある為、多結晶シリコン膜と区別する趣旨である（図５−Ａ参照）。
【００７２】
次に、希フッ酸洗浄とオゾン含有水洗浄による所定時間のチャネルドープ前洗浄を行い、結晶質シリコン膜５０３ｂの表面に膜厚０．５〜５nm程度の清浄な極薄のシリコン酸化膜（図示せず）を再び成膜する。当該シリコン酸化膜（図示せず）は、チャネルドープ処理の際に水素イオン（イオン源であるジボラン（B2H6）と水素との混合ガスから発生）で結晶質シリコン膜５０３ｂがエッチングされるのを防止する為のものである。その後、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴのしきい値電圧を制御する為、イオンドーピング装置を使用して第１のドーピング処理であるチャネルドープ処理を行う。チャネルドープ処理は、ｐ型不純物である低ドーズ量のＢ（即ち、ボロン）元素を基板全面にドーピングすることで行われる。この際のドーピング条件としては、イオン源にジボラン（Ｂ2Ｈ6）希釈率０．０１〜１％濃度のジボラン（Ｂ2Ｈ6）／水素（Ｈ2）を使用し、加速電圧５〜３０kVでドーズ量８×１０13〜２×１０15atoms/cm2が考えられ、本実施例では結晶質シリコン膜５０３ｂ中のＢ濃度を１×１０17atoms/cm3程度とする為、ジボラン（Ｂ2Ｈ6）希釈率０．１％濃度のジボラン（Ｂ2Ｈ6）／水素（Ｈ2），加速電圧１５kV，ドーズ量４×１０14atoms/cm2のドーピング条件でＢ元素をドーピングしている（図５−Ｂ参照）。
【００７３】
次に、チャネルドープ処理の前処理として成膜した極薄のシリコン酸化膜（図示せず）を希フッ酸で処理することにより、当該シリコン酸化膜（図示せず）を除去する。その後、オゾン含有水で所定時間の処理を行うことにより、結晶質シリコン膜５０３ｂの表面に膜厚０．５〜５nm程度の極薄のシリコン酸化膜（図示せず）を再び成膜する。当該シリコン酸化膜（図示せず）は、次に形成するレジストパターンの密着性改善の為、及び結晶質シリコン膜５０３ｂの疎水性の改善と汚染防止の為、及び結晶質シリコン膜５０３ｂの表面の清浄度を保持することにより界面準位の低減を図る為等の理由で成膜される。尚、本実施形態では、膜厚０．５〜５nm程度のシリコン酸化膜（図示せず）をオゾン含有水による処理で成膜しているが、過酸化水素水による処理で成膜しても良いし、酸素を含む雰囲気中で紫外線を照射することによりオゾンを発生させ、オゾンによる酸化作用で結晶質シリコン膜５０３ｂの表面を酸化しても良い（図５−Ｂ参照）。
【００７４】
次に、本発明のレジストパターン形成工程を連続処理することのできる現像装置を適用したフォトリソグラフィ工程により、汎用のＤＮＱ−ノボラック樹脂系のポジ型レジストから成るレジストパターン５０４ａ〜５０８ａを形成する。当該レジストパターン５０４ａ〜５０８ａはＴＦＴの活性層である島状の半導体層を形成する為のレジストパターンで、レジストパターンの具体的形成工程は以下の通りである（図５−Ｂ参照）。
【００７５】
即ち、ＤＮＱ−ノボラック樹脂系のポジ型レジストをスピン塗布法により塗布し、１００℃程度の処理温度で所定時間のプリベーク処理を行うことにより、所定膜厚のレジスト膜を成膜する。尚、プリベーク処理は、レジスト塗布膜中の溶剤を蒸発させ安定なレジスト膜を成膜する為のものである。その後、所定の設計パターンが配置されたマスクを介して、超高圧水銀灯の多波長光（ｇ線とｈ線とｉ線）を利用する等倍投影露光装置で所定時間の露光処理を行う。しかる後に、有機アルカリ現像液である汎用のＴＭＡＨ現像液（２．３８％）で所定時間の現像処理を行うことにより、半導体層形成用の所定寸法のレジストパターン（図示せず）を形成する。引き続き、現像後のレジストパターン（図示せず）の内部に存在する未反応のＤＮＱ感光剤を感光させる為、ＤＮＱ感光剤の感光波長域の光である波長３５０〜４５０nmの光を照射する。この際、波長３５０〜４５０nmの光としては、超高圧水銀灯のスペクトル光であるｇ線（４３６nm）やｈ線（４０５nm）やｉ線（３６５nm）が好適な一例として挙げられ、本実施形態では超高圧水銀灯のｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成る多波長光を現像後のレジストパターン（図示せず）に照射している。本実施形態で多波長光を適用しているのは、単波長光に比較し照射光量が大きく、現像後のレジストパターン（図示せず）の内部に存在するＤＮＱ感光剤をより短時間で感光することができる為である。引き続き、当該レジストパターン（図示せず）を軟化流動させる為、ガラス転移温度以上の温度で所定時間のベーク処理を行い、軟化流動により側壁角の小さくなった所定寸法のレジストパターン５０４ａ〜５０８ａを形成する（図５−Ｂ参照）。
【００７６】
この際、光照射工程後のレジストパターン（図示せず）の内部には、ＤＮＱ感光剤からの光化学反応生成物である多量のインデンカルボン酸が生成されている。この為、レジストパターン（図示せず）のガラス転移温度は低下しており、ガラス転移温度以上の温度である所望の側壁角を得る為のベーク温度の低下を実現することが可能であり、ベーク温度を低下させない場合には、軟化流動の促進によりレジストパターン５０４ａ〜５０８ａの側壁角をより小さくすることが可能である。また、ベーク処理の温度が高い程、軟化流動によりレジストパターン５０４ａ〜５０８ａの側壁角を小さくできる為、予めレジストパターン５０４ａ〜５０８ａの側壁角とベーク温度との関係を求め、所望の側壁角を有するレジストパターン５０４ａ〜５０８ａを形成する為のベーク温度でベーク処理する必要がある。尚、ガラス転移温度以上の温度でベーク処理した場合、側壁角が丸くなり、正確にレジストパターン５０４ａ〜５０８ａの側壁角を計測することが困難である。この為、レジストパターン底部から１μmの高さに対応する側壁部とレジストパターンの端部との間を直線近似し、当該近似直線と下地基板との成す角をレジストパターン５０４ａ〜５０８ａの側壁角と定義している。尚、上記の現像処理と光照射処理とガラス転移温度以上でのベーク処理は、光照射ユニットが内設された専用の現像装置により連続処理を行っている（図５−Ｂ参照）。
【００７７】
次に、当該レジストパターン５０４ａ〜５０８ａをマスクに結晶質シリコン膜５０３ｂとその表層膜であるシリコン酸化膜（図示せず）をドライエッチング処理し、膜厚５０nmの結晶質シリコン膜５０３ｂから成る島状の半導体層５０４ｂ〜５０８ｂを形成する。この半導体層５０４ｂ〜５０８ｂはＴＦＴの活性層となる島状の領域で、後にＴＦＴのソース領域とドレイン領域とが形成される領域である。ドライエッチング処理の際、ＲＩＥ型のドライエッチング装置を使用し、エッチングガスであるＣＦ4とＯ2のガス流量比が５０：４５のエッチング条件でドライエッチング処理しており、レジスト後退方によるテーパーエッチング処理が行われている。この為、被エッチング膜である半導体層５０４ｂ〜５０８ｂの側壁部は、特に便宜上図示してないが、順テーパー形状に形成されている（注：図中では便宜上矩形状で図示）。尚、半導体層５０４ｂ〜５０８ｂを順テーパー形状に形成する理由は、後工程で成膜されるゲート絶縁膜やゲート電極膜の段差部での被覆性を改善する為である（図６−Ａ参照）。
【００７８】
次に、ドライエッチング処理後の不要なレジストパターン（図示せず）について、アッシング工程とレジスト剥離工程とから成るレジスト除去処理を行う。ドライエッチング処理後のレジストパターン（図示せず）は、レジストを構成する高分子とエッチングガスとの反応や高分子間の架橋反応が進み、レジストパターン（図示せず）の表面に除去の困難な変質層が生成されている。当該変質層の除去処理には酸素プラズマによる炭酸ガスへの分解処理であるアッシング工程が好適であり、変質層除去後のレジストパターンの除去処理には有機系のレジスト剥離液による溶解処理であるレジスト剥離工程が好適である。この為、本実施形態では、アッシング工程による当該変質層の除去処理を行い、その後に有機系のレジスト剥離液によるレジスト剥離工程を行っている。ところで、ドライエッチング処理後のレジストパターン（図示せず）は、現像後の段階で超高圧水銀灯のｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成る多波長光の照射による多量のインデンカルボン酸の生成が行われている。従って、表層部分の変質層をアッシング除去した残りのレジスト材は、レジスト剥離液に対する溶解性が促進されており、レジスト剥離工程により、レジスト残渣無く、完全にレジスト除去処理することが可能である（図６−Ａ参照）。
【００７９】
次に、半導体層５０４ｂ〜５０８ｂを被覆する様に、膜厚３０〜２００nm、好ましくは膜厚８０〜１３０nmのシリコン酸化膜又はシリコン酸窒化膜から成るゲート絶縁膜５０９をプラズマＣＶＤ法又は減圧ＣＶＤ法により堆積する。本実施形態では、膜厚１００nmのシリコン酸化膜から成るゲート絶縁膜５０９をプラズマＣＶＤ法で堆積している。この際、堆積の前洗浄として、半導体層５０４ｂ〜５０８ｂの表面に付着している自然酸化膜（図示せず）を除去する為、所定時間の希フッ酸洗浄を行う。尚、ゲート絶縁膜５０９の膜厚は、後工程で成膜する上層のゲート電極膜からの応力を回避する為、８０nm以上の膜厚が必要であることが知られており、この点を考慮して設定されている（図６−Ｂ参照）。
【００８０】
次に、膜厚５〜５０nm、好ましくは膜厚２０〜４０nmのＴａＮ膜から成る第１層ゲート電極膜５１０をスパッタ法により堆積する。本実施形態では、膜厚３０nmのＴａＮ膜から成る第１層ゲート電極膜５１０を堆積している。その後、膜厚２００〜６００nm、好ましくは膜厚３００〜５００nm、より好ましくは膜厚３５０〜５００nmのＷ膜から成る第２層ゲート電極膜５１１をスパッタ法により堆積する。本実施形態では、膜厚３７０nmのＷ膜から成る第２層ゲート電極膜５１１を堆積している。尚、ＴａＮ膜の膜厚は、ドライエッチング時のテーパー形状領域に於ける残膜厚の制御性、及びスルードープ法によりＴａＮ膜を通過させて不純物元素をドーピングする際のドーピング特性の両方を考慮して設定されている。また、Ｗ膜の膜厚は、不純物元素をドーピングする際のＷ膜のチャネリング現象を防止する為、３４０nm以上の膜厚が必要なことが知られており、この点を考慮して設定されている（図６−Ｂ参照）。
【００８１】
次に、本発明のレジストパターン形成工程を連続処理することのできる現像装置を適用したフォトリソグラフィ工程により、汎用のＤＮＱ−ノボラック樹脂系のポジ型レジストから成るレジストパターン５１２ａ〜５１７ａを形成する。当該レジストパターン５１２ａ〜５１７ａはゲート電極と保持容量用電極とソース配線等を形成する為のレジストパターンで、上記の半導体層形成工程と基本的に同じレジストパターン形成工程である為、以下に簡略化して記載する。即ち、スピン塗布及びプリベーク処理により、ＤＮＱ−ノボラック樹脂系のポジ型レジストから成る所定膜厚のレジスト膜を成膜する。その後、所定の設計パターンが配置されたマスクを介して、等倍投影露光装置で所定時間の露光処理を行う。しかる後に、ＴＭＡＨ現像液（２．３８％）で所定時間の現像処理を行うことにより、ゲート電極と保持容量用電極とソース配線等を形成する為の所定寸法のレジストパターン（図示せず）を形成し、ＤＮＱ感光剤の感光波長域の光である波長３５０〜４５０nmの光を照射する。この際、本実施形態では超高圧水銀灯のｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成る多波長光を現像後のレジストパターン（図示せず）に照射している。引き続き、当該レジストパターン（図示せず）を軟化流動させる為、ガラス転移温度以上の温度で所定時間のベーク処理を行い、所望の側壁角を有する所定寸法のレジストパターン５１２ａ〜５１７ａを形成する。尚、上記の現像処理と光照射処理とガラス転移温度以上でのベーク処理は、波長３５０〜４５０nmの波長範囲の光を照射する為の光照射ユニットが内設された専用の現像装置で連続的に処理を行っている（図７−Ａ参照）。
【００８２】
次に、レジストパターン５１２ａ〜５１７ａをマスクに、膜厚３０nmのＴａＮ膜から成る第１層ゲート電極膜５１０と膜厚３７０nmのＷ膜から成る第２層ゲート電極膜５１１とから成る金属積層膜をドライエッチング処理する。当該ドライエッチング処理には松下電器産業製の高密度プラズマ利用のＩＣＰドライエッチング装置（装置名：Ｅ６４５）が使用され、テーパーエッチング処理と異方性エッチング処理との複合エッチング処理である３ステップのドライエッチング処理を行い、第１層ゲート電極５１２ｃ〜５１５ｃと第２層ゲート電極５１２ｂ〜５１５ｂとから成る所定寸法のゲート電極を形成し、同時に第１層保持容量電極５１６ｃと第２層保持容量電極５１６ｂとから成る所定寸法の保持容量電極、第１層ソース配線用電極５１７ｃと第２層ソース配線用電極５１７ｂとから成る所定寸法のソース配線用電極を形成する。当該ドライエッチング工程に於いて、第２層電極５１２ｂ〜５１７ｂ（第２層ゲート電極５１２ｂ〜５１５ｂと第２層保持容量電極５１６ｂと第２層ソース配線用電極５１７ｂとから成る電極の総称）は、第１層電極５１２ｃ〜５１７ｃ（第１層ゲート電極５１２ｃ〜５１５ｃと第１層保持容量電極５１６ｃと第１層ソース配線用電極５１７ｃとから成る電極の総称）よりチャネル方向の寸法が短く形成されている。また、第１層電極５１２ｃ〜５１７ｃの第２層電極５１２ｂ〜５１７ｂからの露出領域に該当する部分は、端部に近づくにつれ徐々に薄膜化したテーパー形状に形成されている。ところで、レジストパターン５１２ａ〜５１７ａは通常のレジストパターンと比較し、ガラス転移温度の低下作用の為、ガラス転移温度以上の温度でのベーク処理により、レジストパターン５１２ａ〜５１７ａの側壁角を更に小さく形成することが可能である。従って、当該３ステップのドライエッチング工程に於いて、第２層電極５１２ｂ〜５１７ｂからの露出領域に該当する第１層電極５１２ｃ〜５１７ｃのテーパー領域の寸法を更に長く形成することが可能である。尚、レジストパターン５１２ａ〜５１７ａはドライエッチング時のレジスト後退現象により形状縮小（図示せず）が進み、ゲート絶縁膜５０９は第１層電極５１２ｃ〜５１７ｃからの露出領域で膜減りが進み、ゲート絶縁膜５１８の形状に変形している（図７−Ｂ参照）。
【００８３】
この様な３ステップから成るドライエッチング処理の具体的処理は、以下の通りである。即ち、第１ステップのドライエッチング処理は、Ｗ膜から成る第２層ゲート電極膜５１１のみをテーパーエッチング処理する為のものある。この際のドライエッチング条件としては、ＣＦ4とＣｌ2とＯ2の混合ガスのガス流量が各々２５sccm（ＣＦ4）と２５sccm（Ｃｌ2）と１０sccm（Ｏ2）で、ＩＣＰ電力が５００W（ＩＣＰ電力密度：１．０１９W/cm2）、バイアス電力が１５０W（バイアス電力密度：０．９６W/cm2）、ガス圧力が１．０Paであり、ジャストエッチング（通常１２０秒程度）に１０％のオーバーエッチングを追加したエッチング時間でドライエッチング処理を行っている。第２ステップのドライエッチング処理は、第１ステップのドライエッチング処理で形成した第２層電極（Ｗ膜）（図示せず）をマスクに第１層ゲート電極膜（ＴａＮ膜）５１０を異方性エッチング処理する為のものである。この際のエッチング条件としては、ＣＦ4とＣｌ2の混合ガスのガス流量が各々３０sccm（ＣＦ4）と３０sccm（Ｃｌ2）で、ＩＣＰ電力が５００W（ＩＣＰ電力密度：１．０１９W/cm2）、バイアス電力が１０W（バイアス電力密度：０．０６４W/cm2）、ガス圧力が１．０Paであり、ジャストエッチング（通常４５秒程度）に１５秒のオーバーエッチングを追加したエッチング時間でドライエッチング処理を行っている。第３ステップのドライエッチング処理は、第１ステップと第２ステップのドライエッチング処理により、レジストパターン形状が縮小後退したレジストパターン（図示せず）をマスクに第２層ゲート電極（図示せず）を異方性エッチング処理し、矩形に近い形状の第２層電極５１２ｂ〜５１７ｂと、第２層電極５１２ｂ〜５１７ｂからの露出領域に該当する第１層電極５１２ｃ〜５１７ｃを端部に近づくにつれ薄膜化したテーパー形状に形成する為のものである。この際のエッチング条件としては、ＳＦ6とＣｌ2とＯ2の混合ガスのガス流量が各々２４sccm（ＣＦ4）と１２sccm（Ｃｌ2）と２４sccm（Ｏ2）で、ＩＣＰ電力が７００W（ＩＣＰ電力密度：１．４２７W/cm2）、バイアス電力が４W（バイアス電力密度：０．０２６W/cm2）、ガス圧力が１．３Paであり、２５秒の固定したエッチング時間でドライエッチング処理を行っている（図７−Ｂ参照）。
【００８４】
次に、ドライエッチング処理後の不要なレジストパターン（図示せず）について、アッシング工程とレジスト剥離工程とから成るレジスト除去処理を行う。ドライエッチング処理後のレジストパターン（図示せず）は、表面に除去の困難な変質層が生成されている。当該変質層の除去処理にはアッシング工程が好適であり、変質層除去後のレジストパターンの除去処理にはレジスト剥離工程が好適である。この為、本実施形態では、アッシング工程による当該変質層の除去処理を行い、その後にレジスト剥離液によるレジスト剥離工程を行っている。ところで、ドライエッチング処理後のレジストパターン（図示せず）は、現像後の段階で超高圧水銀灯のｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成る多波長光の照射による多量のインデンカルボン酸の生成が行われている。従って、表層部分の変質層をアッシング除去した残りのレジスト材は、レジスト剥離液に対する溶解性が促進されており、レジスト剥離工程により、レジスト残渣無く、完全にレジスト除去処理することが可能である（図７−Ｂ参照）。
【００８５】
次に、イオンドーピング装置を使用して、第１層電極５１２ｃ〜５１６ｃをマスクに第２のドーピング処理であるＰ（即ち、リン）元素から成る低ドーズ量のｎ型不純物をドーピングする。当該第２のドーピング処理により、第１層電極５１２ｃ〜５１６ｃの外側の領域に対応する半導体層５０４ｂ〜５０８ｂにｎ型不純物の低濃度不純物領域（ｎ−−領域）５１９〜５２３が形成される。この際、低濃度不純物領域（ｎ−−領域）５１９〜５２３の形成に於いては、所謂スルードープ法により上層膜であるゲート絶縁膜５１８を介してドーピングしている。尚、ドーピング条件としては、イオン源にホスフィン（ＰＨ3）希釈率３〜２０％濃度のホスフィン（ＰＨ3）／水素（Ｈ2）を使用し、加速電圧３０〜９０kVでドーズ量６×１０12〜１．５×１０14atoms/cm2が考えられるが、本実施形態ではホスフィン（ＰＨ3）希釈率５％濃度のホスフィン（ＰＨ3）／水素（Ｈ2），加速電圧５０kV，ドーズ量３×１０13atoms/cm2のドーピング条件でドーピングしている（図８−Ａ参照）。
【００８６】
次に、通常のフォトリソグラフィ処理により、不純物をドーピング処理する為のマスクであるレジストパターン５２４〜５２５を形成する。当該レジストパターン５２４〜５２５は、ＧＯＬＤ構造の駆動回路６０６であるｐチャネル型ＴＦＴ６０２とＬＤＤ構造の画素ＴＦＴ６０４の作製領域に形成され、ＧＯＬＤ構造の駆動回路６０６であるｎチャネル型ＴＦＴ６０１，６０３並びに保持容量６０５の作製領域には形成されない。この際、ＧＯＬＤ構造のｐチャネル型ＴＦＴ６０２の作製領域に於いては、レジストパターン５２４の端部が、半導体層５０５ｂの外側に位置する様に、即ち半導体層５０５ｂを完全に被覆する様に形成される。また、ＬＤＤ構造の画素ＴＦＴ６０４の作製領域に於いては、レジストパターン５２５の端部が半導体層５０７ｂの内側で第１層ゲート電極５１５ｃから所定の距離だけ外側に位置する様に、即ち第１層ゲート電極５１５ｃの端部からＬｏｆｆ領域（詳細は後の工程で説明）の分だけ外側に位置する様に形成される（図８−Ｂ参照）。
【００８７】
次に、イオンドーピング装置を使用して、レジストパターン５２４〜５２５をマスクに第３のドーピング処理であるＰ元素から成る高ドーズ量のｎ型不純物をドーピングする。この際、ＧＯＬＤ構造の駆動回路６０６であるｎチャネル型ＴＦＴ６０１，６０３の作製領域に於いては、第１層ゲート電極５１２ｃ，５１４ｃの外側に対応する半導体層５０４ｂ，５０６ｂには、既にｎ型不純物の低濃度不純物領域（ｎ−−領域）５１９，５２１が形成されているが、その上からｎ型不純物の高濃度不純物領域（ｎ＋領域）５２６，５２８が形成され、同時に第１層ゲート電極５１２ｃ，５１４ｃの第２層ゲート電極５１２ｂ，５１４ｂからの露出領域に対応する半導体層５０４ｂ，５０６ｂに、ｎ型不純物の低濃度不純物領域（ｎ−領域）５２７，５２９が形成される。この様にして形成される高濃度不純物領域（ｎ＋領域）５２６，５２８はＧＯＬＤ構造のソース領域又はドレイン領域としての機能を有し、低濃度不純物領域（ｎ−領域）５２７，５２９はＧＯＬＤ構造のＬｏｖ領域（ゲート電極とオーバーラップしている電界緩和領域のこと）である電界緩和領域としての機能を有することになる。また、保持容量６０５の作製領域に於いても、同様にｎ型不純物の高濃度不純物領域（ｎ＋領域）５３２と低濃度不純物領域（ｎ−領域）５３３が形成される。此処で形成されたｎ型不純物の高濃度不純物領域（ｎ＋領域）５３２と低濃度不純物領域（ｎ−領域）５３３は、当該領域がＴＦＴでなく保持容量６０５の作製領域である為、容量形成用電極の片側としての機能を有している（図８−Ｂ参照）。
【００８８】
一方、ＬＤＤ構造の画素ＴＦＴ６０４の作製領域に於いては、当該第３のドーピング処理により、レジストパターン５２５の外側に対応する半導体層５０７ｂにｎ型不純物の高濃度不純物領域（ｎ＋領域）５３０が形成される。当該半導体層５０７ｂには、既にｎ型不純物の低濃度不純物領域（ｎ−−領域）５２２が形成されているが、高濃度不純物領域（ｎ＋領域）５３０の形成に伴い、当該低濃度不純物領域（ｎ−−領域）５２２は、高濃度不純物領域（ｎ＋領域）５３０と結果として形成される低濃度不純物領域（ｎ−−領域）５３１とに区分されることになる。この様にして形成される高濃度不純物領域（ｎ＋領域）５３０はＬＤＤ構造のソース領域又はドレイン領域としての機能を有し、低濃度不純物領域（ｎ−−領域）５３１はＬＤＤ構造のＬｏｆｆ領域（ゲート電極とオーバーラップしてない電界緩和領域のこと）である電界緩和領域としての機能を有することになる。尚、本明細書でＬｏｆｆ領域とは、ゲート電極とオーバーラップしてないＬＤＤ構造の電界緩和領域のことである。この際のドーピング条件としては、イオン源にホスフィン（ＰＨ3）希釈率３〜２０％濃度のホスフィン（ＰＨ3）／水素（Ｈ2）を使用し、加速電圧３０〜９０kVでドーズ量６×１０14〜１．５×１０16atoms/cm2が考えられるが、本実施形態ではホスフィン（ＰＨ3）希釈率５％濃度のホスフィン（ＰＨ3）／水素（Ｈ2），加速電圧６５kV，ドーズ量３×１０15atoms/cm2のドーピング条件でドーピング処理している（図８−Ｂ参照）。
【００８９】
上記の高濃度不純物領域（ｎ＋領域）５２６，５２８，５３０，５３２と低濃度不純物領域（ｎ−領域）５２７，５２９，５３３は、上層膜を介してドーピングする所謂スルードープ法で形成されている。スルードープ法とは上層膜を介して目的物質層に不純物をドーピングするドーピング法のことで、上層膜の膜質と膜厚に依存して目的物質層の不純物濃度を変化できる特徴がある。従って、同一のドーピング条件で不純物をドーピングするにも拘わらず、上層膜がイオン阻止能の小さいゲート絶縁膜５１８で構成されている領域に高濃度不純物領域（ｎ＋領域）５２６，５２８，５３０，５３２を形成し、上層膜がイオン阻止能の大きい第１層電極（ＴａＮ膜）５１２ｃ，５１４ｃ，５１６ｃとゲート絶縁膜５１８との積層膜で構成されている領域に低濃度不純物領域（ｎ−領域）５２７，５２９，５３３を同時に形成することが可能となっている（図８−Ｂ参照）。
【００９０】
尚、ＧＯＬＤ構造の駆動回路６０６であるｎチャネル型ＴＦＴ６０１，６０３の作製領域に於いては、上記の高濃度不純物領域（ｎ＋領域）５２６，５２８と低濃度不純物領域（ｎ−領域）５２７，５２９の形成に伴い、半導体層５０４ｂ，５０６ｂに於ける第２層ゲート電極５１２ｂ，５１４ｂと重なる領域に、ＴＦＴのチャネル形成領域が画定されることになる。また、同様にして、ＬＤＤ構造の画素ＴＦＴ６０４の作製領域に於いて、半導体層５０７ｂに於ける第１層ゲート電極５１５ｃと重なる領域に、ＴＦＴのチャネル領域が画定されることになる（図８−Ｂ参照）。
【００９１】
次に、ドーピング処理後の不要なレジストパターン５２４〜５２５を除去する為、アッシング工程とレジスト剥離工程とから成るレジスト除去処理を行う。この際、レジストパターン５２４〜５２５は通常のフォトリソグラフィ工程でパターン形成されており、特にドーピング処理後に於いては、レジストパターン５２４〜５２５のレジスト除去性が困難となっている。この点については、酸素プラズマ処理であるアッシング工程の長時間化で対処している。しかる後、通常のフォトリソグラフィ処理により、不純物をドーピング処理する為のマスクであるレジストパターン５３４〜５３６を形成する。この際、当該レジストパターン５３４〜５３６は、ＧＯＬＤ構造の駆動回路６０６であるｐチャネル型ＴＦＴ６０２と保持容量６０５の作製領域を開口する様に形成される（図９−Ａ参照）。
【００９２】
次に、イオンドーピング装置を使用して、第４のドーピング処理であるＢ元素から成る高ドーズ量のｐ型不純物をスルードープ法でドーピングする。当該第４のドーピング処理により、ＧＯＬＤ構造の駆動回路６０６であるｐチャネル型ＴＦＴ６０２の作製領域に於いては、第１層ゲート電極５１３ｃの外側に対応する半導体層５０５ｂに、ｐ型不純物の高濃度不純物領域（ｐ＋領域）５３７が形成される。また、第１層ゲート電極５１３ｃの第２層ゲート電極５１３ｂからの露出領域に対応する半導体層５０５ｂに、ｐ型不純物の低濃度不純物領域（ｐ−領域）５３８が同時に形成される。この様にして形成される高濃度不純物領域（ｐ＋領域）５３７はＧＯＬＤ構造のソース領域又はドレイン領域としての機能を有し、低濃度不純物領域（ｐ−領域）５３８はＧＯＬＤ構造のＬｏｖ領域（ゲート電極とオーバーラップしている電界緩和領域のこと）である電界緩和領域としての機能を有することになる。一方、保持容量６０５の作製領域に於いても、同様に、容量形成用電極の片側として機能する高濃度不純物領域（ｐ＋領域）５３９と低濃度不純物領域（ｐ−領域）５４０とが形成されている（図９−Ａ参照）。
【００９３】
ところで、ｐチャネル型ＴＦＴ６０２の作製領域に於けるｐ型不純物の高濃度不純物領域（ｐ＋領域）５３７には、既にｎ型不純物の低濃度不純物領域（ｎ−−領域）５２０が形成されているが、ｎ型不純物の濃度以上のｐ型不純物がドーピングされる為、全体としてｐ型の導電型を有する高濃度不純物領域（ｐ＋領域）５３７が形成されることになる。また、保持容量６０５の作製領域に於いても、既にｎ型不純物の高濃度不純物領域（ｎ＋領域）５３２と低濃度不純物領域（ｎ−領域）５３３とが形成されているが、ｎ型不純物の濃度以上のｐ型不純物がドーピングされる為、全体としてｐ型の導電型を有する高濃度不純物領域（ｐ＋領域）５３９と低濃度不純物領域（ｐ−領域）５４０とが形成されている。尚、ｐ型不純物の高濃度不純物領域（ｐ＋領域）５３７，５３９と低濃度不純物領域（ｐ−領域）５３８，５４０は、ｎ型不純物領域の場合と同様に、上層膜の膜質や膜厚の違いを利用してスルードープ法により同時に形成されている。また、この際のドーピング条件としては、イオン源にジボラン（Ｂ2Ｈ6）希釈率３〜２０％濃度のジボラン（Ｂ2Ｈ6）／水素（Ｈ2）を使用し、加速電圧６０〜１００kVでドーズ量４×１０15〜１×１０17ions/cm2が考えられるが、本実施形態ではジボラン（Ｂ2Ｈ6）希釈率５％濃度のジボラン（Ｂ2Ｈ6）／水素（Ｈ2），加速電圧８０kV，ドーズ量２×１０16ions/cm2のドーピング条件でドーピングしている（図９−Ａ参照）。
【００９４】
次に、ドーピング処理後の不要なレジストパターン５３４〜５３６を除去する為、アッシング工程とレジスト剥離工程とから成るレジスト除去処理を行う。この際、レジストパターン５３４〜５３６は通常のフォトリソグラフィ工程でパターン形成されており、特にドーピング処理後に於いては、レジストパターン５３４〜５３６のレジスト除去性が困難となっている。この点については、酸素プラズマ処理であるアッシング工程の長時間化で対処している。しかる後、膜厚５０〜３００nm、好ましくは膜厚１００〜２００nmのシリコン窒化膜又はシリコン酸窒化膜から成る第１の層間絶縁膜５４１をプラズマＣＶＤ法により堆積する。本実施形態では、膜厚１５０nmのシリコン窒化膜から成る第１の層間絶縁膜５４１をプラズマＣＶＤ法により堆積している。引き続き、半導体層５０４ｂ〜５０８ｂにドーピングされたｎ型不純物（Ｐ元素）又はｐ型不純物（Ｂ元素）の熱活性化の為、ファーネス炉に於いて、６００℃−１２時間の熱処理を行う。当該熱処理は、ｎ型又はｐ型不純物の熱活性化処理の為に行うものであるが、ゲート電極の真下に位置するチャネル領域に存在する触媒元素（Ｎｉ元素）を不純物によりゲッタリングする目的も兼ねている。尚、第１の層間絶縁膜５４１の堆積前に当該熱活性化処理を行っても良いが、ゲート電極等の配線材料の耐熱性が弱い場合は、第１の層間絶縁膜５４１の堆積後に行う方が好ましい。当該熱処理に続いて、半導体層５０４ｂ〜５０８ｂのダングリングボンドを終端させる為、４１０℃−１時間の水素化処理を水素３％含有の窒素雰囲気中で行う（図９−Ｂ参照）。
【００９５】
次に、第１の層間絶縁膜５４１の上に、膜厚０．７〜３μm、好ましくは膜厚１〜２μmのアクリル樹脂膜から成る第２の層間絶縁膜５４２を成膜する。本実施形態では、膜厚１．６μmのアクリル樹脂膜から成る第２の層間絶縁膜５４２を成膜している。当該アクリル樹脂膜の成膜は、スピン塗布法でアクリル樹脂膜を塗布した後、オーブンベーク炉で熱処理することにより成膜される。その後、通常のフォトリソグラフィ処理と酸素プラズマ（厳密には５％のＣＦ4含有）によるドライエッチング処理により、アクリル樹脂膜から成る第２の層間絶縁膜５４２に所定寸法のコンタクトホール５４３を形成する。此処で、コンタクトホール５４３は、ｎ型不純物の高濃度不純物領域（ｎ＋領域）５２６，５２８，５３０及びｐ型不純物の高濃度不純物領域（ｐ＋領域）５３７，５３９、更にはソース配線として機能するソース配線用電極５１７ｂｃ（第１層ソース配線用電極５１７ｃと第２層ソース配線用電極５１７ｂとで構成）に接続する様に形成されている。尚、ドライエッチング処理後のレジストパターン（図示せず）は、酸素プラズマ（厳密には５％のＣＦ4含有）でアクリル樹脂膜をドライエッチング処理する過程で膜減りにより少ししか残存してないが、残存したレジストパターン（図示せず）の除去はレジスト剥離液処理で行っている（図１０−Ａ参照）。
【００９６】
次に、スパッタ前洗浄として希フッ酸処理により、コンタクトホール５４３の底部に露出している結晶質シリコン膜５０３ｂから成る半導体層５０４ｂ〜５０８ｂの表面を洗浄する。その後、Ｔｉ（１００nm）／Ａｌ（３５０nm）／Ｔｉ（１００nm）の３層膜から成る金属積層膜（図示せず）をスパッタ法により堆積する。尚、当該金属積層膜に於いて、膜厚１００nmの１層目のＴｉ膜はコンタクト抵抗の低抵抗化とシリコンとアルミニウムの相互拡散を防止する目的で堆積され、膜厚１００nmの３層目のＴｉ膜はアルミニウム配線表面のヒロックを防止する目的で堆積されている。金属積層膜を堆積した後、通常のフォトリソグラフィ処理により、金属積層膜上に所定寸法の配線形成用のレジストパターン（図示せず）を形成する（図１０−Ｂ参照）。
【００９７】
次に、塩素系のエッチングガスを使用してドライエッチング処理を行うことにより、所定寸法の金属積層膜配線５４４〜５４９と接続電極５５０，５５２，５５３とゲート配線５５１とを同時に形成する。金属積層膜配線５４４〜５４９は、駆動回路６０６の高濃度不純物領域（ｎ＋領域）５２６，５２８と高濃度不純物領域（ｐ＋領域）５３７とに電気的に接続する様に形成されている。また、接続電極５５０は、画素ＴＦＴ６０４の高濃度不純物領域（ｎ＋領域）５３０とソース配線として機能する第２層ソース配線用電極５１７ｂとを電気的に接続する様に形成されている。また、接続電極５５２は画素ＴＦＴ６０４の高濃度不純物領域（ｎ＋領域）５３０と電気的に接続する様に形成されており、接続電極５５３は保持容量６０５の高濃度不純物領域（ｐ＋領域）５３９と電気的に接続する様に形成されている。また、ゲート配線５５１は、画素ＴＦＴ６０４の複数の第２層ゲート電極５１５ｂを電気的に接続する様に形成されている。尚、第２の層間絶縁膜５４２に有機系のアクリル樹脂膜が適用されている為、レジスト除去処理にアッシング工程を導入することができず、レジスト剥離工程のみでレジストパターン（図示せず）の除去処理を行っている（図１０−Ｂ参照）。
【００９８】
次に、膜厚８０〜１３０nm、好ましくは膜厚１００〜１２０nmの透明導電膜であるＩＴＯ（Indium−TiN−Oxideの略）膜をスパッタ法により堆積する。本実施形態では、膜厚１１０nmのＩＴＯ膜をスパッタ法により堆積している。しかる後、通常のフォトリソグラフィ処理により、所定寸法の画素電極用のレジストパターン（図示せず）を形成する。引き続き、関東化学（株）製の商品名「ＩＴＯ−０４Ｎ」のエッチング液を使用して、ウェットエッチング処理を行う。当該ウェットエッチング処理により、ＩＴＯ膜から成る所定寸法の画素電極５５４が接続電極５５２，５５３に接続される様に形成される。画素電極５５４は、接続電極５５２を介して、画素ＴＦＴ６０４のソース領域又はドレイン領域として機能する高濃度不純物領域（ｎ＋領域）５３０と電気的に接続されており、更に接続電極５５３を介して、保持容量６０５の高濃度不純物領域（ｐ＋領域）５３９とも電気的に接続されている。ウェットエッチング処理の後、不要なレジストパターン（図示せず）を除去する為、レジスト剥離工程から成るレジスト除去処理を行う。此処では、第２の層間絶縁膜５４２に有機系のアクリル樹脂膜が適用されている為、レジスト除去処理にアッシング工程を導入することができず、レジスト剥離工程のみでレジストパターン（図示せず）の除去処理を行っている（図１０−Ｂ参照）。
【００９９】
以上の様に、アクティブマトリクス型液晶表示装置の作製工程に本発明のレジストパターン形成工程を連続処理することのできる現像装置を適用した場合、以下の様な作用効果を挙げることが可能である。ＤＮＱ感光剤の感光波長域の光である波長３５０〜４５０nmの光を半導体層形成用レジストパターン及びゲート等の電極形成用レジストパターンに照射することにより、ガラス転移温度が低下する為、当該レジストパターンの所望の側壁角を得る為のベーク温度の低下を実現ことが可能であり、ベーク温度を低下させない場合には、軟化流動の促進により当該レジストパターンの側壁角をより小さくすることが可能である。この為、被エッチングパターンである半導体層やゲート電極等のパターンでのテーパー領域の寸法は、より長い方向で制御可能である。このことは、特にＧＯＬＤ構造ゲート電極の形成工程で有利であり、ＧＯＬＤ構造ゲート電極のＬｏｖ領域の寸法を更に大きくする方向で制御可能な為、ＴＦＴ特性に対するプロセス余裕度の向上の点で有効である。また、ドライエッチング処理後のレジストパターンを除去処理する際、アッシング工程とレジスト剥離工程とにより、レジスト残渣無く、完全にレジスト除去処理することが可能であり、半導体装置の品質向上に対しても有効である。尚、本実施形態に於いては、アクティブマトリクス型液晶表示装置の作製工程について具体的に説明したが、アクティブマトリクス型のＥＬ表示装置の作製工程にも適用可能であることは言うまでもない。
【０１００】
〔実施形態５〕
本実施形態では、本発明のレジストパターン形成方法や現像装置を適用して作製される表示装置を組み込んだ電子機器の具体例について記載する。当該表示装置としては、アクティブマトリクス型の液晶表示装置及びＥＬ表示装置等があり、様々な電子機器の表示部に適用されている。此処では、表示装置が表示部に適用された電子機器の具体例を図１４〜１６に基づき記載する。
【０１０１】
尚、表示装置が表示部に適用された電子機器としては、ビデオカメラとデジタルカメラとプロジェクター（リア型又はフロント型）とヘッドマウントディスプレイ（ゴーグル型ディスプレイ）とゲーム機とカーナビゲーションとパーソナルコンピュータと携帯情報端末（モバイルコンピュータ，携帯電話，電子書籍等）等が挙げられる。
【０１０２】
図１４−Ａは、本体１００１と映像入力部１００２と表示装置１００３とキーボード１００４とで構成されたパーソナルコンピュータである。当該表示装置１００３及び他の回路に、本発明の表示装置を適用することができる。
【０１０３】
図１４−Ｂはビデオカメラであり、本体１１０１と表示装置１１０２と音声入力部１１０３と操作スイッチ１１０４とバッテリー１１０５と受像部１１０６とで構成される。当該表示装置１１０２及び他の回路に、本発明の表示装置を適用することができる。
【０１０４】
図１４−Ｃはモバイルコンピュータ（モービルコンピュータ）であり、本体１２０１とカメラ部１２０２と受像部１２０３と操作スイッチ１２０４と表示装置１２０５とで構成される。当該表示装置１２０５及び他の回路に、本発明の表示装置を適用することができる。
【０１０５】
図１４−Ｄはゴーグル型ディスプレイであり、本体１３０１と表示装置１３０２とアーム部１３０３とで構成される。当該表示装置１３０２及び他の回路に、本発明の表示装置を適用することができる。
【０１０６】
図１４−Ｅはプログラムを記録した記録媒体（以下、記録媒体と略記）に用いるプレーヤーであり、本体１４０１と表示装置１４０２とスピーカー部１４０３と記録媒体１４０４と操作スイッチ１４０５とで構成される。尚、この装置は記録媒体としてＤＶＤ及びＣＤ等が用いられ、音楽鑑賞又はゲーム又はインターネットに利用可能である。当該表示装置１４０２及び他の回路に、本発明の表示装置を適用することができる。
【０１０７】
図１４−Ｆは携帯電話であり、表示用パネル１５０１と操作用パネル１５０２と接続部１５０３と表示部１５０４と音声出力部１５０５と操作キー１５０６と電源スイッチ１５０７と音声入力部１５０８とアンテナ１５０９とで構成される。表示用パネル１５０１と操作用パネル１５０２は、接続部１５０３で接続されている。表示用パネル１５０１の表示部１５０４が設置されている面と操作用パネル１５０２の操作キー１５０６が設置されている面との角度θは、接続部１５０３に於いて任意に変えることができる。尚、当該表示部１５０４に、本発明の表示装置を適用することができる（図１４参照）。
【０１０８】
図１５−Ａはフロント型プロジェクターであり、光源光学系及び表示装置１６０１とスクリーン１６０２とで構成される。当該表示装置１６０１及び他の回路に、本発明の表示装置を適用することができる。
【０１０９】
図１５−Ｂはリア型プロジェクターであり、本体１７０１と光源光学系及び表示装置１７０２とミラー１７０３〜１７０４とスクリーン１７０５とで構成される。当該表示装置１７０２及び他の回路に、本発明の表示装置を適用することができる。
【０１１０】
尚、図１５−Ｃは、図１５−Ａに示された光源光学系及び表示装置１６０１と図１３−Ｂに示された光源光学系及び表示装置１７０２に於ける構造の一例を示した図である。光源光学系及び表示装置１６０１，１７０２は、光源光学系１８０１とミラー１８０２，１８０４〜１８０６とダイクロイックミラー１８０３と光学系１８０７と表示装置１８０８と位相差板１８０９と投射光学系１８１０とで構成される。投射光学系１８１０は、投射レンズを備えた複数の光学レンズで構成される。この構成は、表示装置１８０８を３個使用している為、三板式と呼ばれている。また、同図の矢印で示した光路に於いて、光学レンズ及び偏光機能を有するフィルム又は位相差を調整する為のフィルム又はＩＲフィルム等を適宜に配設しても良い。
【０１１１】
図１５−Ｄは、図１５−Ｃに於ける光源光学系１８０１の構造の一例を示した図である。本実施例に於いては、光源光学系１８０１はリフレクター１８１１と光源１８１２とレンズアレイ１８１３〜１８１４と偏光変換素子１８１５と集光レンズ１８１６とで構成される。尚、同図に示した光源光学系１８０１は単なる一例であり、当該構成に限定されないことは言うまでもない。例えば、光源光学系１８０１に、光学レンズ及び偏光機能を有するフィルム又は位相差を調整するフィルム又はＩＲフィルム等を適宜に付設しても良い（図１５参照）。
【０１１２】
図１６−Ａは、単板式の例を示したものである。同図に示した光源光学系及び表示装置は、光源光学系１９０１と表示装置１９０２と投射光学系１９０３と位相差板１９０４とで構成される。投射光学系１９０３は、投射レンズを備えた複数の光学レンズで構成される。同図に示した光源光学系及び表示装置は、図１５−Ａと図１５−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。また、光源光学系１９０１は、図１５−Ｄに示した光源光学系を使用しても良い。尚、表示装置１９０２にはカラーフィルター（図示しない）が付設されており、表示映像のカラー化が図られている。
【０１１３】
図１６−Ｂに示した光源光学系及び表示装置は図１６−Ａの応用例であり、カラーフィルターを付設する代わりに、ＲＧＢの回転カラーフィルター円板１９０５を適用して表示映像をカラー化している。同図に示した光源光学系及び表示装置は、図１５−Ａと図１５−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。
【０１１４】
図１６−Ｃに示した光源光学系及び表示装置は、カラーフィルターレス単板式と呼ばれている。この方式は、表示装置１９１６にマイクロレンズアレイ１９１５を付設し、ダイクロイックミラー（緑）１９１２とダイクロイックミラー（赤）１９１３とダイクロイックミラー（青）１９１４とを適用して表示映像をカラー化している。投射光学系１９１７は、投射レンズを備えた複数の光学レンズで構成される。同図に示した光源光学系及び表示装置は、図１５−Ａと図１５−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。また、光源光学系１９１１としては、光源の他に結合レンズ及びコリメーターレンズを用いた光学系を適用しても良い（図１６参照）。
【０１１５】
以上の様に、本発明は、その適用範囲が極めて広く、アクティブマトリクス型の液晶表示装置及びＥＬ表示装置等の表示装置を組み込んだ様々な電子機器に適用可能である。
【０１１６】
【発明の効果】
第１の効果は、所望の側壁角を有するレジストパターンの形成とレジスト除去性の両立を実現できる為、レジスト後退法によるテーパーエッチング工程に於けるプロセス余裕度の向上を図ることが可能なことである。
【０１１７】
第２の効果は、レジストパターンのガラス転移温度の低下により、ガラス転移温度以上の温度でのベーク処理時にレジストパターンの軟化流動の促進を図ることが可能なことである。従って、ＧＯＬＤ構造ＴＦＴのゲート電極形成工程に於いて、Ｌｏｖ領域の寸法を更に大きくする方向で制御可能である為、ＴＦＴ特性に対するプロセス余裕度の向上に有効なことである。
【０１１８】
第３の効果は、ＧＯＬＤ構造ＴＦＴのゲート電極形成工程に於いて、Ｌｏｖ領域の寸法を更に大きくする方向で制御可能である為、ＴＦＴ特性の安定化に有効なことである。
【０１１９】
第４の効果は、ドライエッチング処理後のレジストパターンを除去処理する際、アッシング工程とレジスト剥離工程とにより、レジスト残渣無く、完全にレジスト除去処理することが可能な為、半導体装置の品質向上と歩留向上に有効なことである。
【０１２０】
第５の効果は、本発明の現像装置を適用することにより、第１〜第４の効果を維持した状態で、レジストパターン形成工程の高スループット化を図ることが可能なことである。
【図面の簡単な説明】
【図１】 レジストパターンの形成工程を示す工程断面図である。
【図２】 ＧＯＬＤ構造ＴＦＴの作製工程を示す工程断面図である。
【図３】 現像装置の全体概略を示す平面図である。
【図４】 光照射ユニットの具体的構成を示す断面図である。
【図５】 アクティブマトリクス型液晶表示装置の作製工程を示す工程断面図である。
【図６】 アクティブマトリクス型液晶表示装置の作製工程を示す工程断面図である。
【図７】 アクティブマトリクス型液晶表示装置の作製工程を示す工程断面図である。
【図８】 アクティブマトリクス型液晶表示装置の作製工程を示す工程断面図である。
【図９】 アクティブマトリクス型液晶表示装置の作製工程を示す工程断面図である。
【図１０】アクティブマトリクス型液晶表示装置の作製工程を示す工程断面図である。
【図１１】ＧＯＬＤ構造ＴＦＴの構造を示す断面図及びレジストパターンの側壁角とＬｏｖ領域の寸法との間の相関関係を示す相関データーである。
【図１２】実験１の結果を示す光学顕微鏡の写真データーである。
【図１３】実験２の結果を示す断面ＳＥＭ写真データーである。
【図１４】表示装置を組み込んだ電子機器の例を示す概略図である。
【図１５】表示装置を組み込んだ電子機器の例を示す概略図である。
【図１６】表示装置を組み込んだ電子機器の例を示す概略図である。
【発明の属する技術分野】
本発明は半導体装置の作製方法に関し、特にフォトリソグラフィ工程におけるレジストパターンの形成方法に関するものである。更に本発明は、当該作製方法で使用する現像装置に関する。尚、本明細書で半導体装置とは、薄膜トランジスタ（Thin Film Transistor以下、ＴＦＴと略記）で回路構成される半導体装置全般を指し、例えばアクティブマトリクス形の液晶表示装置又はＥＬ（Electroluminescenceの略）表示装置等の表示装置をその範疇に含むものである。
【０００２】
【従来の技術】
近年、ＴＦＴで回路構成されたアクティブマトリクス型の液晶表示装置がパーソナルコンピュータやテレビの表示画面に応用され、これらの製品が市場で流通している。また、バックライトが不要で自発光型のアクティブマトリクス型ＥＬ表示装置が、表示部の薄型化と生産原価の低減に有利と考えられ、各社で精力的に製品化開発が進められている状況である。この様なアクティブマトリクス型の液晶表示装置やＥＬ表示装置等の表示装置の作製に於いては、ＬＳＩ（Large Scale Integrated Circuitの略）の作製工程と同様に、ＣＶＤ工程等の薄膜堆積工程とフォトリソグラフィ工程とエッチング工程とレジスト除去工程とが繰り返し行われることにより、微細なデバイスパターンの形成が行われている。フォトリソグラフィ工程はデバイスパターンの基となるレジストパターンの形成工程で、エッチング工程は当該レジストパターンをマスクに下層膜をエッチング処理するデバイスパターン形成工程で、レジスト除去工程はエッチング後の不要なレジストパターンを除去する為の工程である。
【０００３】
上記のフォトリソグラフィ工程はエッチングのマスクとなるレジストパターンの形成工程で、表示装置の作製工程に於いては、レジスト材料にジアゾナフトキノン（以下、ＤＮＱと略記）−ノボラック樹脂系のポジ型レジストが一般的に適用されている。当該フォトリソグラフィ工程の露光装置としては、超高圧水銀灯のスペクトル光であるｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成る多波長光を利用する等倍投影露光装置（具体的にはＣａｎｏｎ製のＭＰＡ）や超高圧水銀灯のｇ線又はｉ線の単波長光を利用する等倍投影露光装置（略称：等倍ステッパ）が適用されている。具体的な処理工程は、多波長光の等倍投影露光装置を使用する場合と単波長光の等倍投影露光装置を使用する場合とで異なっている。多波長光の等倍投影露光装置を使用する場合のフォトリソグラフィ工程は、［レジスト塗布］→［プリベーク（１００℃程度）］→［露光］→［現像］→［ポストベーク（１２０℃程度）］の一連の工程から成っている。一方、単波長光の等倍投影露光装置を使用する場合のフォトリソグラフィ工程は、［レジスト塗布］→［プリベーク（１００℃程度）］→［露光］→［露光後ベーク（Post Exposure Bake：以下、ＰＥＢと略記）（１２０℃程度）］→［現像］→［ポストベーク（１２０℃程度）］の一連の工程から成っており、露光後にＰＥＢ処理が導入されているのが特徴である。
【０００４】
尚、単波長光の等倍投影露光装置を使用する場合に於いて、露光後にＰＥＢ処理を導入する主な理由は、レジストパターンの側壁部に微細パターンの形成上好ましくない干渉縞が形成されるのを防止する為である。即ち、単波長光の等倍投影露光装置で露光する場合、露光光が単波長であることに起因して、基板への入射光と基板からの反射光との間の干渉により、露光領域のレジスト膜内部に於いて、深さ方向に光強度の強弱現象が発生することが知られている。当該光強度の強弱現象は、結果として深さ方向のインデンカルボン酸（ＤＮＱ感光剤からの光化学反応生成物）濃度の濃淡現象を招き、露光後のＰＥＢ処理が無いとレジストパターンの側壁部に干渉縞が形成されることになる。露光後のＰＥＢ処理は、露光領域のレジスト膜内部に存在するインデンカルボン酸濃度の濃淡部分を熱拡散し深さ方向に均一化する作用が有る為、現像後に於けるレジストパターン側壁部の干渉縞の発生を防止することが可能である。また、レジストパターンの寸法がレジスト膜厚の変化に伴い周期変動する現象である定在波効果に対しても、露光後のＰＥＢ処理が有効であるとの説も一部で提唱されている。この様な理由から、単波長光の等倍投影露光装置を使用する場合は、一般的に露光後にＰＥＢ処理が導入されている。一方、多波長光の等倍投影露光装置を使用する場合は、露光光に多波長光（超高圧水銀灯のｇ線とｈ線とｉ線）が利用されており、基板への入射光と基板からの反射光との間の干渉による光強度の強弱現象の発生が殆ど無い為、露光後のＰＥＢ処理は基本的に不要である。但し、ＰＥＢ処理を導入しても特にプロセス上の不都合が無いことから、ＰＥＢ処理を導入しても構わない。
【０００５】
ところで、ＬＳＩの作製等で必要とされる微細パターンの形成に於いては、レジストパターン形状は解像度の点から一般的に矩形に近い方が好ましい。一方、表示装置の作製の場合は、順テーパー形状を有するエッチングパターンの形成工程が含まれる為、当該エッチングパターンの形成工程に解像度にとって不利に作用する側壁角（側壁角：４０〜６０度程度）の小さなレジストパターン形成が求められている。この様な側壁角の小さなレジストパターンの形成が求められるのは、現時点で表示装置に於けるパターンの微細化がＬＳＩほど進んでない為、解像度はあまり重要でない点も影響している。当該レジストパターン形成は、従来から存在する解像度の低いレジスト材料と露光装置の組合せである程度は実現できるが、レジスト後退法によるテーパーエッチング工程によっては、被エッチングパターンのテーパー部分の寸法をより長く形成する必要があり、更に小さい側壁角（例えば５０度以下）を有するレジストパターンの形成が必要とされている。レジストパターンの側壁角を更に小さくする方法としては、例えばガラス転移温度以上の温度でベーク処理する方法が挙げられるが、ベーク温度の高温化に伴い、レジストパターンの除去が益々困難になることが知られている。
【０００６】
次に、不要なレジストパターンを除去する為のレジスト除去工程について説明する。フォトリソグラフィ工程で形成したレジストパターンはドライエッチング処理やウェットエッチング処理のマスクであり、エッチング処理が終了した後に、不要なレジストパターンを除去する必要が有る。この為、不要なレジストパターンを除去する目的で、アッシング工程とレジスト剥離工程とから成るレジスト除去処理が行われている。アッシング工程は酸素プラズマでレジストパターンを炭酸ガスに分解する工程で、気相状態でのレジスト除去工程である。一方、レジスト剥離工程は所定温度（６０〜９０℃程度）に温調された有機系のレジスト剥離液中にアッシング処理後の基板を浸漬処理することで、レジスト剥離液の溶解作用を利用してレジストパターンを溶解除去する工程で、液相状態でのレジスト除去工程である。
【０００７】
この様なアッシング工程とレジスト剥離工程とから成るレジスト除去工程に於いて、ドライエッチング処理後のレジストパターンが除去困難となる点が知られている。基板上のレジストパターンは、ドライエッチング工程を経ることにより、レジストを構成する高分子とエッチングガスとの反応や高分子間の架橋反応が進み、レジストパターンの表面に除去が困難な変質層が生成される。当該変質層は耐アッシング性を有し、アッシング処理時間が長くなる傾向にあり、アッシングガスである酸素に一定割合の水素や窒素を添加することでアッシング速度の改善が図られている。また、アッシングガスである酸素にＣＦ4等のハロゲンガスを添加することでもアッシング速度の改善が図られているが、レジストパターンと下地の基板との選択比の点で下地基板がエッチング損傷を受ける問題が有る為、適用工程を限定して利用されている。
【０００８】
また、アッシング処理後のレジスト剥離工程に於いても、剥離能力の強いレジスト剥離液を使用する等のレジスト剥離能力の改善が求められている。但し、レジスト剥離能力の強いレジスト剥離液は、シリコン系半導体膜から成るＴＦＴの活性層をエッチング損傷する弊害を有することが知られており、レジスト剥離液の更なる性能向上が期待されている。尚、レジスト剥離液によるシリコン系半導体膜のエッチング損傷の問題は、レジスト剥離液の吸湿作用により強アルカリ性を示すに至ったレジスト剥離液とシリコン系半導体膜が直に接触する場合に発生する現象で、レジスト剥離液の改善とプロセス改善（シリコン系半導体膜の表面に保護膜を成膜など）の両方の視点から対策が検討されている。
【０００９】
【発明が解決しようとする課題】
ドライエッチング工程に於いては、ドライエッチング時のレジスト後退現象を利用したテーパーエッチング法が適用される場合がある。当該ドライエッチング工程では、被エッチングパターンのテーパー部分の寸法をより長く形成する為、レジストパターンの側壁角を小さく形成することが求められる場合がある。この様なテーパーエッチング工程の代表例としては、図１１−Ａに示すＧＯＬＤ（Gate Overlapped LDDの略）構造ＴＦＴの作製工程が挙げられる。図１１−Ａに於いて、７０１は透明絶縁性基板であるガラス基板で、７０２はＴＦＴの活性層であるシリコン系半導体膜から成る半導体層で、ソース領域又はドレイン領域として機能する一導電型の高濃度不純物領域（ｎ＋又はｐ＋領域）７０５と電界緩和領域として機能する同一導電型の低濃度不純物領域（ｎ−又はｐ−領域）７０６とが形成されている。また、ゲート電極７０４は膜厚が薄くてチャネル方向の寸法の大きい第１層ゲート電極７０４ａと膜厚が厚くてチャネル方向の寸法の小さい第２層ゲート電極７０４ｂとから成っており、電界緩和領域である低濃度不純物領域（ｎ−又はｐ−領域）７０６は第１層ゲート電極７０４ａとオーバーラップする様に形成されていることから、本明細書ではＬｏｖ領域７０７と称している。尚、ゲート電極とオーバーラップしない様に形成されるＬＤＤ（Lightly Doped Drainの略）構造ＴＦＴの電界緩和領域は、本明細書ではＬｏｆｆ領域と称する。
【００１０】
上記構造のＧＯＬＤ構造ＴＦＴのゲート電極形成工程に於いては、ＴＦＴ特性との関係で第１層ゲート電極７０４ａとオーバーラップしているＬｏｖ領域７０７の寸法を制御する必要があり、鋭意検討した結果、ドライエッチング時のマスクであるレジストパターンの側壁角を制御することで実現できることが判明している。このことは、レジストパターンの側壁角とＬｏｖ領域の寸法との間の相関データーである図１１−Ｂの結果から明らかである。尚、図１１−Ｂの相関データーを取得する際に、ガラス転移温度以上の温度でベーク処理することによりレジストパターンの側壁角を振っているが、側壁角が丸くなり、正確にレジストパターンの側壁角を計測することが困難であった。この為、レジストパターンの側壁角は、レジストパターン底部から１μmの高さに対応する側壁部とレジストパターンの端部との間を直線近似し、当該近似直線と下地基板との成す角をレジストパターンの側壁角と定義して、図１１−Ｂの相関データーを取得した。
【００１１】
この様に、レジストパターンをガラス転移温度以上の温度でベーク処理することにより、レジストパターンの側壁角を小さくすることが可能であるが、例えば５０度以下の所望の側壁角を得る為にはベーク温度をかなり高く（例えば２００℃程度）しなければならず、ベーク温度を高くするとレジスト除去が困難になる難点の有ることが知られている。レジスト材料にもよるが、経験的にレジストパターンを１７０℃以上の温度でベーク処理すると、アッシング速度が遅くなり、特にレジスト剥離工程でのレジスト剥離性が極端に劣化することが判っている。従って、レジストパターンの所望の側壁角（例えば５０度以下）を得ることを目的とし、レジストパターンをガラス転移温度以上の温度でベーク処理するレジストパターン形成方法の場合、レジスト除去性に対するプロセス余裕度を確保できない点が顕在化し、結果的に所望の側壁角を有するレジストパターンの形成と当該レジストパターンの除去性を両立することが困難になる。
【００１２】
本発明は、上記の問題を解決することを課題とし、所望の側壁角を有するレジストパターンの形成とレジスト除去性との両立を実現することのできる半導体装置の作製方法と、当該作製方法で使用する現像装置を提供することを目的とする。
【００１３】
【課題を解決する為の手段】
本発明は、以下に示す実験結果に基づいて成されたものであり、その主要な結果は次の通りである。
【００１４】
（実験１）
［レジスト塗布］→［プリベーク（１００℃程度）］→［露光］→［現像］→［ポストベーク（１２０℃程度）］の一連の工程により、ガラス基板上にＤＮＱ−ノボラック樹脂系のポジ型レジストから成るレジストパターンを形成し、特定領域のレジストパターンを光学顕微鏡で観察した。しかる後、２００℃−１２分間のベーク処理とレジスト剥離処理を行い、各処理後のレジストパターンの状態を光学顕微鏡で観察した。図１２は、この様な方法で実験した際のレジストパターンの状態を示す光学顕微鏡の写真データーである。図１２の結果より、以下のことが判明した。第１の判明事項は、ポストベーク後レジストパターンの観察領域、即ち顕微鏡光源の光照射領域に於いては、非観察領域と比較し、２００℃−１２分間のベーク処理後のレジストパターン形状が異常に軟化していることである。第２の判明事項は、ポストベーク後レジストパターンの観察領域、即ち顕微鏡光源の光照射領域に於いては、非観察領域と比較し、レジスト剥離工程により殆どのレジストパターンが除去されていることである。光学顕微鏡による観察領域に於いては、光学顕微鏡の光源からの光によりポストベーク後のレジストパターンが露光され、当該レジストパターン内部に存在する未反応のＤＮＱ感光剤が感光することが考えられる。このことが、上記２つの判明事項の原因と推定される。尚、実験１の主な実験条件については、表１に記載している（図１２参照）。
【００１５】
【表１】
（実験２）
上記実験１ではポストベーク後のレジストパターンの露光に光学顕微鏡の光源を使用したが、実験２では実際の露光装置でポストベーク後のレジストパターンの露光処理を行い、レジスト軟化特性に同様の結果が得られるかの確認実験を行った。具体的には、［レジスト塗布］→［プリベーク（１００℃程度）］→［露光］→［現像］→［ポストベーク（１２０℃程度）］の一連の工程により、８枚のガラス基板上にＤＮＱ−ノボラック樹脂系のポジ型レジストから成るレジストパターンを形成し、４枚の基板については、ｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成る多波長光を利用する等倍投影露光装置（具体的にはＣａｎｏｎ製のＭＰＡ）で基板の全面を露光処理（露光時間＝１７秒）した。しかる後、露光処理有りの基板と露光処理無しの基板の各々について、１２０℃−１２分、１４０℃−１２分、１６０℃−１２分、及び２００℃−１２分のベーク条件でベーク処理した。そして、ベーク処理後のレジストパターンについて、走査型電子顕微鏡（略称：ＳＥＭ）でレジストパターンの断面観察を行った。その結果を図１３に示すが、ポストベーク後のレジストパターンに露光処理を施した場合、露光処理を施さない場合に比較し、レジストパターンの軟化がより低いベーク温度で始まることが認められた。このことから、ポストベーク後のレジストパターンへの露光処理は、レジストパターンのガラス転移温度を低下させる作用を有することが明確になった。尚、実験２の主な実験条件については、表２に記載している（図１３参照）。
【００１７】
【表２】
（実験３）
実験３では、ポストベーク後のレジストパターンに対する露光処理の露光時間を振った場合のレジスト剥離性について評価した。具体的には、［レジスト塗布］→［プリベーク（１００℃程度）］→［露光］→［現像］→［ポストベーク（１２０℃程度）］の一連の工程により、６枚のガラス基板上にＤＮＱ−ノボラック樹脂系のポジ型レジストから成るレジストパターンを形成し、当該基板に対する露光時間を０秒（露光無し），１０秒，１７秒，３０秒，６０秒，１８０秒と振って、その後各基板に対しレジスト剥離処理を行い、レジスト剥離性への影響を検討した。尚、実験３の主な実験条件については、表３に示す。当該実験の結果を表４に示すが、露光無し（露光時間＝０秒）の場合は３分間のレジスト剥離処理を行っても全くレジスト除去できないのに対し、１７秒以上の露光処理を行った場合は、１．５分間のレジスト剥離処理でレジスト除去が可能であることが認められた。このことから、ポストベーク後のレジストパターンへの露光処理は、レジストパターンのレジスト剥離性を改善させる作用を有することが明確になった（表４参照）。
【００１９】
【表３】
【表４】
上記の基礎実験の結果より、半導体装置の作製方法に関する発明と当該作製方法で使用する現像装置に関する発明が導かれ、これらの発明の主な構成を以下に記載する。
【００２２】
本発明の構成の一つは、被加工物上に感光材を含むポジ型レジストから成るレジストパターンを形成した後、
前記レジストパターンに前記感光剤の感光波長域の光を照射し、前記レジストパターンを前記感光材を含むポジ型レジストのガラス転移温度以上の温度でベーク処理することを特徴としている。
【００２３】
本発明の他の構成は、被加工物上に感光材を含むポジ型レジストから成るレジストパターンを形成した後、前記レジストパターンに前記感光剤の感光波長域の光を照射し、前記レジストパターンを前記感光材を含むポジ型レジストのガラス転移温度以上の温度でベーク処理し、前記レジストパターンをマスクにドライエッチング処理をすることを特徴としている。
【００２４】
また、本発明のほかの構成は、被加工物上に感光材を含むポジ型レジストから成るレジストパターンを形成した後、前記レジストパターンに前記感光剤の感光波長域の光を照射し、前記レジストパターンを前記感光材を含むポジ型レジストのガラス転移温度以上の温度でベーク処理し、前記レジストパターンをマスクにドライエッチング処理し、前記レジストパターンを除去処理することを特徴としている。
【００２５】
また、本発明は上記の構成において、前記ドライエッチング処理によって前記被加工物は端部にテーパー形状を有するようになることを特徴としている。
【００２６】
また、本発明は上記構成において、前記感光材はジアゾナフトキノンであることを特徴としている。
【００２７】
また、本発明は上記構成において、前記感光材を含むポジ型レジストはジアゾナフトキノン-ノボラック樹脂系のレジストであり、前記感光材はジアゾナフトキノンであることを特徴としている。
【００２８】
上記発明の構成に於いて、基体としては半導体装置の作製面が平坦面であるガラス基板や石英基板のみでなく、当該作製面が曲面であるガラス体や石英体を含み、更にはフィルム状のプラスチック基板をもその範疇に含むものである。
【００２９】
また、上記発明の構成に於いて、ＤＮＱ−ノボラック樹脂系のポジ型レジストは、半導体装置の作製工程で一般的に使用されている汎用のポジ型レジストのことで、露光波長に合わせてｇ線用レジストとｉ線用レジストとが市販されている。本発明では、ＤＮＱ−ノボラック樹脂系のポジ型レジストであれば何でも良く、ｇ線用レジスト又はｉ線用レジストのどちらを使用しても構わない。さらに、ポジ型の感光材を含むレジストであれは本願発明を使用することができる。当該ポジ型レジストのパターン形成には、超高圧水銀灯の多波長光（ｇ線とｈ線とｉ線）を利用する等倍投影露光装置（具体的にはＣａｎｏｎ製のＭＰＡ）やｇ線又はｉ線の単波長光を利用する等倍投影露光装置（略称：等倍ステッパ）が適用される。多波長光の等倍投影露光装置を使用する場合のレジストパターン形成工程は、［レジスト塗布］→［プリベーク（１００℃程度）］→［露光］→［ＰＥＢ（１２０℃程度）：導入可能］→［現像］の一連の工程から成っている。尚、当該レジストパターン形成工程に於いては、一般的にはＰＥＢ処理は不要であるが、ＰＥＢ処理を導入しても特にプロセス上の不都合も無いことから、ＰＥＢ処理については導入可能と付記している。一方、単波長光の等倍投影露光装置を使用する場合のレジストパターン形成工程は、［レジスト塗布］→［プリベーク（１００℃程度）］→［露光］→［ＰＥＢ（１２０℃程度）］→［現像］の一連の工程から成っており、露光後のＰＥＢ処理は必須である点が特徴である。
【００３０】
また、上記発明の構成に於いて、ＤＮＱ感光剤の感光波長域の光としては、ＤＮＱ感光剤の種類にもよるが、一般的には波長３５０〜４５０nmの光が挙げられる。そして、波長３５０〜４５０nmの光としては、超高圧水銀灯のスペクトル光であるｇ線（４３６nm）やｈ線（４０５nm）やｉ線（３６５nm）が好適な一例として挙げられ、これらのスペクトル光を複数使用しても良いし、単一で使用しても構わない。スペクトル光を複数使用する場合には、超高圧水銀灯のｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから選択された２波長以上の多波長光が現像後のレジストパターン（ガラス転移温度以上の温度でベーク処理する前のレジストパターン）に照射される。一方、スペクトル光を単一で使用する場合には、超高圧水銀灯のｇ線（４３６nm）又はｈ線（４０５nm）又はｉ線（３６５nm）から成る単波長光が現像後のレジストパターンに照射される。尚、照射光量の点では、多波長光の方が単波長光に比べ光量が大きいので、より短い照射時間でレジストパターン内部のＤＮＱ感光剤を感光することができることから、多波長光の方が照射時間の短縮化の点で好ましい。また、当該光照射工程は、光照射手段を有する独立した専用装置で処理しても良いし、光照射手段が内設された専用の現像装置で現像処理と共に連続的に処理しても構わない。
【００３１】
また、上記発明の構成に於いて、ベーク処理は、ベーク処理によりレジストパターンを軟化流動させる目的から、ガラス転移温度以上の温度でベーク処理する必要がある。この際、現像後のレジストパターンにＤＮＱ感光剤の感光波長域の光を照射している為、レジストパターン内部にＤＮＱ感光剤からの光化学反応生成物であるインデンカルボン酸が多量に生成されることになる。レジストパターン内部の多量のインデンカルボン酸は、レジストパターンのガラス転移温度を低下させる作用を有するものと考えられる。この為、ガラス転移温度以上の温度でベーク処理する際、レジストパターンの所望の側壁角を得る為のベーク温度の低下を実現することが可能であり、ベーク温度を低下させない場合には、軟化流動の促進によりレジストパターンの側壁角をより小さく（例えば５０度以下）することが可能である。また、ベーク処理の温度が高い程、軟化流動によりレジストパターンの側壁角を小さくできる為、予めレジストパターンの側壁角とベーク温度との関係を求め、所望の側壁角を有するレジストパターンを形成する為のベーク温度でベーク処理する必要がある。尚、ガラス転移温度以上の温度でベーク処理した場合、側壁角が丸くなり、正確にレジストパターンの側壁角を計測することが困難である。この為、レジストパターン底部から１μmの高さに対応する側壁部とレジストパターンの端部との間を直線近似し、当該近似直線と下地基板との成す角をレジストパターンの側壁角と定義している。
【００３２】
また、上記発明の構成に於いて、ドライエッチング処理には、ＲＩＥ型のドライエッチング装置又は高密度プラズマと基板に掛かるバイアス電圧を独立に制御可能な高密度プラズマを利用したドライエッチング装置が適用され、所謂レジスト後退法によるテーパーエッチング処理が行われる。レジスト後退法によるテーパーエッチング処理とは、例えばエッチングガスに酸素等を添加することにより、レジストパターンと下地膜との間の選択比を劣化させた状態でドライエッチング処理を行うエッチング法のことで、レジストパターンの膜減りによりレジストパターンの端部を後退させながら下地膜をエッチング処理する為、エッチングパターンの側壁部を順テーパー形状に形成できる特徴がある。ところで、本発明のレジストパターンは通常のレジストパターンと比較し、ベーク処理による軟化流動の促進によりレジストパターンの側壁角を更に小さくすることが可能である。従って、レジスト後退法によるテーパーエッチング工程に於いて、テーパー部分の寸法を更に長く形成することが可能である。
【００３３】
また、上記発明の構成に於いて、レジスト除去処理は、ドライエッチング処理の終了後に不要なレジストパターンを除去する処理のことであり、一般的にはアッシング工程とレジスト剥離工程とから成っている。アッシング工程は酸素プラズマでレジストパターンを炭酸ガスに分解する工程で、気相状態でのレジスト除去工程である。一方、レジスト剥離工程は所定温度（６０〜９０℃程度）に温調された有機系のレジスト剥離液中にアッシング処理後の基板を浸漬処理することで、レジスト剥離液の溶解作用を利用してレジストパターンを溶解除去する工程で、液相状態でのレジスト除去工程である。ドライエッチング処理後のレジストパターンは、レジストを構成する高分子とエッチングガスとの反応や高分子間の架橋反応が進み、レジストパターンの表面に除去困難な変質層が生成されている。この為、当該変質層の除去にはアッシング工程が適用され、変質層除去後のレジストパターンの除去にはレジスト剥離工程が適用されている。ところで、本発明のレジストパターンは、現像後のレジストパターンにＤＮＱ感光剤の感光波長域の光を照射することにより、レジストパターン内部にＤＮＱ感光剤からの光化学反応生成物であるインデンカルボン酸が多量に生成されている。当該インデンカルボン酸の生成は、ドライエッチング処理後のレジストパターンについて、表層部分の変質層をアッシング除去した残りのレジスト材のレジスト剥離液に対する溶解性を促進させる作用を有するものと考えられる。この為、アッシング工程とレジスト剥離工程により、ドライエッチング処理後のレジストパターンの除去処理をレジスト残渣無く、完全に除去処理することが可能である。
【００３４】
以上の様に構成された発明によれば、現像後のレジストパターンにＤＮＱ感光剤の感光波長域の光である波長３５０〜４５０nmの光を照射することにより、レジストパターンのガラス転移温度を低下させる作用と、ドライエッチング処理後の表層部分（即ち、ドライエッチング起因の変質層部分）以外のレジストパターンについてレジスト剥離液に対する溶解性を促進させる作用を有するものと考えられる。この為、ガラス転移温度以上の温度でベーク処理する際、レジストパターンの所望の側壁角を得る為のベーク温度の低下を実現可能であり、ベーク温度を低下させない場合には、軟化流動の促進によりレジストパターンの側壁角をより小さくすることが可能である。このことは、レジスト後退法によるテーパーエッチング工程に於いて、テーパー部分の寸法を更に長く形成することが可能であることを意味している。また、ドライエッチング処理後のレジストパターンを除去処理する際、アッシング工程とレジスト剥離工程により、レジスト残渣無く、完全にレジスト除去処理することが可能である。従って、本発明を適用した半導体装置の作製方法は、レジスト後退法によるテーパーエッチング工程のプロセス余裕度の向上と、レジスト除去性の改善に非常に有効である。
【００３５】
本発明の構成は、感光材を含むレジストの現像手段と、前記感光材の感光波長域の光を照射する光照射手段と、前記感光材を含むレジストのガラス転移温度以上の温度でベークするベーク手段とを有することを特徴としている。
【００３６】
上記発明の構成に於いて、光照射手段は現像後のレジストパターンに感光剤の感光波長域の光を照射する為の処理手段であり、感光剤の感光波長域の光としては波長３５０〜４５０nmの光が一般的である。そして、当該波長域を満足する光源としては、多波長光の等倍投影露光装置や単波長光の等倍投影露光装置の光源として一般的に使用されている超高圧水銀灯が好適な一例として挙げられる。超高圧水銀灯は当該波長域を満足するｇ線（４３６nm）やｈ線（４０５nm）やｉ線（３６５nm）のスペクトル光を有しており、これらのスペクトル光を複数又は単一で使用する装置構成が考えられる。スペクトル光を複数使用する場合の光照射手段は、光源である超高圧水銀灯と超高圧水銀灯に於ける波長３５０〜４５０nmの範囲内のｇ線とｈ線とｉ線とから選択された２波長以上含む特定波長域を分光透過する為の光学フィルタとから成っている。この場合、光学フィルタは、分光透過特性の種類により、ｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）を全て含む波長域を分光透過する光学フィルタと、ｇ線（４３６nm）とｈ線（４０５nm）のみを含む波長域を分光透過する光学フィルタと、ｈ線（４０５nm）とｉ線（３６５nm）のみを含む波長域を分光透過する光学フィルタとが考えられ、どの型の光学フィルタを使用しても構わない。一方、スペクトル光を単一で使用する場合の光照射手段は、光源である超高圧水銀灯と超高圧水銀灯のｇ線（４３６nm）又はｈ線（４０５nm）又はｉ線（３６５nm）から成る単波長光を分光透過する為の光学フィルタとで構成されている。尚、当該光照射手段の構成要素である光学フィルタとしては吸収フィルタや薄膜干渉フィルタが考えられ、これらのフィルタを適性に積層して、所望の波長域を分光透過する様に構成されている。
【００３７】
以上の様に構成された発明によれば、現像処理と現像後のレジストパターンにＤＮＱ感光剤の感光波長域の光を照射する光照射処理とガラス転移温度以上の温度でベークするベーク処理とを連続処理で行うことができる。この為、所望の側壁角（例えば５０度以下）を有するレジストパターンの形成とレジスト除去性とを共に満足するプロセスを高スループットで確実に実現可能である。
【００３８】
【発明の実施の形態】
本発明の実施の形態について、図１〜１０，図１４〜１５に基づき具体的に説明する。なお、本発明は以下の実施形態に記載の事項に限定されることなく、本発明の思想を逸脱しない範囲において他の感光材を用いたポジ型レジストを使用することや、使用した感光剤の感光波長領域に適応する光源を用いることは当業者であれは容易に成し得ることである。
【００３９】
〔実施形態１〕
本実施形態では、図１に基づき、本発明の発明特定事項であるレジストパターンの形成方法ついて説明する。尚、図１はレジストパターンの形成工程を示す工程断面図である。
【００４０】
先ず、透明絶縁性の基板であるガラス基板１０１上に、半導体装置の作製工程で一般的に適用されているＤＮＱ−ノボラック樹脂系のポジ型レジストをスピン塗布法により所定の膜厚に塗布する。その後、レジスト塗布膜中の溶剤を蒸発させ安定なレジスト膜を成膜する為、１００℃程度の処理温度で所定時間のプリベーク処理を行い、所定膜厚のレジスト膜１０２を成膜する。この際、レジスト膜１０２の膜厚は、最終的に形成されるレジストパターンの寸法に影響する為、スピン塗布時のスピン条件の厳密な制御が必要である（図１−Ａ参照）。
【００４１】
次に、超高圧水銀灯の多波長光（ｇ線とｈ線とｉ線）を利用する等倍投影露光装置やｇ線又はｉ線の単波長光を利用する等倍投影露光装置を使用して、適当な設計パターンが配置されたマスクを介して所定時間の露光処理を行う。その後、有機アルカリ現像液である汎用のＴＭＡＨ（Tetra Methyl Ammonium Hydroxideの略）現像液（２．３８％）で所定時間の現像処理をして、レジストパターン１０３を形成する。尚、露光装置に単波長光の等倍投影露光装置を使用する場合には、現像後のレジストパターンの側壁部に好ましくない干渉縞が形成されるのを防止する為、露光後に１２０℃程度のＰＥＢ処理の導入が必須である（図１−Ｂ参照）。
【００４２】
次に、レジストパターン１０３の内部に存在する未反応のＤＮＱ感光剤を感光させる為、ＤＮＱ感光剤の感光波長域の光である波長３５０〜４５０nmの光を基板全面に照射する。この場合、波長３５０〜４５０nmの光としては、超高圧水銀灯のスペクトル光であるｇ線（４３６nm）やｈ線（４０５nm）やｉ線（３６５nm）が好適な一例として挙げられ、本実施形態では超高圧水銀灯のｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成る多波長光を現像後のレジストパターン１０３に照射している。当該光照射工程により、ＤＮＱ感光剤からの光反応生成物であるインデンカルボン酸を多量に含んだレジストパターン１０４を形成する。尚、本実施形態で多波長光を適用しているのは、単波長光に比較し照射光量が大きく、現像後のレジストパターン１０３の内部に存在するＤＮＱ感光剤をより短時間で感光することができる為である（図１−Ｃ参照）。
【００４３】
次に、光照射処理後のレジストパターン１０４を軟化流動させる為、ガラス転移温度以上の温度で所定時間のベーク処理を行い、軟化流動により側壁角の小さくなったレジストパターン１０５を形成する。この際、レジストパターン１０４には、超高圧水銀灯のｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成る多波長光が照射されている為、当該レジストパターン１０４の内部には、ＤＮＱ感光剤からの光化学反応生成物であるインデンカルボン酸が多量に生成されている。この為、レジストパターン１０４のガラス転移温度は低下しており、ガラス転移温度以上の温度でベーク処理する際、レジストパターン１０５の所望の側壁角を得る為のベーク温度の低下を実現ことが可能であり、ベーク温度を低下させない場合には、軟化流動の促進によりレジストパターン１０５の側壁角をより小さく（例えば５０度以下）することが可能である。また、ベーク処理の温度が高い程、軟化流動によりレジストパターン１０５の側壁角を小さくできる為、予めレジストパターンの側壁角とベーク温度との関係を求め、所望の側壁角を有するレジストパターン１０５を形成する為のベーク温度でベーク処理する必要がある。尚、ガラス転移温度以上の温度でベーク処理した場合、側壁角が丸くなり、正確にレジストパターン１０５の側壁角を計測することが困難である。この為、レジストパターン底部から１μmの高さに対応する側壁部とレジストパターンの端部との間を直線近似し、当該近似直線と下地基板との成す角をレジストパターン１０５の側壁角と定義している（図１−Ｄ参照）。
【００４４】
以上の様な方法で形成されるレジストパターン１０５は、ガラス転移温度の低下作用により、光照射処理の無い通常のレジストパターンに比較して、ガラス転移温度以上の温度でベーク処理する際、レジストパターン１０５の所望の側壁角を得る為のベーク温度の低下を実現ことが可能であり、ベーク温度を低下させない場合には、軟化流動の促進によりレジストパターン１０５の側壁角をより小さくすることが可能である。このことは、レジストパターン１０５をマスクとするレジスト後退法によるテーパーエッチング工程に於いて、テーパー部分の寸法を更に長く形成することが可能であることを意味している。また、レジストパターン１０５のレジスト除去工程に於いては、レジスト剥離液に対する溶解促進作用の為、レジスト剥離工程により、レジスト残渣無く、完全にレジスト除去処理することが可能である。従って、本実施形態で形成されるレジストパターン１０５は、レジスト後退法によるテーパーエッチング工程のプロセス余裕度の向上と、レジスト除去性の改善に非常に有効である。
【００４５】
〔実施形態２〕
本実施形態では、図２に基づき、ＧＯＬＤ構造ＴＦＴの作製工程であるゲート電極の形成工程に本発明のレジストパターンの形成方法を適用した場合について説明する。尚、図２はＧＯＬＤ構造ＴＦＴの作製工程を示す工程断面図である。
【００４６】
先ず、本実施形態で使用する基板の構造について記載する。当該基板は、透明絶縁性の基板であるガラス基板２０１上に、膜厚１５０nmのシリコン酸窒化膜から成る下地膜（図示せず）が堆積されており、その上に膜厚５０nmの多結晶シリコン膜２０２から成るＴＦＴの活性層である半導体層が形成されている。そして、半導体層を被覆する様に、膜厚１００nmのシリコン酸化膜から成るゲート絶縁膜２０３ａ、及び膜厚３０nmのＴａＮ膜から成る第１層ゲート電極膜２０４ａと膜厚３７０nmのＷ膜から成る第２層ゲート電極膜２０５ａとが各々積層して堆積されている（図２−Ａ参照）。
【００４７】
この際、下地膜（図示せず）は、ガラス基板２０１からのＮａ元素及びＫ元素等のアルカリ金属の拡散を防止する為のものである。また、ゲート絶縁膜２０３ａの膜厚は、後工程で成膜する上層のゲート電極膜（第１層ゲート電極膜２０４ａと第２層ゲート電極膜２０５ａ）からの応力を回避する為、８０nm以上の膜厚が必要であることが知られており、この点を考慮して設定されている。また、第１層ゲート電極膜２０４ａ（ＴａＮ膜）の膜厚は、テーパーエッチング時のテーパー形状領域に於ける残膜厚の制御性と、スルードープ法によりＴａＮ膜を通過させて不純物元素をドーピングする際のドーピング特性の両方を考慮して設定されている。また、第２層ゲート電極膜２０５ａ（Ｗ膜）の膜厚は、不純物元素をドーピングする際のＷ膜のチャネリング現象を防止する為、３４０nm以上の膜厚が必要なことが知られており、この点を考慮して設定されている。尚、本明細書に於いては、目的とするドーピング層の上層膜を通過させてドーピング層に不純物をドーピングする方法のことを便宜上「スルードープ法」と称している。また、図２−Ａ〜図２−Ｆに於いては、下地膜と半導体層（構成材料である多結晶シリコン膜２０２自体は図示）の図示を便宜上省略している点を付記しておく。
【００４８】
この様な構造の基板上に、汎用のＤＮＱ−ノボラック樹脂系のポジ型レジストから成るゲート電極形成用のレジストパターン２０６ａを形成する。この際、ＤＮＱ−ノボラック樹脂系のポジ型レジストをスピン塗布法により塗布し、１００℃程度の処理温度で所定時間のプリベーク処理を行うことにより、所定膜厚のレジスト膜を成膜している。尚、プリベーク処理は、レジスト塗布膜中の溶剤を蒸発させ安定なレジスト膜を成膜する為のものである。その後、超高圧水銀灯の多波長光（ｇ線とｈ線とｉ線）を利用する等倍投影露光装置で所定時間の露光処理を行い、しかる後に有機アルカリ現像液である汎用のＴＭＡＨ現像液（２．３８％）で所定時間の現像処理を行うことにより、所定寸法のレジストパターン２０６ａの形成を行っている（図２−Ａ参照）。
【００４９】
次に、現像後のレジストパターン２０６ａの内部に存在する未反応のＤＮＱ感光剤を感光させる為、ＤＮＱ感光剤の感光波長域の光である波長３５０〜４５０nmの光を基板全面に照射する。この場合、波長３５０〜４５０nmの光としては、超高圧水銀灯のスペクトル光であるｇ線（４３６nm）やｈ線（４０５nm）やｉ線（３６５nm）が好適な一例として挙げられ、本実施形態では超高圧水銀灯のｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成る多波長光を現像後のレジストパターン２０６ａに照射している。当該光照射工程により、レジストパターン２０６ａの内部にＤＮＱ感光剤からの光化学反応生成物であるインデンカルボン酸を多量に生成させている。尚、本実施形態で多波長光を適用しているのは、単波長光に比較し照射光量が大きく、現像後のレジストパターン２０６ａの内部に存在するＤＮＱ感光剤をより短時間で感光することができる為である。その後、レジストパターン２０６ａを軟化流動させる為、ガラス転移温度以上の温度で所定時間のベーク処理を行い、軟化流動により側壁角の小さくなった所定寸法のレジストパターン２０６ｂを形成する。この際、先の光照射工程により、レジストパターン２０６ａの内部には多量のインデンカルボン酸が生成されている。この為、レジストパターン２０６ａのガラス転移温度は低下しており、ガラス転移温度以上の温度でベーク処理する際、レジストパターン２０６ｂの所望の側壁角を得る為のベーク温度の低下を実現ことが可能であり、ベーク温度を低下させない場合には、軟化流動の促進によりレジストパターン２０６ｂの側壁角をより小さく（例えば５０度以下）することが可能である。また、ベーク処理の温度が高い程、軟化流動によりレジストパターン２０６ｂの側壁角を小さくできる為、予めレジストパターンの側壁角とベーク温度との関係を求め、所望の側壁角を有するレジストパターン２０６ｂを形成する為のベーク温度でベーク処理する必要がある。尚、ガラス転移温度以上の温度でベーク処理した場合、側壁角が丸くなり、正確にレジストパターン２０６ｂの側壁角を計測することが困難である。この為、レジストパターン底部から１μmの高さに対応する側壁部とレジストパターンの端部との間を直線近似し、当該近似直線と下地基板との成す角をレジストパターン２０６ｂの側壁角と定義している（図２−Ｂ参照）。
【００５０】
次に、レジストパターン２０６ｂをマスクにテーパーエッチング処理と異方性エッチング処理との複合エッチング処理である３ステップエッチング処理を行い、順テーパー形状を有するＴａＮ膜から成る第１層ゲート電極２０４ｄ（第２層ゲート電極２０５ｄからの露出領域に該当）と矩形に近い形状のＷ膜から成る第２層ゲート電極２０５ｄとで構成されるゲート電極を形成する。ところで、レジストパターン２０６ｂは通常のレジストパターンと比較し、ガラス転移温度の低下作用の為、ガラス転移温度以上の温度でのベーク処理により、レジストパターン２０６ｂの側壁角を更に小さくすることが可能である。従って、当該３ステップエッチング工程に於いて、第２層ゲート電極２０５ｄからの露出領域に該当する第１層ゲート電極２０４ｄのテーパー領域の寸法を更に長く形成することが可能である。尚、ドライエッチング装置としては、松下電器産業製の高密度プラズマ利用のＩＣＰドライエッチング装置（装置名：Ｅ６４５）を使用し、レジストパターン２０６ｂに対する選択比を下げることにより、レジストパターン２０６ｂを後退させながらエッチングを行っている（図２−Ｃ〜図２−Ｅ参照）。
【００５１】
当該３ステップエッチング工程の具体的処理は、以下の通りである。即ち、第１ステップのエッチング処理として、レジストパターン２０６ｂをマスクにＷ膜から成る第２層ゲート電極膜２０５ａのみをテーパーエッチングし、順テーパー形状を有する第２層ゲート電極２０５ｂを形成する。この際のエッチング条件としては、ＣＦ4とＣｌ2とＯ2の混合ガスのガス流量が各々２５sccm（ＣＦ4）と２５sccm（Ｃｌ2）と１０sccm（Ｏ2）で、ＩＣＰ電力が５００W（ＩＣＰ電力密度：１．０１９W/cm2）、バイアス電力が１５０W（バイアス電力密度：０．９６W/cm2）、ガス圧力が１．０Paであり、ジャストエッチング（通常１２０秒程度）に１０％のオーバーエッチングを追加したエッチング時間でドライエッチング処理を行っている。尚、ドライエッチング処理のマスクであるレジストパターン２０６ｂは、レジスト後退現象によりレジストパターン２０６ｃの形状に変形している（図２−Ｃ参照）。
【００５２】
引き続き、第２ステップのエッチング処理として、Ｗ膜から成る第２層ゲート電極２０５ｂをマスクに、ＴａＮ膜から成る第１層ゲート電極２０４ｂを異方性エッチングし、第１層ゲート電極２０４ｃを形成する。この際のエッチング条件としては、ＣＦ4とＣｌ2の混合ガスのガス流量が各々３０sccm（ＣＦ4）と３０sccm（Ｃｌ2）で、ＩＣＰ電力が５００W（ＩＣＰ電力密度：１．０１９W/cm2）、バイアス電力が１０W（バイアス電力密度：０．０６４W/cm2）、ガス圧力が１．０Paであり、ジャストエッチング（通常４５秒程度）に１５秒のオーバーエッチングを追加したエッチング時間でドライエッチング処理を行っている。尚、レジストパターン２０６ｃは、レジストパターン２０６ｄの形状に変形している。また、シリコン酸化膜から成るゲート絶縁膜２０３ａは、当該ドライエッチング処理により膜減りが進み、ゲート絶縁膜２０３ｂの形状に変形している（図２−Ｄ参照）。
【００５３】
引き続き、第３ステップのエッチング処理として、レジストパターン２０６ｄをマスクに、Ｗ膜から成る第２層ゲート電極２０５ｃを異方性エッチングし、矩形に近い形状の第２層ゲート電極２０５ｄと順テーパー形状の第１層ゲート電極２０４ｄ（第２層ゲート電極２０５ｄからの露出領域に該当）とを形成する。この際のエッチング条件としては、ＳＦ6とＣｌ2とＯ2の混合ガスのガス流量が各々２４sccm（ＣＦ4）と１２sccm（Ｃｌ2）と２４sccm（Ｏ2）で、ＩＣＰ電力が７００W（ＩＣＰ電力密度：１．４２７W/cm2）、バイアス電力が４W（バイアス電力密度：０．０２６W/cm2）、ガス圧力が１．３Paであり、２５秒の固定したエッチング時間でドライエッチング処理を行っている。尚、シリコン酸化膜から成るゲート絶縁膜２０３ｂは当該ドライエッチング処理により更に膜減りが進み、ゲート絶縁膜２０３ｃの形状に変形し、レジストパターン２０６ｄはレジスト後退が更に進み、レジストパターン２０６ｅの形状に変形している（図２−Ｅ参照）。
【００５４】
次に、ドライエッチング処理のマスクであるレジストパターン２０６ｅについて、アッシング工程とレジスト剥離工程とから成るレジスト除去処理を行う。ドライエッチング処理後のレジストパターン２０６ｅは、レジストを構成する高分子とエッチングガスとの反応や高分子間の架橋反応が進み、レジストパターン２０６ｅの表面に除去の困難な変質層が生成されている。当該変質層の除去処理には酸素プラズマによる炭酸ガスへの分解処理であるアッシング工程が好適であり、変質層除去後のレジストパターンの除去処理には有機系のレジスト剥離液による溶解処理であるレジスト剥離工程が好適である。この為、本実施形態では、アッシング工程による当該変質層の除去処理を行い、その後に有機系のレジスト剥離液によるレジスト剥離工程を行っている。ところで、ドライエッチング処理後のレジストパターン２０６ｅに於いては、現像後のレジストパターン２０６ａの段階で超高圧水銀灯のｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成る多波長光の照射による多量のインデンカルボン酸の生成が行われている。従って、表層部分の変質層をアッシング除去した残りのレジスト材は、レジスト剥離液に対する溶解性が促進されており、レジスト剥離工程により、レジスト残渣無く、完全にレジスト除去処理することが可能である（図２−Ｆ参照）。
【００５５】
次に、イオンドーピング装置を使用して、Ｐ（即ち、リン）元素から成る高ドーズ量のｎ型不純物をドーピングする。当該ドーピング処理により、第１層ゲート電極２０４ｄの外側に対応する多結晶シリコン膜２０２である半導体層にｎ型不純物の高濃度不純物領域（ｎ＋領域）２０７がスルードープ法で形成され、同時に第１層ゲート電極２０４ｄの第２層ゲート電極２０５ｄからの露出領域に対応する半導体層に、ｎ型不純物の低濃度不純物領域（ｎ−領域）２０８がスルードープ法で形成される。この様にして形成される高濃度不純物領域（ｎ＋領域）２０７は、当該ＴＦＴのソース領域又はドレイン領域としての機能を有し、低濃度不純物領域（ｎ−領域）２０８はゲート電極とオーバーラップしている電界緩和領域であるＬｏｖ領域２０９としての機能を有している。尚、ドーピング条件としては、イオン源に希釈率３〜２０％濃度のホスフィン（ＰＨ3）／水素（Ｈ2）を使用し、加速電圧３０〜９０kVでドーズ量６×１０14〜１．５×１０16atoms/cm2が考えられるが、本実施形態ではホスフィン（ＰＨ3）希釈率５％濃度のホスフィン（ＰＨ3）／水素（Ｈ2）、加速電圧６５kV、ドーズ量３×１０15atoms/cm2のドーピング条件でドーピングしている（図２−Ｆ参照）。
【００５６】
上記の高濃度不純物領域（ｎ＋領域）２０７と低濃度不純物領域（ｎ−領域）２０８とは、上層膜を介してドーピング処理する所謂スルードープ法で形成されている。本明細書でスルードープ法とは、上層膜を介して目的のドーピング層に不純物をドーピング処理するドーピング法のことで、上層膜の膜質と膜厚に依存してドーピング層の不純物濃度を変化できる特徴がある。この為、同一のドーピング条件で不純物をドーピング処理するにも拘わらず、上層膜がイオン阻止能の小さいゲート絶縁膜２０３ｃのみで構成されている領域に高濃度不純物領域（ｎ＋領域）２０７を形成し、上層膜がイオン阻止能の大きい第１層ゲート電極（ＴａＮ膜）２０４ｄとゲート絶縁膜２０３ｃとの積層膜で構成されている領域に低濃度不純物領域（ｎ−領域）２０８を同時に形成することが可能となっている（図２−Ｆ参照）。
【００５７】
以上の様に、本発明のレジストパターンの形成方法をｎチャネル型ＧＯＬＤ構造ＴＦＴの作製工程に適用した場合、以下の様な具体的な作用効果を挙げることが可能である。ＤＮＱ感光剤の感光波長域の光である波長３５０〜４５０nmの光をゲート電極形成用のレジストパターンに照射することにより、ガラス転移温度が低下する為、ガラス転移温度以上の温度でベーク処理する際、レジストパターンの所望の側壁角を得る為のベーク温度の低下を実現ことが可能であり、ベーク温度を低下させない場合には、軟化流動の促進によりレジストパターンの側壁角をより小さくすることが可能である。レジストパターンの側壁角をより小さくすることが可能であることは、テーパーエッチング処理と異方性エッチング処理との複合エッチング工程で形成されるＬｏｖ領域の寸法を更に大きくする方向で制御可能であることを意味しており、ＴＦＴ特性に対するプロセス余裕度の向上の点で有利である。また、ドライエッチング処理後のレジストパターンを除去処理する際、アッシング工程とレジスト剥離工程とにより、レジスト残渣無く、完全にレジスト除去処理することが可能である。
【００５８】
〔実施形態３〕
本実施形態では、本発明のレジストパターンの形成工程を連続処理することのできる現像装置について図３〜４に基づき説明する。尚、図３は現像装置の全体概略を示す平面図で、図４は本発明の特徴部分である光照射ユニットの具体的構成を示す断面図である。
【００５９】
図３は本発明のレジストパターンの形成工程を連続処理することのできる現像装置の全体概略を示す平面図で、被処理基板を１枚ずつ連続的に処理することのできる枚葉処理方式の現像装置３０１を示している。当該現像装置３０１は、複数の被処理基板３０２を収納可能（通常：２０枚程度収納）なローダー側キャリア３０３と、被処理基板３０２を処理する為の複数の処理ユニット３０４，３０５，３０７，３０８と、処理中の被処理基板３０２を一時収納し、隣接した処理ユニットに受け渡す為のバッファ３０６と、処理済基板３０９を収納可能なアンローダー側キャリア３１０と、被処理基板３０２を搬送する為の基板搬送ユニット（図示せず）とから成っており、ローダー側キャリア３０３に収納された被処理基板３０２が基板搬送ユニット（図示せず）により図中の矢印（→）で示した方向に１枚ずつ順次搬送され、各処理ユニット３０４，３０５，３０７，３０８で処理される構成になっている。そして、当該現像装置３０１の各処理ユニット３０４，３０５，３０７，３０８は、レジスト膜の塗布と露光処理が行われた被処理基板３０２にＰＥＢ処理を施す為のＰＥＢ処理ユニット３０４と、被処理基板３０２を現像処理する為の現像ユニット３０５と、被処理基板３０２上の現像後のレジストパターンにＤＮＱ感光剤の感光波長域の光を照射する為の光照射ユニット３０７と、被処理基板３０２上のレジストパターンにガラス転移温度以上の温度でベーク処理を施す為のベーク処理ユニット３０８とで構成されている（図３参照）。
【００６０】
この様な構成の現像装置３０１について、各処理ユニットの具体的構成を処理の流れに沿って説明する。最初の処理ユニットであるＰＥＢ処理ユニット３０４は、被処理基板３０２上の露光後のレジスト膜をＰＥＢ処理する為の処理ユニットで、ヒーターが内設された通常のホットプレートで構成されている。尚、フォトリソグラフィ工程によりＰＥＢ処理有りとＰＥＢ処理無しの場合とがあるが、どちらのフォトリソグラフィ工程にも対応できる様に、本実施形態ではＰＥＢ処理ユニット３０４が標準装備の場合を想定して記載している。ＰＥＢ処理有りのフォトリソグラフィ工程の場合には、当該ホットプレートの温度をＰＥＢ処理の温度である１２０℃程度に設定すれば良い。一方、ＰＥＢ処理無しのフォトリソグラフィ工程の場合には、当該ホットプレートの温度をレジスト膜に影響を与えない温度である３０℃程度に設定して使用することにより対応可能と考える。
【００６１】
次の処理ユニットである現像ユニット３０５は、図４−Ｂの下側に図示されているパドル現像方式の処理ユニット（上側の光照射ユニットは除く）で構成されている。具体的には、被処理基板３０２を載置する為のスピンチャック４１０とスピンチャック４１０に連結している回転駆動する為の回転軸４１１とが処理カップ４１２内の中央部に配設されている。スピンチャック４１０の上方には、現像液を供給する為の現像液供給ノズル４１３と純水を供給する為の純水供給ノズル４１４とが配設されており、スピンチャック４１０上の被処理基板３０２上に被処理基板３０２の回転状態で現像液や純水を供給する構成になっている。また、処理カップ４１２には、現像液や純水等の処理液を排液する為の排液孔４１５が処理カップ４１２の下部に配設された構成となっている。次のバッファ３０６は、処理中の被処理基板３０２を一時収納し隣接した処理ユニットに受け渡す為のもので、本実施形態では現像ユニット３０５と光照射ユニット３０７との間に配設されている（図３と図４−Ｂ参照）。
【００６２】
次の処理ユニットである光照射ユニット３０７は、本発明の重要部分である現像後のレジストパターンにＤＮＱ感光剤の感光波長域の光を照射する為の処理ユニットである。ＤＮＱ感光剤の感光波長域の光としては、ＤＮＱ感光剤にもよるが、一般的には波長３５０〜４５０nmの光が挙げられる。当該波長域を満足する光源としては、多波長光の等倍投影露光装置や単波長光の等倍投影露光装置の光源として一般的に使用されている超高圧水銀灯が好適な一例として挙げられ、本実施形態では、超高圧水銀灯のスペクトル光であるｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成る多波長光を照射する構成となっている。具体的には、図４−Ａに示す様な光照射ユニット４０１の装置構成が考えられ、処理チャンバ４０２と処理チャンバ４０２内に配設された基板載置ステージ４０３と基板載置ステージ４０３の上方に位置する光学フィルタ４０４と光学フィルタ４０４の更に上方に位置する光源の超高圧水銀灯４０５と超高圧水銀灯４０５に電力を供給する為の電力供給ライン４０６とで構成されている。光学フィルタ４０４としては、吸収フィルタや薄膜干渉フィルタが考えられ、これらの吸収フィルタや薄膜干渉フィルタを適切に積層して、ｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成る多波長光を分光透過する構成となっている。また、処理チャンバ４０２の両側には、被処理基板３０２を搬入する為の搬入口４０７と被処理基板３０２を搬出する為の搬出口４０８とが適切な開口面積で配設されている。尚、光照射の処理時間は露光装置での露光時間の様に厳密なものではないが、レジストパターンの軟化形状に影響する為、所定時間の光照射処理が行われる装置構成が必要である。この様な装置構成としては、図示してないが、シャッタ機構を設けるとか、所定時間の間のみ超高圧水銀灯４０５への電力供給を行う機構を設ける等の手段が考えられる（図３と図４−Ａ参照）。
【００６３】
上記の光照射ユニット３０７は、光照射処理のみを単独で行う光照射ユニット４０１の例を記載したが、現像ユニット３０５と光照射ユニット３０７とが連結した装置構成も考えられ、具体的な装置構成を図４−Ｂに示す。図４−Ｂには光照射手段内蔵型現像ユニット４０９の装置構成が示されており、パドル現像方式の現像ユニット（具体的構成は既に記載済の為に省略）の上側に光源である超高圧水銀灯４１６と超高圧水銀灯４１６に電力を供給する為の電力供給ライン４１７と光学フィルタ４１８とが配設された装置構成が挙げられる。この場合、現像処理により所定寸法のレジストパターンが被処理基板３０２上に形成された後に、当該レジストパターンに所定時間の光照射が行われる構成となっている。尚、光学フィルタ４１８の構成及び所定時間の光照射を行う為の装置構成は、上記の光照射ユニット４０１と基本的に同様である（図４−Ｂ参照）。
【００６４】
次の処理ユニットであるベーク処理ユニット３０８は、被処理基板３０２上のレジストパターンをガラス転移温度以上の温度でベーク処理する為の処理ユニットで、ＰＥＢ処理ユニット３０４と同様のホットプレートで構成されている。当該ホットプレートの温度は、所定の温度範囲、例えば３０〜２５０度程度の温度範囲で自在に調整可能であるが、レジストパターンの側壁角が所望の側壁角となる様に、レジストパターンのガラス転移温度以上の温度に設定されている（図３参照）。
【００６５】
以上の様な構成の現像装置によると、現像処理と現像後のレジストパターンにＤＮＱ感光剤の感光波長域の光を照射する光照射処理とガラス転移温度以上の温度でベークするベーク処理とを連続処理で行うことができる。この為、本発明の現像装置は、所望の側壁角（例えば５０度以下）を有するレジストパターンの形成とレジスト除去性とを共に満足するプロセスを高スループットで確実に実現可能である。
【００６６】
〔実施形態４〕
本実施形態では、ＧＯＬＤ構造ＴＦＴとＬＤＤ構造ＴＦＴとを共に有するアクティブマトリクス型液晶表示装置の作製工程に、本発明のレジストパターンの形成工程を連続処理することのできる現像装置を適用した場合について、図５〜１０に基づき説明する。尚、図５〜１０は、アクティブマトリクス型液晶表示装置の作製工程を示す工程断面図である。また、本実施形態では、ＴＦＴの活性層である半導体層に、触媒元素を利用して結晶化される結晶質シリコン膜を適用した場合について記載する。
【００６７】
先ず、ガラス基板５０１上にプラズマＣＶＤ法により、各々組成比の異なる膜厚５０nmの第１層目のシリコン酸窒化膜５０２ａと膜厚１００nmの第２層目のシリコン酸窒化膜５０２ｂを堆積し、下地膜５０２を成膜する。尚、此処で用いるガラス基板５０１としては、石英ガラス又はバリウムホウケイ酸ガラス又はアルミノホウケイ酸ガラス等が有る。次に、下地膜５０２（５０２ａと５０２ｂ）上に、プラズマＣＶＤ法又は減圧ＣＶＤ法により、膜厚２０〜２００nm、好ましくは膜厚３０〜７０nmの非晶質シリコン膜５０３ａを堆積する。本実施例では、膜厚５３nmの非晶質シリコン膜５０３ａをプラズマＣＶＤ法で堆積している。この際、非晶質シリコン膜５０３ａの表面は、処理雰囲気中に混入した空気中の酸素の影響により極薄の自然酸化膜（図示せず）が成膜されている。尚、本実施例ではプラズマＣＶＤ法で非晶質シリコン膜５０３ａを堆積しているが、減圧ＣＶＤ法で堆積しても構わない（図５−Ａ参照）。
【００６８】
ところで、非晶質シリコン膜５０３ａの堆積に際しては、空気中に存在する炭素、酸素及び窒素が混入する可能性がある。これらの不純物ガスの混入は、最終的に得られるＴＦＴ特性の劣化を引き起こすことが経験的に知られており、不純物ガスの混入は結晶化の阻害要因として作用することが考えられる。従って、不純物ガスの混入は徹底的に排除すべきであり、具体的には炭素及び窒素の場合は共に５×１０17atoms/cm3以下に、酸素の場合は１×１０18atoms/cm3以下に制御することが好ましい（図５−Ａ参照）。
【００６９】
次に、当該基板を希フッ酸で所定時間洗浄することにより、非晶質シリコン膜５０３ａの表面に成膜されている自然酸化膜（図示せず）を除去する。その後、オゾン含有水で所定時間の処理を行うことにより、非晶質シリコン膜５０３ａの表面に膜厚０．５〜５nm程度の清浄な極薄のシリコン酸化膜（図示せず）を成膜する。本実施形態では、シリコン酸化膜（図示せず）の成膜にオゾン含有水の処理を行っているが、過酸化水素水による処理で成膜しても構わない。尚、当該シリコン酸化膜（図示せず）は、後に触媒元素を含む溶液（以下、触媒元素溶液と略記）であるＮｉ（即ち、ニッケル）元素水溶液をスピン添加法で添加する際、Ｎｉ元素を均一に付着させる為、非晶質シリコン膜５０３ａに対する濡れ性を改善する目的で成膜される（図５−Ａ参照）。
【００７０】
次に、非晶質シリコン膜５０３ａ（厳密には、極薄のシリコン酸化膜）の全面に、スピン添加法により結晶化の助長作用を有する触媒元素溶液であるＮｉ元素水溶液を添加する。本実施形態では、Ｎｉ化合物であるニッケル酢酸塩を純水に溶解し、重量換算で１０ppmの濃度に調整したものをＮｉ元素水溶液として使用しており、非晶質シリコン膜５０３ａ（厳密には極薄のシリコン酸化膜）の全面にＮｉ含有層（図示せず）を均一に付着させている（図５−Ａ参照）。
【００７１】
次に、非晶質シリコン膜５０３ａ中の含有水素量を５atom％以下に制御する為、非晶質シリコン膜５０３ａ中の含有水素の脱水素化処理を行う。当該脱水素化処理は、ファーネス炉を使用して窒素雰囲気中での４５０℃−１時間の熱処理により行われる。その後、ファーネス炉内で５５０℃−４時間の熱処理を行うことにより、非晶質シリコン膜５０３ａの結晶化を促進し、膜厚５０nmの結晶質シリコン膜５０３ｂを成膜する。引き続き、得られた結晶質シリコン膜５０３ｂの結晶性を更に改善させる為、パルス発振型のＫｒＦエキシマレーザー（波長２４８nm）照射による結晶化を行う。尚、本明細書に於いては、触媒元素であるＮｉ元素を利用して結晶化される多結晶シリコン膜を通常の多結晶シリコン膜と区別する為に、結晶質シリコン膜と称している。此処で、多結晶とせずに結晶質と称している理由は、通常の多結晶シリコン膜と比較し、結晶粒が概略同一方向に配向しており、高い電界効果移動度を有する等の特徴がある為、多結晶シリコン膜と区別する趣旨である（図５−Ａ参照）。
【００７２】
次に、希フッ酸洗浄とオゾン含有水洗浄による所定時間のチャネルドープ前洗浄を行い、結晶質シリコン膜５０３ｂの表面に膜厚０．５〜５nm程度の清浄な極薄のシリコン酸化膜（図示せず）を再び成膜する。当該シリコン酸化膜（図示せず）は、チャネルドープ処理の際に水素イオン（イオン源であるジボラン（B2H6）と水素との混合ガスから発生）で結晶質シリコン膜５０３ｂがエッチングされるのを防止する為のものである。その後、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴのしきい値電圧を制御する為、イオンドーピング装置を使用して第１のドーピング処理であるチャネルドープ処理を行う。チャネルドープ処理は、ｐ型不純物である低ドーズ量のＢ（即ち、ボロン）元素を基板全面にドーピングすることで行われる。この際のドーピング条件としては、イオン源にジボラン（Ｂ2Ｈ6）希釈率０．０１〜１％濃度のジボラン（Ｂ2Ｈ6）／水素（Ｈ2）を使用し、加速電圧５〜３０kVでドーズ量８×１０13〜２×１０15atoms/cm2が考えられ、本実施例では結晶質シリコン膜５０３ｂ中のＢ濃度を１×１０17atoms/cm3程度とする為、ジボラン（Ｂ2Ｈ6）希釈率０．１％濃度のジボラン（Ｂ2Ｈ6）／水素（Ｈ2），加速電圧１５kV，ドーズ量４×１０14atoms/cm2のドーピング条件でＢ元素をドーピングしている（図５−Ｂ参照）。
【００７３】
次に、チャネルドープ処理の前処理として成膜した極薄のシリコン酸化膜（図示せず）を希フッ酸で処理することにより、当該シリコン酸化膜（図示せず）を除去する。その後、オゾン含有水で所定時間の処理を行うことにより、結晶質シリコン膜５０３ｂの表面に膜厚０．５〜５nm程度の極薄のシリコン酸化膜（図示せず）を再び成膜する。当該シリコン酸化膜（図示せず）は、次に形成するレジストパターンの密着性改善の為、及び結晶質シリコン膜５０３ｂの疎水性の改善と汚染防止の為、及び結晶質シリコン膜５０３ｂの表面の清浄度を保持することにより界面準位の低減を図る為等の理由で成膜される。尚、本実施形態では、膜厚０．５〜５nm程度のシリコン酸化膜（図示せず）をオゾン含有水による処理で成膜しているが、過酸化水素水による処理で成膜しても良いし、酸素を含む雰囲気中で紫外線を照射することによりオゾンを発生させ、オゾンによる酸化作用で結晶質シリコン膜５０３ｂの表面を酸化しても良い（図５−Ｂ参照）。
【００７４】
次に、本発明のレジストパターン形成工程を連続処理することのできる現像装置を適用したフォトリソグラフィ工程により、汎用のＤＮＱ−ノボラック樹脂系のポジ型レジストから成るレジストパターン５０４ａ〜５０８ａを形成する。当該レジストパターン５０４ａ〜５０８ａはＴＦＴの活性層である島状の半導体層を形成する為のレジストパターンで、レジストパターンの具体的形成工程は以下の通りである（図５−Ｂ参照）。
【００７５】
即ち、ＤＮＱ−ノボラック樹脂系のポジ型レジストをスピン塗布法により塗布し、１００℃程度の処理温度で所定時間のプリベーク処理を行うことにより、所定膜厚のレジスト膜を成膜する。尚、プリベーク処理は、レジスト塗布膜中の溶剤を蒸発させ安定なレジスト膜を成膜する為のものである。その後、所定の設計パターンが配置されたマスクを介して、超高圧水銀灯の多波長光（ｇ線とｈ線とｉ線）を利用する等倍投影露光装置で所定時間の露光処理を行う。しかる後に、有機アルカリ現像液である汎用のＴＭＡＨ現像液（２．３８％）で所定時間の現像処理を行うことにより、半導体層形成用の所定寸法のレジストパターン（図示せず）を形成する。引き続き、現像後のレジストパターン（図示せず）の内部に存在する未反応のＤＮＱ感光剤を感光させる為、ＤＮＱ感光剤の感光波長域の光である波長３５０〜４５０nmの光を照射する。この際、波長３５０〜４５０nmの光としては、超高圧水銀灯のスペクトル光であるｇ線（４３６nm）やｈ線（４０５nm）やｉ線（３６５nm）が好適な一例として挙げられ、本実施形態では超高圧水銀灯のｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成る多波長光を現像後のレジストパターン（図示せず）に照射している。本実施形態で多波長光を適用しているのは、単波長光に比較し照射光量が大きく、現像後のレジストパターン（図示せず）の内部に存在するＤＮＱ感光剤をより短時間で感光することができる為である。引き続き、当該レジストパターン（図示せず）を軟化流動させる為、ガラス転移温度以上の温度で所定時間のベーク処理を行い、軟化流動により側壁角の小さくなった所定寸法のレジストパターン５０４ａ〜５０８ａを形成する（図５−Ｂ参照）。
【００７６】
この際、光照射工程後のレジストパターン（図示せず）の内部には、ＤＮＱ感光剤からの光化学反応生成物である多量のインデンカルボン酸が生成されている。この為、レジストパターン（図示せず）のガラス転移温度は低下しており、ガラス転移温度以上の温度である所望の側壁角を得る為のベーク温度の低下を実現することが可能であり、ベーク温度を低下させない場合には、軟化流動の促進によりレジストパターン５０４ａ〜５０８ａの側壁角をより小さくすることが可能である。また、ベーク処理の温度が高い程、軟化流動によりレジストパターン５０４ａ〜５０８ａの側壁角を小さくできる為、予めレジストパターン５０４ａ〜５０８ａの側壁角とベーク温度との関係を求め、所望の側壁角を有するレジストパターン５０４ａ〜５０８ａを形成する為のベーク温度でベーク処理する必要がある。尚、ガラス転移温度以上の温度でベーク処理した場合、側壁角が丸くなり、正確にレジストパターン５０４ａ〜５０８ａの側壁角を計測することが困難である。この為、レジストパターン底部から１μmの高さに対応する側壁部とレジストパターンの端部との間を直線近似し、当該近似直線と下地基板との成す角をレジストパターン５０４ａ〜５０８ａの側壁角と定義している。尚、上記の現像処理と光照射処理とガラス転移温度以上でのベーク処理は、光照射ユニットが内設された専用の現像装置により連続処理を行っている（図５−Ｂ参照）。
【００７７】
次に、当該レジストパターン５０４ａ〜５０８ａをマスクに結晶質シリコン膜５０３ｂとその表層膜であるシリコン酸化膜（図示せず）をドライエッチング処理し、膜厚５０nmの結晶質シリコン膜５０３ｂから成る島状の半導体層５０４ｂ〜５０８ｂを形成する。この半導体層５０４ｂ〜５０８ｂはＴＦＴの活性層となる島状の領域で、後にＴＦＴのソース領域とドレイン領域とが形成される領域である。ドライエッチング処理の際、ＲＩＥ型のドライエッチング装置を使用し、エッチングガスであるＣＦ4とＯ2のガス流量比が５０：４５のエッチング条件でドライエッチング処理しており、レジスト後退方によるテーパーエッチング処理が行われている。この為、被エッチング膜である半導体層５０４ｂ〜５０８ｂの側壁部は、特に便宜上図示してないが、順テーパー形状に形成されている（注：図中では便宜上矩形状で図示）。尚、半導体層５０４ｂ〜５０８ｂを順テーパー形状に形成する理由は、後工程で成膜されるゲート絶縁膜やゲート電極膜の段差部での被覆性を改善する為である（図６−Ａ参照）。
【００７８】
次に、ドライエッチング処理後の不要なレジストパターン（図示せず）について、アッシング工程とレジスト剥離工程とから成るレジスト除去処理を行う。ドライエッチング処理後のレジストパターン（図示せず）は、レジストを構成する高分子とエッチングガスとの反応や高分子間の架橋反応が進み、レジストパターン（図示せず）の表面に除去の困難な変質層が生成されている。当該変質層の除去処理には酸素プラズマによる炭酸ガスへの分解処理であるアッシング工程が好適であり、変質層除去後のレジストパターンの除去処理には有機系のレジスト剥離液による溶解処理であるレジスト剥離工程が好適である。この為、本実施形態では、アッシング工程による当該変質層の除去処理を行い、その後に有機系のレジスト剥離液によるレジスト剥離工程を行っている。ところで、ドライエッチング処理後のレジストパターン（図示せず）は、現像後の段階で超高圧水銀灯のｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成る多波長光の照射による多量のインデンカルボン酸の生成が行われている。従って、表層部分の変質層をアッシング除去した残りのレジスト材は、レジスト剥離液に対する溶解性が促進されており、レジスト剥離工程により、レジスト残渣無く、完全にレジスト除去処理することが可能である（図６−Ａ参照）。
【００７９】
次に、半導体層５０４ｂ〜５０８ｂを被覆する様に、膜厚３０〜２００nm、好ましくは膜厚８０〜１３０nmのシリコン酸化膜又はシリコン酸窒化膜から成るゲート絶縁膜５０９をプラズマＣＶＤ法又は減圧ＣＶＤ法により堆積する。本実施形態では、膜厚１００nmのシリコン酸化膜から成るゲート絶縁膜５０９をプラズマＣＶＤ法で堆積している。この際、堆積の前洗浄として、半導体層５０４ｂ〜５０８ｂの表面に付着している自然酸化膜（図示せず）を除去する為、所定時間の希フッ酸洗浄を行う。尚、ゲート絶縁膜５０９の膜厚は、後工程で成膜する上層のゲート電極膜からの応力を回避する為、８０nm以上の膜厚が必要であることが知られており、この点を考慮して設定されている（図６−Ｂ参照）。
【００８０】
次に、膜厚５〜５０nm、好ましくは膜厚２０〜４０nmのＴａＮ膜から成る第１層ゲート電極膜５１０をスパッタ法により堆積する。本実施形態では、膜厚３０nmのＴａＮ膜から成る第１層ゲート電極膜５１０を堆積している。その後、膜厚２００〜６００nm、好ましくは膜厚３００〜５００nm、より好ましくは膜厚３５０〜５００nmのＷ膜から成る第２層ゲート電極膜５１１をスパッタ法により堆積する。本実施形態では、膜厚３７０nmのＷ膜から成る第２層ゲート電極膜５１１を堆積している。尚、ＴａＮ膜の膜厚は、ドライエッチング時のテーパー形状領域に於ける残膜厚の制御性、及びスルードープ法によりＴａＮ膜を通過させて不純物元素をドーピングする際のドーピング特性の両方を考慮して設定されている。また、Ｗ膜の膜厚は、不純物元素をドーピングする際のＷ膜のチャネリング現象を防止する為、３４０nm以上の膜厚が必要なことが知られており、この点を考慮して設定されている（図６−Ｂ参照）。
【００８１】
次に、本発明のレジストパターン形成工程を連続処理することのできる現像装置を適用したフォトリソグラフィ工程により、汎用のＤＮＱ−ノボラック樹脂系のポジ型レジストから成るレジストパターン５１２ａ〜５１７ａを形成する。当該レジストパターン５１２ａ〜５１７ａはゲート電極と保持容量用電極とソース配線等を形成する為のレジストパターンで、上記の半導体層形成工程と基本的に同じレジストパターン形成工程である為、以下に簡略化して記載する。即ち、スピン塗布及びプリベーク処理により、ＤＮＱ−ノボラック樹脂系のポジ型レジストから成る所定膜厚のレジスト膜を成膜する。その後、所定の設計パターンが配置されたマスクを介して、等倍投影露光装置で所定時間の露光処理を行う。しかる後に、ＴＭＡＨ現像液（２．３８％）で所定時間の現像処理を行うことにより、ゲート電極と保持容量用電極とソース配線等を形成する為の所定寸法のレジストパターン（図示せず）を形成し、ＤＮＱ感光剤の感光波長域の光である波長３５０〜４５０nmの光を照射する。この際、本実施形態では超高圧水銀灯のｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成る多波長光を現像後のレジストパターン（図示せず）に照射している。引き続き、当該レジストパターン（図示せず）を軟化流動させる為、ガラス転移温度以上の温度で所定時間のベーク処理を行い、所望の側壁角を有する所定寸法のレジストパターン５１２ａ〜５１７ａを形成する。尚、上記の現像処理と光照射処理とガラス転移温度以上でのベーク処理は、波長３５０〜４５０nmの波長範囲の光を照射する為の光照射ユニットが内設された専用の現像装置で連続的に処理を行っている（図７−Ａ参照）。
【００８２】
次に、レジストパターン５１２ａ〜５１７ａをマスクに、膜厚３０nmのＴａＮ膜から成る第１層ゲート電極膜５１０と膜厚３７０nmのＷ膜から成る第２層ゲート電極膜５１１とから成る金属積層膜をドライエッチング処理する。当該ドライエッチング処理には松下電器産業製の高密度プラズマ利用のＩＣＰドライエッチング装置（装置名：Ｅ６４５）が使用され、テーパーエッチング処理と異方性エッチング処理との複合エッチング処理である３ステップのドライエッチング処理を行い、第１層ゲート電極５１２ｃ〜５１５ｃと第２層ゲート電極５１２ｂ〜５１５ｂとから成る所定寸法のゲート電極を形成し、同時に第１層保持容量電極５１６ｃと第２層保持容量電極５１６ｂとから成る所定寸法の保持容量電極、第１層ソース配線用電極５１７ｃと第２層ソース配線用電極５１７ｂとから成る所定寸法のソース配線用電極を形成する。当該ドライエッチング工程に於いて、第２層電極５１２ｂ〜５１７ｂ（第２層ゲート電極５１２ｂ〜５１５ｂと第２層保持容量電極５１６ｂと第２層ソース配線用電極５１７ｂとから成る電極の総称）は、第１層電極５１２ｃ〜５１７ｃ（第１層ゲート電極５１２ｃ〜５１５ｃと第１層保持容量電極５１６ｃと第１層ソース配線用電極５１７ｃとから成る電極の総称）よりチャネル方向の寸法が短く形成されている。また、第１層電極５１２ｃ〜５１７ｃの第２層電極５１２ｂ〜５１７ｂからの露出領域に該当する部分は、端部に近づくにつれ徐々に薄膜化したテーパー形状に形成されている。ところで、レジストパターン５１２ａ〜５１７ａは通常のレジストパターンと比較し、ガラス転移温度の低下作用の為、ガラス転移温度以上の温度でのベーク処理により、レジストパターン５１２ａ〜５１７ａの側壁角を更に小さく形成することが可能である。従って、当該３ステップのドライエッチング工程に於いて、第２層電極５１２ｂ〜５１７ｂからの露出領域に該当する第１層電極５１２ｃ〜５１７ｃのテーパー領域の寸法を更に長く形成することが可能である。尚、レジストパターン５１２ａ〜５１７ａはドライエッチング時のレジスト後退現象により形状縮小（図示せず）が進み、ゲート絶縁膜５０９は第１層電極５１２ｃ〜５１７ｃからの露出領域で膜減りが進み、ゲート絶縁膜５１８の形状に変形している（図７−Ｂ参照）。
【００８３】
この様な３ステップから成るドライエッチング処理の具体的処理は、以下の通りである。即ち、第１ステップのドライエッチング処理は、Ｗ膜から成る第２層ゲート電極膜５１１のみをテーパーエッチング処理する為のものある。この際のドライエッチング条件としては、ＣＦ4とＣｌ2とＯ2の混合ガスのガス流量が各々２５sccm（ＣＦ4）と２５sccm（Ｃｌ2）と１０sccm（Ｏ2）で、ＩＣＰ電力が５００W（ＩＣＰ電力密度：１．０１９W/cm2）、バイアス電力が１５０W（バイアス電力密度：０．９６W/cm2）、ガス圧力が１．０Paであり、ジャストエッチング（通常１２０秒程度）に１０％のオーバーエッチングを追加したエッチング時間でドライエッチング処理を行っている。第２ステップのドライエッチング処理は、第１ステップのドライエッチング処理で形成した第２層電極（Ｗ膜）（図示せず）をマスクに第１層ゲート電極膜（ＴａＮ膜）５１０を異方性エッチング処理する為のものである。この際のエッチング条件としては、ＣＦ4とＣｌ2の混合ガスのガス流量が各々３０sccm（ＣＦ4）と３０sccm（Ｃｌ2）で、ＩＣＰ電力が５００W（ＩＣＰ電力密度：１．０１９W/cm2）、バイアス電力が１０W（バイアス電力密度：０．０６４W/cm2）、ガス圧力が１．０Paであり、ジャストエッチング（通常４５秒程度）に１５秒のオーバーエッチングを追加したエッチング時間でドライエッチング処理を行っている。第３ステップのドライエッチング処理は、第１ステップと第２ステップのドライエッチング処理により、レジストパターン形状が縮小後退したレジストパターン（図示せず）をマスクに第２層ゲート電極（図示せず）を異方性エッチング処理し、矩形に近い形状の第２層電極５１２ｂ〜５１７ｂと、第２層電極５１２ｂ〜５１７ｂからの露出領域に該当する第１層電極５１２ｃ〜５１７ｃを端部に近づくにつれ薄膜化したテーパー形状に形成する為のものである。この際のエッチング条件としては、ＳＦ6とＣｌ2とＯ2の混合ガスのガス流量が各々２４sccm（ＣＦ4）と１２sccm（Ｃｌ2）と２４sccm（Ｏ2）で、ＩＣＰ電力が７００W（ＩＣＰ電力密度：１．４２７W/cm2）、バイアス電力が４W（バイアス電力密度：０．０２６W/cm2）、ガス圧力が１．３Paであり、２５秒の固定したエッチング時間でドライエッチング処理を行っている（図７−Ｂ参照）。
【００８４】
次に、ドライエッチング処理後の不要なレジストパターン（図示せず）について、アッシング工程とレジスト剥離工程とから成るレジスト除去処理を行う。ドライエッチング処理後のレジストパターン（図示せず）は、表面に除去の困難な変質層が生成されている。当該変質層の除去処理にはアッシング工程が好適であり、変質層除去後のレジストパターンの除去処理にはレジスト剥離工程が好適である。この為、本実施形態では、アッシング工程による当該変質層の除去処理を行い、その後にレジスト剥離液によるレジスト剥離工程を行っている。ところで、ドライエッチング処理後のレジストパターン（図示せず）は、現像後の段階で超高圧水銀灯のｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成る多波長光の照射による多量のインデンカルボン酸の生成が行われている。従って、表層部分の変質層をアッシング除去した残りのレジスト材は、レジスト剥離液に対する溶解性が促進されており、レジスト剥離工程により、レジスト残渣無く、完全にレジスト除去処理することが可能である（図７−Ｂ参照）。
【００８５】
次に、イオンドーピング装置を使用して、第１層電極５１２ｃ〜５１６ｃをマスクに第２のドーピング処理であるＰ（即ち、リン）元素から成る低ドーズ量のｎ型不純物をドーピングする。当該第２のドーピング処理により、第１層電極５１２ｃ〜５１６ｃの外側の領域に対応する半導体層５０４ｂ〜５０８ｂにｎ型不純物の低濃度不純物領域（ｎ−−領域）５１９〜５２３が形成される。この際、低濃度不純物領域（ｎ−−領域）５１９〜５２３の形成に於いては、所謂スルードープ法により上層膜であるゲート絶縁膜５１８を介してドーピングしている。尚、ドーピング条件としては、イオン源にホスフィン（ＰＨ3）希釈率３〜２０％濃度のホスフィン（ＰＨ3）／水素（Ｈ2）を使用し、加速電圧３０〜９０kVでドーズ量６×１０12〜１．５×１０14atoms/cm2が考えられるが、本実施形態ではホスフィン（ＰＨ3）希釈率５％濃度のホスフィン（ＰＨ3）／水素（Ｈ2），加速電圧５０kV，ドーズ量３×１０13atoms/cm2のドーピング条件でドーピングしている（図８−Ａ参照）。
【００８６】
次に、通常のフォトリソグラフィ処理により、不純物をドーピング処理する為のマスクであるレジストパターン５２４〜５２５を形成する。当該レジストパターン５２４〜５２５は、ＧＯＬＤ構造の駆動回路６０６であるｐチャネル型ＴＦＴ６０２とＬＤＤ構造の画素ＴＦＴ６０４の作製領域に形成され、ＧＯＬＤ構造の駆動回路６０６であるｎチャネル型ＴＦＴ６０１，６０３並びに保持容量６０５の作製領域には形成されない。この際、ＧＯＬＤ構造のｐチャネル型ＴＦＴ６０２の作製領域に於いては、レジストパターン５２４の端部が、半導体層５０５ｂの外側に位置する様に、即ち半導体層５０５ｂを完全に被覆する様に形成される。また、ＬＤＤ構造の画素ＴＦＴ６０４の作製領域に於いては、レジストパターン５２５の端部が半導体層５０７ｂの内側で第１層ゲート電極５１５ｃから所定の距離だけ外側に位置する様に、即ち第１層ゲート電極５１５ｃの端部からＬｏｆｆ領域（詳細は後の工程で説明）の分だけ外側に位置する様に形成される（図８−Ｂ参照）。
【００８７】
次に、イオンドーピング装置を使用して、レジストパターン５２４〜５２５をマスクに第３のドーピング処理であるＰ元素から成る高ドーズ量のｎ型不純物をドーピングする。この際、ＧＯＬＤ構造の駆動回路６０６であるｎチャネル型ＴＦＴ６０１，６０３の作製領域に於いては、第１層ゲート電極５１２ｃ，５１４ｃの外側に対応する半導体層５０４ｂ，５０６ｂには、既にｎ型不純物の低濃度不純物領域（ｎ−−領域）５１９，５２１が形成されているが、その上からｎ型不純物の高濃度不純物領域（ｎ＋領域）５２６，５２８が形成され、同時に第１層ゲート電極５１２ｃ，５１４ｃの第２層ゲート電極５１２ｂ，５１４ｂからの露出領域に対応する半導体層５０４ｂ，５０６ｂに、ｎ型不純物の低濃度不純物領域（ｎ−領域）５２７，５２９が形成される。この様にして形成される高濃度不純物領域（ｎ＋領域）５２６，５２８はＧＯＬＤ構造のソース領域又はドレイン領域としての機能を有し、低濃度不純物領域（ｎ−領域）５２７，５２９はＧＯＬＤ構造のＬｏｖ領域（ゲート電極とオーバーラップしている電界緩和領域のこと）である電界緩和領域としての機能を有することになる。また、保持容量６０５の作製領域に於いても、同様にｎ型不純物の高濃度不純物領域（ｎ＋領域）５３２と低濃度不純物領域（ｎ−領域）５３３が形成される。此処で形成されたｎ型不純物の高濃度不純物領域（ｎ＋領域）５３２と低濃度不純物領域（ｎ−領域）５３３は、当該領域がＴＦＴでなく保持容量６０５の作製領域である為、容量形成用電極の片側としての機能を有している（図８−Ｂ参照）。
【００８８】
一方、ＬＤＤ構造の画素ＴＦＴ６０４の作製領域に於いては、当該第３のドーピング処理により、レジストパターン５２５の外側に対応する半導体層５０７ｂにｎ型不純物の高濃度不純物領域（ｎ＋領域）５３０が形成される。当該半導体層５０７ｂには、既にｎ型不純物の低濃度不純物領域（ｎ−−領域）５２２が形成されているが、高濃度不純物領域（ｎ＋領域）５３０の形成に伴い、当該低濃度不純物領域（ｎ−−領域）５２２は、高濃度不純物領域（ｎ＋領域）５３０と結果として形成される低濃度不純物領域（ｎ−−領域）５３１とに区分されることになる。この様にして形成される高濃度不純物領域（ｎ＋領域）５３０はＬＤＤ構造のソース領域又はドレイン領域としての機能を有し、低濃度不純物領域（ｎ−−領域）５３１はＬＤＤ構造のＬｏｆｆ領域（ゲート電極とオーバーラップしてない電界緩和領域のこと）である電界緩和領域としての機能を有することになる。尚、本明細書でＬｏｆｆ領域とは、ゲート電極とオーバーラップしてないＬＤＤ構造の電界緩和領域のことである。この際のドーピング条件としては、イオン源にホスフィン（ＰＨ3）希釈率３〜２０％濃度のホスフィン（ＰＨ3）／水素（Ｈ2）を使用し、加速電圧３０〜９０kVでドーズ量６×１０14〜１．５×１０16atoms/cm2が考えられるが、本実施形態ではホスフィン（ＰＨ3）希釈率５％濃度のホスフィン（ＰＨ3）／水素（Ｈ2），加速電圧６５kV，ドーズ量３×１０15atoms/cm2のドーピング条件でドーピング処理している（図８−Ｂ参照）。
【００８９】
上記の高濃度不純物領域（ｎ＋領域）５２６，５２８，５３０，５３２と低濃度不純物領域（ｎ−領域）５２７，５２９，５３３は、上層膜を介してドーピングする所謂スルードープ法で形成されている。スルードープ法とは上層膜を介して目的物質層に不純物をドーピングするドーピング法のことで、上層膜の膜質と膜厚に依存して目的物質層の不純物濃度を変化できる特徴がある。従って、同一のドーピング条件で不純物をドーピングするにも拘わらず、上層膜がイオン阻止能の小さいゲート絶縁膜５１８で構成されている領域に高濃度不純物領域（ｎ＋領域）５２６，５２８，５３０，５３２を形成し、上層膜がイオン阻止能の大きい第１層電極（ＴａＮ膜）５１２ｃ，５１４ｃ，５１６ｃとゲート絶縁膜５１８との積層膜で構成されている領域に低濃度不純物領域（ｎ−領域）５２７，５２９，５３３を同時に形成することが可能となっている（図８−Ｂ参照）。
【００９０】
尚、ＧＯＬＤ構造の駆動回路６０６であるｎチャネル型ＴＦＴ６０１，６０３の作製領域に於いては、上記の高濃度不純物領域（ｎ＋領域）５２６，５２８と低濃度不純物領域（ｎ−領域）５２７，５２９の形成に伴い、半導体層５０４ｂ，５０６ｂに於ける第２層ゲート電極５１２ｂ，５１４ｂと重なる領域に、ＴＦＴのチャネル形成領域が画定されることになる。また、同様にして、ＬＤＤ構造の画素ＴＦＴ６０４の作製領域に於いて、半導体層５０７ｂに於ける第１層ゲート電極５１５ｃと重なる領域に、ＴＦＴのチャネル領域が画定されることになる（図８−Ｂ参照）。
【００９１】
次に、ドーピング処理後の不要なレジストパターン５２４〜５２５を除去する為、アッシング工程とレジスト剥離工程とから成るレジスト除去処理を行う。この際、レジストパターン５２４〜５２５は通常のフォトリソグラフィ工程でパターン形成されており、特にドーピング処理後に於いては、レジストパターン５２４〜５２５のレジスト除去性が困難となっている。この点については、酸素プラズマ処理であるアッシング工程の長時間化で対処している。しかる後、通常のフォトリソグラフィ処理により、不純物をドーピング処理する為のマスクであるレジストパターン５３４〜５３６を形成する。この際、当該レジストパターン５３４〜５３６は、ＧＯＬＤ構造の駆動回路６０６であるｐチャネル型ＴＦＴ６０２と保持容量６０５の作製領域を開口する様に形成される（図９−Ａ参照）。
【００９２】
次に、イオンドーピング装置を使用して、第４のドーピング処理であるＢ元素から成る高ドーズ量のｐ型不純物をスルードープ法でドーピングする。当該第４のドーピング処理により、ＧＯＬＤ構造の駆動回路６０６であるｐチャネル型ＴＦＴ６０２の作製領域に於いては、第１層ゲート電極５１３ｃの外側に対応する半導体層５０５ｂに、ｐ型不純物の高濃度不純物領域（ｐ＋領域）５３７が形成される。また、第１層ゲート電極５１３ｃの第２層ゲート電極５１３ｂからの露出領域に対応する半導体層５０５ｂに、ｐ型不純物の低濃度不純物領域（ｐ−領域）５３８が同時に形成される。この様にして形成される高濃度不純物領域（ｐ＋領域）５３７はＧＯＬＤ構造のソース領域又はドレイン領域としての機能を有し、低濃度不純物領域（ｐ−領域）５３８はＧＯＬＤ構造のＬｏｖ領域（ゲート電極とオーバーラップしている電界緩和領域のこと）である電界緩和領域としての機能を有することになる。一方、保持容量６０５の作製領域に於いても、同様に、容量形成用電極の片側として機能する高濃度不純物領域（ｐ＋領域）５３９と低濃度不純物領域（ｐ−領域）５４０とが形成されている（図９−Ａ参照）。
【００９３】
ところで、ｐチャネル型ＴＦＴ６０２の作製領域に於けるｐ型不純物の高濃度不純物領域（ｐ＋領域）５３７には、既にｎ型不純物の低濃度不純物領域（ｎ−−領域）５２０が形成されているが、ｎ型不純物の濃度以上のｐ型不純物がドーピングされる為、全体としてｐ型の導電型を有する高濃度不純物領域（ｐ＋領域）５３７が形成されることになる。また、保持容量６０５の作製領域に於いても、既にｎ型不純物の高濃度不純物領域（ｎ＋領域）５３２と低濃度不純物領域（ｎ−領域）５３３とが形成されているが、ｎ型不純物の濃度以上のｐ型不純物がドーピングされる為、全体としてｐ型の導電型を有する高濃度不純物領域（ｐ＋領域）５３９と低濃度不純物領域（ｐ−領域）５４０とが形成されている。尚、ｐ型不純物の高濃度不純物領域（ｐ＋領域）５３７，５３９と低濃度不純物領域（ｐ−領域）５３８，５４０は、ｎ型不純物領域の場合と同様に、上層膜の膜質や膜厚の違いを利用してスルードープ法により同時に形成されている。また、この際のドーピング条件としては、イオン源にジボラン（Ｂ2Ｈ6）希釈率３〜２０％濃度のジボラン（Ｂ2Ｈ6）／水素（Ｈ2）を使用し、加速電圧６０〜１００kVでドーズ量４×１０15〜１×１０17ions/cm2が考えられるが、本実施形態ではジボラン（Ｂ2Ｈ6）希釈率５％濃度のジボラン（Ｂ2Ｈ6）／水素（Ｈ2），加速電圧８０kV，ドーズ量２×１０16ions/cm2のドーピング条件でドーピングしている（図９−Ａ参照）。
【００９４】
次に、ドーピング処理後の不要なレジストパターン５３４〜５３６を除去する為、アッシング工程とレジスト剥離工程とから成るレジスト除去処理を行う。この際、レジストパターン５３４〜５３６は通常のフォトリソグラフィ工程でパターン形成されており、特にドーピング処理後に於いては、レジストパターン５３４〜５３６のレジスト除去性が困難となっている。この点については、酸素プラズマ処理であるアッシング工程の長時間化で対処している。しかる後、膜厚５０〜３００nm、好ましくは膜厚１００〜２００nmのシリコン窒化膜又はシリコン酸窒化膜から成る第１の層間絶縁膜５４１をプラズマＣＶＤ法により堆積する。本実施形態では、膜厚１５０nmのシリコン窒化膜から成る第１の層間絶縁膜５４１をプラズマＣＶＤ法により堆積している。引き続き、半導体層５０４ｂ〜５０８ｂにドーピングされたｎ型不純物（Ｐ元素）又はｐ型不純物（Ｂ元素）の熱活性化の為、ファーネス炉に於いて、６００℃−１２時間の熱処理を行う。当該熱処理は、ｎ型又はｐ型不純物の熱活性化処理の為に行うものであるが、ゲート電極の真下に位置するチャネル領域に存在する触媒元素（Ｎｉ元素）を不純物によりゲッタリングする目的も兼ねている。尚、第１の層間絶縁膜５４１の堆積前に当該熱活性化処理を行っても良いが、ゲート電極等の配線材料の耐熱性が弱い場合は、第１の層間絶縁膜５４１の堆積後に行う方が好ましい。当該熱処理に続いて、半導体層５０４ｂ〜５０８ｂのダングリングボンドを終端させる為、４１０℃−１時間の水素化処理を水素３％含有の窒素雰囲気中で行う（図９−Ｂ参照）。
【００９５】
次に、第１の層間絶縁膜５４１の上に、膜厚０．７〜３μm、好ましくは膜厚１〜２μmのアクリル樹脂膜から成る第２の層間絶縁膜５４２を成膜する。本実施形態では、膜厚１．６μmのアクリル樹脂膜から成る第２の層間絶縁膜５４２を成膜している。当該アクリル樹脂膜の成膜は、スピン塗布法でアクリル樹脂膜を塗布した後、オーブンベーク炉で熱処理することにより成膜される。その後、通常のフォトリソグラフィ処理と酸素プラズマ（厳密には５％のＣＦ4含有）によるドライエッチング処理により、アクリル樹脂膜から成る第２の層間絶縁膜５４２に所定寸法のコンタクトホール５４３を形成する。此処で、コンタクトホール５４３は、ｎ型不純物の高濃度不純物領域（ｎ＋領域）５２６，５２８，５３０及びｐ型不純物の高濃度不純物領域（ｐ＋領域）５３７，５３９、更にはソース配線として機能するソース配線用電極５１７ｂｃ（第１層ソース配線用電極５１７ｃと第２層ソース配線用電極５１７ｂとで構成）に接続する様に形成されている。尚、ドライエッチング処理後のレジストパターン（図示せず）は、酸素プラズマ（厳密には５％のＣＦ4含有）でアクリル樹脂膜をドライエッチング処理する過程で膜減りにより少ししか残存してないが、残存したレジストパターン（図示せず）の除去はレジスト剥離液処理で行っている（図１０−Ａ参照）。
【００９６】
次に、スパッタ前洗浄として希フッ酸処理により、コンタクトホール５４３の底部に露出している結晶質シリコン膜５０３ｂから成る半導体層５０４ｂ〜５０８ｂの表面を洗浄する。その後、Ｔｉ（１００nm）／Ａｌ（３５０nm）／Ｔｉ（１００nm）の３層膜から成る金属積層膜（図示せず）をスパッタ法により堆積する。尚、当該金属積層膜に於いて、膜厚１００nmの１層目のＴｉ膜はコンタクト抵抗の低抵抗化とシリコンとアルミニウムの相互拡散を防止する目的で堆積され、膜厚１００nmの３層目のＴｉ膜はアルミニウム配線表面のヒロックを防止する目的で堆積されている。金属積層膜を堆積した後、通常のフォトリソグラフィ処理により、金属積層膜上に所定寸法の配線形成用のレジストパターン（図示せず）を形成する（図１０−Ｂ参照）。
【００９７】
次に、塩素系のエッチングガスを使用してドライエッチング処理を行うことにより、所定寸法の金属積層膜配線５４４〜５４９と接続電極５５０，５５２，５５３とゲート配線５５１とを同時に形成する。金属積層膜配線５４４〜５４９は、駆動回路６０６の高濃度不純物領域（ｎ＋領域）５２６，５２８と高濃度不純物領域（ｐ＋領域）５３７とに電気的に接続する様に形成されている。また、接続電極５５０は、画素ＴＦＴ６０４の高濃度不純物領域（ｎ＋領域）５３０とソース配線として機能する第２層ソース配線用電極５１７ｂとを電気的に接続する様に形成されている。また、接続電極５５２は画素ＴＦＴ６０４の高濃度不純物領域（ｎ＋領域）５３０と電気的に接続する様に形成されており、接続電極５５３は保持容量６０５の高濃度不純物領域（ｐ＋領域）５３９と電気的に接続する様に形成されている。また、ゲート配線５５１は、画素ＴＦＴ６０４の複数の第２層ゲート電極５１５ｂを電気的に接続する様に形成されている。尚、第２の層間絶縁膜５４２に有機系のアクリル樹脂膜が適用されている為、レジスト除去処理にアッシング工程を導入することができず、レジスト剥離工程のみでレジストパターン（図示せず）の除去処理を行っている（図１０−Ｂ参照）。
【００９８】
次に、膜厚８０〜１３０nm、好ましくは膜厚１００〜１２０nmの透明導電膜であるＩＴＯ（Indium−TiN−Oxideの略）膜をスパッタ法により堆積する。本実施形態では、膜厚１１０nmのＩＴＯ膜をスパッタ法により堆積している。しかる後、通常のフォトリソグラフィ処理により、所定寸法の画素電極用のレジストパターン（図示せず）を形成する。引き続き、関東化学（株）製の商品名「ＩＴＯ−０４Ｎ」のエッチング液を使用して、ウェットエッチング処理を行う。当該ウェットエッチング処理により、ＩＴＯ膜から成る所定寸法の画素電極５５４が接続電極５５２，５５３に接続される様に形成される。画素電極５５４は、接続電極５５２を介して、画素ＴＦＴ６０４のソース領域又はドレイン領域として機能する高濃度不純物領域（ｎ＋領域）５３０と電気的に接続されており、更に接続電極５５３を介して、保持容量６０５の高濃度不純物領域（ｐ＋領域）５３９とも電気的に接続されている。ウェットエッチング処理の後、不要なレジストパターン（図示せず）を除去する為、レジスト剥離工程から成るレジスト除去処理を行う。此処では、第２の層間絶縁膜５４２に有機系のアクリル樹脂膜が適用されている為、レジスト除去処理にアッシング工程を導入することができず、レジスト剥離工程のみでレジストパターン（図示せず）の除去処理を行っている（図１０−Ｂ参照）。
【００９９】
以上の様に、アクティブマトリクス型液晶表示装置の作製工程に本発明のレジストパターン形成工程を連続処理することのできる現像装置を適用した場合、以下の様な作用効果を挙げることが可能である。ＤＮＱ感光剤の感光波長域の光である波長３５０〜４５０nmの光を半導体層形成用レジストパターン及びゲート等の電極形成用レジストパターンに照射することにより、ガラス転移温度が低下する為、当該レジストパターンの所望の側壁角を得る為のベーク温度の低下を実現ことが可能であり、ベーク温度を低下させない場合には、軟化流動の促進により当該レジストパターンの側壁角をより小さくすることが可能である。この為、被エッチングパターンである半導体層やゲート電極等のパターンでのテーパー領域の寸法は、より長い方向で制御可能である。このことは、特にＧＯＬＤ構造ゲート電極の形成工程で有利であり、ＧＯＬＤ構造ゲート電極のＬｏｖ領域の寸法を更に大きくする方向で制御可能な為、ＴＦＴ特性に対するプロセス余裕度の向上の点で有効である。また、ドライエッチング処理後のレジストパターンを除去処理する際、アッシング工程とレジスト剥離工程とにより、レジスト残渣無く、完全にレジスト除去処理することが可能であり、半導体装置の品質向上に対しても有効である。尚、本実施形態に於いては、アクティブマトリクス型液晶表示装置の作製工程について具体的に説明したが、アクティブマトリクス型のＥＬ表示装置の作製工程にも適用可能であることは言うまでもない。
【０１００】
〔実施形態５〕
本実施形態では、本発明のレジストパターン形成方法や現像装置を適用して作製される表示装置を組み込んだ電子機器の具体例について記載する。当該表示装置としては、アクティブマトリクス型の液晶表示装置及びＥＬ表示装置等があり、様々な電子機器の表示部に適用されている。此処では、表示装置が表示部に適用された電子機器の具体例を図１４〜１６に基づき記載する。
【０１０１】
尚、表示装置が表示部に適用された電子機器としては、ビデオカメラとデジタルカメラとプロジェクター（リア型又はフロント型）とヘッドマウントディスプレイ（ゴーグル型ディスプレイ）とゲーム機とカーナビゲーションとパーソナルコンピュータと携帯情報端末（モバイルコンピュータ，携帯電話，電子書籍等）等が挙げられる。
【０１０２】
図１４−Ａは、本体１００１と映像入力部１００２と表示装置１００３とキーボード１００４とで構成されたパーソナルコンピュータである。当該表示装置１００３及び他の回路に、本発明の表示装置を適用することができる。
【０１０３】
図１４−Ｂはビデオカメラであり、本体１１０１と表示装置１１０２と音声入力部１１０３と操作スイッチ１１０４とバッテリー１１０５と受像部１１０６とで構成される。当該表示装置１１０２及び他の回路に、本発明の表示装置を適用することができる。
【０１０４】
図１４−Ｃはモバイルコンピュータ（モービルコンピュータ）であり、本体１２０１とカメラ部１２０２と受像部１２０３と操作スイッチ１２０４と表示装置１２０５とで構成される。当該表示装置１２０５及び他の回路に、本発明の表示装置を適用することができる。
【０１０５】
図１４−Ｄはゴーグル型ディスプレイであり、本体１３０１と表示装置１３０２とアーム部１３０３とで構成される。当該表示装置１３０２及び他の回路に、本発明の表示装置を適用することができる。
【０１０６】
図１４−Ｅはプログラムを記録した記録媒体（以下、記録媒体と略記）に用いるプレーヤーであり、本体１４０１と表示装置１４０２とスピーカー部１４０３と記録媒体１４０４と操作スイッチ１４０５とで構成される。尚、この装置は記録媒体としてＤＶＤ及びＣＤ等が用いられ、音楽鑑賞又はゲーム又はインターネットに利用可能である。当該表示装置１４０２及び他の回路に、本発明の表示装置を適用することができる。
【０１０７】
図１４−Ｆは携帯電話であり、表示用パネル１５０１と操作用パネル１５０２と接続部１５０３と表示部１５０４と音声出力部１５０５と操作キー１５０６と電源スイッチ１５０７と音声入力部１５０８とアンテナ１５０９とで構成される。表示用パネル１５０１と操作用パネル１５０２は、接続部１５０３で接続されている。表示用パネル１５０１の表示部１５０４が設置されている面と操作用パネル１５０２の操作キー１５０６が設置されている面との角度θは、接続部１５０３に於いて任意に変えることができる。尚、当該表示部１５０４に、本発明の表示装置を適用することができる（図１４参照）。
【０１０８】
図１５−Ａはフロント型プロジェクターであり、光源光学系及び表示装置１６０１とスクリーン１６０２とで構成される。当該表示装置１６０１及び他の回路に、本発明の表示装置を適用することができる。
【０１０９】
図１５−Ｂはリア型プロジェクターであり、本体１７０１と光源光学系及び表示装置１７０２とミラー１７０３〜１７０４とスクリーン１７０５とで構成される。当該表示装置１７０２及び他の回路に、本発明の表示装置を適用することができる。
【０１１０】
尚、図１５−Ｃは、図１５−Ａに示された光源光学系及び表示装置１６０１と図１３−Ｂに示された光源光学系及び表示装置１７０２に於ける構造の一例を示した図である。光源光学系及び表示装置１６０１，１７０２は、光源光学系１８０１とミラー１８０２，１８０４〜１８０６とダイクロイックミラー１８０３と光学系１８０７と表示装置１８０８と位相差板１８０９と投射光学系１８１０とで構成される。投射光学系１８１０は、投射レンズを備えた複数の光学レンズで構成される。この構成は、表示装置１８０８を３個使用している為、三板式と呼ばれている。また、同図の矢印で示した光路に於いて、光学レンズ及び偏光機能を有するフィルム又は位相差を調整する為のフィルム又はＩＲフィルム等を適宜に配設しても良い。
【０１１１】
図１５−Ｄは、図１５−Ｃに於ける光源光学系１８０１の構造の一例を示した図である。本実施例に於いては、光源光学系１８０１はリフレクター１８１１と光源１８１２とレンズアレイ１８１３〜１８１４と偏光変換素子１８１５と集光レンズ１８１６とで構成される。尚、同図に示した光源光学系１８０１は単なる一例であり、当該構成に限定されないことは言うまでもない。例えば、光源光学系１８０１に、光学レンズ及び偏光機能を有するフィルム又は位相差を調整するフィルム又はＩＲフィルム等を適宜に付設しても良い（図１５参照）。
【０１１２】
図１６−Ａは、単板式の例を示したものである。同図に示した光源光学系及び表示装置は、光源光学系１９０１と表示装置１９０２と投射光学系１９０３と位相差板１９０４とで構成される。投射光学系１９０３は、投射レンズを備えた複数の光学レンズで構成される。同図に示した光源光学系及び表示装置は、図１５−Ａと図１５−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。また、光源光学系１９０１は、図１５−Ｄに示した光源光学系を使用しても良い。尚、表示装置１９０２にはカラーフィルター（図示しない）が付設されており、表示映像のカラー化が図られている。
【０１１３】
図１６−Ｂに示した光源光学系及び表示装置は図１６−Ａの応用例であり、カラーフィルターを付設する代わりに、ＲＧＢの回転カラーフィルター円板１９０５を適用して表示映像をカラー化している。同図に示した光源光学系及び表示装置は、図１５−Ａと図１５−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。
【０１１４】
図１６−Ｃに示した光源光学系及び表示装置は、カラーフィルターレス単板式と呼ばれている。この方式は、表示装置１９１６にマイクロレンズアレイ１９１５を付設し、ダイクロイックミラー（緑）１９１２とダイクロイックミラー（赤）１９１３とダイクロイックミラー（青）１９１４とを適用して表示映像をカラー化している。投射光学系１９１７は、投射レンズを備えた複数の光学レンズで構成される。同図に示した光源光学系及び表示装置は、図１５−Ａと図１５−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。また、光源光学系１９１１としては、光源の他に結合レンズ及びコリメーターレンズを用いた光学系を適用しても良い（図１６参照）。
【０１１５】
以上の様に、本発明は、その適用範囲が極めて広く、アクティブマトリクス型の液晶表示装置及びＥＬ表示装置等の表示装置を組み込んだ様々な電子機器に適用可能である。
【０１１６】
【発明の効果】
第１の効果は、所望の側壁角を有するレジストパターンの形成とレジスト除去性の両立を実現できる為、レジスト後退法によるテーパーエッチング工程に於けるプロセス余裕度の向上を図ることが可能なことである。
【０１１７】
第２の効果は、レジストパターンのガラス転移温度の低下により、ガラス転移温度以上の温度でのベーク処理時にレジストパターンの軟化流動の促進を図ることが可能なことである。従って、ＧＯＬＤ構造ＴＦＴのゲート電極形成工程に於いて、Ｌｏｖ領域の寸法を更に大きくする方向で制御可能である為、ＴＦＴ特性に対するプロセス余裕度の向上に有効なことである。
【０１１８】
第３の効果は、ＧＯＬＤ構造ＴＦＴのゲート電極形成工程に於いて、Ｌｏｖ領域の寸法を更に大きくする方向で制御可能である為、ＴＦＴ特性の安定化に有効なことである。
【０１１９】
第４の効果は、ドライエッチング処理後のレジストパターンを除去処理する際、アッシング工程とレジスト剥離工程とにより、レジスト残渣無く、完全にレジスト除去処理することが可能な為、半導体装置の品質向上と歩留向上に有効なことである。
【０１２０】
第５の効果は、本発明の現像装置を適用することにより、第１〜第４の効果を維持した状態で、レジストパターン形成工程の高スループット化を図ることが可能なことである。
【図面の簡単な説明】
【図１】 レジストパターンの形成工程を示す工程断面図である。
【図２】 ＧＯＬＤ構造ＴＦＴの作製工程を示す工程断面図である。
【図３】 現像装置の全体概略を示す平面図である。
【図４】 光照射ユニットの具体的構成を示す断面図である。
【図５】 アクティブマトリクス型液晶表示装置の作製工程を示す工程断面図である。
【図６】 アクティブマトリクス型液晶表示装置の作製工程を示す工程断面図である。
【図７】 アクティブマトリクス型液晶表示装置の作製工程を示す工程断面図である。
【図８】 アクティブマトリクス型液晶表示装置の作製工程を示す工程断面図である。
【図９】 アクティブマトリクス型液晶表示装置の作製工程を示す工程断面図である。
【図１０】アクティブマトリクス型液晶表示装置の作製工程を示す工程断面図である。
【図１１】ＧＯＬＤ構造ＴＦＴの構造を示す断面図及びレジストパターンの側壁角とＬｏｖ領域の寸法との間の相関関係を示す相関データーである。
【図１２】実験１の結果を示す光学顕微鏡の写真データーである。
【図１３】実験２の結果を示す断面ＳＥＭ写真データーである。
【図１４】表示装置を組み込んだ電子機器の例を示す概略図である。
【図１５】表示装置を組み込んだ電子機器の例を示す概略図である。
【図１６】表示装置を組み込んだ電子機器の例を示す概略図である。
Claims (6)
- 被加工物上にジアゾナフトキノン感光剤を含むポジ型レジストをスピン塗布してレジスト膜を成膜し、
前記レジスト膜にプリベーク処理を行い、
前記レジスト膜にマスクを介して露光処理を行い、
前記レジスト膜に現像処理を行い、
ポストベークを行ってレジストパターンを形成し、
前記レジストパターンに前記感光剤の感光波長域の光を照射してガラス転移温度を低下させ、
前記レジストパターンを前記感光剤を含むポジ型レジストのガラス転移温度以上の温度でベーク処理し、
前記レジストパターンをマスクにして前記被加工物に対してドライエッチング処理し、
前記レジストパターンを除去処理することを特徴とする半導体装置の作製方法。 - 請求項１において、前記ドライエッチング処理によって前記被加工物の端部にテーパー形状を作製することを特徴とする半導体装置の作製方法。
- 第１層ゲート電極膜を成膜し、
前記第１層ゲート電極膜上に第２層ゲート電極膜を成膜し、
前記第２層ゲート電極膜上にジアゾナフトキノン感光剤を含むポジ型レジストをスピン塗布してレジスト膜を成膜し、
前記レジスト膜にプリベーク処理を行い、
前記レジスト膜にマスクを介して露光処理を行い、
前記レジスト膜に現像処理を行い、
ポストベークを行ってレジストパターンを形成し、
前記レジストパターンに前記感光剤の感光波長域の光を照射してガラス転移温度を低下させ、
前記レジストパターンを前記感光剤を含むポジ型レジストのガラス転移温度以上の温度でベーク処理し、
前記レジストパターンをマスクとしてテーパーエッチング処理及び異方性エッチング処理を行って、概矩形形状の第２層ゲート電極膜及び順テーパー形状の第１層ゲート電極膜とで構成されるゲート電極を形成し、
前記レジストパターンを除去処理することを特徴とする半導体装置の作製方法。 - 請求項３において、前記第１層ゲート電極膜は窒化タンタル膜であり、前記第２層ゲート電極膜はタングステン膜であることを特徴とする半導体装置の作製方法。
- 請求項４において、前記レジストパターンをマスクとして、タングステン膜をテーパーエッチングして順テーパー形状を有するタングステン膜を形成し、
前記タングステン膜をマスクとして、前記窒化タンタル膜を異方性エッチングし、
前記レジストパターンをマスクとして、前記タングステン膜を異方性エッチングして、概矩形形状のタングステン膜及び順テーパー形状の窒化タンタル膜とで構成されるゲート電極を形成することを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項５のいずれか１項において、前記感光剤を含むポジ型レジストはジアゾナフトキノン−ノボラック樹脂系のレジストであることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003101633A JP4339005B2 (ja) | 2002-04-04 | 2003-04-04 | 半導体装置の作製方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002102178 | 2002-04-04 | ||
| JP2003101633A JP4339005B2 (ja) | 2002-04-04 | 2003-04-04 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004006788A JP2004006788A (ja) | 2004-01-08 |
| JP2004006788A5 JP2004006788A5 (ja) | 2006-04-20 |
| JP4339005B2 true JP4339005B2 (ja) | 2009-10-07 |
Family
ID=30446630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003101633A Expired - Fee Related JP4339005B2 (ja) | 2002-04-04 | 2003-04-04 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4339005B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7875419B2 (en) | 2002-10-29 | 2011-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for removing resist pattern and method for manufacturing semiconductor device |
| JP4611690B2 (ja) * | 2004-09-03 | 2011-01-12 | 東京応化工業株式会社 | レジストパターンの形成方法ならびにこれを用いた微細パターンの形成方法および液晶表示素子の製造方法 |
| US7807516B2 (en) | 2005-06-30 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| JP5137342B2 (ja) * | 2005-06-30 | 2013-02-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2008085231A (ja) * | 2006-09-28 | 2008-04-10 | Sharp Manufacturing System Corp | 基板上の残留有機物除去方法 |
| KR102080065B1 (ko) * | 2013-04-30 | 2020-04-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| US10755926B2 (en) * | 2017-11-20 | 2020-08-25 | International Business Machines Corporation | Patterning directly on an amorphous silicon hardmask |
-
2003
- 2003-04-04 JP JP2003101633A patent/JP4339005B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004006788A (ja) | 2004-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4673513B2 (ja) | 半導体装置の作製方法 | |
| US7799515B2 (en) | Method of fabricating semiconductor device, and developing apparatus using the method | |
| US7198992B2 (en) | Method of manufacturing a semiconductor device comprising doping steps using gate electrodes and resists as masks | |
| JP5371156B2 (ja) | 半導体装置の作製方法 | |
| US7696100B2 (en) | Method for manufacturing semiconductor device | |
| JP3961240B2 (ja) | 半導体装置の作製方法 | |
| US6773996B2 (en) | Semiconductor device and method for manufacturing same | |
| JP4954401B2 (ja) | 半導体装置の製造方法 | |
| US7875419B2 (en) | Method for removing resist pattern and method for manufacturing semiconductor device | |
| JP4339005B2 (ja) | 半導体装置の作製方法 | |
| JP4011304B2 (ja) | 半導体装置およびその作製方法 | |
| JP4056720B2 (ja) | 結晶質半導体膜の作製方法 | |
| JP4275346B2 (ja) | 半導体装置の作製方法 | |
| JP3998930B2 (ja) | 結晶質半導体膜の作製方法及び製造装置 | |
| JP4651851B2 (ja) | 半導体装置の作製方法 | |
| JP4018432B2 (ja) | 半導体装置の作製方法 | |
| JP4364601B2 (ja) | 半導体装置の作製方法 | |
| JP4439792B2 (ja) | 半導体装置の作製方法 | |
| JP4053256B2 (ja) | 半導体装置の作製方法並びに半導体製造装置 | |
| JP4940058B2 (ja) | 半導体装置の作製方法 | |
| JP2004031543A (ja) | 薄膜トランジスタの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060308 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090701 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4339005 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |