CN104106320B - 元器件内置基板 - Google Patents

元器件内置基板 Download PDF

Info

Publication number
CN104106320B
CN104106320B CN201380007335.XA CN201380007335A CN104106320B CN 104106320 B CN104106320 B CN 104106320B CN 201380007335 A CN201380007335 A CN 201380007335A CN 104106320 B CN104106320 B CN 104106320B
Authority
CN
China
Prior art keywords
components
patch
parts
electronic devices
type electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380007335.XA
Other languages
English (en)
Other versions
CN104106320A (zh
Inventor
足立登志郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN104106320A publication Critical patent/CN104106320A/zh
Application granted granted Critical
Publication of CN104106320B publication Critical patent/CN104106320B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明的元器件内置基板包括：具有搭载面(4)和包围搭载面(4)周围的周面的树脂基板；搭载在搭载面(4)上的第一搭载元器件(11)；搭载在搭载面(4)上，且与第一搭载元器件(11)间隔设置的第二搭载元器件(10)；设置在树脂基板内的第一贴片型电子元器件；以及设置在树脂基板内，且与第一贴片型电子元器件间隔设置的第二贴片型电子元器件，当从搭载面(4)的上方俯视时，搭载面(4)包括：第一区域，该第一区域是夹在第一搭载元器件(11)与第二搭载元器件(10)之间的区域，且在与第一搭载元器件(11)和第二搭载元器件(10)的排列方向相交叉的交叉方向上延伸；第二区域，该第二区域以第一区域为基准位于第二搭载元器件(10)的相反侧；以及第三区域，该第三区域以第一区域为基准位于第一搭载元器件(11)的相反侧，第一贴片型电子元器件和第二贴片型电子元器件在交叉方向上间隔地设置，从搭载面(4)的上方俯视时，第一贴片型电子元器件和第二贴片型电子元器件横跨第二区域、第一区域和第三区域而设置。

Description

元器件内置基板
技术领域
本发明涉及元器件内置基板，尤其涉及内部搭载有电子元器件的元器件内置基板。
背景技术
近年来，移动通信终端、笔记本电脑等各种电子设备正在往高功能化和小型化发展，随之而来的是在电子设备中搭载半导体模块等。
例如日本专利特开2005-197389号公报中记载的半导体模块包括：具有绝缘层和导体层的基板、设置在基板周边部的增强部、以及设置在基板的元器件搭载区域中的电子元器件。
在该半导体模块中，设置于周边部的增强部对基板的周边部进行增强，从而抑制基板的端面产生裂纹。
另外，日本专利特开2005-197354号公报中记载的半导体模块包括：多层基板、形成在多层基板的元器件搭载面上的空腔；以及设置在该空腔中的电子元器件。上述空腔一直延伸到多层基板的侧面，空腔的端部在多层基板的侧面呈开放状态。
现有技术文献
专利文献
专利文献1：日本专利特开2005－197389号公报
专利文献2：日本专利特开2005－197354号公报
发明内容
发明所要解决的技术问题
但是，日本专利特开2005-197389号公报中记载的半导体模块需要设置增强部，存在电子元器件的搭载面积会减小的问题。
而日本专利特开2005-197354号公报中记载的半导体模块中形成了空腔，反而具有容易产生裂纹的问题。
本申请发明是鉴于上述问题而完成的，其目的在于提供一种结构简单且能够抑制裂纹产生的元器件内置基板。
解决技术问题所采用的技术方案
本发明所涉及的元器件内置基板包括：具有搭载面和包围搭载面周围的周面的树脂基板；搭载在搭载面上的第一搭载元器件；搭载在搭载面上，且与第一搭载元器件间隔设置的第二搭载元器件；设置在树脂基板内的第一贴片型电子元器件；以及设置在树脂基板内，且与第一贴片型电子元器件间隔设置的第二贴片型电子元器件。当从搭载面的上方俯视时，所述搭载面包括：第一区域，该第一区域是夹在第一搭载元器件和第二搭载元器件之间的区域，且在与第一搭载元器件和第二搭载元器件的排列方向相交叉的交叉方向上延伸；第二区域，该第二区域以第一区域为基准位于第二搭载元器件的相反侧；以及第三区域，该第三区域以第一区域为基准位于第一搭载元器件的相反侧。所述第一贴片型电子元器件和第二贴片型电子元器件在交叉方向上间隔地设置。从所述搭载面的上方俯视时，第一贴片型电子元器件和第二贴片型电子元器件横跨第二区域、第一区域和第三区域而设置。
优选的是，从所述搭载面的上方俯视时，第一贴片型电子元器件和第二贴片型电子元器件中至少有一个贴片型电子元器件设置成从第一搭载元器件的下方穿过第一区域而到达第二搭载元器件的下方。
优选的是，还包括第三搭载元器件和第三贴片型电子元器件，其中，所述第三搭载元器件搭载于搭载面，且与所述第一搭载元器件及第二搭载元器件间隔设置，所述第三贴片型电子元器件设置在树脂基板内。从所述搭载面的上方俯视时，第三贴片型电子元器件设置成从第一搭载元器件的下方跨至第三搭载元器件的下方，或者从第二搭载元器件的下方跨至第三搭载元器件的下方。
优选的是，所述第一贴片型电子元器件设置在比第三贴片型电子元器件更靠近树脂基板的周面的位置上。所述第一贴片型电子元器件的尺寸比第三贴片型电子元器件的尺寸要大。
优选的是，所述树脂基板包括位于搭载面相反侧的下表面。所述第一贴片型电子元器件设置在比下表面更靠近搭载面的位置上。
优选的是，还具备设置于所述树脂基板内的第四贴片型电子元器件。所述树脂基板包括位于搭载面相反侧的下表面。所述第四贴片型电子元器件设置在比第一贴片型电子元器件更靠近下表面的位置上。所述第一贴片型电子元器件的尺寸比第四贴片型电子元器件的尺寸要大。
发明效果
根据本发明所涉及的元器件内置基板，能够抑制裂纹产生。
附图说明
图1是表示本实施方式1所涉及的电子设备1的一部分的俯视图。
图2是图1所示的II-II线的剖视图。
图3是图1所示的III-III线的剖视图。
图4是表示形成第一层树脂层30的工序的剖视图。
图5是表示形成第二层树脂层35的工序的剖视图。
图6是表示形成第三层树脂层38的工序的剖视图。
图7是表示形成第四层树脂层40的工序的剖视图。
图8是表示形成第五层树脂层44的工序的剖视图。
图9是表示形成第六层树脂层47的工序的剖视图。
图10是表示形成第七层树脂层49的工序的剖视图。
图11是表示形成第八层的树脂层51的工序的剖视图。
图12是表示形成最上层树脂层53的工序的剖视图。
图13是表示将多个树脂层层叠起来的工序的剖视图。
图14是表示图13所示的工序之后的工序的剖视图。
图15是表示图14所示的工序之后的制造工序的剖视图。
图16是表示图15所示的工序之后的制造工序的剖视图。
图17是表示图16所示的工序之后的制造工序的剖视图。
图18是表示本实施方式2所涉及的电子设备1a及元器件内置基板3a的俯视图。
图19是图18所示的XIX-XIX线的剖视图。
图20是图18所示的XX-XX线的剖视图。
图21是图18所示的XXI-XXI线的剖视图。
图22是表示本实施方式3所涉及的电子设备1b的俯视图。
图23是图22所示的XXIII-XXIII线的剖视图。
图24是图22所示的XXIV-XXIV线的剖视图。
图25是图22所示的XXV-XXV线的剖视图。
图26是表示本实施方式4所涉及的电子设备1c的俯视图。
图27是图26所示的XXVII-XXVII线的剖视图。
图28是图26所示的XXVIII-XXVIII线的剖视图。
图29是图26所示的XXIX-XXIX线的剖视图。
图30是表示实施例2所涉及的电子设备1d的俯视图。
图31是比较例所涉及的电子设备的俯视图。
具体实施方式
对本发明所涉及的树脂基板及具备该树脂基板的电子设备进行说明。
实施方式1
图1是表示本实施方式1所涉及的电子设备1的一部分的俯视图，图2是图1所示的II-II线的剖视图。图3是图1所示的III-III线的剖视图。
如图1～图3所示，电子设备1包括电路基板2、以及安装在该电路基板2的主表面上的元器件内置基板3。电路基板2的主表面上形成有电路布线37，元器件内置基板3通过焊料等接合构件26与该电路布线37相连接。
图2中，元器件内置基板3包括：具有搭载面4的树脂基板5、形成于搭载面4的表面导体6、形成在树脂基板5内的内部导体8、以及设置于搭载面4并通过焊料等接合构件9与表面导体6相连接的搭载元器件10及搭载元器件11。
元器件内置基板3具备设置在树脂基板5内的贴片贴片型电子元器件12、13。
树脂基板5在图1等所示的例子中，形成为方形，其横向长度L1例如为6.5mm左右，其纵向长度例如为5mm左右。
树脂基板5的周面包括在排列方向D1上排列的侧面20和侧面21、以及在方向D2上排列的侧面22和侧面23。
树脂基板5通过将多个树脂层层叠之后，在加压的状态下加热而形成。树脂层的构成材料采用环氧树脂之类的热固化性树脂、或聚酰亚胺或液晶聚合物之类的热塑性树脂等。由于层叠、压接容易实现多层化，因此优选使用聚酰亚胺或液晶聚合物之类的热塑性树脂。尤其是液晶聚合物材料的Q值较高，其吸水性也较小，因此，适合用作为高频电路用模块所使用的贴片元器件内置树脂基板的树脂层的材料。树脂层的厚度没有特别限定，优选为10～100μm。
图2中，表面导体6典型地由金属材料形成。这种金属材料例如可以采用由铜、银、铝、SUS、镍、金、或它们的合金等形成的金属箔。由于电阻率较小，高频带下的损耗也较小，因此优选使用铜(Cu)箔。表面导体6的厚度没有特别限定，优选为5～50μm。
表面导体6形成在树脂基板5的搭载面4上，树脂基板5的背面(与搭载面相对的面)形成有电极25。电极25也由与表面导体6相同的金属材料形成。电极25通过焊料等接合构件26与电路布线37相连接。
内部导体8由多根内部布线15和多个通孔导体16形成。内部布线15可以采用与形成表面导体6的金属材料所构成的金属箔等相同的金属材料。通孔导体16也由导电性金属材料形成的导电性糊料的固化物所形成。
搭载元器件(本发明的第一、第二搭载元器件)10、11包括设置在搭载元器件10、11下表面的电极24，搭载元器件10、11的电极24通过焊料等接合构件9而与表面导体6相连接。搭载元器件10、11例如是半导体芯片。如图1所示，搭载元器件10和搭载元器件11相互间隔地设置。搭载元器件10和搭载元器件11之间的长度L3例如为0.5mm左右。
搭载面4被划分为区域R1、区域R2、区域R3。区域R1位于搭载元器件10与搭载元器件11之间，是在与搭载元器件10和搭载元器件11的排列方向D1相交叉的方向D2上延伸的区域。区域R1从侧面20一直延伸到侧面21。区域R1被夹在搭载元器件10的最接近搭载元器件11的那部分与搭载元器件11的最接近搭载元器件10的那部分之间。在图1所示的例子中，搭载元器件10和搭载元器件11形成为大致长方体的形状，因此，区域R1被夹在搭载元器件10的周边部中最接近搭载元器件11的边部与搭载元器件11的最接近搭载元器件10的边部之间。
区域R2是以区域R1为基准位于搭载元器件11相反侧的区域。区域R3是以区域R1为基准位于搭载元器件10相反侧的区域。即，区域R2是设置搭载元器件10的区域，区域R3是设置搭载元器件11的区域。
贴片型电子元器件12、13被埋在树脂基板5内。这些贴片型电子元器件12、13例如是矩形的元器件坯体，是侧面具有侧面端子电极的元器件。
贴片型电子元器件12、13例如可以是贴片型电容器、贴片型电阻、贴片型电感器之类的无源元器件、和IC等有源元器件。
本实施方式中，对贴片型电子元器件12、13采用贴片型电容器的例子进行说明。本实施方式1中，贴片型电子元器件12、13的尺寸是：横向尺寸0.6mm，纵向尺寸0.3mm，高度尺寸0.15mm。这一尺寸是个举例，也可以采用其它尺寸设计的元器件。
图2中，贴片型电子元器件13包括：具有内部电极的电介质坯体27、设置于电介质坯体27的一个侧面的电极28、以及设置于电介质坯体27的另一个侧面的电极29。电极28、29由Ni(镍)和Sn(锡)的层叠金属膜等形成。
图3中，贴片型电子元器件12包括：电介质坯体17、设置于电介质坯体17的一个侧面的电极18、以及设置于电介质坯体17的另一个侧面的电极19。电极18、19由Ni(镍)和Sn(锡)的层叠金属膜等形成。
图1中，在从搭载面4的上方俯视元器件内置基板3时，贴片型电子元器件12、13横跨区域R2、区域R1和区域R3而设置。贴片型电子元器件12、13设置成从搭载元器件10的下方进入区域R1，然后到达搭载元器件11的下方。
贴片型电子元器件12设置在比贴片型电子元器件13更靠近侧面22的一侧，贴片型电子元器件13设置在比贴片型电子元器件12更靠近侧面23的一侧。
如图2和图3所示，贴片型电子元器件12、13设置在比树脂基板5的下表面更靠近搭载面4的位置上。
搭载元器件10、搭载元器件11、及树脂基板5的弹性模量要高于贴片型电子元器件12、13的弹性模量。树脂基板5的尺寸要大于搭载元器件10、11、以及贴片型电子元器件12、13的尺寸。
对上述结构的电子设备1及元器件内置基板3从外部受到冲击力时的情况进行说明。
对于电子设备1和元器件内置基板3受到冲击力的情况，可以考虑设有电子设备1和元器件内置基板3的移动终端等从用户身上掉落时等的情况。
这种情况下，由于树脂基板5的弹性模量要高于搭载元器件10、11的弹性模量，因此，当元器件内置基板3受到冲击力时，树脂基板5会受到因弯曲冲击而产生的弯曲应力，而树脂基板5中位于搭载元器件10与搭载元器件11之间的部分将受到很大的应力。
区域R2中安装有搭载元器件10，因此，即使区域R2受到冲击力，也不易产生弯曲应力。同样，区域R3中安装有搭载元器件11，因此，即使区域R3受到冲击力，也不易在区域R3中产生弯曲应力。其结果是主要在区域R1中发生弯曲。
另一方面，贴片型电子元器件12、13被设置成从不易弯曲的区域R2跨至区域R1，并且被设置成从区域R1跨至不易弯曲的区域R3。
因此，区域R1因贴片型电子元器件12、13而增强，即使元器件内置基板3受到冲击力，也能抑制树脂基板5产生裂纹。并且，由于贴片型电子元器件12和贴片型电子元器件13在方向D2上间隔地设置，因此，区域R1在很大范围内受到增强。
这里，当元器件内置基板3受到冲击力时，由于搭载面4上设有搭载元器件10和搭载元器件11，因此，树脂基板5的搭载面4一侧将受到很大的弯曲应力。
本实施方式1所涉及的电子设备1和元器件内置基板3中，贴片型电子元器件12、13设置在比树脂基板5的下表面更靠近搭载面4的位置上，因此，树脂基板5的搭载面4一侧因贴片型电子元器件12、13而增强。因此，即使树脂基板5受到冲击力，也能够抑制树脂基板5产生裂纹。由此，能够可靠地抑制元器件内置基板3产生裂纹，而无需设置特殊的增强材料等。
利用图4～图17，对上述结构的元器件内置基板3及电子设备1的制造方法进行说明。
元器件内置基板3的制造工序大致包括：形成多个树脂层的工序；层叠多个树脂层的工序；对多个树脂层进行加热，从而形成具有用于收容贴片型电子元器件12、13的空腔的第一基板的工序；以及将贴片型电子元器件12、13收容于该第一基板的工序。元器件内置基板3的制造工序还包括：在收容有贴片型电子元器件12、13的第一基板上层叠多个树脂层的工序；以及在贴片型电子元器件12、13上形成了多个树脂层之后进行加热处理的工序。
图4～图12是表示各树脂层的制造工序的剖视图。
图4是表示形成第一层树脂层30的工序的剖视图。在形成树脂层30时，首先，准备树脂片31，该树脂片31的表面形成有由铜(Cu)等金属箔构成的金属膜，且该树脂片31的角部形成有孔34。然后，对金属膜进行刻蚀等来形成图案，从而在树脂片31上形成电极25。接下来，利用激光等在树脂片31中形成通孔32。然后，在通孔32内填充含有金属粉末和有机溶剂等的糊料33。由此，形成图4所示的树脂层30。孔34是供后述的模具上所设置的柱部***的洞，其形成于树脂层30的角部等。
图5是表示形成第二层树脂层35的工序的剖视图，图6是表示形成第三层树脂层38的工序的剖视图。
在形成树脂层35、38时，首先，准备上表面形成有由金属箔构成的金属膜的树脂片36、39，并通过对金属膜进行刻蚀来形成图案，由此形成内部布线15。接下来，在树脂片36、39中形成通孔32，并填充糊料33。由此形成树脂层35、38。
图7是表示形成第四层树脂层40的工序的剖视图，图8是表示形成第五层树脂层44的工序的剖视图。在图7和图8中，当形成树脂层40、44时，首先准备上表面形成有由金属箔构成的金属膜的树脂片41、45。然后，对金属膜进行刻蚀，从而在各树脂片41、45的上表面形成内部布线15。
接下来，利用激光在树脂片41、45中形成通孔32。然后，在通孔32内填充糊料33。由此形成树脂层40和树脂层44。
图9是表示形成第六层树脂层47的工序的剖视图，图10是表示形成第七层树脂层49的工序的剖视图。图11是表示形成第八层树脂层51的工序的剖视图。
在这些图9～11中，当形成树脂层47、49、51时，首先准备上表面形成有由金属箔构成的金属膜的树脂片48、50、52。然后，对金属膜进行刻蚀，从而形成内部布线15。
接下来，利用激光在树脂片48、50、52中形成通孔32。然后，在通孔32内填充糊料33。由此形成树脂层51。
接下来，在树脂片48和树脂片50中，利用模具对树脂片41、45进行冲压，从而形成孔部42、46。由此形成树脂层47和树脂层49。
图12是表示形成最上层树脂层53的工序的剖视图。在该图12中，当形成树脂层53时，首先准备上表面形成有由金属箔构成的金属膜的树脂片54。然后，对金属膜进行刻蚀，从而形成表面导体6。接下来，利用激光在树脂片54中形成孔34。由此形成树脂层53。
图13是表示将多个树脂层层叠起来的工序的剖视图。如图13所示，在层叠树脂层时，使用模具55来层叠多个树脂层。
模具55由台子56和设置于该台子56上表面的多个柱部57构成。在该图13所示的工序中，将树脂层30、35、38、40、44、47、49层叠到模具55的上表面。
此时，柱部57***各树脂层30、35、38、40、44、47、49中所形成的孔34中。这样，在树脂层30、35、38、40、44、47、49层叠后，孔部42和孔部46将对齐。
图14是表示图13所示的工序之后的工序的剖视图。如该图14所示，在对由树脂层层叠而形成的层叠体加压的状态下，实施加热处理。该加热处理的加热温度要低于之后将实施的用于使中间基板60与各树脂层51、53形成一体的加热温度。具体而言，是在各树脂层不会发生流动的温度下进行。通过这一加热处理，能够提高各树脂层彼此之间的紧贴性，从而抑制贴片型电子元器件12、13***时等树脂层彼此发生移位的情况。
由此形成中间基板60。在该中间基板60的上表面形成有空腔61。
在图14所示的剖面中，仅仅示出了供贴片型电子元器件13***的空腔61，但中间基板60中还形成有供贴片型电子元器件12***的空腔。空腔61的底面有一部分内部布线15露出。
图15是表示图14所示的工序之后的制造工序的剖视图。如图15所示，将贴片型电子元器件13***到空腔61内。同样，将贴片型电子元器件12也***到其它空腔中。
图16是表示图15所示的工序之后的制造工序的剖视图。如图16所示，在***了贴片型电子元器件12、13的中间基板60的上表面上，依次层叠树脂层51、53。并使柱部57***树脂层51、53中所形成的孔34中。
图17是表示图16所示的工序之后的制造工序的剖视图。如该图17所示，在中间基板60的上表面上层叠了多个树脂层51、53的状态下，对中间基板60和树脂层51、53加压，并实施加热处理。通过在加压状态下对层叠体实施加热处理，使各树脂层软化流动，从而将各树脂层热压接。通过该热压接，各树脂层至少表面形成为一体，并且填充在各通孔32中的糊料33成为通孔导体16。
由此使树脂层30、35、38、40、44、47、49、51、53彼此形成为一体。然后利用焊料等将搭载元器件10和搭载元器件11安装到元器件内置基板3的表面导体6上。然后，通过去除形成了孔34的部分，形成元器件内置基板3。之后，如图3所示，将元器件内置基板3安装到电路基板2上，形成电子设备1。本实施方式中，说明了制造一块元器件内置基板的工序，但也可以例如在作为母板的大面积树脂层上一起形成多个元器件内置基板用的内部布线15等，并统一地层叠，然后进行切割，从而得到多块元器件内置基板3。
实施方式2
利用图18～图20，对本实施方式2所涉及的电子设备1a及元器件内置基板3a进行说明。对于图18所示的结构中与上述图1～图17所示的结构相同或相当的结构，有时会标注相同的标号并省略其说明。
图18是表示本实施方式2所涉及的电子设备1a及元器件内置基板3a的俯视图。如图18所示，元器件内置基板3a包括：具有搭载面4的树脂基板5、设置于搭载面4的搭载元器件10A、10B、11、以及设置在树脂基板5内的贴片型电子元器件12、13、14。
搭载元器件10A和搭载元器件11在排列方向D1上间隔地设置，搭载元器件10与搭载元器件11在排列方向D1上间隔地设置。搭载元器件10A和搭载元器件10B在方向D2上间隔地设置。
搭载面4被划分为区域R1、区域R2、区域R3。区域R1位于搭载元器件11与搭载元器件10A之间、以及搭载元器件11与搭载元器件10B之间，且沿方向D2延伸。区域R2是以区域R1为基准位于搭载元器件11相反侧的区域，区域R3是以区域R1为基准位于搭载元器件10A、10B相反侧的区域。即，区域R2是设置搭载元器件10A、10B的区域，区域R3是设置搭载元器件11的区域。
在从搭载面4的上方俯视元器件内置基板3a时，贴片型电子元器件12设置成从搭载元器件10A的下方跨至搭载元器件11的下方，贴片型电子元器件12横跨区域R2、区域R1和区域R3而设置。因此，树脂基板5中位于搭载元器件10A与搭载元器件11之间的部分因贴片型电子元器件12而增强。
在从搭载面4的上方俯视树脂基板5时，贴片型电子元器件13设置成从搭载元器件10B的下方跨至搭载元器件11的下方，贴片型电子元器件13横跨区域R2、区域R1和区域R3而设置。位于搭载元器件10B与搭载元器件11之间的部分因贴片型电子元器件13而增强。
在从搭载面4的上方俯视树脂基板5时，贴片型电子元器件14从搭载元器件10A的下方跨至搭载元器件10B的下方而设置。因此，树脂基板5中位于搭载元器件10A与搭载元器件10B之间的部分因贴片型电子元器件14而增强。
图19是图18所示的XIX-XIX线的剖视图。如图19所示，贴片型电子元器件13设置在比树脂基板5的下表面更靠近搭载面4的位置上。图20是图18所示的XX-XX线的剖视图。如该图20所示，贴片型电子元器件12也设置在比树脂基板5的下表面更靠近搭载面4的位置上。
图21是图18所示的XXI-XXI线的剖视图。如该图21所示，贴片型电子元器件14包括：电介质坯体80、设置于电介质坯体80的一个侧面的电极81、以及设置于电介质坯体80的另一个侧面的电极82。该贴片型电子元器件14也设置在比树脂基板5的下表面更靠近搭载面4的位置上。
因此，树脂基板5中位于搭载面4一侧的部分因贴片型电子元器件12、13、14而增强。
在采用上述结构的电子设备1a和元器件内置基板3a中，当从外部受到冲击力时，树脂基板5中区域R1所在的部分、和位于搭载元器件10A与搭载元器件10B之间的部分会受到很大的弯曲应力。
另一方面，树脂基板5中区域R1所在的部分因贴片型电子元器件12、13而增强，即使从外部受到冲击力，也能抑制树脂基板5中区域R1所在的部分受损(产生裂纹)。
另外，树脂基板5中位于搭载元器件10A与搭载元器件10B之间的部分因贴片型电子元器件14而增强，因此，即使受到冲击力，也抑制了位于搭载元器件10A与搭载元器件10B之间的部分受损(产生裂纹)。
由于搭载元器件10A和搭载元器件10B、搭载元器件11设置在搭载面4上，因此当元器件内置基板3a受到冲击力时，树脂基板5中位于搭载面4一侧的部分将产生弯曲应力。
另一方面，由于贴片型电子元器件12、13、14增强了树脂基板5中靠近搭载面4的部分，因此抑制了树脂基板5受损(产生裂纹)。
本实施方式中，也不一定要设置贴片型电子元器件14。这种情况下，也能够抑制区域R1所在的部分产生裂纹。
实施方式3
利用图22～图25，对本实施方式3所涉及的电子设备1b及元器件内置基板3b进行说明。对于图22～图25所示的结构中与上述图1～图21所示的结构相同或相当的结构，有时会标注相同的标号并省略其说明。
图22是表示本实施方式3所涉及的电子设备1b的俯视图。如图22所示，电子设备1b包括：具有搭载面4的树脂基板5、安装于搭载面4的搭载元器件11、10A、10B、以及设置在树脂基板5内的贴片型电子元器件14、62、64。
搭载元器件11和搭载元器件10A在排列方向D1上间隔地设置，搭载元器件10B与搭载元器件11在排列方向D1上间隔地设置。
搭载元器件10A设置在比搭载元器件10B更靠近侧面22一侧的位置上，搭载元器件10B设置在比搭载元器件10A更靠近侧面23的位置上。
搭载面4包括区域R1、区域R2、区域R3。区域R1位于搭载元器件11与搭载元器件10A之间、以及搭载元器件11与搭载元器件10B之间，且沿方向D2延伸。区域R2是以区域R1为基准位于搭载元器件11相反侧的区域，区域R3是以区域R1为基准位于搭载元器件10A、10B相反侧的区域。即，区域R2是设置搭载元器件10A、10B的区域，区域R3是设置搭载元器件11的区域。
在从搭载面4的上方俯视树脂基板5时，贴片型电子元器件64设置成从搭载元器件10B的下方穿过区域R1然后到达搭载元器件11的下方。贴片型电子元器件62设置成从搭载元器件10A的下方进入区域R1，然后到达搭载元器件11的下方。贴片型电子元器件14设置成从搭载元器件10A的下方到达搭载元器件10B的下方。
这里，将贴片型电子元器件64与侧面23之间的距离设为距离L4，将贴片型电子元器件62与侧面22之间的距离设为距离L5。将贴片型电子元器件14与侧面20之间的距离设为距离L6。
距离L4及距离L5比距离L6要短，贴片型电子元器件62和贴片型电子元器件64设置于比贴片型电子元器件14更靠近树脂基板5的周面的位置上。
贴片型电子元器件14的尺寸为：横向尺寸0.6mm，纵向尺寸0.3mm，高度尺寸0.15mm。而贴片型电子元器件62、64的尺寸为1.0mm×0.5mm×0.15mm。这样，贴片型电子元器件62、64的尺寸就比贴片型电子元器件14的尺寸要大。
这里，当电子设备1b和元器件内置基板3b受到冲击力时，区域R1的端部等将受到很大的弯曲应力。
另一方面，由于贴片型电子元器件62、64设置在区域R1的端部侧，因此，树脂基板5中区域R1的端部所在的部分因贴片型电子元器件62、64而增强。
尤其是贴片型电子元器件62、64比贴片型电子元器件13要大，从而能够利用贴片型电子元器件62、64来牢固地增强区域R1的端部。因此，即使电子设备1b及元器件内置基板3b受到冲击力，也抑制了树脂基板5受损。
图23是图22所示的XXIII-XXIII线的剖视图。如该图23所示，贴片型电子元器件64包括：电介质坯体65、设置于电介质坯体65的一个侧面的电极66、以及设置于电介质坯体65的另一个侧面的电极67。贴片型电子元器件64设置在比树脂基板5的下表面更靠近搭载面4的位置上。
图24是图22所示的XXIV-XXIV线的剖视图。如该图24所示，贴片型电子元器件62包括：电介质坯体83、设置于电介质坯体83的一个侧面的电极84、以及设置于电介质坯体83的另一个侧面的电极85。贴片型电子元器件64设置在比树脂基板5的下表面更靠近搭载面4的位置上。
图25是图22所示的XXV-XXV线的剖视图。如图25所示，贴片型电子元器件14设置在比树脂基板5的下表面更靠近搭载面4的位置上。
如此，由于各贴片型电子元器件14、62、64设置在比树脂基板5的下表面更靠近搭载面4的位置上，因此，树脂基板5中位于搭载面4一侧的部分因各贴片型电子元器件14、62、64而增强。因此，即使元器件内置基板3b受到冲击力，也能够抑制树脂基板5受损。
本实施方式中，也不一定要设置贴片型电子元器件14。这种情况下，也能够抑制区域R1所在的部分产生裂纹。
实施方式4
利用图26～图29，对本实施方式4所涉及的电子设备1c及元器件内置基板3c进行说明。对于图26～图29所示的结构中与上述图1～图25所示的结构相同或相当的结构，有时会标注相同的标号并省略其说明。
图26是表示实施方式4所涉及的电子设备1c的俯视图。如图26所示，元器件内置基板3c包括：具有搭载面4的树脂基板5、设置在树脂基板5内的贴片型电子元器件14、62、64、70、71。
在从搭载面4的上方俯视元器件内置基板3c时，贴片型电子元器件62、70设置成从搭载元器件10A的下方穿过区域R1，然后到达搭载元器件11的下方。贴片型电子元器件64和贴片型电子元器件71设置成从搭载元器件10B的下方穿过区域R1，然后到达搭载元器件11的下方。
贴片型电子元器件14设置成从搭载元器件10A的下方跨至搭载元器件10B的下方。
图27是图26所示的XXVII-XXVII线的剖视图。如图27所示，贴片型电子元器件71和贴片型电子元器件64设置成在树脂基板5的厚度方向上排列。贴片型电子元器件64设置在比贴片型电子元器件71更靠近搭载面4的位置上。贴片型电子元器件64的尺寸比贴片型电子元器件71的尺寸要大。
图28是图26所示的XXVIII-XXVIII线的剖视图。如图28所示，贴片型电子元器件70和贴片型电子元器件62设置成在树脂基板5的厚度方向上排列。贴片型电子元器件62设置在比贴片型电子元器件70更靠近搭载面4的位置上。贴片型电子元器件62的尺寸比贴片型电子元器件70的尺寸要大。
例如，贴片型电子元器件62、64的尺寸为1.0mm×0.5mm×0.15mm。而贴片型电子元器件70、71的尺寸为0.6mm×0.3mm×0.15mm。
图29是图26所示的XXIX-XXIX线的剖视图。如图29所示，贴片型电子元器件14设置在比树脂基板5的下表面更靠近搭载面4的位置上。
图26中，贴片型电子元器件62、64、70、71与树脂基板5的周面之间的距离比贴片型电子元器件13与树脂基板5的周面之间的距离要短。
通过上述那样在靠近树脂基板5的周面的位置上设置多个贴片型电子元器件，能够对树脂基板5的周面进行增强。尤其是通过将多个贴片型电子元器件配置于区域R1的端部所在的部分，能够对树脂基板5中区域R1的端部侧进行增强。
而且，通过在靠近搭载面4的位置上设置较大的贴片型电子元器件62、64，能够牢固地增强树脂基板5的搭载面4。因此，即使元器件内置基板3c从外部受到冲击力，也能够抑制树脂基板5受损。
实施例1
利用下述表1，对比较例所涉及的电子设备、和图1所示的电子设备1的掉落测试进行说明。
在该掉落测试中，准备36台比较例1、比较例2所涉及的电子设备，也准备36台图1所示的电子设备1。然后，将各电子设备从1.2m的高度以搭载面朝下的状态10次自由落体到混凝土地面。比较例1所涉及的电子设备是图1的电子设备1那样在搭载面安装有2个搭载元器件的电子设备，但树脂基板内并没有设置贴片型电子元器件。比较例2所涉及电子设备如图31所示的电子设备1e那样，在对元器件内置基板3e进行俯视时，在搭载元器件10与搭载元器件11之间的树脂基板中央部附近设有一个贴片型电子元器件86。
[表1]
如表1所示，比较例1的36台电子设备中有3台电子设备的树脂基板产生了裂纹，比较例2的36台电子设备中有2台电子设备的树脂基板产生了裂纹，而图1所示的电子设备1都没有产生裂纹。
由此可知，根据本发明所涉及的电子设备1，即使电子设备1收到了冲击力，也能够抑制元器件内置基板3内的树脂基板5产生裂纹。
实施例2
利用图30，对实施例2进行说明。图30所示的电子设备1d中，贴片型电子元器件13和贴片型电子元器件12横跨区域R2、区域R1和区域R3而设置。在该图30所示的例子中，关于贴片型电子元器件12和贴片型电子元器件13，当俯视元器件内置基板3d时，贴片型电子元器件12没有位于搭载元器件10、11的下方。贴片型电子元器件12设置在比搭载元器件10、11更靠近侧面22的一侧。贴片型电子元器件13则设置在比搭载元器件10、11更靠近侧面23的一侧。在图30所示的电子设备1d中，除了贴片型电子元器件12、13以外，元器件内置基板3d内没有设置其它贴片型电子元器件。在这样的电子设备1d中，虽然贴片型电子元器件12、13没有位于搭载元器件10、11的下方，但横跨区域R1和区域R3而设置的多个贴片型电子元器件12、13能够抑制区域R1中较易产生的裂纹的产生。特别是在电子设备1d中，由于在更易产生裂纹的侧面22、23附近，贴片型电子元器件12、13横跨区域R1～R3而设置，因此，能够进一步抑制树脂基板5产生裂纹。
以上对本发明的实施方式进行了说明，但应当认为这里公开的实施方式中的所有内容都仅仅是例示，而不是对本发明的限制。本发明的范围由权利要求书来限定，与权利要求书意义相同以及范围内的所有变更都包括在内。而且，上述数值等都是例示，并不限制于上述数值和范围。
在元器件内置基板中，当搭载面上具有3个以上的搭载元器件时，将其中尺寸较大的2个搭载元器件作为本发明的第一搭载元器件和第二搭载元器件，并设置本发明的第一贴片型电子元器件和第二贴片型电子元器件，这对于实现最佳的抑制裂纹产生的效果是优选的。
当搭载面上搭载了4个以上的搭载元器件，且树脂基板内设置了3个以上电子元器件时，将其中尺寸较大的3个搭载元器件作为本发明的第一搭载元器件、第二搭载元器件、第三搭载元器件，并设置本发明的第一贴片型电子元器件、第二贴片型电子元器件、第三贴片型电子元器件，这对于实现最佳的抑制裂纹产生的效果是优选的。
工业上的实用性
本发明能够适用于元器件内置基板。
标号说明
1、1a～1e 电子设备；2 电路基板；3、3a～3e 元器件内置基板；4 搭载面；5 树脂基板；6 表面导体；8 内部导体；9 接合部；10、10A、10B、11 搭载元器件；12、13、14、62、64、70、71 贴片型电子元器件；15 内部布线；16 通孔导体；17、27、65、80、83 电介质坯体；18、19、25、28、29、66、67、81、82、84、85 电极；20、21、22、23 侧面；30、35、38、40、44、47、49、51、53 树脂层；31、36、39、41、45、48、50、52、54 树脂片；32 通孔；33 糊料；34 孔；42、46 孔部；55 模具；56 台子；57 柱部；60 中间基板。

Claims (6)

1.一种元器件内置基板，其特征在于，包括：
具有搭载面和包围所述搭载面周围的周面的树脂基板；
搭载在所述搭载面上的第一搭载元器件；
搭载在所述搭载面上，且与所述第一搭载元器件间隔地设置的第二搭载元器件；
设置在所述树脂基板内的第一贴片型电子元器件；以及
设置在所述树脂基板内，且与所述第一贴片型电子元器件间隔地设置的第二贴片型电子元器件，
当从所述搭载面的上方俯视时，所述搭载面包括：第一区域，该第一区域是夹在所述第一搭载元器件和所述第二搭载元器件之间的区域，且在与所述第一搭载元器件和所述第二搭载元器件的排列方向相交叉的交叉方向上延伸；第二区域，该第二区域以所述第一区域为基准位于所述第二搭载元器件的相反侧；以及第三区域，该第三区域以所述第一区域为基准位于所述第一搭载元器件的相反侧，
所述第一贴片型电子元器件和所述第二贴片型电子元器件在所述交叉方向上间隔地设置，
从所述搭载面的上方俯视时，所述第一贴片型电子元器件和所述第二贴片型电子元器件横跨所述第二区域、所述第一区域和所述第三区域而设置。
2.如权利要求1所述的元器件内置基板，其特征在于，
从所述搭载面的上方俯视时，所述第一贴片型电子元器件和所述第二贴片型电子元器件中至少有一个贴片型电子元器件设置成从所述第一搭载元器件的下方穿过所述第一区域而到达所述第二搭载元器件的下方。
3.如权利要求1或2所述的元器件内置基板，其特征在于，
还包括第三搭载元器件和第三贴片型电子元器件，其中，所述第三搭载元器件搭载于所述搭载面，且与所述第一搭载元器件及所述第二搭载元器件间隔地设置，所述第三贴片型电子元器件设置在所述树脂基板内，
从所述搭载面的上方俯视时，所述第三贴片型电子元器件设置成从所述第一搭载元器件的下方跨至所述第三搭载元器件的下方，或者从所述第二搭载元器件的下方跨至所述第三搭载元器件的下方。
4.如权利要求3所述的元器件内置基板，其特征在于，
所述第一贴片型电子元器件设置在比所述第三贴片型电子元器件更靠近所述树脂基板的周面的位置上，
所述第一贴片型电子元器件的尺寸比所述第三贴片型电子元器件的尺寸要大。
5.如权利要求1或2所述的元器件内置基板，其特征在于，
所述树脂基板包括位于所述搭载面相反侧的下表面，
所述第一贴片型电子元器件设置在比所述下表面更靠近所述搭载面的位置上。
6.如权利要求1或2所述的元器件内置基板，其特征在于，
还具备设置于所述树脂基板内的第四贴片型电子元器件，
所述树脂基板包括位于所述搭载面相反侧的下表面，
所述第四贴片型电子元器件设置在比所述第一贴片型电子元器件更靠近所述下表面的位置上，
所述第一贴片型电子元器件的尺寸比所述第四贴片型电子元器件的尺寸要大。
CN201380007335.XA 2012-02-17 2013-02-07 元器件内置基板 Active CN104106320B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-033069 2012-02-17
JP2012033069 2012-02-17
PCT/JP2013/052884 WO2013121976A1 (ja) 2012-02-17 2013-02-07 部品内蔵基板

Publications (2)

Publication Number Publication Date
CN104106320A CN104106320A (zh) 2014-10-15
CN104106320B true CN104106320B (zh) 2017-04-19

Family

ID=48984088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380007335.XA Active CN104106320B (zh) 2012-02-17 2013-02-07 元器件内置基板

Country Status (4)

Country Link
US (1) US9913379B2 (zh)
JP (1) JP5574067B2 (zh)
CN (1) CN104106320B (zh)
WO (1) WO2013121976A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5967335B2 (ja) * 2014-04-10 2016-08-10 株式会社村田製作所 部品内蔵多層基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100381027C (zh) * 1999-09-02 2008-04-09 伊比登株式会社 印刷布线板及其制造方法
CN101843181A (zh) * 2007-11-01 2010-09-22 大日本印刷株式会社 内置元件电路板、内置元件电路板的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP2002118367A (ja) * 1999-09-02 2002-04-19 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2005197354A (ja) 2004-01-05 2005-07-21 Renesas Technology Corp 半導体モジュール及びその製造方法
JP2005197389A (ja) 2004-01-06 2005-07-21 Renesas Technology Corp 半導体モジュール
JP4432517B2 (ja) * 2004-02-06 2010-03-17 株式会社村田製作所 複合多層基板
CN100539135C (zh) * 2004-09-08 2009-09-09 松下电器产业株式会社 立体电路装置、使用它的电子机器及其制造方法
JP2008311243A (ja) * 2005-09-28 2008-12-25 Panasonic Corp 部品内蔵基板、部品内蔵基板を備えた電子機器、および、部品内蔵基板の製造方法
JP5195422B2 (ja) * 2006-03-31 2013-05-08 日本電気株式会社 配線基板、実装基板及び電子装置
JP5136632B2 (ja) * 2010-01-08 2013-02-06 大日本印刷株式会社 電子部品
JP2011198866A (ja) * 2010-03-18 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100381027C (zh) * 1999-09-02 2008-04-09 伊比登株式会社 印刷布线板及其制造方法
CN101843181A (zh) * 2007-11-01 2010-09-22 大日本印刷株式会社 内置元件电路板、内置元件电路板的制造方法

Also Published As

Publication number Publication date
JPWO2013121976A1 (ja) 2015-05-11
JP5574067B2 (ja) 2014-08-20
CN104106320A (zh) 2014-10-15
WO2013121976A1 (ja) 2013-08-22
US20140321085A1 (en) 2014-10-30
US9913379B2 (en) 2018-03-06

Similar Documents

Publication Publication Date Title
US20110291785A1 (en) Power inductor structure
WO2008076661A2 (en) Ceramic package substrate with recessed device
CN204335177U (zh) 电子元器件内置模块
US9484397B2 (en) Component-embedded substrate
JP6107941B2 (ja) 複合基板
CN103460822A (zh) 芯片元器件内置树脂多层基板及其制造方法
US10636716B2 (en) Through-mold structures
EP1699277A1 (en) Ceramic multilayer substrate
JP2008016844A (ja) プリント基板及びその製造方法
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
US20090316329A1 (en) Chip component and method for producing the same and component built-in module and method for producing the same
CN103416112A (zh) 电气元件内置型多层基板及其制造方法
CN104106320B (zh) 元器件内置基板
CN205093051U (zh) 部件内置基板以及通信模块
CN104094679B (zh) 元器件内置基板
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
CN204425772U (zh) 多层基板
JP6268791B2 (ja) 樹脂多層基板およびその製造方法
WO2013129154A1 (ja) 部品内蔵基板の製造方法
CN101615712A (zh) 谐振器及带通滤波器
CN114220787A (zh) 一种高集成dc-dc转换模组及其制造方法
CN206759827U (zh) 部件内置基板
US20050168913A1 (en) Capacitive apparatus and manufacturing method for a built-in capacitor with a non-symmetrical electrode
KR101338563B1 (ko) 고주파 모듈 제조방법
CN105916295B (zh) 空腔基板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant