CN103460822A - 芯片元器件内置树脂多层基板及其制造方法 - Google Patents

芯片元器件内置树脂多层基板及其制造方法 Download PDF

Info

Publication number
CN103460822A
CN103460822A CN2012800167278A CN201280016727A CN103460822A CN 103460822 A CN103460822 A CN 103460822A CN 2012800167278 A CN2012800167278 A CN 2012800167278A CN 201280016727 A CN201280016727 A CN 201280016727A CN 103460822 A CN103460822 A CN 103460822A
Authority
CN
China
Prior art keywords
parts
chip components
built
duplexer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800167278A
Other languages
English (en)
Other versions
CN103460822B (zh
Inventor
斋藤阳一
吉冈亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN103460822A publication Critical patent/CN103460822A/zh
Application granted granted Critical
Publication of CN103460822B publication Critical patent/CN103460822B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明的芯片元器件内置树脂多层基板包括：由多层树脂层层叠而成的层叠体；设置于所述层叠体的规定的布线导体；以及内置于所述层叠体内的、具有侧面端子电极的芯片元器件，其特征在于，设置有与所述布线导体电独立的防护构件，使得在从所述层叠体的层叠方向进行俯视时，该防护构件覆盖所述侧面端子电极与所述树脂层之间的边界部分的至少一部分，所述防护构件由具有比所述树脂层开始流动时的温度要高的熔点的材料所构成。

Description

芯片元器件内置树脂多层基板及其制造方法
技术领域
本发明涉及一种芯片元器件内置树脂多层基板及其制造方法。
背景技术
近年来，随着移动通信终端及笔记本PC等各种电子设备的高性能化和小型化的日益发展，内置于电子设备的各种功能电路的模块元器件化也日益发展。
作为这样的模块元器件的结构，例如如专利文献1（日本专利特开2006-073763号公报）、专利文献2（日本专利特开2008-141007号公报）所揭示的那样，已知有将芯片元器件内置于由多层热塑性树脂层叠而成的树脂多层基板内而得的芯片元器件内置树脂多层基板。
在将芯片电容器等芯片元器件内置于这样的树脂多层基板中时，需要在树脂层中预先设置用于收纳芯片元器件的开口部。此时，为了在收纳芯片元器件时避免芯片被卡住，将开口部的尺寸设得略大于芯片元器件的尺寸（留出间隙）。其结果是，如图1（a）所示，在芯片元器件5的侧面，与树脂层1之间会形成间隙部100。
而且，若在将由树脂层1层叠而成的层叠体进行热压接时，该间隙部100的附近形成布线导体21，则随着树脂沿图1（a）的箭头所示的方向流动，如图1（b）所示，布线导体21a、21b会发生变形。根据情况的不同，布线导体21a、21b与芯片元器件5的侧面端子电极51有可能会发生接触（短路）。
现有技术文献
专利文献
专利文献1：日本专利特开2006-073763号公报
专利文献2：日本专利特开2008-141007号公报
发明内容
发明所要解决的技术问题
本发明的目的在于，在制造芯片元器件内置树脂多层基板时，防止布线导体随着树脂的流动而发生变形，从而防止布线导体与芯片元器件发生接触（短路）。
解决技术问题所采用的技术方案
本发明的芯片元器件内置树脂多层基板包括：层叠体，该层叠体由多层树脂层层叠而成；规定的布线导体，该规定的布线导体设置于所述层叠体中；以及芯片元器件，该芯片元器件内置于所述层叠体内，具有侧面端子电极，其特征在于，
设置有与所述布线导体电独立的防护构件，使得在从所述层叠体的层叠方向进行俯视时，该防护构件覆盖所述侧面端子电极与所述树脂层之间的边界部分的至少一部分，
所述防护构件由具有比所述树脂层开始流动时的温度要高的熔点的材料所构成。
优选为设置有所述防护构件，使得在从所述层叠体的层叠方向进行俯视时，所述防护构件覆盖所述侧面端子电极与所述树脂层之间的整个边界部分。
优选为所述防护构件是由导体材料所构成的防护导体。
优选为在所述防护导体与所述芯片元器件的侧面端子电极之间，至少夹有1层树脂层。
优选为所述防护导体经由通孔导体与所述芯片元器件的所述侧面端子电极相连接。
优选为所述芯片元器件在相对的端面上具有两个侧面端子电极，各侧面端子电极附近分别设有两个独立的所述防护导体。
优选为所述层叠体表面还搭载有其他芯片元器件。
另外，本发明还涉及一种芯片元器件内置树脂多层基板的制造方法，在所述芯片元器件内置树脂多层基板的制造方法中，所述芯片元器件内置树脂多层基板包括：层叠体，该层叠体由多层树脂层层叠而成；规定的布线导体，该规定的布线导体设置于所述层叠体中；以及芯片元器件，该芯片元器件内置于所述层叠体内，具有侧面端子电极，所述芯片元器件内置树脂多层基板的制造方法的特征在于，包含：
层叠工序，在该层叠工序中，层叠多层所述树脂层，使得所述芯片元器件被内置在设置于所述树脂层的一部分上的开口部内；以及
热压接工序，在该热压接工序中，将内置有所述芯片元器件的所述层叠体进行热压接，
在所述热压接工序中，设置与所述布线导体电独立的防护构件，使得在从所述层叠体的层叠方向进行俯视时，该防护构件覆盖所述侧面端子电极与所述树脂层之间所形成的间隙部的至少一部分，
所述防护构件由具有比所述树脂层开始流动时的温度要高的熔点的材料所构成。
发明效果
根据本发明，设置有与布线导体电独立的防护构件，使得在从层叠体的层叠方向进行俯视时，该防护构件覆盖芯片元器件的侧面端子电极与树脂层之间的边界部分的至少一部分，因此，从防护构件方向流入间隙部的树脂量较少，能抑制布线导体的部分变形。另外，例如即使防护构件因树脂流动而发生变形，进而即使因变形而与芯片元器件发生接触，也不会对多层基板本身乃至模块元器件本身的电气特性造成实质性影响。
附图说明
图1是表示现有的芯片元器件内置树脂多层基板的剖面示意图。
图2是表示实施方式1的芯片元器件内置树脂基板的制造工序的剖面示意图。
图3是表示实施方式1的芯片元器件内置树脂基板的制造工序的其他剖面示意图。
图4是表示实施方式1的芯片元器件内置树脂基板的制造工序的俯视示意图。
图5是表示实施方式1的芯片元器件内置树脂基板的制造工序的其他剖面示意图。
图6是表示实施方式1的芯片元器件内置树脂基板的制造工序的其他剖面示意图。
图7是表示实施方式2的芯片元器件内置树脂基板的制造工序的剖面示意图。
图8是表示实施方式2的芯片元器件内置树脂基板的制造工序的俯视示意图。
图9是表示实施方式3的芯片元器件内置树脂基板的制造工序的剖面示意图。
图10是表示实施方式3的芯片元器件内置树脂基板的制造工序的其他剖面示意图。
具体实施方式
本发明的芯片元器件内置树脂多层基板可代表性地应用于内置于移动通信终端或笔记本PC等各种电子设备内的、将各种功能电路形成为一体的模块元器件。例如，可用作为前端电路所使用的高频电路用模块元器件，或用作为液晶显示装置、小型照相机所使用的电源用模块元器件，还可用作为搭载CPU的CPU用模块元器件等。
该芯片元器件内置树脂多层基板包括：层叠体，该层叠体由多层树脂层层叠而成；规定的布线导体，该规定的布线导体设置于层叠体表面或内部；以及芯片元器件，该芯片元器件内置于层叠体内。
树脂层的构成材料可以为如环氧树脂那样的热固性树脂，但由于层叠和压接较为容易，因此，优选为是如聚酰亚胺、液晶聚合物那样的热塑性树脂。特别是由于液晶聚合物的材料Q值较高，吸湿性也较小，因此，优选为将液晶聚合物作为高频电路用模块所使用的芯片元器件内置树脂基板的树脂层的材料。对树脂层的厚度没有特别限制，优选为10～100μm。层叠体优选为完全由树脂层构成，但也可以使其一部分具有由金属或陶瓷所构成的层。
层叠体由多层上述树脂层层叠而成，其表面或内部设有规定的布线导体。作为代表，该布线导体是沿树脂层的平面方向进行设置的面内导体图案，具体而言，可以举出用于构成如电容器或电感器那样的功能元件的导体图案、作为接地电极而起作用的导体图案、用于连接各种功能元件或芯片元器件的导体图案、成为搭载于表面的芯片元器件的接合用焊盘的导体图案、以及成为用于将该树脂多层基板与母板等其他基板相连接的接合用焊盘的导体图案等。该布线导体包含沿树脂层的平面方向进行设置的面内导体图案、沿树脂层的层叠方向进行设置的层间导体图案。
作为布线导体的材料，可以使用各种现有的布线基板所使用的材料，可以举出例如铜、银、铝、SUS、镍、金、或它们的合金等。由于电阻率越小高频带中的损耗越小，因此，优选为铜（Cu）。对布线导体的厚度没有特别限制，优选为5～50μm。
芯片元器件例如是在矩形的元器件本体的侧面具有侧面端子电极的元器件。作为代表，可以举出如芯片型电容器、芯片型电阻、芯片型电感器那样的无源元器件。特别是由于在将树脂层进行热压接时对热和压力较为稳定，因此，优选为是将介电陶瓷或磁性体陶瓷作为元器件本体的芯片型陶瓷元器件。
而且，在本发明的芯片元器件内置树脂多层基板中，设置有防护构件，使得在从层叠体的层叠方向进行俯视时，该防护构件覆盖所内置的芯片元器件的侧面端子电极与树脂层之间的边界部分的至少一部分。通过将防护构件设置于这样的位置，从而在将上述层叠体的各树脂层进行热压接之前，在从上述层叠体的层叠方向进行俯视时，上述侧面端子电极与上述树脂层之间所形成的间隙部被防护构件所覆盖，因此，在将各树脂层进行热压接时，从防护构件的方向流入间隙部的树脂量较少，能抑制布线导体的部分变形。
防护构件与上述布线导体电独立。在热压接时，例如即使防护构件因树脂的流动而发生变形，或因该变形而导致防护导体与芯片元器件之间发生接触，但由于防护构件与布线导体电独立，因此，对多层基板乃至模块元器件的电气特性没有实质性影响。此外，所谓与布线导体电独立的防护构件，可以是不与布线导体进行电连接的防护导体（由导体材料所构成的防护构件），也可以是由绝缘性材料所构成的防护构件。
另外，防护构件由具有比上述树脂层开始流动时的温度要高的熔点的材料所构成。例如，在树脂层开始流动时的温度为300℃的情况下，使用熔点或软化温度高于300℃的材料。由此，能控制树脂层的流入，从而在对树脂层进行热压接时防止防护构件与树脂层一起流动。作为构成防护构件的材料，可以举出导体材料、陶瓷材料、树脂材料等，优选为是导体材料。作为导体材料，可以使用多层基板的布线导体所使用的各种现有的材料等，优选为使用与布线导体相同的材料。这是由于，在使用与布线导体相同的材料的情况下，无需用于形成防护构件的其他工序，能在形成布线导体的同时将防护构件（防护导体）进行图案形成，在制造上较为有利。
防护构件优选形成为平面状。另外，优选为在防护导体与芯片元器件的侧面端子电极之间，至少夹有1层树脂层。这样，若防护构件隔着树脂层与芯片元器件和层叠体之间的间隙部相邻，则在将层叠体进行热压接时，该树脂层会流入间隙部，从而能将防护构件本身的变形抑制为最小限度。
另外，优选为设置有防护构件，使得在从上述层叠体的层叠方向进行俯视时，该防护构件覆盖侧面端子电极与树脂层之间的整个边界部分。而且，优选为设置有防护构件，使得在进行俯视时，该防护构件覆盖整个侧面端子电极。像这样设置防护构件，从而在将层叠体进行热压接之前，在从层叠体的层叠方向进行俯视时，能以更大的面积来对侧面端子电极与树脂层之间所形成的间隙部进行覆盖，能使从层叠方向流入间隙部的树脂的流入量变得更少，从而能使在其附近走线的布线导体的变形量变得更小。
防护导体（由导体材料构成的防护构件）也可以经由通孔导体与芯片元器件的侧面端子电极相连接。即，防护电极可以不与芯片元器件的侧面端子电极相连接，但平面状的防护导体也可以直接与侧面端子电极相连接，也可以经由通孔导体来进行连接。在经由通孔导体进行连接的情况下，由于通孔导体与侧面端子电极牢固连接，因此，优选为将通孔导体材料与侧面端子电极材料进行金属键合。
另外，在内置的芯片元器件相对的端面上具有两个侧面端子电极的情况下，优选为各侧面端子电极附近分别设有两个电独立的防护导体。即，在芯片元器件具有电位不同的第一端子电极和第二端子电极来作为侧面端子电极的情况下，优选为设置与各个端子电极相对应的电独立的防护导体。进而，在具有三个以上的侧面端子电极的情况下，优选为在各个侧面端子电极附近设置电独立的个别的防护导体。但是，例如在像多个接地端子电极那样包含公共电位的侧面端子电极的情况下，也可以对这些公共电位的侧面端子电极分别设置公共的防护导体。另外，不一定要设置与所有的侧面端子电极相对应的防护导体，只要设置与附近存在布线导体的侧面端子电极相对应的防护导体即可。另外，在内置有多个芯片元器件的情况下，也可以对各芯片元器件的公共电位的侧面设置公共的防护电极。
在本发明的芯片元器件内置树脂多层基板中，也可以在层叠体表面另行搭载其他芯片元器件。该芯片元器件可以是上述无源元器件，也可以是如半导体元件那样的有源元器件。即，可以在层叠体表面搭载有源元件、无源元件、或者连接器元器件等各种安装元器件。即，芯片元器件内置树脂多层基板也可以采用将各种功能电路进行复合、以形成一体化的模块元器件的结构。
<实施方式1>
本实施方式的芯片元器件内置树脂多层基板通过图2和图3所示的工艺来制造。各树脂层1a～1i由热塑性树脂构成，在一侧主面上具有规定图案的布线导体（面内导体图案）21。将设置于各树脂层的一侧主面的以铜为主要成分的金属箔形成图案，从而形成布线导体21。
先在各树脂层1a～1i的必要位置上形成通孔，向该通孔中填充以锡为主要成分的导电性材料40。此外，在将树脂层1a～1i进行热压接时使该导电性材料40金属化，从而成为通孔导体（层间导体图案）41。
作为导电性材料，可以使用形成多层基板的层间导体图案时所使用的各种现有的导电性材料（导电性糊料）。在导电性材料中优选包含适量的金属粉末，所述金属粉末在层叠体热压接时的温度下形成布线导体和合金层。例如在布线导体由Cu构成的情况下，作为所述金属粉末可以举出包含Ag/Cu/Ni中的至少一种、以及Sn/Bi/Zn中的至少一种的金属粉末。
为了避免在收纳芯片元器件5时芯片元器件5被卡住，预先在内置芯片元器件5的树脂层1d、1e中形成尺寸略大于芯片元器件5的外形尺寸的开口部10。另外，在与内置的芯片元器件5的上侧相邻的树脂层1f中，预先在该树脂层1f中与芯片元器件5相接一侧的相反侧主面上设置防护构件（防护导体）22。防护导体22是以与布线导体21的图案形成工艺相同的工艺制成的面内导体图案。
如图4所示，设置有该防护导体22，使得在从树脂层1的层叠方向（树脂层1的主面的法线方向）进行俯视时，该防护导体22覆盖芯片元器件5的侧面端子电极51，且覆盖侧面端子电极51与侧面端子电极附近的树脂层1d、1e之间的间隙部100（参照图2（b））。
而且，在依次层叠树脂层1a～1e后，将芯片型电容器（芯片元器件）5收纳在设置于树脂层1d、1e中的开口部10内。配置芯片型电容器5，使得其侧面端子电极51与设置于树脂层1c中的连接用布线导体21相接。之后，再依次层叠树脂层1f～1i。此外，虽未图示，但在树脂层1c的连接用布线导体21上，在与芯片型电容器5的侧面端子电极51相接的位置上，预先设置由锡类焊料所构成的接合材料（未图示）。在由此而得的层叠体中，如图2（b）所示，在芯片型电容器5的侧面端子电极51与树脂层1d、1e之间形成有间隙部（间隙）100。
接着，沿层叠方向对该层叠体施加压力，并以使各树脂层软化流动的温度进行加热，将层叠体进行热压接。通过该热压接，至少使各树脂层的表面形成为一体，并使填充于通孔内的导电性材料40金属化从而形成通孔导体41，另外，使设置于芯片型电容器5的侧面端子电极51与布线导体21之间的焊料接合材料金属化。即，通过该热压接工艺，来使面内导体图案（布线导体21）与层间导体图案（通孔导体41）导通，并使所内置的芯片型电容器5与布线导体21导通。另外，用树脂来填埋芯片元器件5周围所存在的间隙部100。此外，在热压接后的层叠体中，各树脂层不存在明显的边界面。由此，获得内置有芯片元器件5的树脂多层基板。
在所获得的芯片元器件内置树脂多层基板中，设有表面电极211和背面电极212。之后，在芯片元器件内置树脂多层基板的表面上，将IC（集成电路）等各种半导体芯片（安装元器件）6经由焊料等接合材料7与表面电极211相连接，从而获得搭载有半导体芯片6的芯片元器件内置树脂多层基板、即多层模块元器件。
在该工艺中，如图4和图5（a）所示，设置有平面状的防护导体22，使得从树脂层的层叠方向观察，该防护导体22覆盖内置的芯片型电容器5的侧面端子电极51与树脂层1之间的边界部分的至少一部分。即，设置有平面状的防护导体22，使得该防护导体22覆盖所层叠的树脂层在压接前所形成的间隙部100。因此，在将树脂层进行压接时，能使从图5（a）中的上方流入间隙部100的树脂量变少，从而能抑制配置于其附近的布线导体221的变形（图5（b））。
另外，如图6所示，在进行压接时，例如即使在防护导体22因树脂的流动而发生变形的情况下，乃至在防护导体2因变形而与芯片元器件5相接触的情况下，由于防护导体22与上述布线导体21电独立，因此，也不会对芯片元器件内置树脂多层基板或模块元器件的电气特性造成实质性影响。
<实施方式2>
如图7（b）和图8所示，防护导体22也可以经由通孔导体41而与芯片元器件5的侧面端子电极51相连接。由于通孔导体41是在热压接时由导电性材料40（参照图7（a））经金属化而形成的，因此，比树脂层1要硬。因此，能抑制防护导体22相对于热压接时的树脂的流动而发生变形。另外，能抑制芯片元器件5在多层基板内发生倾斜、或从连接用的布线导体22浮起。由于其他工序与实施方式1相同，因此，省略说明。
<实施方式3>
通过如图9和图10所示的工艺，能获得芯片元器件内置树脂多层基板及多层模块元器件。在本实施方式中，芯片元器件5的侧面端子电极51与通孔导体41直接进行布线连接（图10（c））。即，在将层叠体进行热压接时使填充于通孔内的导电性材料40金属化时，芯片元器件5的侧面端子电极51与通孔导体41通过金属键合而牢固连接。这样，内置的芯片元器件5与多层基板的布线导体21能不经由焊料等接合材料而相连接。由于其他工序与实施方式1相同，因此，省略说明。
标号说明
1、1a、1b、1c、1d、1e、1f、1g、1h、1i  树脂层
10   开口部
100  间隙部
21、21a、21b  布线导体
211  表面导体
212  背面导体
22   防护导体（防护构件）
40   导电性材料
41   通孔导体
5    芯片元器件（芯片型电容器）
51   侧面端子电极
6    半导体芯片（安装元器件）
7    接合材料

Claims (8)

1.一种芯片元器件内置树脂多层基板，包括：层叠体，该层叠体由多层树脂层层叠而成；规定的布线导体，该规定的布线导体设置于所述层叠体中；以及芯片元器件，该芯片元器件内置于所述层叠体内，具有侧面端子电极，其特征在于，
设置有与所述布线导体电独立的防护构件，使得在从所述层叠体的层叠方向进行俯视时，该防护构件覆盖所述侧面端子电极与所述树脂层之间的边界部分的至少一部分，
所述防护构件由具有比所述树脂层开始流动时的温度要高的熔点的材料所构成。
2.如权利要求1所述的芯片元器件内置树脂多层基板，其特征在于，
设置有所述防护构件，使得在从所述层叠体的层叠方向进行俯视时，所述防护构件覆盖所述侧面端子电极与所述树脂层之间的整个边界部分。
3.如权利要求1所述的芯片元器件内置树脂多层基板，其特征在于，
所述防护构件是由导体材料所构成的防护导体。
4.如权利要求3所述的芯片元器件内置树脂多层基板，其特征在于，
在所述防护导体与所述芯片元器件的侧面端子电极之间，至少夹有1层树脂层。
5.如权利要求3所述的芯片元器件内置树脂多层基板，其特征在于，
所述防护导体经由通孔导体与所述芯片元器件的所述侧面端子电极相连接。
6.如权利要求3所述的芯片元器件内置树脂多层基板，其特征在于，
所述芯片元器件在相对的端面上具有两个侧面端子电极，各侧面端子电极附近分别设有两个独立的所述防护导体。
7.如权利要求1至6的任一项所述的芯片元器件内置树脂多层基板，其特征在于，
所述层叠体表面还搭载有其他芯片元器件。
8.一种芯片元器件内置树脂多层基板的制造方法，在所述芯片元器件内置树脂多层基板的制造方法中，所述芯片元器件内置树脂多层基板包括：层叠体，该层叠体由多层树脂层层叠而成；规定的布线导体，该规定的布线导体设置于所述层叠体中；以及芯片元器件，该芯片元器件内置于所述层叠体内，具有侧面端子电极，所述芯片元器件内置树脂多层基板的制造方法的特征在于，包括：
层叠工序，在该层叠工序中，层叠多层所述树脂层，使得所述芯片元器件被内置在设置于所述树脂层的一部分上的开口部内；以及
热压接工序，在该热压接工序中，将内置有所述芯片元器件的所述层叠体进行热压接，
在所述热压接工序前，设置与所述布线导体电独立的防护构件，使得在从所述层叠体的层叠方向进行俯视时，该防护构件覆盖所述侧面端子电极与所述树脂层之间所形成的间隙部的至少一部分，
所述防护构件由具有比所述树脂层开始流动时的温度要高的熔点的材料所构成。
CN201280016727.8A 2011-04-04 2012-02-20 芯片元器件内置树脂多层基板及其制造方法 Active CN103460822B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011082776 2011-04-04
JP2011-082776 2011-04-04
PCT/JP2012/053950 WO2012137548A1 (ja) 2011-04-04 2012-02-20 チップ部品内蔵樹脂多層基板およびその製造方法

Publications (2)

Publication Number Publication Date
CN103460822A true CN103460822A (zh) 2013-12-18
CN103460822B CN103460822B (zh) 2016-08-10

Family

ID=46968952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280016727.8A Active CN103460822B (zh) 2011-04-04 2012-02-20 芯片元器件内置树脂多层基板及其制造方法

Country Status (5)

Country Link
US (1) US10083887B2 (zh)
JP (1) JP5756515B2 (zh)
CN (1) CN103460822B (zh)
GB (1) GB2502934B (zh)
WO (1) WO2012137548A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752598A (zh) * 2013-12-25 2015-07-01 日亚化学工业株式会社 发光装置
CN105981484A (zh) * 2014-04-10 2016-09-28 株式会社村田制作所 元器件内置多层基板

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5610105B1 (ja) * 2012-10-22 2014-10-22 株式会社村田製作所 電子部品内蔵モジュール
JP6205834B2 (ja) * 2013-05-14 2017-10-04 株式会社村田製作所 樹脂多層基板
CN105027692B (zh) * 2013-05-17 2018-01-30 株式会社村田制作所 元器件内置多层基板的制造方法以及元器件内置多层基板
CN104254202B (zh) * 2013-06-28 2017-08-22 鹏鼎控股(深圳)股份有限公司 具有内埋电子元件的电路板及其制作方法
JP5817954B1 (ja) * 2014-04-10 2015-11-18 株式会社村田製作所 部品内蔵基板
CN206602721U (zh) * 2014-06-18 2017-10-31 株式会社村田制作所 元器件内置多层基板
WO2016047446A1 (ja) * 2014-09-26 2016-03-31 株式会社村田製作所 積層モジュール用基板、積層モジュールおよび積層モジュールの製造方法
WO2016080141A1 (ja) * 2014-11-17 2016-05-26 株式会社村田製作所 部品内蔵基板および部品内蔵基板の製造方法
CN208141425U (zh) 2015-12-21 2018-11-23 株式会社村田制作所 部件内置器件及rfid标签
WO2017199825A1 (ja) * 2016-05-18 2017-11-23 株式会社村田製作所 部品内蔵基板、および、部品内蔵基板の製造方法
US10163878B2 (en) * 2017-03-24 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
US10700410B2 (en) * 2017-10-27 2020-06-30 Mediatek Inc. Antenna-in-package with better antenna performance
US11302656B2 (en) * 2020-07-24 2022-04-12 Qualcomm Incorporated Passive device orientation in core for improved power delivery in package
TWI777741B (zh) * 2021-08-23 2022-09-11 欣興電子股份有限公司 內埋元件基板及其製作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0418787A (ja) * 1990-03-30 1992-01-22 Toshiba Corp 印刷配線板の接続装置
EP1111674A2 (en) * 1999-12-20 2001-06-27 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
CN1336790A (zh) * 2000-07-21 2002-02-20 株式会社村田制作所 多层板及其制造方法
US20040150966A1 (en) * 2003-01-30 2004-08-05 Chu-Chin Hu Integrated library core for embedded passive components and method for forming electronic device thereon
US20060134907A1 (en) * 2003-07-04 2006-06-22 Haruhiko Ikeda Process for substrate incorporating component
JP2008166456A (ja) * 2006-12-28 2008-07-17 Toppan Printing Co Ltd 配線基板及びその製造方法
WO2010050627A1 (ja) * 2008-10-31 2010-05-06 太陽誘電株式会社 プリント配線板およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3619395B2 (ja) * 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
KR100833723B1 (ko) * 1999-10-26 2008-05-29 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조 방법
JP2005150553A (ja) * 2003-11-18 2005-06-09 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
EP1776002B1 (en) * 2004-07-30 2011-11-23 Murata Manufacturing Co., Ltd. Composite electronic component and method for manufacturing the same
JP2006073763A (ja) 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法
US20080289866A1 (en) * 2004-12-28 2008-11-27 Ngk Spark Plug Co., Ltd. Wiring Board and Wiring Board Manufacturing Method
KR101049390B1 (ko) * 2005-12-16 2011-07-14 이비덴 가부시키가이샤 다층 프린트 배선판 및 그 제조 방법
TWI307946B (en) * 2006-05-24 2009-03-21 Phoenix Prec Technology Corp Stack structure of circuit board having embedded with semicondutor component
JP2008141007A (ja) 2006-12-01 2008-06-19 Denso Corp 多層基板の製造方法
JP5136632B2 (ja) * 2010-01-08 2013-02-06 大日本印刷株式会社 電子部品

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0418787A (ja) * 1990-03-30 1992-01-22 Toshiba Corp 印刷配線板の接続装置
EP1111674A2 (en) * 1999-12-20 2001-06-27 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
CN1336790A (zh) * 2000-07-21 2002-02-20 株式会社村田制作所 多层板及其制造方法
US20040150966A1 (en) * 2003-01-30 2004-08-05 Chu-Chin Hu Integrated library core for embedded passive components and method for forming electronic device thereon
US20060134907A1 (en) * 2003-07-04 2006-06-22 Haruhiko Ikeda Process for substrate incorporating component
JP2008166456A (ja) * 2006-12-28 2008-07-17 Toppan Printing Co Ltd 配線基板及びその製造方法
WO2010050627A1 (ja) * 2008-10-31 2010-05-06 太陽誘電株式会社 プリント配線板およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752598A (zh) * 2013-12-25 2015-07-01 日亚化学工业株式会社 发光装置
CN104752598B (zh) * 2013-12-25 2019-08-02 日亚化学工业株式会社 发光装置
CN105981484A (zh) * 2014-04-10 2016-09-28 株式会社村田制作所 元器件内置多层基板
CN105981484B (zh) * 2014-04-10 2018-11-09 株式会社村田制作所 元器件内置多层基板

Also Published As

Publication number Publication date
JP5756515B2 (ja) 2015-07-29
US20140029222A1 (en) 2014-01-30
WO2012137548A1 (ja) 2012-10-11
GB2502934B (en) 2015-08-12
US10083887B2 (en) 2018-09-25
GB2502934A (en) 2013-12-11
JPWO2012137548A1 (ja) 2014-07-28
CN103460822B (zh) 2016-08-10
GB201317492D0 (en) 2013-11-20

Similar Documents

Publication Publication Date Title
CN103460822B (zh) 芯片元器件内置树脂多层基板及其制造方法
US10219390B2 (en) Fabrication method of packaging substrate having embedded passive component
CN102867798B (zh) 无核心层的封装基板及其制造方法
CN102867807B (zh) 无核心层的封装基板的制造方法
US10096562B2 (en) Power module package
EP1965615A1 (en) Module having built-in component and method for fabricating such module
CN103493610A (zh) 刚性柔性基板及其制造方法
US9999125B2 (en) Method for fabricating ceramic insulator for electronic packaging
US9391052B2 (en) Semiconductor device
US9699892B2 (en) Electric element-embedded multilayer substrate and method for manufacturing the same
JP5190811B2 (ja) 電源モジュール
CN105280624A (zh) 电子装置模块及其制造方法
JP2012182740A (ja) アイソレータ用回路基板、アイソレータおよびそれらの製造方法
CN205093051U (zh) 部件内置基板以及通信模块
US20170294258A1 (en) Built-in-coil substrate and method for manufacturing the same
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101394964B1 (ko) 반도체 패키지 및 그 제조 방법
JP2012089568A (ja) 有機多層基板及びその製造方法
US11145586B2 (en) Interposer and electronic device
CN107735861B (zh) 高频模块
US8697491B2 (en) Semiconductor package and method of fabricating the same
KR102170904B1 (ko) 수동 소자를 구비하는 인쇄회로기판 및 그 제조 방법
CN113948500A (zh) 半导体封装结构
CN115767883A (zh) 线路板连接结构及其制作方法
CN113853056A (zh) 封装模组、板对板连接结构及其制备方法和终端

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant